CN104956499A - 半导体光学装置和半导体光学装置的制造方法 - Google Patents

半导体光学装置和半导体光学装置的制造方法 Download PDF

Info

Publication number
CN104956499A
CN104956499A CN201380070732.1A CN201380070732A CN104956499A CN 104956499 A CN104956499 A CN 104956499A CN 201380070732 A CN201380070732 A CN 201380070732A CN 104956499 A CN104956499 A CN 104956499A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor layer
optical device
layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380070732.1A
Other languages
English (en)
Other versions
CN104956499B (zh
Inventor
斋藤龙舞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Publication of CN104956499A publication Critical patent/CN104956499A/zh
Application granted granted Critical
Publication of CN104956499B publication Critical patent/CN104956499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053Bonding environment
    • H01L2224/95085Bonding environment being a liquid, e.g. for fluidic self-assembly
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

半导体光学装置具有:芯片,其是半导体叠层的芯片,所述半导体叠层具有:具有第1面的第1导电型的第1半导体层、具有第2面的与第1导电型相反的第2导电型的第2半导体层、和夹在所述第1半导体层与所述第2半导体层之间的有源层,所述芯片的侧面包括:第1侧面,其与所述第2面连续,与第2面之间形成钝角,横截所述第2半导体层和所述有源层,并进入到所述第1半导体层;和与所述第1侧面连续的分割面;第1导电型侧电极,其形成在所述第1面上;以及第2导电型侧电极,其形成在所述第2面上,所述半导体叠层的面内尺寸是50μm以下。

Description

半导体光学装置和半导体光学装置的制造方法
技术领域
本发明涉及半导体光学装置和半导体光学装置的制造方法。
背景技术
作为半导体光学装置,公知有发光二极管等的半导体光学元件和光电二极管等的半导体受光元件。发光二极管、光电二极管构成为在半导体芯片内包含n型区域、p型区域、在更多的情况下配置在这些区域之间的活性区域。主要是将单独半导体芯片(die)分别安装在封装中。在要形成光学活性面的情况下,多数情况是通过分布配置作为点的单独半导体芯片来构成面。以下,以发光二极管等的半导体发光元件为例进行说明。
当将发光二极管配置在预定面内时,成为点光源的集合。例如,使用在圆状的区域内分布配置有许多发光二极管的交通信号灯。近处的观察者可以识别出在圆状发光区域内配置有许多发光二极管。只要能够使圆状的发光区域均匀发光,自然是更期望的。在对宽的面积进行均匀照明的用途等中,期望的是面状的发光源。例如在使用发光二极管作为液晶显示装置的背光装置的情况下,将从发光二极管发出的光导入到具有光散射功能的扩散板,进行面光源化。
使用GaN(氮化镓)等的氮化物半导体的发光二极管(LED)可以发出紫外光或者蓝色光,通过利用荧光体,可以发出三基色的光、白色光。发光二极管具有至少包括n型半导体层、用于发光的有源层(active layer)和p型半导体层的半导体叠层。在半导体叠层中使用了氮化物系半导体的情况下,作为使该氮化物系半导体生长的生长衬底,使用例如蓝宝石基板。从外延生长的难易度方面来看,通常在生长衬底上首先使n型层生长,在其上使有源层、p型层生长。
蓝宝石基板由于热传导率低,因而散热性差,对投入大电流的高输出LED那样的器件是不合适的。近年来,使用这样的激光剥离:使氮化物半导体叠层生长在蓝宝石基板上,在p型层上形成p侧电极,在其上贴附散热性高的硅等的支撑基板,之后从蓝宝石生长衬底侧照射激光,对外延层进行局部分解,剥离蓝宝石生长衬底(例如JPA2006-128710)。在使用硅等的不透明的支撑基板的情况下,从n型侧取出输出光。当剥离了蓝宝石生长衬底时,可以在露出的n型半导体层上形成n侧电极。在该情况下,由于使电流朝半导体叠层的厚度方向流动,因而对电流路径的电阻降低是有效的。
作为p型电极,例如,在p型半导体层的发光区域的大致全域内形成p侧透明电极和反射电极。通过反射朝向支撑基板的发光,可以提高光取出效率。N侧电极例如形成在成为光出射面的n型半导体层表面的至少一部分处。由有源层发出的光,一部分直接从n型半导体层放出,一部分透射过形成在p型半导体层上的p侧透明电极,由反射电极反射,从n型半导体层侧放出。
发光二极管通常在构造的一部分处包含生长衬底或支撑基板。当具有某种程度以上的面积的发光二极管仅由外延层构成时,通常强度不足。在剥离生长衬底的情况下,通常使支撑基板贴合。
还有这样的提案:使发光二极管的裸芯片小于以往的典型的最小尺寸(300μm×300μm),仅处理外延层叠(例如JPA2011-77447)。将多个单结晶半导体薄膜排列在预定面内,构成面作为光源的集合体。例如将尺寸100μm的发光部以间距200μm配置,或者将尺寸10μm的发光部以间距20μm配置。发光区域的面成为期望的形状。
各发光部是这样形成的:经由牺牲层使半导体叠层生长在生长衬底上,进行台面蚀刻(mesa-etching)而成形为岛状梯形图案,对牺牲层进行选择性蚀刻,将半导体叠层从基板上剥离。
发明内容
实施例的目的是提供一种具有新颖的结构、能够提高光学活性面的设计自由度的半导体光学元件。
根据实施例的第1观点,
提供了一种半导体光学装置,其中,所述半导体光学装置具有:芯片,其是半导体叠层的芯片,所述半导体叠层具有:具有第1面的第1导电型的第1半导体层、具有第2面的与第1导电型相反的第2导电型的第2半导体层、和夹在所述第1半导体层与所述第2半导体层之间的有源层,所述芯片的侧面包括:第1侧面,其与所述第2面连续,与第2面之间形成钝角,横截所述第2半导体层和所述有源层,并进入到所述第1半导体层;和与所述第1侧面连续的分割面;
第1导电型侧电极,其形成在所述第1面上;以及
第2导电型侧电极,其形成在所述第2面上,
所述半导体叠层的面内尺寸是50μm以下。
根据实施例的第2观点,
提供了一种半导体光学装置的制造方法,其中,所述制造方法包括如下工序:
在生长衬底上使半导体叠层外延生长,所述半导体叠层具有:具有第1面的第1导电型的第1半导体层、具有第2面的与第1导电型相反的第2导电型的第2半导体层、和夹在所述第1半导体层与所述第2半导体层之间的有源层,
在所述第2面上形成第2导电型侧电极;
形成第1分离槽,所述第1分离槽从所述第2面贯通所述第2半导体层、所述有源层,进入到所述第1半导体层;
在所述第2导电型侧电极上贴合支撑体;
去除所述生长衬底;
在露出的所述第1面上形成第1导电型侧电极;
从所述支撑体分离所述半导体叠层;以及
使所述半导体叠层浸渍在溶剂中,施加超声波,在所述第1分离槽的位置分割所述半导体叠层。
提供了一种新颖结构的半导体光学装置。
通过使用细微的半导体光学装置,可以提高光学活性面的设计自由度。
附图说明
图1A、图1AB是示出第1实施例的发光二极管的结构的概略剖视图、概略平面图,图1B是第2实施例的发光二极管的概略剖视图,图1C、1D是示出变型例的概略剖视图。
图2A~图2N是示出制造实施例的半导体发光元件的工序的剖视图,图2AB是示出多量子阱构造(multiple quantum well structure)的概略剖视图。
具体实施方式
图1A、图1AB是示出第1实施例的半导体光学元件的剖视图和平面图。如图1A所示,具有朝向外部的第1面的n型GaN层24、具有朝向外部的第2面的p型GaN层28、和夹在n型GaN层24与p型GaN层28之间的GaN有源层26构成半导体叠层20。在p型GaN层28的第2面上形成有p侧电极30,在n型GaN层的第1面上形成有n侧电极40。
如图1AB所示,半导体叠层20具有矩形的平面形状。1边的尺寸是50μm以下。1边的尺寸的下限没有特别规定,当考虑到切割余量和外延层的有效利用时,优选是10μm以上。即,在正方向的平面形状的情况下,为10μm平方至50μm平方的尺寸范围。另外,也能够选择任意的平行四边形例如矩形。从p侧电极30的图中下面到n侧电极40的图中上面的尺寸是4μm~10μm。即,典型地,是厚度4μm~10μm、面内尺寸10μm~50μm平方的发光二极管。面内尺寸50μm以下的GaN半导体叠层较小,因而容易释放应力、应变,难以分割。即使是4μm左右的厚度,也具有充分的自保持能力。
如图1A所示,半导体叠层20的侧面包括:第1分离槽G1的侧面2,第1分离槽G1从p型GaN层28的第2面贯通p型GaN层28、GaN有源层26,到达n型GaN层24内;和第2分离槽G2的侧面4,第2分离槽G2在从n型GaN层24的第1面与第1分离槽G1对置的位置,以在与第1分离槽之间保留2μm~4μm的间隙的方式,形成到n型GaN层24的中间的深度。这些侧面2、4是蚀刻的面(粗面)。另外,第1分离槽G1、第2分离槽G2当通过蚀刻形成时,随着从外面朝向厚度方向内部,宽度变窄。以半导体叠层的面内尺寸来说,随着从外面朝向厚度方向内部,面内尺寸变大。在半导体叠层上划定芯片形状的分离槽G2、G1由上下面形成,当剩余厚度小时,利用外力分割剩余厚度是可容易进行的。中间的侧面6是利用外力分割而得到的面。作为外力,可以使用超声波或夹紧辊(pinch-roller)。
图1B是第2实施例的半导体发光二极管的剖视图。主要说明与第1实施例的不同点。在第1实施例中,在半导体叠层20中,从p型GaN层28的第2面形成第1分离槽G1,从n型GaN层24的第1面形成第2分离槽G2,保留在中间未形成有分离槽的区域,然而在第2实施例中,不形成第2分离槽G2。按以下方式形成第1分离槽G1:从半导体叠层20的p型GaN层28的第2面贯通p型GaN层28、GaN有源层26,然后侵入到n型GaN层24,与第1面之间保留2μm~4μm的间隙。利用外力分割剩余厚度而分割芯片。因此,半导体叠层20的侧面由蚀刻得到的分离槽的侧面2和分割得到的侧面6构成。
无论是图1A的实施例,还是图1B的实施例,在使多个元件分散到溶剂中的情况下,都存在元件彼此之间碰撞的可能性。侧面的接近没有突出部的曲面的形状是耐碰撞的形状。在图1A中存在侧面2、4、6,而在图1B中存在侧面2、6,因而可以使角部的角度大(例如为钝角),分别为有利于碰撞的构造。由于存在侧面6,因此成为耐元件之间的碰撞的构造。
第1实施例、第2实施例的特征在于,仅由外延层叠构成芯片,侧面由蚀刻面和结晶的分割面构成。
图1C示出p侧电极30的结构例。在p型GaN层28的表面层叠例如ITO(铟锡氧化物)等的透明电极31、Ag(银)等的反射电极32,以覆盖反射电极露出的表面、侧面的方式,使用由TiW(钛钨)/Ti/Pt(铂)/Au(金)的层叠等形成的金属罩层33覆盖。反射电极32可以使用Ag、Al(铝)、Rh(铑),Pd(钯)、它们的合金等形成。
图1D示出n型GaN层24表面的结构例。在n型GaN层24的表面形成有使光取出效率提高的微锥(micro-cones)23。层叠构造可以任意采用各种公知例。
参照图2A-图2N,说明第1实施例的发光二极管的制造工艺。首先,进行在生长衬底上使用MOCVD(有机金属化学气相生长)形成半导体叠层的工序。
如图2A所示,在C面蓝宝石基板10上,经由缓冲层21和基底层22使包含n型半导体层24、有源层26、p型半导体层28的半导体器件层叠20生长。各层使用由AlxInyGa1-x-yN(铝、铟、镓、氮,0≦x≦1、0≦y≦1)表示的氮化物半导体形成,根据需要,作为n型掺杂剂添加Si(硅),作为p型掺杂剂添加Mg(镁)等。
例如,在MOCVD装置内将蓝宝石基板10在氢气氛中在100℃时加热10分钟,进行热清洗。然后,在约500℃时,供给TMG(三甲基镓):10.4μmol/min、NH3:3.3SLM 3分钟,在蓝宝石基板10上形成GaN低温缓冲层21。通过将温度升温到1000℃,保持30秒钟,使GaN低温缓冲层21结晶化。保持相同的温度,供给TMG(三甲基镓):45μmol/min、NH3:4.4SLM 20分钟,使基底GaN层22生长约1μm。在温度1000℃时,供给TMG(三甲基镓):45μmol/min、NH3:4.4SLM、SiH4:2.7×10-9μmol/min 120分钟,使n型GaN层24生长厚度约7μm。有源层26例如由多量子阱构造形成。
如图2AB所示,在温度700℃时,在基板上,供给TMI(三甲基铟):10μmol/min、NH3:4.4SLM 33秒钟,使膜厚约2.2nm的InGaN阱层26w生长。停止TMI的供给,在基板上,供给TMG:3.6μmol/min、NH3:4.4SLM 320秒钟,使膜厚约15nm的GaN阻挡层26b生长。使成对的阱层26w和阻挡层26b重复生长5个周期的量。
回到图2A,使温度升温到870℃,在基板上,供给TMG:8.1μmol/min、TMA(三甲基铝(trimethylaluminum)):7.5μmol/min:NH3:4.4SLM、CP2Mg(双(环戊二烯基)镁(bis(cyclopentadienyl)magnesium)):2.9×10-7μmol/min 5分钟,使p型AlGaN包层28a生长膜厚约40nm。在保持相同的温度的情况下,停止TMA的供给,在基板上,供给TMG:18μmol/min、NH3:4.4SLM、CP2Mg:2.9×10-7μmol/min 7分钟,使膜厚约150nm的p型GaN层28b生长。有时也将p型AlGaN包层28a和p型GaN层28总称为p型层28。
如图2B所示,在p型GaN层28b上形成p侧电极图案化用的光致抗蚀剂图案PR1。经由光致抗蚀剂图案PR1,在p型GaN层28b上,通过电子束蒸镀堆积包括膜厚1nm的Pt层32b、膜厚150nm的Ag层32r的p侧反射电极32。之后,去除光致抗蚀剂图案PR1,剥离其上的电极层。
如图2C所示,将在p侧反射电极32的周围划定间隙的光致抗蚀剂图案PR2形成在p型GaN层28b上,通过电子束蒸镀、或者溅射形成包括Ti:100nm/Pt:100nm/Au:200nm的金属罩层33。之后,去除光致抗蚀剂图案PR2,剥离其上的金属罩层33。Ag层32r的底面由Pt层覆盖,侧面、上面由金属罩层33覆盖,抑制了Ag的扩散。
如图2D所示,覆盖对p侧反射电极32进行覆盖的金属罩层33,在邻接的金属罩层33之间形成对分离槽区域进行开口的光致抗蚀剂图案PR3。使从光致抗蚀剂图案PR3露出的半导体叠层20从p型GaN层28b贯通有源层26,在进入到n型GaN层24之前,利用使用CI2气体的反应性离子蚀刻(RIE)进行蚀刻,形成第1分离槽G1。例如,以工艺压力:0.5Pa、天线功率:550W、偏置功率:500W、CI2供给量:20sccm蚀刻2分钟。此时,设定成,GaN膜的蚀刻速度是440nm/min左右,蚀刻深度为约1μm左右。在第1分离槽G1侧面,有源层26、n型GaN层24露出。第1分离槽G1成为与深度一起宽度变窄、朝向外侧扩宽的形状,槽的斜面与半导体叠层表面之间形成钝角(参照图1A)。之后,去除光致抗蚀剂图案PR3。
如图2E所示,覆盖对p侧反射电极32进行覆盖的金属罩层33,形成露出第1分离槽G1的光致抗蚀剂图案PR4,按照膜厚100nm~600nm左右通过溅射等堆积覆盖第1分离槽G1表面的氧化硅等的绝缘保护膜3。之后,将光致抗蚀剂图案PR4与堆积在其上的绝缘保护膜一起去除。
如图2F所示,将形成有In等的熔化层52的Si等的支撑基板51配置在p侧反射电极32上的金属罩层33上方,使熔化层52熔融而与金属罩层33结合。熔化层52只要是可以发挥物理的支撑力、可以之后通过蚀刻等去除的熔化层即可。
如图2G所示,从蓝宝石基板10侧照射例如KrF准分子激光EL,剥离蓝宝石基板10。激光EL透射蓝宝石基板10,由GaN层吸收。与蓝宝石基板10相接的GaN层、即低温缓冲层21(和基底GaN层22)吸收激光而分解,剥离蓝宝石基板10。基板剥离后剩余的Ga等使用热水等冲洗。
如图2H所示,使半导体叠层20的n型GaN层24表面浸渍到50℃~100℃的碱性溶液,形成被称为微锥的凹部23。微锥的尺寸随着浸渍时间而增大。处理时间是约1分~15分左右。
如图21所示,将n侧电极图案化用的光致抗蚀剂图案PR5形成在n型GaN层24上。经由光致抗蚀剂图案PR5,在半导体叠层20的n型GaN层24上形成ITO(铟锡氧化物)等的透明电极41。将光致抗蚀剂图案PR5与其上的透明电极一起剥离去除。利用RTA(快速热退火)等使透明电极41退火。
如图2J所示,利用相同的剥离法,将Ti/Al等的n侧电极42形成为例如环状。
如图2K所示,也可以以n侧电极42至少一部分直接与n型GaN层24欧姆接触的方式,对具有开口部的透明电极41进行图案化。在开口部的至少一部分,n侧电极42与n型GaN层24接触。
如图2L所示,在与第1分离槽G1对应的位置形成具有开口的光致抗蚀剂图案PR6。以该光致抗蚀剂图案PR6作为掩模,通过使用CI2气体的RIE对半导体叠层20的n型GaN层24进行蚀刻,形成深度1μm~5μm左右的第2分离槽G2。在第1分离槽G1与第2分离槽G2之间保留2μm~4μm左右的厚度。第2分离槽G2成为与深度一起宽度变窄、侧面与深度一起向外侧扩宽的形状,槽的斜面与n型半导体层24表面之间形成钝角(参照图1A)。之后,去除光致抗蚀剂图案PR6。
如图2M所示,剥离贴合的支撑基板51,得到外延晶片55。剥离可以使用蚀刻、熔融等进行。在熔化层52使用In形成时,可以使用盐酸等进行蚀刻。也可以加热使In熔融来剥离。
如图2N所示,使外延晶片55浸渍到IPA(异丙醇(iso-propyl-alcohol))等的溶剂内,通过施加超声波,利用气蚀将外延晶片沿着分离槽G1、G2分解。得到微小LED构造57。这样,形成具有细微尺寸的发光二极管芯片。另外,溶剂不限于IPA,只要是没有不良影响的都可以使用。
另外,第2分离槽G2的形成不是在透明电极图案化之后,也可以在图2H的微锥形成前进行。在该情况下,第2分离槽G2也暴露于微锥形成中使用的碱性溶液。因此,在由第2分离槽G2形成的图1A的侧面4也形成有微锥。在第2分离槽G2形成有微锥是以下情况:在水平配置了外延层的状态下,分离槽的斜面形成的角度θ(参照图1A)大于60度且小于75度。即使在侧面4中,微锥的形成也优先于光取出进行作用。不过,考虑到溶剂中的元件彼此之间的碰撞时,微锥的角容易破裂,因而通过特意将第2分离槽G2的斜面设定为60度以下或者75度以上,也可以避免在n型GaN层24表面形成微锥的同时,在侧面4形成微锥。
以上,对用于实施本发明的方式作了说明,然而本发明不限制于此。对本行业人员显而易见的是,能够进行各种变更、改善、组合等。

Claims (10)

1.一种半导体光学装置,其中,所述半导体光学装置具有:
芯片,其是半导体叠层的芯片,所述半导体叠层具有:具有第1面的第1导电型的第1半导体层、具有第2面的与第1导电型相反的第2导电型的第2半导体层、和夹在所述第1半导体层与所述第2半导体层之间的有源层,所述芯片的侧面包括:第1侧面,其与所述第2面连续,与第2面之间形成钝角,横截所述第2半导体层和所述有源层,并进入到所述第1半导体层;和与所述第1侧面连续的分割面;
第1导电型侧电极,其形成在所述第1面上;以及
第2导电型侧电极,其形成在所述第2面上,
所述半导体叠层的面内尺寸是50μm以下。
2.根据权利要求1所述的半导体光学装置,其中,
所述芯片的侧面包括第2侧面,该第2侧面与所述第1面连续,与第1面之间形成钝角,并进入到所述第1半导体层而与所述分割面连续。
3.根据权利要求1所述的半导体光学装置,其中,
所述半导体叠层使用由AlxInyGa1-x-yN(0≦x≦1、0≦y≦1)表示的氮化物半导体形成。
4.根据权利要求1所述的半导体光学装置,其中,
所述第1半导体层的第1面具有微锥构造。
5.根据权利要求1所述的半导体光学装置,其中,
所述第1导电型侧电极包括:
透明电极,其具有开口部;和
金属电极,其在所述开口部的至少一部分处与第1半导体层欧姆接触,在所述透明电极上部分重合。
6.一种半导体光学装置的制造方法,其中,所述制造方法包括如下工序:
在生长衬底上使半导体叠层外延生长,所述半导体叠层具有:具有第1面的第1导电型的第1半导体层、具有第2面的与第1导电型相反的第2导电型的第2半导体层、和夹在所述第1半导体层与所述第2半导体层之间的有源层,
在所述第2面上形成第2导电型侧电极;
形成第1分离槽,所述第1分离槽从所述第2面贯通所述第2半导体层、所述有源层并进入到所述第1半导体层,具有侧面与深度一起向外侧扩展的形状;
在所述第2导电型侧电极上贴合支撑体;
去除所述生长衬底;
在露出的所述第1面上形成第1导电型侧电极;
从所述支撑体分离所述半导体叠层;以及
使所述半导体叠层浸渍在溶剂中,施加超声波,在所述第1分离槽的位置分割所述半导体叠层。
7.根据权利要求6所述的半导体光学装置的制造方法,其中,包括如下工序:
在去除所述生长衬底的工序之后,形成第2分离槽,所述第2分离槽从所述第1面进入到所述第1半导体层,在与所述第1分离槽之间保留间隔,且具有侧面向外侧扩展的形状。
8.根据权利要求6所述的半导体光学装置的制造方法,其中,
所述半导体叠层使用由AlxInyGa1-x-yN(0≦x≦1、0≦y≦1)表示的氮化物半导体形成。
9.根据权利要求6所述的半导体光学装置的制造方法,其中,包括如下工序:
在所述第1半导体层的第1面形成微锥构造。
10.根据权利要求6所述的半导体光学装置的制造方法,其中,包括如下工序:
在所述第1半导体层之上形成具有开口部的透明电极,并形成在所述开口部的至少一部分处与第1半导体层欧姆接触、在所述透明电极上部分重合的金属电极。
CN201380070732.1A 2013-01-29 2013-12-24 半导体光学装置和半导体光学装置的制造方法 Active CN104956499B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-013859 2013-01-29
JP2013013859A JP6068165B2 (ja) 2013-01-29 2013-01-29 半導体光学装置、および半導体光学装置の製造方法
PCT/JP2013/007551 WO2014118864A1 (ja) 2013-01-29 2013-12-24 半導体光学装置、および半導体光学装置の製造方法

Publications (2)

Publication Number Publication Date
CN104956499A true CN104956499A (zh) 2015-09-30
CN104956499B CN104956499B (zh) 2018-08-28

Family

ID=51261614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380070732.1A Active CN104956499B (zh) 2013-01-29 2013-12-24 半导体光学装置和半导体光学装置的制造方法

Country Status (5)

Country Link
US (1) US9543474B2 (zh)
EP (1) EP2953171B1 (zh)
JP (1) JP6068165B2 (zh)
CN (1) CN104956499B (zh)
WO (1) WO2014118864A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6450637B2 (ja) * 2015-04-21 2019-01-09 株式会社ディスコ リフトオフ方法及び超音波ホーン
DE102015117662B4 (de) 2015-10-16 2021-07-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP6709046B2 (ja) * 2015-12-21 2020-06-10 スタンレー電気株式会社 半導体発光装置、及び半導体発光装置の製造方法
JP2017183462A (ja) * 2016-03-30 2017-10-05 ソニー株式会社 発光素子
EP3539153A2 (en) * 2016-11-11 2019-09-18 Qmat, Inc. Micro-light emitting diode (led) fabrication by layer transfer
TWI708404B (zh) * 2019-08-16 2020-10-21 錼創顯示科技股份有限公司 微型發光元件及微型發光二極體元件基板
JP7478947B2 (ja) * 2020-04-13 2024-05-08 日亜化学工業株式会社 発光装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0252472A (ja) * 1988-08-17 1990-02-22 Oki Electric Ind Co Ltd 発光ダイオード及びその製造方法
JP2000261042A (ja) * 1999-03-05 2000-09-22 Toshiba Corp 半導体発光素子及びその製造方法
CN1435898A (zh) * 2002-01-29 2003-08-13 株式会社东芝 半导体发光元件及其制造方法
CN101599457A (zh) * 2008-04-25 2009-12-09 三星电子株式会社 发光器件、包括发光系统的封装和系统以及其构造方法
CN101989641A (zh) * 2009-07-30 2011-03-23 日立电线株式会社 发光元件
CN102569541A (zh) * 2010-12-28 2012-07-11 展晶科技(深圳)有限公司 半导体发光芯片制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6118177A (ja) * 1984-07-04 1986-01-27 Matsushita Electronics Corp Mis型半導体装置およびその製造方法
JPS61181177A (ja) * 1985-02-07 1986-08-13 Toshiba Corp 半導体発光素子
US5214306A (en) * 1991-01-29 1993-05-25 Sanyo Electric Co., Ltd. Light emitting diode
JP2697572B2 (ja) * 1993-09-21 1998-01-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
EP0622858B2 (en) 1993-04-28 2004-09-29 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device and method of producing the same
US5545291A (en) 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US5824186A (en) 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
JP3342336B2 (ja) * 1997-02-25 2002-11-05 三洋電機株式会社 半導体発光素子
JP2002076432A (ja) * 2000-08-30 2002-03-15 Stanley Electric Co Ltd 端面発光型半導体装置、その製造方法及び光空間伝送装置
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
US7256483B2 (en) 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
JP4802556B2 (ja) * 2005-06-06 2011-10-26 ソニー株式会社 チップ状電子部品の製造方法
WO2006138626A2 (en) * 2005-06-17 2006-12-28 The Regents Of The University Of California (AI,Ga,In)N AND ZnO DIRECT WAFER BONDED STRUCTURE FOR OPTOELECTRONIC APPLICATION AND ITS FABRICATION METHOD
JP2007103725A (ja) * 2005-10-05 2007-04-19 Toshiba Corp 半導体発光装置
JP5330953B2 (ja) 2009-10-01 2013-10-30 株式会社沖データ 発光装置
JP5281545B2 (ja) * 2009-11-04 2013-09-04 スタンレー電気株式会社 半導体発光素子の製造方法
JP5301418B2 (ja) * 2009-12-02 2013-09-25 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
KR101081135B1 (ko) * 2010-03-15 2011-11-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN102859726B (zh) * 2010-04-06 2015-09-16 首尔伟傲世有限公司 发光二极管及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0252472A (ja) * 1988-08-17 1990-02-22 Oki Electric Ind Co Ltd 発光ダイオード及びその製造方法
JP2000261042A (ja) * 1999-03-05 2000-09-22 Toshiba Corp 半導体発光素子及びその製造方法
CN1435898A (zh) * 2002-01-29 2003-08-13 株式会社东芝 半导体发光元件及其制造方法
CN101599457A (zh) * 2008-04-25 2009-12-09 三星电子株式会社 发光器件、包括发光系统的封装和系统以及其构造方法
CN101989641A (zh) * 2009-07-30 2011-03-23 日立电线株式会社 发光元件
CN102569541A (zh) * 2010-12-28 2012-07-11 展晶科技(深圳)有限公司 半导体发光芯片制造方法

Also Published As

Publication number Publication date
CN104956499B (zh) 2018-08-28
US9543474B2 (en) 2017-01-10
EP2953171B1 (en) 2017-11-29
US20150295131A1 (en) 2015-10-15
JP2014146672A (ja) 2014-08-14
EP2953171A4 (en) 2016-09-14
EP2953171A1 (en) 2015-12-09
JP6068165B2 (ja) 2017-01-25
WO2014118864A1 (ja) 2014-08-07

Similar Documents

Publication Publication Date Title
EP2426743B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
CN104956499A (zh) 半导体光学装置和半导体光学装置的制造方法
JP5533675B2 (ja) 半導体発光素子
CN101714600B (zh) 倒装铝镓铟磷基发光二极管及其制作方法
US10014442B2 (en) Method for manufacturing vertical type light emitting diode, vertical type light emitting diode, method for manufacturing ultraviolet ray light emitting diode, and ultraviolet ray light emitting diode
JP2006066903A (ja) 半導体発光素子用正極
KR20130120615A (ko) 발광 소자 및 발광 소자 패키지
KR100973259B1 (ko) 측부 반사판을 갖는 수직구조 질화갈륨계 led 소자 및그 제조방법
KR20120136613A (ko) 발광소자
KR101028286B1 (ko) 반도체 발광소자 및 그 제조방법
KR101337617B1 (ko) 오믹 전극 패턴을 갖는 수직형 발광 다이오드 및 그제조방법
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR100952034B1 (ko) 발광 소자 및 그 제조방법
JP2012094630A (ja) 半導体発光素子
KR100673641B1 (ko) 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
KR101777263B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20060134490A (ko) 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법
JP2014170815A (ja) Led素子
CN103390709A (zh) 一种具有双重作用电极的发光二极管及其制作方法
KR101827969B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101729269B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR100619415B1 (ko) 발광 다이오드
KR20110071396A (ko) 반도체 발광소자 및 그 제조방법
KR101681573B1 (ko) 발광소자의 제조방법
TW201517311A (zh) 半導體發光元件

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant