CN104821158B - 显示设备的驱动器 - Google Patents

显示设备的驱动器 Download PDF

Info

Publication number
CN104821158B
CN104821158B CN201510047954.2A CN201510047954A CN104821158B CN 104821158 B CN104821158 B CN 104821158B CN 201510047954 A CN201510047954 A CN 201510047954A CN 104821158 B CN104821158 B CN 104821158B
Authority
CN
China
Prior art keywords
nth
signal
driver
flip
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510047954.2A
Other languages
English (en)
Other versions
CN104821158A (zh
Inventor
石井宏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN104821158A publication Critical patent/CN104821158A/zh
Application granted granted Critical
Publication of CN104821158B publication Critical patent/CN104821158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明涉及显示设备的驱动器。其目的在于提供一种能抑制噪声的产生并适合于各种显示设备的规格的显示设备的驱动器。将从第1～第N锁存器输出的像素数据片所对应的电压施加于显示设备的数据线的每一个，所述第1～第N锁存器将示出每个像素的辉度级别的N个像素数据片与分别具有不同的沿定时的第1～第N导入时钟信号同步地导入。此时，将形成于N级移位寄存器的第1～第N触发器的每一个的输出作为第1～第N导入时钟信号分别供给到第1～第N锁存器，所述N级移位寄存器使与视频信号中的水平同步信号同步的单一脉冲的加载信号与经外部供给的基准定时信号同步地依次移位并导入到次级。

Description

显示设备的驱动器
技术领域
本发明涉及根据视频信号来驱动显示设备的显示设备的驱动器。
背景技术
在作为显示设备的例如液晶显示面板中，以交叉的方式配置有在二维画面的水平方向上延伸的多个栅极线和在二维画面的垂直方向上延伸的多个源极线。进而，在液晶显示面板中，装载有将根据输入视频信号而表示的各像素的辉度级别所对应的灰度显示电压施加于源极线的每一个的源极驱动器和将扫描信号施加于栅极线的栅极驱动器。再有，作为这样的源极驱动器，提出了如下的源极驱动器：将1水平同步期间量的多个显示数据个别地导入到多个锁存器的每一个，并将导入到各锁存器的显示数据所对应的灰度显示电压施加于各源极线（参照专利文献1）。在这样的源极驱动器中，通过利用了反相器元件的元件延迟的延迟电路来错开由上述的锁存器的每一个进行的显示数据的导入定时，由此，避免流入到各源极线的电流的陡峻的变化同时发生的状态，而防止在这样的状态下产生的噪声。
现有技术文献
专利文献
专利文献1：日本特开2004-301946号公报。
发明内容
发明要解决的课题
然而，关于上述那样的延迟电路，其延迟量被预先固定，而且其延迟量自身也由于制造上的偏差以及环境温度等而变动，因此，难以适合于各种显示驱动器的规格。
于是，本发明的目的在于提供一种能抑制上述的噪声的产生并适合于各种显示设备的规格的显示设备的驱动器。
用于解决课题的方案
本发明的显示设备的驱动器是将根据视频信号而示出的每个像素的辉度级别所对应的像素驱动电压分别施加于显示设备的N个（N为2以上的自然数）数据线的所述显示设备的驱动器，所述驱动器的特征在于，具有：
第1～第N锁存器，将示出每个像素的所述辉度级别的N个像素数据片与分别具有不同的沿定时的第1～第N导入时钟信号同步地导入并输出；以及
N级移位寄存器，使与所述视频信号中的水平同步信号同步的加载信号与经外部供给的基准定时信号同步地依次移位并导入到下级，
所述移位寄存器包括串联地连接的第1～第N触发器，将所述第1～第N触发器的每一个的输出作为所述第1～第N导入时钟信号分别供给到所述第1～第N锁存器。
发明效果
根据本发明能提供一种难以受到制造上的偏差和环境温度等的影响而且能适合于各种显示设备的规格的通用性高的显示设备的驱动器。
附图说明
图1是示出包括本发明的显示设备的驱动器的显示装置的框图。
图2是示出驱动器IC3a的内部结构的一个例子的框图。
图3是示出延迟控制电路134和第二数据锁存器部132的内部结构的一个例子的电路图。
图4是示出在L移位模式时的移位方向切换开关311～31K的开关状态的图。
图5是示出在L移位模式时的延迟控制电路134的内部工作的时间图。
图6是示出在R移位模式时的移位方向切换开关311～31K的开关状态的图。
图7是示出在R移位模式时的延迟控制电路134的内部工作的时间图。
图8是示出在V移位模式时的移位方向切换开关311～31K的开关状态的图。
图9是示出在V移位模式时的延迟控制电路134的内部工作的时间图。
图10是示出在每个延迟模式下施加于各数据线的像素驱动电压G的延迟方式的图。
图11是示出施加于数据线D1～Dn的像素驱动电压G的延迟方式和水平扫描线S上的各位置中的水平扫描脉冲的延迟方式的图。
图12是示出对属于画面左（或右）端区域的D1（或Dn）和属于画面中央区域的数据线Dn/2（或D（n/2）+1）同时施加像素驱动电压的情况下的像素驱动电压和水平扫描脉冲的波形的图。
图13是示出相对于属于画面左（或右）端区域的D1（或Dn）使施加于属于画面中央区域的数据线Dn/2（或D（n/2）+1）的像素驱动电压延迟的情况下的像素驱动电压和水平扫描脉冲的波形的图。
图14是示出延迟控制电路134的内部结构的另一例子的电路图。
图15是示出使图14所示的延迟控制电路134以V移位模式工作时的内部工作的时间图。
图16是示出驱动器IC3a～3e的每一个的内部结构的另一例子的框图。
图17是示出驱动器IC3a～3e的每一个的内部结构的另一例子的框图。
具体实施方式
以下，参照附图并详细地说明本发明的实施例。
图1是示出包括本发明的显示设备的驱动器的显示装置的概略结构的图。如图1所示，这样的显示装置包括驱动控制部1、扫描驱动器2A和2B、数据驱动器3、以及显示设备20。
显示设备20由例如液晶或有机EL面板等构成。在显示设备20中，形成有每一个在二维画面的水平方向上扩展的m个（m为2以上的自然数）的水平扫描线S1～Sm和每一个在二维画面的垂直方向上扩展的n个（n为2以上的自然数）的数据线D1～Dn。在水平扫描线和数据线的各交叉部形成有担负像素的显示单元格。
驱动控制部1从视频信号中提取水平同步信号，将其作为水平同步信号HS供给到扫描驱动器2A和2B，并且与该水平同步信号同步地生成示出像素数据的导入开始定时的加载信号LD，将其供给到数据驱动器3。此外，驱动控制部1基于这样的视频信号来生成按各像素的每一个例如以8位表示该像素的辉度级别的像素数据PD的序列，将对其重叠表示时钟信号的定时的基准定时信号RS后的像素数据信号PDS供给到数据驱动器3。进而，驱动控制部1将用于进行形成在数据驱动器3内的驱动器IC（后述）的每一个的初始设定的初始设定信号ISS供给到数据驱动器3。再有，初始设定信号ISS示出例如指定从供给上述的加载信号LD起到实际上开始像素数据的加载为止的加载延迟时间所对应的信息的加载延迟时间信息LI和指定延迟模式（后述）的延迟模式信息DM。
扫描驱动器2A连接到水平扫描线S1～Sm的每一个的一端，扫描驱动器2B连接到水平扫描线S1～Sm的每一个的另一端。扫描驱动器2A和2B与上述的水平同步信号HS同步地生成水平扫描脉冲SP，将其依次施加于显示设备20的水平扫描线S1～Sm的每一个。
数据驱动器3依照基于上述的初始设定信号ISS而设定的工作模式（后述）根据加载信号LD导入像素数据信号PDS中的像素数据PD的序列。然后，每当完成1水平扫描线量即作为数据线的总数的n个像素数据PD的导入时，数据驱动器3将导入的n个像素数据PD变换为每一个具有与示出的辉度级别对应的电压值的像素驱动电压来施加于显示设备20的数据线D1～Dn。
再有，数据驱动器3通过每一个具有相同电路结构的多个半导体IC（IntegratedCircuit：集成电路）例如在图1所示的实施例中为5个驱动器IC3a～3e来形成。此时，驱动器IC3a从1水平扫描线量的n个像素数据PD之中导入显示设备20的第1列～第K列（K为2以上的自然数）所对应的K个像素数据PD，将每一个与示出的辉度级别对应的像素驱动电压G1～GK施加于显示设备20的数据线D1～DK。驱动器IC3b从1水平扫描线量的n个像素数据PD之中导入显示设备20的第K+1列～第L列（L为2·K）所对应的K个像素数据PD，将每一个与示出的辉度级别对应的像素驱动电压GK+1～GL施加于显示设备20的数据线DK+1～DL。驱动器IC3c从1水平扫描线量的n个像素数据PD之中导入显示设备20的第L+1列～第Y列（Y为3·K）所对应的K个像素数据PD，将每一个与示出的辉度级别对应的像素驱动电压GL+1～GY施加于显示设备20的数据线DL+1～DY。驱动器IC3d从1水平扫描线量的n个像素数据PD之中导入显示设备20的第Y+1列～第Q列（Q为4·K）所对应的K个像素数据PD，将每一个与示出的辉度级别对应的像素驱动电压GY+1～GQ施加于显示设备20的数据线DY+1～DQ。驱动器IC3e从1水平扫描线量的n个像素数据PD之中导入显示设备20的第Q+1列～第n列所对应的K个像素数据PD，将每一个与示出的辉度级别对应的像素驱动电压GQ+1～Gn施加于显示设备20的数据线DQ+1～Dn。
即，如图1所示，担负显示设备20的画面左区域的驱动的驱动器IC3a和3b、担负画面中央区域的驱动的驱动器IC3c、以及担负画面右区域的驱动的驱动器IC3d和3e沿着显示设备20的一边而被配置。
再有，在各驱动器IC3a～3e内形成的电路是相同的，因此，以下，摘录驱动器IC3a来对形成于各驱动器IC的结构进行说明。
图2是示出形成在驱动器IC3a内的电路的框图。如图2所示，在各驱动器IC中，形成有接收电路131、第一数据锁存器部132、第二数据锁存器部133、延迟控制电路134、灰度电压变换电路135、以及输出放大器电路136。
接收电路131从供给自驱动控制部1的像素数据信号PDS中导入像素数据PD的序列，将1水平扫描线量（n个）的像素数据PD作为像素数据P1～PK供给到第一数据锁存器部132。进而，接收电路131从像素数据信号PDS中提取基准定时信号RS，重新生成与该基准定时信号RS相位同步的基准时钟信号CK，并供给到延迟控制电路134。
第一数据锁存器部132按被供给的顺序导入从接收电路131供给的像素数据P1～PK的每一个，将每一个作为像素数据R1～RK供给到下级的第二数据锁存器部133。
延迟控制电路134根据从驱动控制部1供给的初始设定信号ISS来进行初始设定。然后，延迟控制电路134通过基于该初始设定的工作模式根据上述的加载信号LD来生成与基准定时信号CK同步的、每一个沿定时不同的延迟导入时钟信号CL1～CLK，将它们供给到第二数据锁存器部133。
图3是示出第二锁存器部133和延迟控制电路134的每一个的内部结构的一个例子的电路图。延迟控制电路134包括延迟设定部30、K个移位方向切换开关311～31K、以及K个D触发器（以下，称为DFF）321～32K。
在图3中，延迟设定部30首先将由从驱动控制部1供给的初始设定信号ISS所示的加载延迟时间信息LI和延迟模式信息DM存储在内置寄存器（未图示）中。延迟设定部30在由上述延迟模式信息DM所指定的延迟模式为L移位模式（第一移位模式）的情况下，将逻辑电平0的切换信号C1供给到移位方向切换开关311～31（K/2）并且将逻辑电平0的切换信号C2供给到移位方向切换开关31(1+K/2)～31K。此外，在由该延迟模式信息DM所指定的延迟模式为R移位模式（第二移位模式）的情况下，延迟设定部30将逻辑电平1的切换信号C1供给到移位方向切换开关311～31（K/2）并且将逻辑电平1的切换信号C2供给到移位方向切换开关31(1+K/2)～31K。此外，在由该延迟模式信息DM所指定的延迟模式为V移位模式（第三移位模式）的情况下，延迟设定部30将逻辑电平0的切换信号C1供给到移位方向切换开关311～31（K/2）并且将逻辑电平1的切换信号C2供给到移位方向切换开关31(1+K/2)～31K。
进而，在从驱动控制部1供给加载信号LD的情况下，延迟设定部30在从接收到该加载信号LD起经过了由加载延迟时间信息LI所示的加载延迟时间的时点生成单一脉冲的加载信号LP，将其供给到方向切换开关311和31K。
关于DFF321～32K，向其每一个的时钟输入端子共同地供给基准时钟信号CK，而且如图3所示，它们经由设于每一个的前级的移位方向切换开关31而串联地连接。即，移位方向切换开关311～31K和DFF321～32K作为根据基准时钟信号CK依次使加载信号LP移位去到下级的DFF32的移位寄存器工作，DFF321～32K的每一个的输出作为延迟导入时钟信号CL1～CLK供给到第二数据锁存器部133。在此，移位方向切换开关31W（W为2～[K-1]的自然数）根据切换信号C1或C2来选择从DFF32W-1输出的延迟导入时钟信号CLW-1和从DFF32W+1输出的延迟导入时钟信号CLW+1中的一个，将其供给到DFF32W。移位方向切换开关311根据切换信号C1来选择上述的加载信号LP和从DFF322输出的延迟导入时钟信号CL2中的一个，将其供给到DFF321。移位方向切换开关31K根据切换信号C2来选择上述的加载信号LP和从DFF32K-1输出的延迟导入时钟信号CLK-1中的一个，将其供给到DFF32K。
根据这样的结构，在由延迟模式信息DM所指定的延迟模式为L移位模式的情况下，如图4所示，根据逻辑电平0的切换信号C1或C2，移位方向切换开关31S（S为2～K的自然数）选择从DFF32S-1输出的延迟导入时钟信号CLS-1，将其供给到DFF32S。进而，在这样的L移位模式时，移位方向切换开关311选择加载信号LP并将其供给到DFF321。由此，在L移位模式时，加载信号LP与基准时钟信号CK同步地首先被导入到DFF321，接着与基准时钟信号CK同步地按DFF322、323、…、32K-1、32K的顺序移位并导入到下级的DFF。由此，如图5所示，DFF321～32K生成按CL1、CL2、CL3、…、CLK-1、CLK的顺序每一个的沿定时以基准时钟信号CK的各1周期量地延迟了的延迟导入时钟信号CL1～CLK，将它们供给到第二锁存器部133。
此外，在由延迟模式信息DM所指定的延迟模式为R移位模式的情况下，根据逻辑电平1的切换信号C1或C2，移位方向切换开关31J（J为1～K-1的自然数）如图6所示那样选择从DFF32J+1输出的延迟导入时钟信号CLJ+1，将其供给到DFF32J。进而，在这样的R移位模式时，移位方向切换开关31K选择加载信号LP并将其供给到DFF32K-1。由此，在R移位模式时，加载信号LP首先与基准时钟信号CK同步地被导入到DFF32K，接着与基准时钟信号CK同步地按32K-1、32K-2、…、323、322、321的顺序移位并导入到下级的DFF。由此，如图7所示，DFF321～32K生成按CLK、CLK-1、…、CL3、CL2、CL1的顺序每一个的沿定时以基准时钟信号CK的各1周期量地延迟了的延迟导入时钟信号CL1～CLK，将它们供给到第二锁存器部133。
此外，在由延迟模式信息DM所指定的延迟模式为V移位模式的情况下，如图8所示，移位方向切换开关311～31K之中的属于左区域LA的移位方向切换开关31T（T为2～K/2的自然数）选择从DFF32T-1输出的延迟导入时钟信号CLT-1并将其供给到DFF32T。进而，在这样的V移位模式时，属于左区域LA的移位方向切换开关311选择加载信号LP，将其供给到DFF321。此外，在V移位模式时，移位方向切换开关311～31K之中的属于右区域RA的移位方向切换开关31H（H为1+K/2～K-1的自然数）选择从DFF32H+1输出的延迟导入时钟信号CLH+1并将其供给到DFF32H。进而，在这样的V移位模式时，属于右区域RA的移位方向切换开关31K选择加载信号LP，将其供给到DFF32K。由此，在V移位模式时，加载信号LP与基准时钟信号CK同步地首先被导入到DFF321和32K的每一个，接着与基准时钟信号CK同步地如以下那样被导入到属于左区域LA和右区域RA的每一个的各DFF32。即，在左区域LA中，加载信号LP按DFF322、323、…、32（K/2）-1、32K/2的顺序移位并导入到下级的DFF，在右区域RA中，加载信号LP按32K-1、32K-2、32K-3、…、32（K/2）+1的顺序移位并导入到下级的DFF。由此，属于左区域LA的DFF321～32K/2如图9所示那样生成按CL1、CL2、CL3、…、CLK/2的顺序每一个的沿定时以基准时钟信号CK的各1周期量地延迟了的延迟导入时钟信号CL1～CLK/2，将它们供给到第二锁存器部133。另一方面，属于右区域RA的DFF32（K/2）+1、32（K/2）+2、…、32K-1、32K如图9所示那样生成按CLK、CLK-1、CLK-2、…、CL（K/2）+1的顺序每一个的沿定时以基准时钟信号CK的各1周期量地延迟了的延迟导入时钟信号CL（K/2）+1～CLK，将它们供给到第二锁存器部133。
第二数据锁存器部133具有K个锁存器331～33K，其与上述的延迟导入时钟信号CL1～CLK同步地个别导入从第一数据锁存器部132供给的像素数据R1～RK，将每一个作为像素数据Y1～YK供给到灰度电压变换电路135。
灰度电压变换电路135将上述像素数据Y1～YK变换为具有每一个的辉度级别所对应的电压值的像素驱动电压V1～VK，供给到输出放大器电路136。输出放大器电路136将期望地放大了像素驱动电压V1～VK的电压作为像素驱动电压G1～GK分别施加于显示设备20的数据线D1～DK。根据以上的结构，驱动器IC3a～3e的每一个从自接收到加载信号LD经过了由加载延迟时间信息LI所示的加载延迟时间的时点起还经过基于由延迟模式信息DM所指定的延迟模式的延迟，将上述的像素驱动电压G1～GK施加于显示设备20的各数据线D。例如，在由延迟模式信息DM所指定的延迟模式为L移位模式的情况下，驱动器IC3a～3e的每一个如图10（a）所示那样按像素驱动电压G1、G2、G3、…、GK的顺序使其施加定时延迟，将各像素驱动电压G施加于数据线D。此外，在这样的延迟模式为R移位模式的情况下，驱动器IC3a～3e的每一个如图10（b）所示那样按像素驱动电压GK、GK-1、GK-2、…、G2、G1的顺序使其施加定时延迟，将各像素驱动电压G施加于数据线D。此外，在这样的延迟模式为V移位模式的情况下，驱动器IC3a～3e的每一个如图10（c）所示那样按像素驱动电压（G1、GK）、（G2、GK-1）、（G3、GK-2）、…、（GK/2、G（K/2）+1）的顺序使其施加定时延迟，将各像素驱动电压G施加于数据线D。
接下来，对由上述的驱动控制部1和驱动器IC3a～3e进行的工作进行说明。
首先，驱动控制部1对数据驱动器3的驱动器IC3a～3e的每一个将要进行初始设定的初始设定信号ISS供给到数据驱动器3。
即，驱动控制部1对担负显示设备20的画面左区域的驱动的驱动器IC3a和3b供给包括指定L移位模式的延迟模式信息DM的初始设定信号ISS。此时，对配置于最左端的驱动器IC3a，驱动控制部1供给还包括将零即无延迟时间示出为加载延迟时间的加载延迟时间信息LI的初始设定信息ISS。此外，对配置于从左端起第二个的驱动器IC3b，驱动控制部1供给还包括示出加载延迟时间T1的加载延迟时间信息LI的初始设定信息ISS。再有，加载延迟时间T1是从供给例如延迟加载信号LD起到在邻接于左侧的驱动器IC3a中最迟地施加的像素驱动电压G的施加开始时点为止的时间。
此外，驱动控制部1对担负显示设备20的画面中央区域的驱动的驱动器IC3c供给包括指定V移位模式的延迟模式信息DM和示出加载延迟时间T2的加载延迟时间信息LI的初始设定信号ISS。再有，加载延迟时间T2是从供给例如延迟加载信号LD起到在邻接于左侧的驱动器IC3b中最迟地施加的像素驱动电压G的施加开始时点为止的时间。
此外，驱动控制部1对担负显示设备20的画面右区域的驱动的驱动器IC3d和3e供给包括指定R移位模式的延迟模式信息DM的初始设定信号ISS。此时，对配置于最右端的驱动器IC3e，驱动控制部1供给还包括将零即无延迟时间示出为加载延迟时间的加载延迟时间信息LI的初始设定信息ISS。此外，对配置于从右端起第二个的驱动器IC3d，驱动控制部1供给还包括示出加载延迟时间T2的加载延迟时间信息LI的初始设定信号ISS。再有，加载延迟时间T1是从供给例如延迟加载信号LD起到在邻接于右侧的驱动器IC3e中最迟地施加的像素驱动电压G的施加开始时点为止的时间。
当完成基于上述的初始设定信号ISS的初始设定时，驱动器IC3a～3e如图11所示那样对连接于各驱动器IC的数据线D的每一个以依照加载延迟时间信息LI和延迟模式信息DM的延迟方式施加像素驱动电压G。
即，根据从驱动控制部1供给的加载信号LD，首先，驱动器IC3a～3e之中的3a和3e对各数据线D开始像素驱动电压G的施加。即，驱动器IC3a将依照图10（a）所示的L移位模式按G1、G2、G3、…、GK的顺序使其施加定时延迟后的像素驱动电压G1～GK如图11所示那样依次施加去到显示设备20的数据线D1、D2、D3、…、DK。另一方面，驱动器IC3e将依照图10（b）所示的R移位模式按GK、GK-1、GK-2、…、G2、G1的顺序使其施加定时延迟后的像素驱动电压G1～GK如图11所示那样依次施加去到数据线Dn、Dn-1、Dn-2、…、DQ+1。
在此，当从加载信号LD的供给时点起经过由加载延迟时间信息LI所示的加载延迟时间T1时，驱动器IC3b和3d对各数据线D开始像素驱动电压G的施加。即，驱动器IC3b将依照图10（a）所示的L移位模式按G1、G2、G3、…、GK的顺序使其施加定时延迟后的像素驱动电压G1～GK如图11所示那样依次施加去到显示设备20的数据线DK+1、DK+2、DK+3、…、DL。另一方面，驱动器IC3d将依照图10（b）所示的R移位模式按GK、GK-1、GK-2、…、G2、G1的顺序使其施加定时延迟后的像素驱动电压G1～GK如图11所示那样依次施加去到显示设备20的数据线DQ、DQ-1、DQ-2、…、DY+2、DY+1。
然后，当从加载信号LD的供给时点起经过由加载延迟时间信息LI所示的加载延迟时间T2时，驱动器IC3c对各数据线D开始像素驱动电压G的施加。即，驱动器IC3c将依照图10（c）所示的V移位模式按（G1、GK）、（G2、GK-1）、（G3、GK-2）、…、（GK/2、G（K/2）+1）的顺序使其施加定时延迟后的像素驱动电压G1～GK如图11所示那样依次施加去到显示设备20的数据线（DL+1、DY）、（DL+2、DY-1）、（DL+3、DY-2）、…、（Dn/2、D（n/2）+1）。
此时，在属于显示设备20的水平扫描线S1～Sm之中的施加了水平扫描脉冲SP的水平扫描线S的显示单元格中，施加于数据线D1～Dn的每一个的像素驱动电压G所对应的辉度的显示被完成。
然而，当使显示设备20大画面化时，特别地，在二维画面的水平方向上扩展的水平扫描线S的布线电阻变大。于是，为了降低伴随布线电阻的扫描驱动器的负荷，在图1所示的显示装置中，将扫描驱动器（2A、2B）设于水平扫描线S的两端。此时，在水平扫描线S1～Sm的每一个上，对于离扫描驱动器2A和2B两者越远的位置即到画面中央越近的位置，起因于布线电阻的水平扫描脉冲SP的延迟量变得越大。因而，当扫描驱动器2A和2B将水平扫描脉冲SP施加于水平扫描线S时，例如如图12所示，相对于在与属于画面左（或右）端区域的数据线D1（或Dn）的交叉部中产生的水平扫描脉冲SP，在与属于画面中央区域的数据线Dn/2（或D（n/2）+1）的交叉部中水平扫描脉冲SP以时间WD延迟而到达。在此期间，当数据驱动器3与水平扫描脉冲SP的施加同步地对数据线D1（或Dn）和数据线Dn/2（或D（n/2）+1）同时地施加相同的像素驱动电压G时，如图12所示，施加于两个数据线D的像素驱动电压G徐徐上升，在大致相同定时达到期望的峰值电压PV。此时，在水平扫描线S与数据线D1（或Dn）的交叉部的显示单元格中，在水平扫描脉冲SP被施加于水平扫描线S的期间施加于数据线D1（或Dn）的像素驱动电压G的最大值例如图12所示那样像素驱动电压G的峰值电压PV的80%的电压所对应的辉度显示被完成。另一方面，在水平扫描线S与数据线Dn/2（或D（n/2）+1）的交叉部的显示单元格中，水平扫描脉冲SP以时间WD延迟而到达，因此，在施加该水平扫描脉冲SP的期间施加于数据线Dn/2（或D（n/2）+1）的像素驱动电压G的电压值例如如图12所示那样达到峰值电压PV。因而，在水平扫描线S与数据线Dn/2（或D（n/2）+1）的交叉部的显示单元格中，如图12所示，在水平扫描脉冲SP被施加于水平扫描线S的期间施加于数据线D1（或Dn）的像素驱动电压G的最大值即峰值电压PV所对应的辉度显示被完成。因而，在连接到属于画面左（或右）端区域的数据线D1（或Dn）的显示单元格和在连接到属于画面中央区域的数据线Dn/2（或D（n/2）+1）的显示单元格中，显示辉度变得不一致，在画面内产生显示不均匀。
于是，数据驱动器3对在从扫描驱动器2A和2B在水平扫描线S上开始水平扫描脉冲SP的施加起到实际上水平扫描脉冲SP到达为止的延迟时间成为大的位置处交叉的数据线D，与在该延迟时间成为小的位置处交叉的数据线D相比，使像素驱动电压G的施加定时延迟。例如，在如图1所示扫描驱动器2A和2B分别配置于水平扫描线S的两端的情况下，如图11所示，在水平扫描线S上从画面右或左端区域朝向画面中央区域，到水平扫描脉冲SP到达为止的延迟时间变大。于是，迎合该水平扫描脉冲SP的延迟时间，数据驱动器3如图11所示那样对配置在到水平扫描脉冲SP到达为止的延迟时间越大的、到画面中央越近的位置的数据线D，使像素驱动电压G的施加定时延迟得越大。
例如，如图13所示，在水平扫描线S上，相对于与属于画面左（或右）端区域的数据线D1（或Dn）的交叉位置，在与属于画面中央区域的数据线Dn/2（或D（n/2）+1）的交叉位置中水平扫描脉冲SP以时间WD延迟而到达，在此情况下，以该时间WD的量使将像素驱动电压G施加于数据线Dn/2（或D（n/2）+1）的定时延迟。
由此，如图13所示，在连接于数据线D1（或Dn）的显示单元格和连接于数据线Dn/2（或D（n/2）+1）的显示单元格中，都完成像素驱动电压G的峰值电压PV的80%的电压所对应的辉度显示，因此，减少在画面内的显示不均匀。
此外，在数据驱动器3中，如图11所示，使将像素驱动电压G施加于各数据线D的定时错开，因此，避免流入到各数据线的电流的陡峻的变化同时发生的状态，并抑制在这样的状态下产生的噪声。
因而，根据数据驱动器3，能抑制起因于在水平扫描线S上的各位置中的水平扫描脉冲SP的到达延迟时间差的在画面内的显示不均匀，并且避免流入到各数据线的电流的陡峻的变化同时发生的状态，而谋求在这样的状态下产生的噪声的抑制。
再有，在数据驱动器3的驱动器IC3a～3e的每一个中，为了使将像素驱动电压G施加于各数据线D的定时错开，如图5所示，将分别具有不同的上升（或下降）沿定时的延迟导入时钟信号CL1～CLK分别供给到第二数据锁存器部133的锁存器331～33K的各时钟输入端子。在此，在驱动器IC3a～3e的每一个设有为了生成延迟导入时钟信号CL1～CLK而如图3所示那样每一个根据基准时钟信号CK而工作的时钟同步方式的DFF321～32K被串联连接而成的移位寄存器。此时，这样的移位寄存器中的DFF321～32K的每一个的输出作为延迟导入时钟信号CL1～CLK而供给到锁存器331～33K的各时钟输入端子。
因而，根据图3所示的结构，与利用反相器元件等元件自身的输出延迟来分别生成沿定时不同的延迟导入时钟信号CL的情况相比，能抑制伴随制造上的偏差和环境温度等影响的、各延迟导入时钟信号CL的延迟量的变动。
进而，根据图3所示的结构，能通过变更从驱动器IC3a～3e的外部所供给的基准定时信号RS的频率来调整各延迟导入时钟信号CL的延迟量，因此，能适合于各种显示设备的规格。因而，根据本发明，能提供能抑制在流入到各数据线的电流的陡峻的变化同时发生时产生的噪声并且难以受到制造上的偏差和环境温度等影响而且适合于各种显示设备的规格的通用性高的驱动器。
再有，在图3所示的结构中，根据单一的移位寄存器（311～31K、321～32K）和单一的时钟信号（CK）来分别生成定时不同的延迟导入时钟信号CL1～CLK。然而，也可以根据分别以相位不同的时钟信号而工作的多个移位寄存器来生成上述的延迟导入时钟信号CL1～CLK。
图14是示出鉴于这样的方面而完成的延迟控制电路134的内部结构的另一例子的电路图。再有，在图14所示的结构中，是将由上述的移位方向切换开关311～31K和DFF321～32K构成的单一的移位寄存器分割为由移位方向切换开关411～41（K+1）/2和DFF421～42（K+1）/2构成的第一移位寄存器和由移位方向切换开关511～51（K-1）/2和DFF521～52（K-1）/2构成的第二移位寄存器来构建的结构。此时，关于延迟设定电路30直接使用图3所示的电路。在此，接收电路131代替单一的基准时钟信号CK而具有基准时钟信号CK的1/2的频率，而且如图15所示那样生成彼此相位不同的基准时钟信号CK1和CK2，将CK1供给到第一移位寄存器的DFF421～42（K+1）/2，将CK2供给到第二移位寄存器的DFF521～52（K-1）/2。然后，根据从延迟设定电路30供给的加载信号LP而同时开始第一和第二移位寄存器的移位工作。由此，第一移位寄存器的DFF421～42（K+1）/2的每一个例如如图15所示那样与基准时钟信号CK1同步地输出延迟导入时钟信号CL1～CLK中的第奇数个的延迟导入时钟信号CL1、CL3、CL5、…、CLK。进而，第二移位寄存器的DFF521～52（K-1）/2的每一个例如如图15所示那样与基准时钟信号CK2同步地输出延迟导入时钟信号CL1～CLK中的第偶数个的延迟导入时钟信号CL2、CL4、CL6、…、CLK-1。
因而，根据图14所示的结构，使第一和第二移位寄存器的每一个工作的基准时钟信号CK1和CK2的频率成为为了使图3所示的单一的移位寄存器工作而供给的基准时钟信号CK的1/2。由此，提高用于使移位寄存器可靠地工作的工作容限。
此外，在图3所示的实施例中，延迟控制电路134根据K个延迟导入时钟信号CL1～CLK来控制K个像素驱动电压G1～GK的每一个的延迟量，但是，也可以以由2以上的多个像素驱动电压G构成的组单位来控制延迟量。由此，能减少要生成的延迟导入时钟信号CL的根数，因此，也能以该量减少上述的移位寄存器中的DFF的级数，而谋求装置规模的缩小化。
此外，在上述的延迟控制电路134中，在V移位模式时，对属于左区域LA的DFF321～32K/2将加载信号LP按321～32K/2的顺序移位并导入到下级的DFF，并且对属于右区域RA的DFF32（K/2）+1～32K将加载信号LP按32K～32（K/2）+1的顺序移位并导入到下级的DFF。然而，属于左区域LA（或右区域RA）的DFF32的数目不需要一定是K/2个。总之，只要是在V移位模式时对属于左区域LA的DFF321～32f（f为2以上K不足的自然数）将加载信号LP按321～32f的顺序移位并导入到下级的DFF并且对属于右区域RA的DFF32f+1～32K将加载信号LP按32K～32f+1的顺序移位并导入到下级的DFF的结构即可。
在此，在上述实施例中，在到驱动器IC3a～3e的每一个的第二数据锁存器部132将全部的像素数据供给到灰度电压变换电路135结束为止的期间，第一数据锁存器部132不能开始接下来的1水平扫描线所对应的像素数据的导入。因而，例如，在以图11所示那样的延迟方式按每个1水平扫描期间将像素驱动电压G施加于显示设备20的数据线D的情况下，存在以使从供给加载信号LD起经过了最大的延迟时间TMAX的时点不达到接下来的水平扫描期间的方式限制该最大的延迟时间TMAX的、或进行水平扫描期间的扩展的需要。
于是，在第二数据锁存器部132将全部的像素数据供给到灰度电压变换电路135结束之前，为了使得能够开始接下来的1水平扫描线所对应的像素数据的导入，可以在第一数据锁存器部132和第二数据锁存器部133之间设置缓冲用的数据锁存器。
图16是示出鉴于这样的方面而完成的驱动器IC3a～3e的每一个的其他的内部结构的框图。再有，在图16所示的驱动器IC中，代替图2所示的第一数据锁存器部132和第二数据锁存器部133而设置第一数据锁存器部142和第二数据锁存器部143，进而，在该第二数据锁存器部143和灰度电压变换电路135之间新设置了第三数据锁存器部144，除了上述方面之外的其他结构与图2所示的相同。
在图16中，第一数据锁存器部142按被供给的顺序导入从接收电路131供给的像素数据P1～PK的每一个，将每一个作为像素数据E1～EK供给到次级的第二数据锁存器部143。第二数据锁存器部143同时导入像素数据E1～EK，将每一个作为像素数据R1～RK供给到次级的第三数据锁存器部144。第三数据锁存器部144具有与图3所示的第二数据锁存器部133相同的内部结构，与该第二数据锁存器部133同样地，根据从延迟控制电路134供给的延迟导入时钟信号CL1～CLK，将使上述的像素数据R1～RK的每一个通过图5、图7或图9所示的延迟方式而延迟并导入的像素数据Y1～YK供给到灰度电压变换电路135。
因而，根据图16所示的结构，第二数据锁存器部143担负缓冲存储器的作用，因此，即使在由第三数据锁存器部144进行的像素数据Y1～YK的送出中途，第一数据锁存器部142也能开始接下来的1水平扫描线所对应的像素数据的导入。由此，变得均不需要使像素驱动电压G延迟而施加时的最大延迟时间TMAX的限制以及水平扫描期间的扩展。
此外，在上述实施例中，将重叠基准定时信号RS后的像素数据信号PDS供给到驱动器IC3a～3e，采用在各驱动器IC3内基于该基准定时信号RS来重新生成基准时钟信号CK的、所谓的时钟数据恢复方式，从外部向驱动器IC3a～3e的每一个供给时钟信号。然而，在不采用这样的时钟数据恢复方式的情况下，驱动控制部1直接将基准时钟信号CK供给到各驱动器IC3a～3e。
图17是示出鉴于这样的方面而完成的、驱动器IC3a～3e的每一个的内部结构的框图。再有，在图17所示的结构中，代替接收电路131而采用接收电路161，并且代替延迟控制电路134而采用延迟控制电路164，除了上述方面之外的其他结构与图2所示的相同。
在图17中，接收电路161与接收电路131同样地从供给自驱动控制部1的像素数据信号PDS中导入像素数据PD的序列，将1水平扫描线量（n个）的像素数据PD作为像素数据P1～PK供给到第一数据锁存器部132。但是，接收电路161与接收电路131不同，不进行基准时钟信号CK的重新生成。此时，驱动控制部1将上述的基准时钟信号CK直接供给到各驱动器IC3a～3e的每一个的延迟控制电路164。延迟控制电路164与延迟控制电路134同样地根据初始设定信号ISS进行初始设定，其后，根据加载信号LD来生成与基准时钟信号CK同步的延迟导入时钟信号CL1～CLK，将它们供给到第二数据锁存器部133。总之，形成于驱动器IC3a～3e的每一个的延迟控制电路的移位寄存器与作为经外部供给的基准定时信号的基准时钟信号CK同步地将单一脉冲的加载信号依次移位并导入到次级，由此，生成延迟导入时钟信号CL1～CLK。
附图标记的说明
1 驱动控制部
3a～3c 驱动器IC
20 显示设备
311～31K 移位方向切换开关
321～32K DFF
133 第二数据锁存器部
134 延迟控制电路。

Claims (4)

1.一种驱动器，其是将根据视频信号而示出的每个像素的辉度级别所对应的像素驱动电压分别施加于显示设备的N个数据线的所述显示设备的驱动器，其中，N为2以上的自然数，所述驱动器的特征在于，具有：
第1～第N锁存器，将示出每个像素的所述辉度级别的N个像素数据片与分别具有不同的沿定时的第1～第N导入时钟信号同步地导入并输出；以及
N级移位寄存器，使与所述视频信号中的水平同步信号同步的加载信号与经外部供给的基准定时信号同步地依次移位并导入到下级，
所述移位寄存器包括串联地连接的第1～第N触发器，将所述第1～第N触发器的每一个的输出作为所述第1～第N导入时钟信号分别供给到所述第1～第N锁存器，
所述移位寄存器由如下构成：第一移位寄存器，与具有所述基准定时信号的1/2的频率的第一基准定时信号同步地将所述加载信号依次移位并导入到下级；以及第二移位寄存器，同步于与所述第一基准定时信号具有相同频率且与所述第一基准定时信号相位不同的第二基准定时信号将所述加载信号依次移位并导入到下级，
所述第一移位寄存器将串联地连接的触发器的每一个的输出作为所述第1～第N导入时钟信号之中的第奇数个导入时钟信号供给到所述第1～第N锁存器之中的第奇数个锁存器的每一个，
所述第二移位寄存器将串联地连接的触发器的每一个的输出作为所述第1～第N导入时钟信号之中的第偶数个导入时钟信号供给到所述第1～第N锁存器之中的第偶数个锁存器的每一个。
2.根据权利要求1所述的驱动器，其特征在于，
所述移位寄存器包括移位方向切换开关，所述移位方向切换开关选择如下模式之中的一个：
第一移位模式，按所述第1～第N触发器的顺序使所述加载信号移位到下级的触发器；
第二移位模式，按所述第N～第1触发器的顺序使所述加载信号移位到下级的触发器；以及
第三移位模式，按所述第1～第f触发器的顺序使所述加载信号移位到下级的触发器，并且按所述第N～第（f+1）触发器的顺序使所述加载信号移位到下级的触发器，其中，f为N不足的自然数。
3.根据权利要求1所述的驱动器，其特征在于，包括：
灰度电压变换电路，将从所述第1～第N触发器输出的N个像素数据片变换为具有每一个的辉度级别所对应的电压值的第1～第N的像素驱动电压；以及
输出电路，将所述第1～第N的像素驱动电压分别施加于所述显示设备的所述N个数据线。
4.根据权利要求1所述的驱动器，其特征在于，所述加载信号由每个水平扫描期间的单一脉冲构成。
CN201510047954.2A 2014-01-31 2015-01-30 显示设备的驱动器 Active CN104821158B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014017236A JP6367566B2 (ja) 2014-01-31 2014-01-31 表示デバイスのドライバ
JP2014-017236 2014-01-31

Publications (2)

Publication Number Publication Date
CN104821158A CN104821158A (zh) 2015-08-05
CN104821158B true CN104821158B (zh) 2019-12-24

Family

ID=53731435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510047954.2A Active CN104821158B (zh) 2014-01-31 2015-01-30 显示设备的驱动器

Country Status (3)

Country Link
US (1) US10410595B2 (zh)
JP (1) JP6367566B2 (zh)
CN (1) CN104821158B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102320146B1 (ko) 2015-03-09 2021-11-02 삼성디스플레이 주식회사 데이터 집적회로 및 이를 포함하는 표시장치
US10410599B2 (en) * 2015-08-13 2019-09-10 Samsung Electronics Co., Ltd. Source driver integrated circuit for ompensating for display fan-out and display system including the same
WO2018198955A1 (ja) * 2017-04-27 2018-11-01 ローム株式会社 ソースドライバ、パネル駆動装置、表示装置、及び、車両
CN107731147B (zh) * 2017-10-25 2020-03-31 深圳市华星光电半导体显示技术有限公司 扫描驱动器及扫描驱动器的驱动方法
CN109120868B (zh) * 2018-07-26 2020-10-27 西安理工大学 超大面阵图像传感器的自适应同步驱动系统及驱动方法
JP7232739B2 (ja) * 2019-08-30 2023-03-03 ラピスセミコンダクタ株式会社 表示ドライバ、表示装置及び半導体装置
JP6952819B2 (ja) * 2019-12-13 2021-10-27 ラピスセミコンダクタ株式会社 ソースドライバ及び表示装置
JP7379194B2 (ja) * 2020-02-05 2023-11-14 ラピスセミコンダクタ株式会社 表示装置及びソースドライバ
JP7519845B2 (ja) 2020-08-31 2024-07-22 ラピスセミコンダクタ株式会社 表示ドライバ
KR20220063870A (ko) * 2020-11-10 2022-05-18 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치
TWI826007B (zh) * 2021-12-15 2023-12-11 群創光電股份有限公司 拼接裝置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62245289A (ja) * 1986-04-18 1987-10-26 沖電気工業株式会社 表示デ−タ転送回路
JPH02203388A (ja) * 1989-01-31 1990-08-13 Sharp Corp 表示装置
JP3329008B2 (ja) * 1993-06-25 2002-09-30 ソニー株式会社 双方向信号伝送回路網及び双方向信号転送シフトレジスタ
JPH08286643A (ja) * 1995-04-18 1996-11-01 Casio Comput Co Ltd 液晶駆動装置
JP2792490B2 (ja) * 1995-12-20 1998-09-03 日本電気株式会社 液晶表示装置用駆動回路のサンプルホールド回路
TW484307B (en) * 1999-06-25 2002-04-21 Sanyo Electric Co Apparatus for controlling a display device
JP2001109436A (ja) * 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd マトリクス型表示装置
TW538400B (en) * 1999-11-01 2003-06-21 Sharp Kk Shift register and image display device
JP2003162262A (ja) * 2001-11-27 2003-06-06 Fujitsu Display Technologies Corp 液晶パネル駆動回路及び液晶表示装置
JP3989756B2 (ja) * 2002-03-18 2007-10-10 シャープ株式会社 表示装置およびその走査回路検査方法
JP4480944B2 (ja) * 2002-03-25 2010-06-16 シャープ株式会社 シフトレジスタおよびそれを用いる表示装置
JP4593071B2 (ja) * 2002-03-26 2010-12-08 シャープ株式会社 シフトレジスタおよびそれを備えた表示装置
JP4391128B2 (ja) * 2002-05-30 2009-12-24 シャープ株式会社 表示装置のドライバ回路およびシフトレジスタならびに表示装置
JP4679812B2 (ja) * 2002-11-07 2011-05-11 シャープ株式会社 走査方向制御回路および表示装置
JP3711985B2 (ja) * 2003-03-12 2005-11-02 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
JP4425556B2 (ja) 2003-03-28 2010-03-03 シャープ株式会社 駆動装置およびそれを備えた表示モジュール
JP4044020B2 (ja) * 2003-06-10 2008-02-06 シャープ株式会社 双方向シフトレジスタ、および、それを備えた表示装置
JP4721396B2 (ja) * 2004-01-08 2011-07-13 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動方法
CN101223606B (zh) * 2005-07-15 2012-09-05 夏普株式会社 信号输出电路、移位寄存器、输出信号生成方法、显示装置驱动电路和显示装置
US9922600B2 (en) * 2005-12-02 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4869706B2 (ja) * 2005-12-22 2012-02-08 株式会社 日立ディスプレイズ 表示装置
JP4785704B2 (ja) * 2006-10-26 2011-10-05 株式会社 日立ディスプレイズ 表示装置
JP4375410B2 (ja) * 2007-02-15 2009-12-02 船井電機株式会社 表示装置および表示駆動回路
KR101422081B1 (ko) * 2007-08-28 2014-07-23 삼성전자주식회사 소스 드라이버, 그것을 포함함 디스플레이 장치, 그것을포함한 디스플레이 시스템 및 그것의 출력 방법
JP5933183B2 (ja) 2011-03-24 2016-06-08 ラピスセミコンダクタ株式会社 表示パネルの駆動装置、半導体集積装置、及び表示パネル駆動装置における画素データ取り込み方法
JP5798585B2 (ja) * 2013-03-14 2015-10-21 双葉電子工業株式会社 表示装置、走査線駆動装置

Also Published As

Publication number Publication date
US10410595B2 (en) 2019-09-10
JP6367566B2 (ja) 2018-08-01
US20150221274A1 (en) 2015-08-06
JP2015143780A (ja) 2015-08-06
CN104821158A (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
CN104821158B (zh) 显示设备的驱动器
JP6363353B2 (ja) 表示デバイスのドライバ
JP2016045458A (ja) 表示デバイスのドライバ
US10621943B2 (en) Display device driver having pixel drive voltage delay selection
JP4714004B2 (ja) 順次走査及び飛び越し走査兼用の駆動回路
KR102448227B1 (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
US8040315B2 (en) Device for driving a display panel with sequentially delayed drive signal
US20150187314A1 (en) Gate driver and control method thereof
KR101097351B1 (ko) 주사 구동 회로 및 이를 이용한 표시 장치
KR102155015B1 (ko) 소스 드라이버 및 그것의 동작 방법
US20120242722A1 (en) Display panel drive device, semiconductor integrated device, and image data acquisition method in display panel drive device
US8390559B2 (en) Display driving apparatus, display module package, display panel module, and television set
US8049746B2 (en) Display driving apparatus, display module package, display panel module, and television set
US10720120B2 (en) Source driver and display device including the same
KR100940401B1 (ko) 시프트 레지스터 및 이를 이용하는 주사구동장치
JP7519845B2 (ja) 表示ドライバ
JP6517651B2 (ja) 表示ドライバ
JP2014095866A (ja) 半導体装置及びドライバ装置
JP2006106330A (ja) 液晶表示装置及び液晶駆動半導体装置
JP2009229818A (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant