CN104810058A - 移位寄存器及其驱动方法、栅极驱动电路和显示装置 - Google Patents

移位寄存器及其驱动方法、栅极驱动电路和显示装置 Download PDF

Info

Publication number
CN104810058A
CN104810058A CN201510242821.0A CN201510242821A CN104810058A CN 104810058 A CN104810058 A CN 104810058A CN 201510242821 A CN201510242821 A CN 201510242821A CN 104810058 A CN104810058 A CN 104810058A
Authority
CN
China
Prior art keywords
transistor
pull
signal
module
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510242821.0A
Other languages
English (en)
Other versions
CN104810058B (zh
Inventor
李金钰
陈希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510242821.0A priority Critical patent/CN104810058B/zh
Publication of CN104810058A publication Critical patent/CN104810058A/zh
Priority to EP15891678.3A priority patent/EP3296997B1/en
Priority to PCT/CN2015/094182 priority patent/WO2016179982A1/zh
Priority to US15/326,846 priority patent/US9972238B2/en
Application granted granted Critical
Publication of CN104810058B publication Critical patent/CN104810058B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明提供一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。该移位寄存器包括触发复位模块、上拉模块、第一电容和下拉模块，还包括去噪模块，上拉模块用于对移位寄存器的输出端输出的信号和传递信号输出端输出的信号上拉；第一电容，用于在上拉阶段提升上拉节点的电位；下拉模块，用于对移位寄存器的输出端输出的信号和传递信号输出端输出的信号下拉；去噪模块，用于在下拉阶段对传递信号输出端输出的传递信号去噪。该移位寄存器通过设置去噪模块，使其在上拉节点的电位发生跳变时，能防止电容的耦合效应使传递信号输出端输出的传递信号产生尖刺等噪声，从而使移位寄存器的移位传递信号更加稳定，进而使移位寄存器输出的信号更加稳定。

Description

移位寄存器及其驱动方法、栅极驱动电路和显示装置
技术领域
本发明涉及显示技术领域，具体地，涉及一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。
背景技术
随着平板显示的发展，高分辨率、窄边框成为发展的潮流，而在显示面板上集成栅极驱动电路是实现高分辨率、窄边框显示最重要的解决办法。
栅极驱动电路由多级移位寄存器依次级联组成，图1为现有技术提供的移位寄存器的电路图，该移位寄存器包括：触发晶体管T100、复位晶体管T200、第一上拉晶体管T300、第二上拉晶体管T400、自举电容C100和下拉模块。其中，第一上拉晶体管T300用于上拉移位寄存器的输出端输出的信号，第二上拉晶体管T400用于上拉移位寄存器的传递信号输出端输出的信号。移位寄存器的传递信号输出端为本级移位寄存器与上一级移位寄存器和下一级移位寄存器级联的级联端。第一节点PU1为自举电容C100和第二上拉晶体管T400的栅极的连接点，VCLK用于在上拉阶段对移位寄存器的传递信号输出端输出的信号进行上拉。VZ为移位寄存器的传递信号输出端输出的传递信号，STV为与触发晶体管T100的栅极连接的起始信号端输出的起始信号，RESET为复位晶体管T200的栅极连接的复位信号端输出的复位信号，OUTPUT为移位寄存器的输出端输出的信号，VGH表示高电平的电压，VGL表示低电平的电压。
如图2所示，在移位寄存器的上拉阶段，STV为高电平(RESET为低电平)，触发晶体管T100开启，VGH对第一节点PU1进行充电，同时VGH对自举电容C100进行充电，将第一节点PU1的电位上拉为高电位；第二上拉晶体管T400开启，VCLK为高电平，对移位寄存器的传递信号输出端输出的信号进行上拉，使移位寄存器的传递信号输出端输出高电平的传递信号。在移位寄存器的下拉阶段，RESET为高电平(STV为低电平)，下拉模块将第一节点PU1的高电位下拉为低电位，同时将移位寄存器的传递信号输出端输出的传递信号从高电平下拉为低电平。
在移位寄存器的下拉阶段，第一节点PU1的电位跳变(即由高电位跳变为低电位)会使自举电容C100产生耦合效应，自举电容C100的耦合效应会直接导致移位寄存器的传递信号输出端输出的传递信号VZ产生尖刺，严重影响移位寄存器移位传递的稳定性，移位寄存器移位传递的稳定性还会使移位寄存器电路的噪声提高，影响移位寄存器的输出端输出信号的稳定性。
发明内容
本发明针对现有技术中存在的上述技术问题，提供一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。该移位寄存器通过设置去噪模块，使其在上拉节点的电位发生跳变时，能防止电容的耦合效应使移位寄存器传递信号输出端输出的传递信号产生尖刺等噪声，从而使移位寄存器的移位传递信号更加稳定，进而使移位寄存器输出的信号更加稳定。
本发明提供一种移位寄存器，包括触发复位模块、上拉模块、第一电容和下拉模块，还包括去噪模块，所述触发复位模块、所述上拉模块、所述下拉模块和所述第一电容的第一端连接于上拉节点；所述去噪模块的第一端连接所述第一电容的第二端，所述去噪模块的第二端连接所述下拉模块和传递信号输出端；所述上拉模块和所述下拉模块均与所述移位寄存器的输出端连接；所述上拉模块与所述传递信号输出端连接；
所述触发复位模块，用于根据起始信号输入端输入的起始信号和复位信号输入端输入的复位信号对所述上拉模块触发或复位；
所述上拉模块，用于对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号上拉；
所述第一电容，用于在上拉阶段提升所述上拉节点的电位；
所述下拉模块，用于对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号下拉；
所述传递信号输出端，用于输出本级移位寄存器与上一级移位寄存器和下一级移位寄存器之间的级间传递信号；
所述去噪模块，用于在下拉阶段对所述传递信号输出端输出的传递信号去噪。
优选地，所述去噪模块包括第九晶体管，所述第九晶体管的栅极和第一极连接所述第一电容的第二端，所述第九晶体管的第二极连接所述传递信号输出端和所述下拉模块。
优选地，所述去噪模块包括第九晶体管，所述第九晶体管第一极连接所述第一电容的第二端，所述第九晶体管的栅极和第二极连接所述传递信号输出端和所述下拉模块。
优选地，所述上拉模块包括第一子模块和第二子模块，所述第一子模块和所述第二子模块连接于所述上拉节点，所述第一子模块连接第一时钟信号端，所述第二子模块连接第一电源；所述第一子模块连接所述传递信号输出端，所述第二子模块连接所述移位寄存器的输出端；
所述第一子模块用于对所述传递信号输出端输出的信号上拉；
所述第二子模块用于对所述移位寄存器的输出端输出的信号上拉。
优选地，所述下拉模块包括第三子模块和第四子模块，所述第三子模块和所述第四子模块连接于下拉节点，所述第三子模块连接第二时钟信号端和所述第一电源，所述第四子模块连接第二电源、所述第九晶体管的第二极和所述传递信号输出端，且所述第四子模块与所述第一子模块和所述第二子模块连接于所述上拉节点；
所述第三子模块用于在下拉阶段控制所述下拉节点的电位；
所述第四子模块用于对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号下拉。
优选地，所述第一子模块包括第四晶体管，所述第四晶体管的栅极连接所述上拉节点和所述第一电容的第一端，所述第四晶体管的第一极连接所述第一时钟信号端，所述第四晶体管的第二极连接所述传递信号输出端、所述第九晶体管的第二极和所述第四子模块；
所述第二子模块包括第三晶体管，所述第三晶体管的栅极连接所述上拉节点，所述第三晶体管的第一极连接所述第一电源和所述第三子模块，所述第三晶体管的第二极连接所述移位寄存器的输出端和所述第四子模块。
优选地，所述第三子模块包括第五晶体管和第六晶体管，所述第五晶体管的栅极和第一极连接所述第二时钟信号端，所述第五晶体管的第二极连接所述第六晶体管的栅极；所述第六晶体管的第一极连接所述第一电源和所述第三晶体管的第一极，所述第六晶体管的第二极连接所述下拉节点；
所述第四子模块包括第七晶体管、第八晶体管、第十晶体管和第十一晶体管，所述第十晶体管的栅极和所述第七晶体管的第一极均连接所述上拉节点；所述第十晶体管的第一极、所述第七晶体管的栅极、所述第八晶体管的栅极和所述第十一晶体管的栅极均连接所述下拉节点；所述第十晶体管的第二极、所述第七晶体管的第二极、所述第八晶体管的第二极和所述第十一晶体管的第二极均连接所述第二电源；所述第八晶体管的第一极连接所述第九晶体管的第二极、所述第四晶体管的第二极和所述传递信号输出端；所述第十一晶体管的第一极连接所述第三晶体管的第二极和所述移位寄存器的输出端。
优选地，所述第一时钟信号端输出的第一时钟信号和所述第二时钟信号端输出的第二时钟信号相反。
优选地，所述触发复位模块包括触发子模块和复位子模块，所述触发子模块和所述复位子模块连接于所述上拉节点，所述触发子模块连接第三电源，所述复位子模块连接第四电源；
所述触发子模块用于根据所述起始信号输入端输入的起始信号对所述上拉模块进行触发；
所述复位子模块用于根据所述复位信号输入端输入的复位信号对所述上拉模块复位。
优选地，所述触发子模块包括第一晶体管，所述第一晶体管的栅极连接所述起始信号输入端，所述第一晶体管的第一极连接所述第三电源，所述第一晶体管的第二极连接所述上拉节点；
所述复位子模块包括第二晶体管，所述第二晶体管的栅极连接所述复位信号输入端，所述第二晶体管的第一极连接所述上拉节点，所述第二晶体管的第二极连接所述第四电源。
本发明还提供一种栅极驱动电路，包括：多级的移位寄存器，所述移位寄存器采用上述移位寄存器，本级所述移位寄存器的传递信号输出端与上一级所述移位寄存器的复位信号输入端和下一级所述移位寄存器的起始信号输入端连接。
本发明还提供一种显示装置，包括上述栅极驱动电路。
本发明还提供一种移位寄存器的驱动方法，所述移位寄存器包括触发复位模块、上拉模块、第一电容、去噪模块和下拉模块，所述驱动方法包括：
第一阶段，所述触发复位模块根据起始信号输入端输入的起始信号对所述上拉模块触发，所述上拉模块对所述移位寄存器的输出端输出的信号上拉；
第二阶段，所述第一电容在该阶段提升上拉节点的电位，所述上拉模块继续对所述移位寄存器的输出端输出的信号上拉，同时，所述上拉模块对传递信号输出端输出的信号上拉；
第三阶段，所述触发复位模块根据复位信号输入端输入的复位信号对所述上拉模块复位，所述下拉模块对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号下拉；在该阶段，所述去噪模块对所述传递信号输出端输出的传递信号去噪。
本发明的有益效果：本发明所提供的移位寄存器，通过设置去噪模块，使该移位寄存器在上拉节点的电位发生跳变时，能防止第一电容的耦合效应使移位寄存器传递信号输出端输出的传递信号产生尖刺等噪声，从而使移位寄存器的级间移位传递信号更加稳定，同时还能降低移位寄存器电路的噪声，进而使移位寄存器的输出端输出的信号更加稳定。
本发明所提供的栅极驱动电路，通过采用上述移位寄存器，降低了该栅极驱动电路的噪声，使该栅极驱动电路输出的栅极驱动信号更加稳定。
本发明所提供的显示装置，通过采用上述栅极驱动电路，使该显示装置的显示更加稳定，从而提升了该显示装置的显示质量。
附图说明
图1为现有技术中移位寄存器的电路原理图；
图2为图1中移位寄存器的时序图；
图3为本发明实施例1中移位寄存器的电路原理图；
图4为图3中的去噪模块为晶体管的电路原理图；
图5为图3中移位寄存器的电路图；
图6为图5中移位寄存器的驱动时序图；
图7为本发明实施例2中去噪模块为晶体管的电路原理图；
图8为本发明实施例2中移位寄存器的电路图；
图9为本发明实施例3中栅极驱动电路的级联示意图。
其中的附图标记说明：
1.触发复位模块；11.触发子模块；12.复位子模块；2.上拉模块；21.第一子模块；22.第二子模块；3.下拉模块；31.第三子模块；32.第四子模块；4.去噪模块。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明所提供的一种移位寄存器及其驱动方法、栅极驱动电路和显示装置作进一步详细描述。
实施例1：
本实施例提供一种移位寄存器，如图3所示，包括触发复位模块1、上拉模块2、第一电容C1和下拉模块3，还包括去噪模块4，触发复位模块1、上拉模块2、下拉模块3和第一电容C1的第一端连接于上拉节点PU；去噪模块4的第一端连接第一电容C1的第二端，去噪模块4的第二端连接下拉模块3和传递信号输出端OUT1；上拉模块2和下拉模块3均与移位寄存器的输出端OUT2连接；上拉模块2与传递信号输出端OUT1连接。触发复位模块1，用于根据起始信号输入端输入的起始信号INPUT和复位信号输入端输入的复位信号RESET对上拉模块2触发或复位。上拉模块2，用于对移位寄存器的输出端OUT2输出的信号和传递信号输出端OUT1输出的信号上拉。第一电容C1，用于在上拉阶段提升上拉节点PU的电位。下拉模块3，用于对移位寄存器的输出端OUT2输出的信号和传递信号输出端OUT1输出的信号下拉。传递信号输出端OUT1，用于输出本级移位寄存器与上一级移位寄存器和下一级移位寄存器之间的级间传递信号。去噪模块4，用于在下拉阶段对传递信号输出端OUT1输出的传递信号去噪。
通过设置去噪模块4，使该移位寄存器在上拉节点PU的电位发生跳变时，能防止第一电容C1的耦合效应使移位寄存器传递信号输出端OUT1输出的传递信号产生尖刺等噪声，从而使移位寄存器的级间移位传递信号更加稳定，同时还能降低移位寄存器电路的噪声，使移位寄存器的输出端OUT2输出的信号更加稳定。
本实施例中，如图4所示，去噪模块4包括第九晶体管M9，第九晶体管M9的栅极和第一极连接第一电容C1的第二端，第九晶体管M9的第二极连接传递信号输出端OUT1和下拉模块3。当连接第一电容C1的第一端的上拉节点PU的电位由高电平向低电平跳变时，第九晶体管M9关断，从而切断了第一电容C1的耦合效应到达传递信号输出端OUT1的路径，进而避免了第一电容C1的耦合效应对传递信号输出端OUT1输出的传递信号的影响，确保传递信号不会产生尖刺等噪声，最终确保了移位寄存器级间移位传递信号的稳定性。
本实施例中，如图5所示，上拉模块2包括第一子模块21和第二子模块22，第一子模块21和第二子模块22连接于上拉节点PU，第一子模块21连接第一时钟信号端CLK，第二子模块22连接第一电源VDD；第一子模块21连接传递信号输出端OUT1，第二子模块22连接移位寄存器的输出端OUT2。第一子模块21用于对传递信号输出端OUT1输出的信号VZ上拉。第二子模块22用于对移位寄存器的输出端OUT2输出的信号Gn上拉。
本实施例中，下拉模块3包括第三子模块31和第四子模块32，第三子模块31和第四子模块32连接于下拉节点PD，第三子模块31连接第二时钟信号端CLKB和第一电源VDD，第四子模块32连接第二电源VSS、第九晶体管M9的第二极和传递信号输出端OUT1，且第四子模块32与第一子模块21和第二子模块22连接于上拉节点PU。第三子模块31用于在下拉阶段控制下拉节点PD的电位。第四子模块32用于对移位寄存器的输出端OUT2输出的信号Gn和传递信号输出端OUT1输出的信号VZ下拉。
本实施例中，第一子模块21包括第四晶体管M4，第四晶体管M4的栅极连接上拉节点PU和第一电容C1的第一端，第四晶体管M4的第一极连接第一时钟信号端CLK，第四晶体管M4的第二极连接传递信号输出端OUT1、第九晶体管M9的第二极和第四子模块32。第二子模块22包括第三晶体管M3，第三晶体管M3的栅极连接上拉节点PU，第三晶体管M3的第一极连接第一电源VDD和第三子模块31，第三晶体管M3的第二极连接移位寄存器的输出端OUT2和第四子模块32。
其中，由于第一电源VDD采用直流电源，由直流电源控制第三晶体管M3对移位寄存器的输出端OUT2输出的信号Gn进行上拉，相比于现有技术中采用交流电源控制第三晶体管M3对移位寄存器的输出端OUT2输出的信号Gn进行上拉，不仅降低了移位寄存器的功耗，而且能使移位寄存器的输出端OUT2输出的信号Gn不受电容耦合效应的影响，即能使移位寄存器的输出端OUT2输出更加稳定的信号Gn，降低移位寄存器的噪声。
本实施例中，第三子模块31包括第五晶体管M5和第六晶体管M6，第五晶体管M5的栅极和第一极连接第二时钟信号端CLKB，第五晶体管M5的第二极连接第六晶体管M6的栅极；第六晶体管M6的第一极连接第一电源VDD和第三晶体管M3的第一极，第六晶体管M6的第二极连接下拉节点PD。第四子模块32包括第七晶体管M7、第八晶体管M8、第十晶体管M10和第十一晶体管M11，第十晶体管M10的栅极和第七晶体管M7的第一极均连接上拉节点PU；第十晶体管M10的第一极、第七晶体管M7的栅极、第八晶体管M8的栅极和第十一晶体管M11的栅极均连接下拉节点PD；第十晶体管M10的第二极、第七晶体管M7的第二极、第八晶体管M8的第二极和第十一晶体管M11的第二极均连接第二电源VSS；第八晶体管M8的第一极连接第九晶体管M9的第二极、第四晶体管M4的第二极和传递信号输出端OUT1；第十一晶体管M11的第一极连接第三晶体管M3的第二极和移位寄存器的输出端OUT2。
其中，第二电源VSS为直流电源，且第一电源VDD的电压高于第二电源VSS的电压。第二时钟信号和第二电源VSS能够联合控制第三子模块31和第四子模块32对移位寄存器输出的信号Gn和移位寄存器输出的传递信号VZ进行稳定下拉，有效减少移位寄存器的输出噪声。
本实施例中，第一时钟信号端CLK输出的第一时钟信号和第二时钟信号端CLKB输出的第二时钟信号相反。
本实施例中，触发复位模块1包括触发子模块11和复位子模块12，触发子模块11和复位子模块12连接于上拉节点PU，触发子模块11连接第三电源VDF，复位子模块12连接第四电源VDB。触发子模块11用于根据起始信号输入端输入的起始信号INPUT对上拉模块2触发。复位子模块12用于根据复位信号输入端输入的复位信号RESET对上拉模块2复位。
本实施例中，触发子模块11包括第一晶体管M1，第一晶体管M1的栅极连接起始信号输入端，第一晶体管M1的第一极连接第三电源VDF，第一晶体管M1的第二极连接上拉节点PU。复位子模块12包括第二晶体管M2，第二晶体管M2的栅极连接复位信号输入端，第二晶体管M2的第一极连接上拉节点PU，第二晶体管M2的第二极连接第四电源VDB。
其中，第三电源VDF和第四电源VDB均为直流电源，且第三电源VDF的电压高于第四电源VDB的电压。起始信号INPUT和第三电源VDF能够联合对上拉节点PU的电位进行上拉，以使移位寄存器的输出端OUT2输出栅极驱动信号Gn，并使移位寄存器的传递信号输出端OUT1输出传递信号VZ。复位信号RESET和第四电源VDB能够联合对上拉节点PU的电位进行下拉，以使移位寄存器的输出端OUT2不再输出栅极驱动信号Gn，并使移位寄存器的传递信号输出端OUT1不再输出传递信号VZ。
基于移位寄存器的上述结构，本实施例还提供一种该移位寄存器的驱动方法，该驱动方法具体包括：如图6所示，
第一阶段，触发复位模块根据起始信号输入端输入的起始信号INPUT对上拉模块触发，上拉模块对移位寄存器的输出端OUT2输出的信号Gn上拉。
在该阶段，起始信号INPUT为高电平，第一时钟信号端CLK输出的信号为低电平，第二时钟信号端CLKB输出的信号为高电平，第一晶体管M1打开，对上拉节点PU充电；随着上拉节点PU充电过程中的电位升高，第三晶体管M3处于半开启状态，移位寄存器的输出端OUT2有一定的输出功能。第五晶体管M5和第六晶体管M6打开，对下拉节点PD充电；因为上拉节点PU充电过程中的电位升高，所以将第十晶体管M10打开，随之第二电源VSS将下拉节点PD的电位拉低。在第一阶段(即上拉的初始阶段)将下拉节点PD的电位拉低，能使下拉模块中的第七晶体管M7、第八晶体管M8和第十一晶体管M11均保持关闭，即下拉模块在该阶段不工作，从而使该移位寄存器的输出端OUT2输出的信号Gn在上拉的初始阶段不会受下拉模块中电路的影响，进而能够确保移位寄存器的输出端OUT2稳定输出。
第二阶段，第一电容C1在该阶段提升上拉节点PU的电位，上拉模块继续对移位寄存器的输出端OUT2输出的信号上拉，同时，所述上拉模块对传递信号输出端输出的信号Gn上拉。
在该阶段，起始信号INPUT为低电平，第一时钟信号端CLK输出的信号为高电平，第二时钟信号端CLKB输出的信号为低电平，通过第一电容C1的自举效应，上拉节点PU的电位继续拉升，第三晶体管M3完全打开，移位寄存器的输出端OUT2输出的信号Gn为高电平(该高电平的输出信号Gn为显示装置中的其中一条扫描线提供栅极驱动信号)。同时，第四晶体管M4打开，传递信号输出端OUT1输出的传递信号VZ为高电平，该传递信号VZ能够起到使本级移位寄存器与上一级移位寄存器和下一级移位寄存器之间进行移位传递的功能。与此同时，第十晶体管M10继续打开，使下拉节点PD维持低电平。同样地，在第二阶段(即继续上拉阶段)使下拉节点PD的电位维持拉低，能使下拉模块中的第七晶体管M7、第八晶体管M8和第十一晶体管M11均保持关闭，即下拉模块在该阶段不工作，从而使该移位寄存器的输出端OUT2输出的信号Gn在上拉的初始阶段不会受下拉模块中电路的影响，进而能够确保移位寄存器的输出端OUT2稳定输出。
第三阶段，触发复位模块根据复位信号输入端输入的复位信号RESET对上拉模块复位，下拉模块对移位寄存器的输出端OUT2输出的信号Gn和传递信号输出端OUT1输出的信号VZ下拉；在该阶段，去噪模块对传递信号输出端OUT1输出的传递信号VZ去噪。
在该阶段，起始信号INPUT保持低电平，第一时钟信号端CLK输出的信号为低电平，第二时钟信号端CLKB输出的信号为高电平，复位信号RESET为高电平，第二晶体管M2打开，第四电源VDB将上拉节点PU的电位拉低；第三晶体管M3和第十晶体管M10关闭，同时，第五晶体管M5和第六晶体管M6打开，下拉节点PD变为高电平；继而第七晶体管M7、第八晶体管M8和第十一晶体管M11打开；第七晶体管M7将上拉节点PU的电位进一步拉低，第八晶体管M8将传递信号输出端OUT1输出的传递信号VZ下拉为低电平，第十一晶体管M11将移位寄存器输出端OUT2输出的信号Gn下拉为低电平。
在该阶段，上拉节点PU的电位由高电平跳变为低电平时，第一电容C1的第一端的电位降低，根据电容的充放电原理，第一电容C1的第二端的电位也降低，从而使第九晶体管M9关闭；第九晶体管M9关闭后，能够切断第一电容C1在上拉节点PU跳变时产生的耦合效应到达传递信号输出端OUT1的路径，从而能够避免第一电容C1的耦合效应使传递信号输出端OUT1输出的传递信号VZ产生尖刺等噪声，进而确保了移位寄存器移位传递信号VZ的稳定性。
至此，该移位寄存器输出栅极驱动信号的过程结束。后续在除该移位寄存器以外的其他移位寄存器的工作过程中，只需要保持该移位寄存器持续输出低电平信号即可。后续保持该移位寄存器持续输出低电平信号的过程具体为：
在紧接着第三阶段的第四阶段，起始信号INPUT保持低电平，第一时钟信号端CLK输出的信号为高电平，第二时钟信号端CLKB输出的信号为低电平，复位信号RESET为低电平，由于第五晶体管M5的栅极与第一极连接，使第五晶体管M5具有锁存的作用，第六晶体管M6保持开启，此时，下拉节点PD仍为高电平，第七晶体管M7、第八晶体管M8和第十一晶体管M11保持开启，使移位寄存器的输出端OUT2输出的信号Gn和传递信号输出端OUT1输出的传递信号VZ均保持低电平。
在第五阶段，起始信号INPUT保持低电平，第一时钟信号端CLK输出的信号为低电平，第二时钟信号端CLKB输出的信号为高电平，复位信号RESET为低电平，第五晶体管M5和第六晶体管M6保持开启；下拉节点PD为高电平，第七晶体管M7、第八晶体管M8和第十一晶体管M11保持开启，使移位寄存器的输出端OUT2输出的信号Gn和传递信号输出端OUT1输出的传递信号VZ均保持低电平。
在第四阶段和第五阶段，第二时钟信号和第一电源VDD能够联合控制移位寄存器获得更加稳定的下拉控制信号，从而有效减少移位寄存器的输出噪声。
通过顺序完成上述阶段使移位寄存器完成移位寄存功能，能够使移位寄存器提供更加稳定的输出信号Gn和传递信号VZ。
需要说明的是，本实施例中，第三电源VDF的电压也可以低于第四电源VDB的电压，这时，在复位信号输入端输入起始信号INPUT，在起始信号输入端输入复位信号RESET，如此能实现级联的移位寄存器电路的扫描反转，即级联的移位寄存器电路从显示面板的最后一行(即尾行)开始扫描，直至扫描至第一行(即首行)结束。
实施例2：
本实施例提供一种移位寄存器，与实施例1不同的是，如图7和图8所示，去噪模块4包括第九晶体管M9，第九晶体管M9的第一极连接第一电容C1的第二端，第九晶体管M9的栅极和第二极连接传递信号输出端OUT1和下拉模块3。
当传递信号输出端OUT1的电位由高电平向低电平跳变时，第九晶体管M9关断，从而切断了第一电容C1的耦合效应到达传递信号输出端OUT1的路径，进而避免了第一电容C1的耦合效应对传递信号输出端OUT1输出的传递信号的影响，确保传递信号不会产生尖刺等噪声，最终确保了移位寄存器级间移位传递信号的稳定性。
本实施例中移位寄存器的其他结构及驱动方法与实施例1中相同，此处不再赘述。
本实施例中移位寄存器的去噪模块4同样在驱动方法的第三阶段对传递信号输出端OUT1输出的传递信号VZ去噪，但具体的去噪过程与实施例1不同，基于本实施例中去噪模块4的上述电路连接，本实施例中去噪模块4的具体去噪过程为：
在第三阶段，起始信号INPUT保持低电平，第一时钟信号端CLK输出的信号为低电平，第二时钟信号端CLKB输出的信号为高电平，复位信号RESET为高电平，第二晶体管M2打开，第四电源VDB将上拉节点PU的电位拉低；第三晶体管M3和第十晶体管M10关闭，同时，第五晶体管M5和第六晶体管M6打开，下拉节点PD变为高电平；继而第七晶体管M7、第八晶体管M8和第十一晶体管M11打开；第七晶体管M7将上拉节点PU的电位进一步拉低，第八晶体管M8将传递信号输出端OUT1输出的传递信号VZ下拉为低电平，从而使第九晶体管M9关闭；第九晶体管M9关闭后，能够切断第一电容C1在上拉节点PU跳变时产生的耦合效应到达传递信号输出端OUT1的路径，从而能够避免第一电容C1的耦合效应使传递信号输出端OUT1输出的传递信号VZ产生尖刺等噪声，进而确保了移位寄存器移位传递信号VZ的稳定性。
实施例1-2的有益效果：实施例1-2中所提供的移位寄存器，通过设置去噪模块，使该移位寄存器在上拉节点的电位发生跳变时，能防止第一电容的耦合效应使移位寄存器传递信号输出端输出的传递信号产生尖刺等噪声，从而使移位寄存器的级间移位传递信号更加稳定，同时还能降低移位寄存器电路的噪声，进而使移位寄存器的输出端输出的信号更加稳定。
实施例3：
本实施例提供一种栅极驱动电路，如图9所示，包括：多级的移位寄存器，该移位寄存器采用实施例1或2中的移位寄存器，本级移位寄存器的传递信号输出端OUT1与上一级移位寄存器的复位信号输入端RESET和下一级移位寄存器的起始信号输入端INPUT连接。
通过采用实施例1或2中的移位寄存器，降低了该栅极驱动电路的噪声，使该栅极驱动电路输出的栅极驱动信号更加稳定。
实施例4：
本实施例提供一种显示装置，包括实施例3中的栅极驱动电路。
通过采用实施例3中的栅极驱动电路，使该显示装置的显示更加稳定，从而提升了该显示装置的显示质量。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (13)

1.一种移位寄存器，包括触发复位模块、上拉模块、第一电容和下拉模块，其特征在于，还包括去噪模块，所述触发复位模块、所述上拉模块、所述下拉模块和所述第一电容的第一端连接于上拉节点；所述去噪模块的第一端连接所述第一电容的第二端，所述去噪模块的第二端连接所述下拉模块和传递信号输出端；所述上拉模块和所述下拉模块均与所述移位寄存器的输出端连接；所述上拉模块与所述传递信号输出端连接；
所述触发复位模块，用于根据起始信号输入端输入的起始信号和复位信号输入端输入的复位信号对所述上拉模块触发或复位；
所述上拉模块，用于对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号上拉；
所述第一电容，用于在上拉阶段提升所述上拉节点的电位；
所述下拉模块，用于对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号下拉；
所述传递信号输出端，用于输出本级移位寄存器与上一级移位寄存器和下一级移位寄存器之间的级间传递信号；
所述去噪模块，用于在下拉阶段对所述传递信号输出端输出的传递信号去噪。
2.根据权利要求1所述的移位寄存器，其特征在于，所述去噪模块包括第九晶体管，所述第九晶体管的栅极和第一极连接所述第一电容的第二端，所述第九晶体管的第二极连接所述传递信号输出端和所述下拉模块。
3.根据权利要求1所述的移位寄存器，其特征在于，所述去噪模块包括第九晶体管，所述第九晶体管的第一极连接所述第一电容的第二端，所述第九晶体管的栅极和第二极连接所述传递信号输出端和所述下拉模块。
4.根据权利要求2或3所述的移位寄存器，其特征在于，所述上拉模块包括第一子模块和第二子模块，所述第一子模块和所述第二子模块连接于所述上拉节点，所述第一子模块连接第一时钟信号端，所述第二子模块连接第一电源；所述第一子模块连接所述传递信号输出端，所述第二子模块连接所述移位寄存器的输出端；
所述第一子模块用于对所述传递信号输出端输出的信号上拉；
所述第二子模块用于对所述移位寄存器的输出端输出的信号上拉。
5.根据权利要求4所述的移位寄存器，其特征在于，所述下拉模块包括第三子模块和第四子模块，所述第三子模块和所述第四子模块连接于下拉节点，所述第三子模块连接第二时钟信号端和所述第一电源，所述第四子模块连接第二电源、所述第九晶体管的第二极和所述传递信号输出端，且所述第四子模块与所述第一子模块和所述第二子模块连接于所述上拉节点；
所述第三子模块用于在下拉阶段控制所述下拉节点的电位；
所述第四子模块用于对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号下拉。
6.根据权利要求5所述的移位寄存器，其特征在于，所述第一子模块包括第四晶体管，所述第四晶体管的栅极连接所述上拉节点和所述第一电容的第一端，所述第四晶体管的第一极连接所述第一时钟信号端，所述第四晶体管的第二极连接所述传递信号输出端、所述第九晶体管的第二极和所述第四子模块；
所述第二子模块包括第三晶体管，所述第三晶体管的栅极连接所述上拉节点，所述第三晶体管的第一极连接所述第一电源和所述第三子模块，所述第三晶体管的第二极连接所述移位寄存器的输出端和所述第四子模块。
7.根据权利要求6所述的移位寄存器，其特征在于，所述第三子模块包括第五晶体管和第六晶体管，所述第五晶体管的栅极和第一极连接所述第二时钟信号端，所述第五晶体管的第二极连接所述第六晶体管的栅极；所述第六晶体管的第一极连接所述第一电源和所述第三晶体管的第一极，所述第六晶体管的第二极连接所述下拉节点；
所述第四子模块包括第七晶体管、第八晶体管、第十晶体管和第十一晶体管，所述第十晶体管的栅极和所述第七晶体管的第一极均连接所述上拉节点；所述第十晶体管的第一极、所述第七晶体管的栅极、所述第八晶体管的栅极和所述第十一晶体管的栅极均连接所述下拉节点；所述第十晶体管的第二极、所述第七晶体管的第二极、所述第八晶体管的第二极和所述第十一晶体管的第二极均连接所述第二电源；所述第八晶体管的第一极连接所述第九晶体管的第二极、所述第四晶体管的第二极和所述传递信号输出端；所述第十一晶体管的第一极连接所述第三晶体管的第二极和所述移位寄存器的输出端。
8.根据权利要求7所述的移位寄存器，其特征在于，所述第一时钟信号端输出的第一时钟信号和所述第二时钟信号端输出的第二时钟信号相反。
9.根据权利要求1-3任意一项所述的移位寄存器，其特征在于，所述触发复位模块包括触发子模块和复位子模块，所述触发子模块和所述复位子模块连接于所述上拉节点，所述触发子模块连接第三电源，所述复位子模块连接第四电源；
所述触发子模块用于根据所述起始信号输入端输入的起始信号对所述上拉模块进行触发；
所述复位子模块用于根据所述复位信号输入端输入的复位信号对所述上拉模块复位。
10.根据权利要求9所述的移位寄存器，其特征在于，所述触发子模块包括第一晶体管，所述第一晶体管的栅极连接所述起始信号输入端，所述第一晶体管的第一极连接所述第三电源，所述第一晶体管的第二极连接所述上拉节点；
所述复位子模块包括第二晶体管，所述第二晶体管的栅极连接所述复位信号输入端，所述第二晶体管的第一极连接所述上拉节点，所述第二晶体管的第二极连接所述第四电源。
11.一种栅极驱动电路，包括：多级的移位寄存器，其特征在于，所述移位寄存器采用权利要求1-10任意一项所述的移位寄存器，本级所述移位寄存器的传递信号输出端与上一级所述移位寄存器的复位信号输入端和下一级所述移位寄存器的起始信号输入端连接。
12.一种显示装置，其特征在于，包括权利要求11所述的栅极驱动电路。
13.一种移位寄存器的驱动方法，所述移位寄存器包括触发复位模块、上拉模块、第一电容、去噪模块和下拉模块，其特征在于，所述驱动方法包括：
第一阶段，所述触发复位模块根据起始信号输入端输入的起始信号对所述上拉模块进行触发，所述上拉模块对所述移位寄存器的输出端输出的信号上拉；
第二阶段，所述第一电容在该阶段提升上拉节点的电位，所述上拉模块继续对所述移位寄存器的输出端输出的信号上拉，同时，所述上拉模块对传递信号输出端输出的信号上拉；
第三阶段，所述触发复位模块根据复位信号输入端输入的复位信号对所述上拉模块复位，所述下拉模块对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号下拉；在该阶段，所述去噪模块对所述传递信号输出端输出的传递信号去噪。
CN201510242821.0A 2015-05-13 2015-05-13 移位寄存器及其驱动方法、栅极驱动电路和显示装置 Active CN104810058B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510242821.0A CN104810058B (zh) 2015-05-13 2015-05-13 移位寄存器及其驱动方法、栅极驱动电路和显示装置
EP15891678.3A EP3296997B1 (en) 2015-05-13 2015-11-10 Shift register and driving method therefor, gate drive circuit and display apparatus
PCT/CN2015/094182 WO2016179982A1 (zh) 2015-05-13 2015-11-10 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US15/326,846 US9972238B2 (en) 2015-05-13 2015-11-10 Shift register and driving method therefor, gate drive circuit and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510242821.0A CN104810058B (zh) 2015-05-13 2015-05-13 移位寄存器及其驱动方法、栅极驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN104810058A true CN104810058A (zh) 2015-07-29
CN104810058B CN104810058B (zh) 2018-04-06

Family

ID=53694832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510242821.0A Active CN104810058B (zh) 2015-05-13 2015-05-13 移位寄存器及其驱动方法、栅极驱动电路和显示装置

Country Status (4)

Country Link
US (1) US9972238B2 (zh)
EP (1) EP3296997B1 (zh)
CN (1) CN104810058B (zh)
WO (1) WO2016179982A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016179982A1 (zh) * 2015-05-13 2016-11-17 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN106531052A (zh) * 2017-01-03 2017-03-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN106991958A (zh) * 2017-06-09 2017-07-28 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN107103872A (zh) * 2017-04-28 2017-08-29 友达光电股份有限公司 栅极驱动电路与采用其的显示装置
CN108320692A (zh) * 2018-02-14 2018-07-24 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示面板
WO2020125432A1 (zh) * 2018-12-19 2020-06-25 惠科股份有限公司 移位暂存器和显示装置
CN112687229A (zh) * 2021-01-29 2021-04-20 云谷（固安）科技有限公司 移位寄存器和栅极驱动电路
US11004526B2 (en) 2019-10-29 2021-05-11 Shanghai Avic Opto Electronics Co., Ltd. Shift register, gate drive circuit and display panel

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106814911B (zh) * 2017-01-18 2019-10-08 京东方科技集团股份有限公司 触控式电子设备、触控显示装置及阵列基板栅极驱动电路
CN108962154B (zh) * 2017-05-17 2021-01-15 京东方科技集团股份有限公司 移位寄存器单元、阵列基板栅极驱动电路、显示器以及栅极驱动方法
CN108447438B (zh) * 2018-04-10 2020-12-08 京东方科技集团股份有限公司 显示装置、栅极驱动电路、移位寄存器及其控制方法
CN111179797B (zh) * 2018-11-13 2021-11-02 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及相关装置
CN110415637B (zh) * 2019-08-29 2022-08-26 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN115410506A (zh) * 2021-05-28 2022-11-29 北京京东方显示技术有限公司 显示面板及显示装置
CN114613341B (zh) * 2022-04-20 2023-07-25 京东方科技集团股份有限公司 阵列栅极驱动单元、电路及其驱动方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030210220A1 (en) * 2002-05-10 2003-11-13 Alps Electric Co., Ltd. Shift register apparatus and display apparatus
CN103065578A (zh) * 2012-12-13 2013-04-24 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路和显示装置
CN103366704A (zh) * 2013-07-10 2013-10-23 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路、显示装置
CN103413531A (zh) * 2013-07-22 2013-11-27 北京京东方光电科技有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
CN104103244A (zh) * 2013-04-03 2014-10-15 瀚宇彩晶股份有限公司 液晶显示器及其双向移位暂存装置
CN104299594A (zh) * 2014-11-07 2015-01-21 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097132B (zh) * 2009-12-14 2013-11-20 群康科技(深圳)有限公司 移位寄存器及液晶面板驱动电路
CN102654969B (zh) * 2011-12-31 2013-07-24 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
CN103578433B (zh) * 2012-07-24 2015-10-07 北京京东方光电科技有限公司 一种栅极驱动电路、方法及液晶显示器
CN103198783B (zh) 2013-04-01 2015-04-29 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
CN104332127B (zh) * 2013-11-29 2017-03-22 北京大学深圳研究生院 一种移位寄存器单元和栅极驱动电路及其显示器
CN103996367B (zh) 2014-04-18 2017-01-25 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示装置
CN103996370B (zh) 2014-05-30 2017-01-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN104810058B (zh) * 2015-05-13 2018-04-06 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030210220A1 (en) * 2002-05-10 2003-11-13 Alps Electric Co., Ltd. Shift register apparatus and display apparatus
CN103065578A (zh) * 2012-12-13 2013-04-24 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路和显示装置
CN104103244A (zh) * 2013-04-03 2014-10-15 瀚宇彩晶股份有限公司 液晶显示器及其双向移位暂存装置
CN103366704A (zh) * 2013-07-10 2013-10-23 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路、显示装置
CN103413531A (zh) * 2013-07-22 2013-11-27 北京京东方光电科技有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
CN104299594A (zh) * 2014-11-07 2015-01-21 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972238B2 (en) 2015-05-13 2018-05-15 Boe Technology Group Co., Ltd. Shift register and driving method therefor, gate drive circuit and display apparatus
WO2016179982A1 (zh) * 2015-05-13 2016-11-17 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN106531052A (zh) * 2017-01-03 2017-03-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
US10622081B2 (en) 2017-01-03 2020-04-14 Boe Technology Group Co., Ltd. Shift register, gate driving circuit and display device
CN107103872A (zh) * 2017-04-28 2017-08-29 友达光电股份有限公司 栅极驱动电路与采用其的显示装置
CN106991958A (zh) * 2017-06-09 2017-07-28 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106991958B (zh) * 2017-06-09 2020-07-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US11183103B2 (en) 2017-06-09 2021-11-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Shift register unit and driving method thereof, gate driving circuit, and display device
CN108320692A (zh) * 2018-02-14 2018-07-24 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示面板
US10930198B2 (en) 2018-02-14 2021-02-23 Boe Technology Group Co., Ltd. Shift register unit and driving method thereof, gate driving circuit and display panel
CN108320692B (zh) * 2018-02-14 2022-01-07 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示面板
WO2020125432A1 (zh) * 2018-12-19 2020-06-25 惠科股份有限公司 移位暂存器和显示装置
US11004526B2 (en) 2019-10-29 2021-05-11 Shanghai Avic Opto Electronics Co., Ltd. Shift register, gate drive circuit and display panel
CN112687229A (zh) * 2021-01-29 2021-04-20 云谷（固安）科技有限公司 移位寄存器和栅极驱动电路

Also Published As

Publication number Publication date
WO2016179982A1 (zh) 2016-11-17
EP3296997A1 (en) 2018-03-21
US20170193889A1 (en) 2017-07-06
EP3296997A4 (en) 2018-10-24
CN104810058B (zh) 2018-04-06
EP3296997B1 (en) 2021-06-02
US9972238B2 (en) 2018-05-15

Similar Documents

Publication Publication Date Title
CN104810058A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN103985341B (zh) 一种移位寄存器单元、栅极驱动电路和显示装置
CN106847160B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
KR102054408B1 (ko) 액정 디스플레이 디바이스를 위한 goa 회로
CN102779478B (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN105139816B (zh) 栅极驱动电路
CN104835442B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN102930812B (zh) 移位寄存器、栅线集成驱动电路、阵列基板及显示器
CN106951123B (zh) 触控驱动单元及其驱动方法、触控驱动电路、显示装置
CN103021358B (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN103944553B (zh) 一种输出缓冲器、栅极驱动电路及其控制方法
CN103996367A (zh) 移位寄存器、栅极驱动电路和显示装置
US9437152B2 (en) Scan driving circuit
CN104835475A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
WO2015010364A1 (zh) 移位寄存器单元、栅极驱动电路及显示器件
WO2015014026A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104299583A (zh) 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN105469763A (zh) 栅极驱动单元、栅极驱动电路及显示装置
CN107170411B (zh) Goa单元、goa电路、显示驱动电路和显示装置
CN104091572A (zh) 双下拉控制模块、移位寄存单元、栅极驱动器和显示面板
CN102654984A (zh) 移位寄存器单元以及栅极驱动电路
CN106205518B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN112102768B (zh) Goa电路及显示面板
CN206249868U (zh) 移位寄存器、栅极驱动电路及显示面板
CN107221299A (zh) 一种goa电路及液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant