CN106205518B - 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 - Google Patents

移位寄存器单元、驱动方法、栅极驱动电路和显示装置 Download PDF

Info

Publication number
CN106205518B
CN106205518B CN201610480032.5A CN201610480032A CN106205518B CN 106205518 B CN106205518 B CN 106205518B CN 201610480032 A CN201610480032 A CN 201610480032A CN 106205518 B CN106205518 B CN 106205518B
Authority
CN
China
Prior art keywords
control node
connect
output end
level
signal output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610480032.5A
Other languages
English (en)
Other versions
CN106205518A (zh
Inventor
黄飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610480032.5A priority Critical patent/CN106205518B/zh
Publication of CN106205518A publication Critical patent/CN106205518A/zh
Application granted granted Critical
Publication of CN106205518B publication Critical patent/CN106205518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置。移位寄存器单元包括：输入单元；第一控制单元；第一CMOS反相器；第二控制单元；进位信号输出单元，用于控制进位信号输出端输出的进位信号的电位与第二控制节点的电位反相；以及，栅极驱动信号输出单元，用于当进位信号的电位为第二电平时控制栅极驱动信号输出端输出第二电平，当进位信号的电位为第一电平时控制所述栅极驱动信号输出端输出第二时钟信号。本发明通过使用简单的CMOS传输门、CMOS反相器以及单管即可以实现栅极驱动信号输出，可以使得晶体管个数更少，功耗更低，避免误输出，以此更好提高面板性能及稳定性，提升良率。

Description

移位寄存器单元、驱动方法、栅极驱动电路和显示装置
技术领域
本发明涉及显示驱动技术领域，尤其涉及一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置。
背景技术
目前随着液晶面板业竞争趋于激烈，降低面板成本且要提升性能成为面板厂商竞争点，其中GOA(Gate On Array，阵列基板行驱动电路)的采用可以减少IC使用量，因此成为降低成本的一个直接的方法，其新结构的尝试与采用有效的提升了性能及功耗。在显示面板的CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)GOA中，采用的晶体管的数目的减少、功耗的降低并减少误输出，永远是GOA电路性能提升的一个考虑重点。
发明内容
本发明的主要目的在于提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置，以解决现有技术中移位寄存器单元采用的晶体管个数多，功耗高的问题。
为了达到上述目的，本发明提供了一种移位寄存器单元，其特征在于，包括栅极驱动信号输出端、起始信号输入端、进位信号输出端、第一时钟信号输入端和第二时钟信号输入端，所述移位寄存器单元还包括：
输入单元，分别与起始信号输入端、第一控制节点、第二控制节点和第三控制节点连接，用于当起始信号为第一电平时控制第一控制节点的电位为第二电平并控制第三控制节点的电位为第一电平，当起始信号为第二电平时控制第一控制节点与第二控制节点连接；
第一控制单元，分别与第一控制节点、第三控制节点和第四控制节点连接，用于当第一控制节点的电位为第一电平时控制第三控制节点的电位和第四控制节点的电位都为第二电平；
第一CMOS反相器，输入端与第四控制节点连接，输出端与第二控制节点连接；
第二控制单元，分别与第三控制节点、第四控制节点和第一时钟信号输入端连接，用于当第三控制节点的电位为第一电平时控制第四控制节点接入第一时钟信号；
第三控制单元，连接于所述起始信号输入端和所述第四控制节点之间，用于当所述第四控制节点的电位为第一电平时控制所述第四控制节点与所述起始信号输入端连接；
进位信号输出单元，分别与所述第二控制节点和所述进位信号输出端连接，用于控制所述进位信号输出端输出的进位信号的电位与所述第二控制节点的电位反相；以及，
栅极驱动信号输出单元，分别与所述进位信号输出端、所述第二时钟信号输入端和所述栅极驱动信号输出端连接，用于当所述进位信号的电位为第二电平时控制所述栅极驱动信号输出端输出第二电平，当所述进位信号的电位为第一电平时控制所述栅极驱动信号输出端输出第二时钟信号。
实施时，所述输入单元包括：
第一输入晶体管，栅极与起始信号输入端连接，第一极与第一控制节点连接，第二极与第二电平输出端连接；
第二输入晶体管，栅极与起始信号输入端连接，第一极与第一控制节点连接，第二极与第二控制节点连接；以及，
第三输入晶体管，栅极和第一极都与起始信号输入端连接，第二极与第三控制节点连接。
实施时，所述第一控制单元包括：
第一控制晶体管，栅极与第一控制节点连接，第一极与第三控制节点连接，第二极与第四控制节点连接；以及，
第二控制晶体管，栅极与第一控制节点连接，第一极与第四控制节点连接，第二极与第二电平输出端连接。
实施时，所述第二控制单元包括：
第三控制晶体管，栅极与第三控制节点连接，第一极与第四控制节点连接，第二极与第一时钟信号输出端连接。
实施时，所述第三控制单元包括：
第四控制晶体管，栅极与所述第四控制节点连接，第一极与所述起始信号输入端连接，第二极与所述第四控制节点连接。
实施时，所述进位信号输出单元包括：
第二CMOS反相器、输入端与第二控制节点连接，输出端与进位信号输出端连接。
实施时，所述栅极驱动信号输出单元包括：
第一输出模块，分别与所述进位信号输出端和第五控制节点连接，用于控制所述进位信号的电位与所述第五控制节点的电位反相；以及，
第二输出模块，分别与所述第五控制节点、所述第二时钟信号输入端、所述进位信号输出端、栅极驱动信号输出端和第二电平输出端连接，用于当所述进位信号为第一电平时控制所述栅极驱动信号输出端与所述第二时钟信号输入端连接，当所述第五控制节点的电位为第一电平时控制所述栅极驱动信号输出端与所述第二电平输出端连接。
实施时，所述第一输出模块包括：第三CMOS反相器，输入端与所述进位信号输出端连接，输出端与所述第五控制节点连接；
第二输出模块包括：
CMOS传输门，正相控制端与所述进位信号输出端连接，反相控制端与所述第五控制节点连接，输入端与所述第二时钟信号输入端连接，输出端与所述栅极驱动信号输出端连接；以及，
输出晶体管，栅极与所述第五控制节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二电平输出端连接。
实施时，所述CMOS传输门包括：
传输NMOS管，栅极与所述进位信号输出端连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二时钟信号输入端连接；以及，
传输PMOS管，栅极与所述第五控制节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二时钟信号输入端连接。
实施时，所述栅极驱动信号输出单元还包括第四CMOS反相器和第五CMOS反相器；
所述第四CMOS反相器的输入端与所述CMOS传输门的输出端连接，所述第四CMOS反相器的输出端与所述第五CMOS反相器的输入端连接，所述第五CMOS反相器的输出端与所述栅极驱动信号输出端连接。
本发明还提供了一种移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，所述驱动方法包括：
在每一显示周期的输入阶段，第一时钟信号为第二电平，第二时钟信号为第二电平，起始信号为第一电平，输入单元控制第一控制节点的电位为第二电平并控制第三控制节点的电位为第一电平，第二控制单元控制第四控制节点接入第一时钟信号从而使得第四控制节点的电位为第二电平，第一CMOS反相器控制第二控制节点的电位为第一电平，进位信号输出单元控制进位信号输出端输出第二电平，栅极驱动信号输出单元控制栅极驱动信号输出端输出第二电平；
在每一显示周期的输出阶段，第一时钟信号为第一电平，第二时钟信号为第一电平，起始信号为第一电平，输入单元控制第一控制节点的电位为第二电平并控制第三控制节点的电位为第一电平，第二控制单元控制第四控制节点接入第一时钟信号从而使得第四控制节点的电位为第一电平，第一CMOS反相器控制第二控制节点的电位为第二电平，进位信号输出单元控制进位信号输出端输出第一电平，栅极驱动信号输出单元控制栅极驱动信号输出端输出第二时钟信号，此时栅极驱动信号为第一电平；
在每一显示周期的第一复位阶段，第一时钟信号为第一电平，第二时钟信号为第二电平，起始信号为第二电平，输入单元控制第一控制节点与第二控制节点连接，则第二控制节点的电位为第二电平，进位信号输出单元控制进位信号输出端输出第一电平，栅极驱动信号控制栅极驱动信号输出端输出第二时钟信号，此时栅极驱动信号为第二电平；
在每一显示周期的第二复位阶段，第一时钟信号为第二电平，第二时钟信号为第一电平，起始信号为第二电平，第二控制单元控制第一时钟信号接入第四控制节点，以使得第四控制节点的电位为第二电平，第一CMOS反相器控制第二控制节点的电位为第一电平，进位信号输出单元控制进位信号输出端输出第二电平，栅极驱动信号输出单元控制所述栅极驱动信号输出端输出第二电平。
本发明还提供了一种栅极驱动电路，其特征在于，包括多级上述的移位寄存器单元。
实施时，当正向扫描时，除了第一级移位寄存器单元之外，每一级移位寄存器单元的起始信号输入端与相邻上一级移位寄存器单元的进位信号输出端连接；
当反向扫描时，除了最后一级移位寄存器单元之外，每一级移位寄存器单元的起始信号输入端与相邻下一级移位寄存器单元的进位信号输出端连接。
本发明还提供了一种显示装置，包括上述的栅极驱动电路。
与现有技术相比，本发明实施例所述的移位寄存器单元、驱动方法、栅极驱动电路和显示装置通过使用简单的CMOS传输门、CMOS反相器以及单管即可以实现栅极驱动信号输出，可以使得晶体管个数更少，功耗更低，避免误输出，以此更好提高面板性能及稳定性，提升良率。
附图说明
图1是本发明实施例所述的移位寄存器单元的结构图；
图2是本发明所述的移位寄存器单元的一具体实施例的电路图；
图3是本发明如图2所示的移位寄存器单元的具体实施例的工作时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例所述的移位寄存器单元包括栅极驱动信号输出端G_OUT、起始信号输入端STV_IN、进位信号输出端STV_OUT、第一时钟信号输入端CK1和第二时钟信号输入端CK2，所述移位寄存器单元还包括：
输入单元10，分别与起始信号输入端STV_IN、第一控制节点Ctrl1、第二控制节点Ctrl2和第三控制节点Crl3连接，用于当由起始信号输入端STV_IN输入的起始信号为第一电平时控制第一控制节点Ctrl1的电位为第二电平并控制第三控制节点Ctrl3的电位为第一电平，当起始信号为第二电平时控制第一控制节点Ctrl1与第二控制节点Ctrl2连接；
第一控制单元11，分别与第一控制节点Ctrl1、第三控制节点Ctrl3和第四控制节点Ctrl4连接，用于当第一控制节点Ctrl1的电位为第一电平时控制第三控制节点Ctrl3的电位和第四控制节点Ctrl4的电位都为第二电平；
第一CMOS反相器CF1，输入端与第四控制节点Ctrl4连接，输出端与第二控制节点Ctrl2连接；
第二控制单元12，分别与第三控制节点Ctrl3、第四控制节点Ctrl4和第一时钟信号输入端CK1连接，用于当第三控制节点Ctrl3的电位为第一电平时控制第四控制节点Ctrl4接入由第一时钟信号输入端CK1输入的第一时钟信号；
第三控制单元13，连接于所述起始信号输入端STV_IN和所述第四控制节点Ctrl4之间，用于当所述第四控制节点Ctrl4的电位为第一电平时控制所述第四控制节点Ctrl4与所述起始信号输入端STV_IN连接；
进位信号输出单元14，分别与所述第二控制节点Ctrl2和所述进位信号输出端STV_OUT连接，用于控制所述进位信号输出端STV_OUT输出的进位信号的电位与所述第二控制节点Ctrl2的电位反相；以及，
栅极驱动信号输出单元15，分别与所述进位信号输出端STV_OUT、所述第二时钟信号输入端CK2和所述栅极驱动信号输出端G_OUT连接，当所述进位信号的电位为第二电平时控制所述栅极驱动信号输出端G_OUT输出第二电平，当所述进位信号的电位为第一电平时控制所述栅极驱动信号输出端G_OUT输出第二时钟信号。
本发明实施例所述的移位寄存器单元，通过使用简单的CMOS传输门、CMOS反相器以及单管即可以实现栅极驱动信号输出，可以使得晶体管个数更少，功耗更低，避免误输出，以此更好提高面板性能及稳定性，提升良率。
具体的，所述输入单元包括：
第一输入晶体管，栅极与起始信号输入端连接，第一极与第一控制节点连接，第二极与第二电平输出端连接；
第二输入晶体管，栅极与起始信号输入端连接，第一极与第一控制节点连接，第二极与第二控制节点连接；以及，
第三输入晶体管，栅极和第一极都与起始信号输入端连接，第二极与第三控制节点连接。
具体的，所述第一控制单元包括：
第一控制晶体管，栅极与第一控制节点连接，第一极与第三控制节点连接，第二极与第四控制节点连接；以及，
第二控制晶体管，栅极与第一控制节点连接，第一极与第四控制节点连接，第二极与第二电平输出端连接。
具体的，所述第二控制单元包括：
第三控制晶体管，栅极与第三控制节点连接，第一极与第四控制节点连接，第二极与第一时钟信号输出端连接。
具体的，所述第三控制单元包括：
第四控制晶体管，栅极与第四控制节点连接，第一极与起始信号输入端连接，第二极与第四控制节点连接。
具体的，本发明实施例所述的移位寄存器单元还包括：
第五控制晶体管，栅极与第三控制节点连接，第一极与第四控制节点连接，第二极也与第四控制节点连接。
具体的，所述进位信号输出单元包括：
第二CMOS反相器、输入端与第二控制节点连接，输出端与进位信号输出端连接。
具体的，所述栅极驱动信号输出单元包括：
第一输出模块，分别与所述进位信号输出端和第五控制节点连接，用于控制所述进位信号的电位与所述第五控制节点的电位反相；以及，
第二输出模块，分别与所述第五控制节点、所述第二时钟信号输入端、所述进位信号输出端、栅极驱动信号输出端和第二电平输出端连接，用于当所述进位信号为第一电平时控制所述栅极驱动信号输出端与所述第二时钟信号输入端连接，当所述第五控制节点的电位为第一电平时控制所述栅极驱动信号输出端与所述第二电平输出端连接。
具体的，所述第一输出模块包括：第三CMOS反相器，输入端与所述进位信号输出端连接，输出端与所述第五控制节点连接；
第二输出模块包括：
CMOS传输门，正相控制端与所述进位信号输出端连接，反相控制端与所述第五控制节点连接，输入端与所述第二时钟信号输入端连接，输出端与所述栅极驱动信号输出端连接；以及，
输出晶体管，栅极与所述第五控制节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二电平输出端连接。
具体的，所述CMOS传输门包括：
传输NMOS管，栅极与所述进位信号输出端连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二时钟信号输入端连接；以及，
传输PMOS管，栅极与所述第五控制节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二时钟信号输入端连接；
具体的，所述栅极驱动信号输出单元还包括第四CMOS反相器和第五CMOS反相器；
所述第四CMOS反相器的输入端与所述CMOS传输门的输出端连接，所述第四CMOS反相器的输出端与所述第五CMOS反相器的输入端连接，所述第五CMOS反相器的输出端与所述栅极驱动信号输出端连接；
所述栅极驱动信号输出单元通过采用第四CMOS反相器和第五CMOS反相器来增强栅极驱动信号的驱动能力。
下面通过一具体实施例来说明本发明所述的移位寄存器单元。
如图2所示，本发明所述的移位寄存器单元的一具体实施例包括栅极驱动信号输出端G_OUT、起始信号输入端STV_IN、进位信号输出端STV_OUT、第一时钟信号输入端CK1和第二时钟信号输入端CK2，所述移位寄存器单元还包括输入单元10、第一控制单元11、第一CMOS反相器M1、第二控制单元12、第三控制单元13、进位信号输出单元14和栅极驱动信号输出单元15；
所述输入单元10包括：
第一输入晶体管MI1，栅极与起始信号输入端STV_IN连接，漏极与第一控制节点Ctrl1连接，源极接入低电压VSS；
第二输入晶体管MI2，栅极与起始信号输入端STV_IN连接，源极与第一控制节点Ctrl1连接，漏极与第二控制节点Ctrl2连接；以及，
第三输入晶体管MI3，栅极和漏极都与起始信号输入端STV_IN连接，第二极与第三控制节点Ctrl3连接；
所述第一控制单元11包括：
第一控制晶体管MC1，栅极与第一控制节点Ctrl1连接，漏极与第三控制节点Ctrl3连接，源极与第四控制节点Ctrl4连接；以及，
第二控制晶体管MC2，栅极与第一控制节点Ctrl1连接，漏极与第四控制节点Ctrl4连接，源极接入低电压VSS；
所述第二控制单元12包括：
第三控制晶体管MC3，栅极与第三控制节点Ctrl3连接，漏极与第四控制节点Ctrl4连接，源极与第一时钟信号输出端CK1连接；
所述第三控制单元13包括：
第四控制晶体管MC4，栅极与所述第四控制节点Ctrl4连接，漏极与所述起始信号输入端STV_IN连接，源极与所述第四控制节点Ctrl4连接；
所述第一CMOS反相器M1包括：
第一反相PMOS管MP1，栅极与第四控制节点Ctrl4连接，源极接入高电压VDD；以及，
第一反相NMOS管MN1，栅极与第四控制节点Ctrl4连接，漏极与第一反相PMOS管的漏极连接，源极接入低电压VSS；
并本发明如图2所示的移位寄存器单元的具体实施例还包括：第五控制晶体管MC5，栅极与第三控制节点Ctrl3连接，源极和漏极都与第四控制节点Ctrl4连接；由于MC5的源极和漏极相互连接，因此MC5等效于电容，其作用为存储电压；
所述进位信号输出单元包括第二CMOS反相器M2；
所述第二CMOS反相器M2包括：
第二反相PMOS管MP2，栅极与第二控制节点Ctrl2连接，源极接入高电压VDD，漏极与起始信号输出端STV_OUT连接；以及，
第二反相NMOS管MN2，栅极与第二控制节点Ctrl2连接，漏极与起始信号输出端STV_OUT连接，源极接入低电压VSS；
所述栅极驱动信号输出单元15包括第一输出模块151和第二输出模块142；
所述第一输出模块151包括：第三CMOS反相器M3，输入端与进位信号输出端STV_OUT连接，输出端与第五控制节点Ctrl5连接；
第二输出模块152包括CMOS传输门和输出晶体管MO；
所述CMOS传输门包括：
传输NMOS管MTN，栅极与所述进位信号输出端STV_OUT连接，漏极与所述栅极驱动信号输出端G_OUT连接，第二极与所述第二时钟信号输入端CK2连接；以及，
传输PMOS管MTP，栅极与所述第五控制节点Ctrl5连接，源极与所述栅极驱动信号输出端G_OUT连接，第二极与所述第二时钟信号输入端CK2连接。
所述输出晶体管MO，栅极与所述第五控制节点Ctrl5连接，漏极与所述栅极驱动信号输出端G_OUT，源极接入低电压VSS。
在图2所示的移位寄存器单元的具体实施例中，MC4为二极管连接，MC4等效为二极管；MC4在工作时，只有在Ctrl4的电位为高电平时MC4才导通。
在图2所示的具体实施例中，MI1、MI3、MC1、MC2、MC3、MC4和MO都为NMOS管，MI2和MC5都为PMOS管。
优选的，在本发明如图2所示的移位寄存器单元的具体实施例中，所述栅极驱动信号输出单元还包括第四CMOS反相器M4和第五CMOS反相器M5，以增强驱动能力；
所述第四CMOS反相器M4的输入端与所述CMOS传输门的输出端连接，所述第四CMOS反相器M4的输出端与所述第五CMOS反相器M5的输入端连接，所述第五CMOS反相器M5的输出端与所述栅极驱动信号输出端G_OUT连接。
如图3所示，本发明如图2所示的移位寄存器单元的具体实施例在工作时，
在正向扫描时，STV_IN与相邻上一级移位寄存器单元的STV_OUT连接；反向扫描时STV_IN与相邻下一级的STV_OUT连接；
在每一显示周期的输入阶段T1，由CK1输入的第一时钟信号为低电平，由CK2输入的第二时钟信号为低电平，由STV_IN输入的起始信号为高电平，MI1和MI3打开，由于MI1打开，则MC1的栅极电位和MC2的栅极电位被拉低至低电平VSS，MC1和MC2关闭；由于MI3为二极管连接方式，由STV_IN输入的高电平传至MC3的栅极，此时MC3打开，由于此时CK1是低电平，所以M1的输入端(即Ctrl4)的电位被下拉至低电平，MC4关断，M1的输出端(即Ctrl2)的电位为高电平，即M2的输入端(即Ctrl2)的电位为高电平，M2的输出端的电位为低电平，即STV_OUT输出低电平，经过M3后，Ctrl5的电位为高电平，此时MTN和MTP都关闭，MO打开，G_OUT输出低电平；
在每一显示周期的输出阶段T2，由CK1输入的第一时钟信号为高电平，由CK2输入的第二时钟信号为高电平，由STV_IN输入的起始信号为高电平，MI1和MI3打开，由于MI1打开，则MC1的栅极电位和MC2的栅极电位被拉低至低电平VSS，MC1和MC2关闭；由于MI3为二极管连接方式，由STV_IN输入的高电平传至MC3的栅极，此时MC3打开，由于此时CK1是高电平，所以M1的输入端(即Ctrl4)的电位被上拉至高电平，M1的输出端(即Ctrl2)的电位为低电平，即M2的输入端(即Ctrl2)的电位为低电平，M2的输出端的电位为高电平，即STV_OUT输出高电平，经过M3后，Ctrl5的电位为低电平，此时MTP开启，G_OUT输出第二时钟信号，由于此时第二时钟信号为高电平，所以此时G_OUT输出高电平；
在每一显示周期的第一复位阶段T3，由CK1输入的第一时钟信号为高电平，由CK2输入的第二时钟信号为低电平，由STV_IN输入的起始信号为低电平，MI2导通，其他的晶体管仍保持T2的状态，因此Ctrl2的电位保持为低电平，MP2导通，从而STV_OUT输出高电平，经过M3后，Ctrl5的电位为低电平，此时MTP开启，G_OUT输出第二时钟信号，由于此时第二时钟信号为低电平，所以此时G_OUT输出低电平；
在每一显示周期的第二复位阶段T4，由CK1输入的第一时钟信号为低电平，由CK2输入的第二时钟信号为高电平，由STV_IN输入的起始信号为低电平，MI2导通，其他的晶体管仍保持T2的状态，，MC3仍然保持打开状态，CK1的低电平通过MC3传送至Ctrl4，Ctrl4的电位为低电平，这时MP1和MN2打开，STV_OUT输出低电平，OUT仍输出低电平。
本发明实施例所述的移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，所述驱动方法包括：
在每一显示周期的输入阶段，第一时钟信号为第二电平，第二时钟信号为第一电平，起始信号为第二电平，输入单元控制第一控制节点的电位为第二电平并控制第三控制节点的电位为第一电平，第二控制单元控制第四控制节点接入第一时钟信号从而使得第四控制节点的电位为第二电平，第一CMOS反相器控制第二控制节点的电位为第一电平，进位信号输出单元控制进位信号输出端输出第二电平，栅极驱动信号输出单元控制栅极驱动信号输出端输出第二电平；
在每一显示周期的输出阶段，第一时钟信号为第一电平，第二时钟信号为第一电平，起始信号为第一电平，输入单元控制第一控制节点的电位为第二电平并控制第三控制节点的电位为第一电平，第二控制单元控制第四控制节点接入第一时钟信号从而使得第四控制节点的电位为第一电平，第一CMOS反相器控制第二控制节点的电位为第二电平，进位信号输出单元控制进位信号输出端输出第一电平，栅极驱动信号输出单元控制栅极驱动信号输出端输出第二时钟信号，此时栅极驱动信号为第一电平；
在每一显示周期的第一复位阶段，第一时钟信号为第一电平，第二时钟信号为第二电平，起始信号为第二电平，输入单元控制第一控制节点与第二控制节点连接，则第二控制节点的电位为第二电平，进位信号输出单元控制进位信号输出端输出第一电平，栅极驱动信号控制栅极驱动信号输出端输出第二时钟信号，此时栅极驱动信号为第二电平；
在每一显示周期的第二复位阶段，第一时钟信号为第二电平，第二时钟信号为第一电平，起始信号为第二电平，第二控制单元控制第一时钟信号接入第四控制节点，以使得第四控制节点的电位为第二电平，第一CMOS反相器控制第二控制节点的电位为第一电平，进位信号输出单元控制进位信号输出端输出第二电平，栅极驱动信号输出单元控制所述栅极驱动信号输出端输出第二电平。
本发明实施例所述的栅极驱动电路包括多级上述的移位寄存器单元。
具体的，当正向扫描时，除了第一级移位寄存器单元之外，每一级移位寄存器单元的起始信号输入端与相邻上一级移位寄存器单元的进位信号输出端连接；
当反向扫描时，除了最后一级移位寄存器单元之外，每一级移位寄存器单元的起始信号输入端与相邻下一级移位寄存器单元的进位信号输出端连接。
本发明实施例所述的显示装置包括上述的栅极驱动电路。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (14)

1.一种移位寄存器单元，其特征在于，包括栅极驱动信号输出端、起始信号输入端、进位信号输出端、第一时钟信号输入端和第二时钟信号输入端，所述移位寄存器单元还包括：
输入单元，分别与起始信号输入端、第一控制节点、第二控制节点和第三控制节点连接，用于当起始信号为第一电平时控制第一控制节点的电位为第二电平并控制第三控制节点的电位为第一电平，当起始信号为第二电平时控制第一控制节点与第二控制节点连接；
第一控制单元，分别与第一控制节点、第三控制节点和第四控制节点连接，用于当第一控制节点的电位为第一电平时控制第三控制节点的电位和第四控制节点的电位都为第二电平；
第一CMOS反相器，输入端与第四控制节点连接，输出端与第二控制节点连接；
第二控制单元，分别与第三控制节点、第四控制节点和第一时钟信号输入端连接，用于当第三控制节点的电位为第一电平时控制第四控制节点接入第一时钟信号；
第三控制单元，连接于所述起始信号输入端和所述第四控制节点之间，用于当所述第四控制节点的电位为第一电平时控制所述第四控制节点与所述起始信号输入端连接；
进位信号输出单元，分别与所述第二控制节点和所述进位信号输出端连接，用于控制所述进位信号输出端输出的进位信号的电位与所述第二控制节点的电位反相；以及，
栅极驱动信号输出单元，分别与所述进位信号输出端、所述第二时钟信号输入端和所述栅极驱动信号输出端连接，用于当所述进位信号的电位为第二电平时控制所述栅极驱动信号输出端输出第二电平，当所述进位信号的电位为第一电平时控制所述栅极驱动信号输出端输出第二时钟信号。
2.如权利要求1所述的移位寄存器单元，其特征在于，所述输入单元包括：
第一输入晶体管，栅极与起始信号输入端连接，第一极与第一控制节点连接，第二极与第二电平输出端连接；
第二输入晶体管，栅极与起始信号输入端连接，第一极与第一控制节点连接，第二极与第二控制节点连接；以及，
第三输入晶体管，栅极和第一极都与起始信号输入端连接，第二极与第三控制节点连接。
3.如权利要求2所述的移位寄存器单元，其特征在于，所述第一控制单元包括：
第一控制晶体管，栅极与第一控制节点连接，第一极与第三控制节点连接，第二极与第四控制节点连接；以及，
第二控制晶体管，栅极与第一控制节点连接，第一极与第四控制节点连接，第二极与第二电平输出端连接。
4.如权利要求3所述的移位寄存器单元，其特征在于，所述第二控制单元包括：
第三控制晶体管，栅极与第三控制节点连接，第一极与第四控制节点连接，第二极与第一时钟信号输出端连接。
5.如权利要求4所述的移位寄存器单元，其特征在于，所述第三控制单元包括：
第四控制晶体管，栅极与所述第四控制节点连接，第一极与所述起始信号输入端连接，第二极与所述第四控制节点连接。
6.如权利要求1至5中任一权利要求所述的移位寄存器单元，其特征在于，所述进位信号输出单元包括：
第二CMOS反相器、输入端与第二控制节点连接，输出端与进位信号输出端连接。
7.如权利要求1至5中任一权利要求所述的移位寄存器单元，其特征在于，所述栅极驱动信号输出单元包括：
第一输出模块，分别与所述进位信号输出端和第五控制节点连接，用于控制所述进位信号的电位与所述第五控制节点的电位反相；以及，
第二输出模块，分别与所述第五控制节点、所述第二时钟信号输入端、所述进位信号输出端、栅极驱动信号输出端和第二电平输出端连接，用于当所述进位信号为第一电平时控制所述栅极驱动信号输出端与所述第二时钟信号输入端连接，当所述第五控制节点的电位为第一电平时控制所述栅极驱动信号输出端与所述第二电平输出端连接。
8.如权利要求7所述的移位寄存器单元，其特征在于，所述第一输出模块包括：第三CMOS反相器，输入端与所述进位信号输出端连接，输出端与所述第五控制节点连接；
第二输出模块包括：
CMOS传输门，正相控制端与所述进位信号输出端连接，反相控制端与所述第五控制节点连接，输入端与所述第二时钟信号输入端连接，输出端与所述栅极驱动信号输出端连接；以及，
输出晶体管，栅极与所述第五控制节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二电平输出端连接。
9.如权利要求8所述的移位寄存器单元，其特征在于，所述CMOS传输门包括：
传输NMOS管，栅极与所述进位信号输出端连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二时钟信号输入端连接；以及，
传输PMOS管，栅极与所述第五控制节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二时钟信号输入端连接。
10.如权利要求8所述的移位寄存器单元，其特征在于，所述栅极驱动信号输出单元还包括第四CMOS反相器和第五CMOS反相器；
所述第四CMOS反相器的输入端与所述CMOS传输门的输出端连接，所述第四CMOS反相器的输出端与所述第五CMOS反相器的输入端连接，所述第五CMOS反相器的输出端与所述栅极驱动信号输出端连接。
11.一种移位寄存器单元的驱动方法，应用于如权利要求1至9中任一权利要求所述的移位寄存器单元，其特征在于，所述驱动方法包括：
在每一显示周期的输入阶段，第一时钟信号为第二电平，第二时钟信号为第二电平，起始信号为第一电平，输入单元控制第一控制节点的电位为第二电平并控制第三控制节点的电位为第一电平，第二控制单元控制第四控制节点接入第一时钟信号从而使得第四控制节点的电位为第二电平，第一CMOS反相器控制第二控制节点的电位为第一电平，进位信号输出单元控制进位信号输出端输出第二电平，栅极驱动信号输出单元控制栅极驱动信号输出端输出第二电平；
在每一显示周期的输出阶段，第一时钟信号为第一电平，第二时钟信号为第一电平，起始信号为第一电平，输入单元控制第一控制节点的电位为第二电平并控制第三控制节点的电位为第一电平，第二控制单元控制第四控制节点接入第一时钟信号从而使得第四控制节点的电位为第一电平，第一CMOS反相器控制第二控制节点的电位为第二电平，进位信号输出单元控制进位信号输出端输出第一电平，栅极驱动信号输出单元控制栅极驱动信号输出端输出第二时钟信号，此时栅极驱动信号为第一电平；
在每一显示周期的第一复位阶段，第一时钟信号为第一电平，第二时钟信号为第二电平，起始信号为第二电平，输入单元控制第一控制节点与第二控制节点连接，则第二控制节点的电位为第二电平，进位信号输出单元控制进位信号输出端输出第一电平，栅极驱动信号控制栅极驱动信号输出端输出第二时钟信号，此时栅极驱动信号为第二电平；
在每一显示周期的第二复位阶段，第一时钟信号为第二电平，第二时钟信号为第一电平，起始信号为第二电平，第二控制单元控制第一时钟信号接入第四控制节点，以使得第四控制节点的电位为第二电平，第一CMOS反相器控制第二控制节点的电位为第一电平，进位信号输出单元控制进位信号输出端输出第二电平，栅极驱动信号输出单元控制所述栅极驱动信号输出端输出第二电平。
12.一种栅极驱动电路，其特征在于，包括多级如权利要求1至10中任一权利要求所述的移位寄存器单元。
13.如权利要求12所述的栅极驱动电路，其特征在于，当正向扫描时，除了第一级移位寄存器单元之外，每一级移位寄存器单元的起始信号输入端与相邻上一级移位寄存器单元的进位信号输出端连接；
当反向扫描时，除了最后一级移位寄存器单元之外，每一级移位寄存器单元的起始信号输入端与相邻下一级移位寄存器单元的进位信号输出端连接。
14.一种显示装置，其特征在于，包括权利要求12或13所述的栅极驱动电路。
CN201610480032.5A 2016-06-27 2016-06-27 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 Active CN106205518B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610480032.5A CN106205518B (zh) 2016-06-27 2016-06-27 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610480032.5A CN106205518B (zh) 2016-06-27 2016-06-27 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN106205518A CN106205518A (zh) 2016-12-07
CN106205518B true CN106205518B (zh) 2018-09-14

Family

ID=57461948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610480032.5A Active CN106205518B (zh) 2016-06-27 2016-06-27 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Country Status (1)

Country Link
CN (1) CN106205518B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12020614B2 (en) 2021-08-03 2024-06-25 Wuhan China Star Optoelectronics Technology Co., Ltd. Gate drive circuit and display panel

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6874997B2 (ja) * 2018-01-16 2021-05-19 株式会社Ｊｏｌｅｄ 転送回路、シフトレジスタ、ゲートドライバ、表示パネル、およびフレキシブル基板
CN110097855B (zh) 2018-01-29 2020-06-05 京东方科技集团股份有限公司 栅极驱动单元、驱动方法、栅极驱动电路和显示模组
CN110930951A (zh) * 2019-12-24 2020-03-27 昆山国显光电有限公司 栅极驱动电路、显示面板和显示装置
CN112399111B (zh) * 2020-10-09 2022-04-08 电子科技大学中山学院 一种移位寄存器及cmos固态成像传感器
CN115620792A (zh) * 2022-09-07 2023-01-17 京东方科技集团股份有限公司 移位寄存器单元及显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236272B (zh) * 2013-03-29 2016-03-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置与显示装置
CN104537980B (zh) * 2015-02-03 2017-03-29 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN105096870B (zh) * 2015-08-10 2017-09-29 京东方科技集团股份有限公司 电平偏移电路及其驱动方法、像素驱动电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12020614B2 (en) 2021-08-03 2024-06-25 Wuhan China Star Optoelectronics Technology Co., Ltd. Gate drive circuit and display panel

Also Published As

Publication number Publication date
CN106205518A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN106205518B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106847160B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105513524B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN104835442B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104835475B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN103985341B (zh) 一种移位寄存器单元、栅极驱动电路和显示装置
CN107068106B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106157867B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN105551421B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN104835465B (zh) 移位寄存器、栅极驱动电路及液晶显示面板
CN105139816B (zh) 栅极驱动电路
CN104700814B (zh) 移位寄存器单元、栅极驱动装置以及显示装置
CN108573667B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105761660B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN103000155B (zh) 移位寄存器单元、阵列基板栅极驱动装置及显示设备
CN106951123B (zh) 触控驱动单元及其驱动方法、触控驱动电路、显示装置
CN105405387B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN103996367A (zh) 移位寄存器、栅极驱动电路和显示装置
CN103299547B (zh) 电平移位器、反相器电路以及移位寄存器
CN106504719A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN103259409A (zh) 电压转换电路
CN106991973B (zh) 控制发光驱动电路及显示装置、驱动方法
CN109427277A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN105427786A (zh) 一种栅极驱动电路单元及栅极驱动电路
CN106652876A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant