CN104778970A - 存储单元 - Google Patents

存储单元 Download PDF

Info

Publication number
CN104778970A
CN104778970A CN201410155887.1A CN201410155887A CN104778970A CN 104778970 A CN104778970 A CN 104778970A CN 201410155887 A CN201410155887 A CN 201410155887A CN 104778970 A CN104778970 A CN 104778970A
Authority
CN
China
Prior art keywords
earth lead
transistor
metal layer
active area
dopant well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410155887.1A
Other languages
English (en)
Other versions
CN104778970B (zh
Inventor
廖忠志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104778970A publication Critical patent/CN104778970A/zh
Application granted granted Critical
Publication of CN104778970B publication Critical patent/CN104778970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了用于存储单元的单元布局，诸如，用于三元内容可寻址存储器（TCAM）。一些单元布局包括阱带结构。单元布局可以沿着布局顺序地包括p掺杂阱、n掺杂阱、以及p掺杂阱。另一个单元布局可以沿着布局顺序地包括p掺杂阱、n掺杂阱、p掺杂阱、以及n掺杂阱。阱带结构可以位于p掺杂阱或n掺杂阱中。可以通过存储单元布局使用具有网的多种金属化层。在一些公开的实例中，第一金属化层可以具有一条、两条或四条接地导线，并且第二金属化层可以具有两条接地导线。可以将这些多种接地导线电连接在一起以形成网。

Description

存储单元
技术领域
本发明一般地涉及半导体技术领域，更具体地，涉及存储单元。
背景技术
内容可寻址存储器（CAM）在诸如联网、成像、语音识别等要求对数据库的超快速的搜索的应用中广泛地使用。例如，在网络引擎中，CAM被用于在数据库中执行对应于任何数据包的标题字段的快速搜索，并且将数据包转发到相应匹配地址。
由于可能要求非常快的搜索，所以对于CAM而言搜索性能可能是关键性能参数。此外，由于操作的并行性质，搜索的基本机构可能是非常耗电的。因此，TCAM（三元CAM）设计具有最佳可能的搜索性能以及具有用于搜索的最小动态功率损耗是非常重要的。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种单元结构，包括：第一p掺杂阱，位于衬底中；第二p掺杂阱，位于所述衬底中；第一n掺杂阱，位于所述衬底中，并且设置在所述第一p掺杂阱和所述第二p掺杂阱之间；第一组晶体管，所述第一组晶体管中的相应的第一多个晶体管形成第一锁存器，所述第一组晶体管中的相应的第二多个晶体管形成第二锁存器，所述第一组晶体管在所述衬底的所述第一p掺杂阱中、所述衬底的所述第一n掺杂阱中、或者所述衬底的所述第二p掺杂阱中均具有相应的有源区；第二组晶体管，形成电连接至所述第一锁存器和所述第二锁存器的级联器件，所述第二组晶体管在所述衬底的所述第二p掺杂阱中具有有源区；以及阱带结构，包括电连接至电源节点或接地节点的有源区。
在该单元结构中，所述阱带结构的有源区位于所述第二p掺杂阱中，所述阱带结构的有源区电连接至所述接地节点。
在该单元结构中，所述阱带结构的有源区位于所述衬底的第二n掺杂阱中，所述第二p掺杂阱设置在所述第一n掺杂阱和所述第二n掺杂阱之间，所述阱带结构的有源区电连接至所述电源节点。
该单元结构进一步包括：所述衬底上方的第一金属化层以及所述第一金属化层上方的第二金属化层，所述第一金属化层和所述第二金属化层中的一个包括均在第一方向上延伸的第一接地导线、第二接地导线、第三接地导线以及阱带导线，所述第一金属化层和所述第二金属化层中的另一个包括均在第二方向上延伸的第四接地导线和第五接地导线，所述第一方向不同于所述第二方向，相应的通孔将所述第一接地导线、所述第二接地导线和所述第三接地导线连接至所述第四接地导线，相应的通孔将所述第一接地导线、所述第二接地导线和所述第三接地导线连接至所述第五接地导线，所述阱带结构的有源区电连接至所述阱带导线。
在该单元结构中，所述阱带导线包括第六接地导线、将所述第六接地导线连接至所述第四接地导线的通孔、以及将所述第六接地导线连接至所述第五接地导线的通孔。
在该单元结构中，所述阱带导线包括电源导线。
该单元结构进一步包括：所述衬底上方的第一金属化层以及所述第一金属化层上方的第二金属化层，所述第一金属化层和所述第二金属化层中的一个包括均在第一方向上延伸的第一接地导线和阱带导线，所述第一金属化层和所述第二金属化层中的另一个包括均在第二方向上延伸的第二接地导线和第三接地导线，所述第一方向不同于所述第二方向，通孔将所述第一接地导线连接至所述第二接地导线，通孔将所述第一接地导线连接至所述第三接地导线，所述阱带结构的有源区电连接至所述阱带导线。
在该单元结构中，所述阱带导线包括第四接地导线、将所述第四接地导线连接至所述第二接地导线的通孔、以及将所述第四接地导线连接至所述第三接地导线的通孔。
在该单元结构中，所述阱带结构包括电源导线。
在该单元结构中，所述第一组晶体管的所述相应的第一多个晶体管包括第一上拉晶体管、第二上拉晶体管、第一下拉晶体管、第二下拉晶体管、第一传输栅极晶体管以及第二传输栅极晶体管，其中：将所述第一上拉晶体管的漏极、所述第一下拉晶体管的漏极、所述第二上拉晶体管的栅极以及所述第二下拉晶体管的栅极电连接在一起，以形成第一节点，所述第一传输栅极晶体管的第一源极/漏极电连接至所述第一节点，以及将所述第二上拉晶体管的漏极、所述第二下拉晶体管的漏极、所述第一上拉晶体管的栅极以及所述第一下拉晶体管的栅极电连接在一起，以形成第一互补节点，所述第二传输栅极晶体管的第一源极/漏极电连接至所述第一互补节点，所述第一组晶体管的所述相应的第二多个晶体管包括第三上拉晶体管、第四上拉晶体管、第三下拉晶体管、第四下拉晶体管、第三传输栅极晶体管以及第四传输栅极晶体管，其中：将所述第三上拉晶体管的漏极、所述第三下拉晶体管的漏极、所述第四上拉晶体管的栅极以及所述第四下拉晶体管的栅极电连接在一起，以形成第二节点，所述第三传输栅极晶体管的第一源极/漏极电连接至所述第二节点，及将所述第四上拉晶体管的漏极、所述第四下拉晶体管的漏极、所述第三上拉晶体管的栅极以及所述第三下拉晶体管的栅极电连接在一起，以形成第二互补节点，所述第四传输栅极晶体管的第一源极/漏极电连接至所述第二互补节点，以及所述第二组晶体管包括第一搜索端口晶体管、第二搜索端口晶体管、第三搜索端口晶体管以及第四搜索端口晶体管，其中：将所述第一搜索端口晶体管的第一源极/漏极和所述第二搜索端口晶体管的第一源极/漏极电连接在一起，所述第一搜索端口晶体管的栅极电连接至所述第一节点，并且将所述第三搜索端口晶体管的第一源极/漏极和所述第四搜索端口晶体管的第一源极/漏极电连接在一起，所述第三搜索端口晶体管的栅极电连接至所述第二节点。
该单元结构进一步包括：第一金属化层，位于所述衬底上方，所述第一金属化层包括均在第一方向上延伸的位线导线、电源导线、互补位线导线、搜索线导线以及互补搜索线导线；以及第二金属化层，位于所述第一金属化层上方，所述第二金属化层包括第一字线导线、第二字线导线以及匹配线导线，其中：所述第一传输栅极晶体管的第二源极/漏极和所述第三传输栅极晶体管的第二源极/漏极电连接至所述位线导线，所述第一上拉晶体管的源极、所述第二上拉晶体管的源极、所述第三上拉晶体管的源极以及所述第四上拉晶体管的源极电连接至所述电源导线，所述第二传输栅极晶体管的第二源极/漏极和所述第四传输栅极晶体管的第二源极/漏极电连接至所述互补位线导线，所述第二搜索端口晶体管的栅极电连接至所述搜索线导线，所述第四搜索端口晶体管的栅极电连接至所述互补搜索线导线，所述第一传输栅极晶体管的栅极和所述第二传输栅极晶体管的栅极电连接至所述第一字线导线，所述第三传输栅极晶体管的栅极和所述第四传输栅极晶体管的栅极电连接至所述第二字线导线，所述第一搜索端口晶体管的第二源极/漏极或所述第二搜索端口晶体管的第二源极/漏极电连接至所述匹配线导线，以及所述第三搜索端口晶体管的第二源极/漏极或所述第四搜索端口晶体管的第二源极/漏极电连接至所述匹配线导线。
根据本发方面的另一方面，提供了一种单元结构，包括：第一数据锁存器，包括在衬底中具有有源区的第一组晶体管；第二数据锁存器，包括在所述衬底中具有有源区的第二组晶体管；搜索端口，包括在所述衬底中具有有源区的第三组晶体管；阱带结构，在所述衬底中具有有源区；第一金属化层，位于所述衬底上方，并且包括均在第一方向上延伸的第一接地导线和阱带导线，所述阱带结构的有源区电连接至所述阱带导线；以及第二金属化层，位于所述衬底上方，并且包括均在第二方向上延伸的第二接地导线和第三接地导线，所述第一方向与所述第二方向相交，所述第二接地导线和所述第三接地导线电连接至所述第一接地导线。
在该单元结构中，所述阱带导线包括第四接地导线，所述第四接地导线电连接至所述第二接地导线，并且所述第四接地导线电连接至所述第三接地导线。
在该单元结构中，所述阱带导线包括电源导线。
在该单元结构中，所述第一金属化层进一步包括均在所述第一方向上延伸的第四接地导线和第五接地导线，所述第二接地导线电连接至所述第四接地导线和所述第五接地导线，所述第三接地导线电连接至所述第四接地导线和所述第五接地导线。
在该单元结构中，所述第一组晶体管的有源区和所述第二组晶体管的有源区设置在所述衬底的第一p掺杂阱、所述衬底的第一n掺杂阱以及所述衬底的第二p掺杂阱中，所述第一n掺杂阱设置在所述第一p掺杂阱和所述第二p掺杂阱之间，并且所述第三组晶体管的有源区和所述阱带结构的有源区设置在所述第二p掺杂阱中。
在该单元结构中，所述第一组晶体管的有源区和所述第二组晶体管的有源区设置在所述衬底的第一p掺杂阱、所述衬底的第一n掺杂阱以及所述衬底的第二p掺杂阱中，所述第一n掺杂阱设置在所述第一p掺杂阱和所述第二p掺杂阱之间，所述第三组晶体管的有源区设置在所述第二p掺杂阱中，所述阱带结构的有源区设置在第二n掺杂阱中，所述第二p掺杂阱设置在所述第一n掺杂阱和所述第二n掺杂阱之间。
根据本发明的又一方面，提供了一种单元结构，包括：第一数据锁存器，包括第一组晶体管，所述第一组晶体管的每个晶体管在衬底中都具有单鳍有源区；第二数据锁存器，包括第二组晶体管，所述第二组晶体管的每个晶体管在所述衬底中都具有单鳍有源区；搜索端口，包括第三组晶体管，所述第三组晶体管在所述衬底中具有鳍有源区；第一金属化层，位于所述衬底上方，并且包括均在第一方向上延伸的第一接地导线和阱带导线；以及第二金属化层，位于所述衬底上方，并且包括均在第二方向上延伸的第二接地导线和第三接地导线，所述第一方向与所述第二方向相交，所述第二接地导线和所述第三接地导线电连接至所述第一接地导线。
该单元结构进一步包括阱带结构，所述阱带结构在所述衬底中具有鳍有源区，所述阱带结构的鳍有源区电连接至接地节点，其中，所述第一组晶体管的单鳍有源区和所述第二组晶体管的单鳍有源区设置在所述衬底的第一p掺杂阱、所述衬底的第一n掺杂阱以及所述衬底的第二p掺杂阱中，所述第一n掺杂阱设置在所述第一p掺杂阱和所述第二p掺杂阱之间，并且所述第三组晶体管的鳍有源区和所述阱带结构的鳍有源区设置在所述第二p掺杂阱中。
该单元结构进一步包括阱带结构，所述阱带结构在所述衬底中具有鳍有源区，所述阱带结构的鳍有源区电连接至电源节点，其中，所述第一组晶体管的单鳍有源区和所述第二组晶体管的单鳍有源区设置在所述衬底的第一p掺杂阱、所述衬底的第一n掺杂阱以及所述衬底的第二p掺杂阱中，所述第一n掺杂阱设置在所述第一p掺杂阱和所述第二p掺杂阱之间，所述第三组晶体管的鳍有源区设置在所述第二p掺杂阱中，所述阱带结构的鳍有源区设置在第二n掺杂阱中，所述第二p掺杂阱设置在所述第一n掺杂阱和所述第二n掺杂阱之间。
附图说明
当结合参考附图进行阅读时，根据下文具体的描述可以更好地理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘出。事实上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据实施例的第一存储单元的电路图。
图2是根据实施例的第二存储单元的电路图。
图3是根据实施例的用于图1中的单元的第一示例性单元布局。
图4是根据实施例的2×4的单元阵列。
图5是根据实施例的用于图1中的单元的第二示例性单元布局。
图6是根据实施例的2×4的单元阵列。
图7是根据又一个实施例的2×4单元阵列。
图8是根据实施例的用于图1中单元的第三示例性单元布局。
图9A和图9B分别示出了根据实施例的第一金属化层和通孔层以及第二金属化层和通孔层。
图10A和图10B分别示出了根据另一个实施例的第一金属化层和通孔层以及第二金属化层和通孔层。
图11A和图11B分别示出了根据另一个实施例的第一金属化层和通孔层以及第二金属化层和通孔层。
图12A和图12B分别示出了根据又一个实施例的第一金属化层和通孔层以及第二金属化层和通孔层。
图13A和图13B分别示出了根据又一个实施例的第一金属化层和通孔层以及第二金属化层和通孔层。
图14是根据实施例的可以在结构中存在的多种层和组件的示意图。
具体实施方式
以下公开内容提供用于实现所提供的主题的不同特征的多个不同实施例或实例。为了简化本发明，下文将描述组件和布置的特定实例。当然，这些仅是实例并且不用于限制。例如，以下说明书中的第一部件形成在第二部件上方或上可以包括以直接接触的方式形成第一和第二部件的实施例，并且还可以包括在第一和第二部件之间可以形成附加部件，使得第一和第二部件可以不直接接触的实施例。另外，本公开内容可以在多个实例中重复参考数字和/或字母。该重复用于简单和清楚的目的，并且其本身不指示所论述的多个实施例和/或结构之间的关系。
而且，为了便于描述，诸如“在...之下”、“以下”、“在...之上”、“上方”等的空间相对术语在本文中可以用于描述如附图所示的一个元件或部件与另一个（或另一些）元件或部件的关系。除了图所示的定向之外，空间相对术语旨在包括在使用或操作中的器件的不同定向。装置可以以其他方式定向（旋转90度或在其他方位上），并因此对本文中使用的空间相对位置描述符进行同样的解释。
本文中公开的实施例将结合特定的环境进行描述，即，存储单元和阵列，并且更具体地，三元可寻址存储器（TCAM）单元和阵列。结合实施例讨论了多个修改例；然而，可以对所公开的实施例作出其他修改，同时保持在主题的范围内。本领域普通技术人员将容易理解可以作出的修改。
图1示出了根据实施例的第一存储单元的电路图。单元包括上拉晶体管PU1、PU2、PU3和PU4；下拉晶体管PD1、PD2、PD3和PD4；传输栅极晶体管PG1、PG2、PG3和PG4；搜索栅极晶体管S1和S2；以及数据栅极晶体管D1和D2。如电路图所示，晶体管PU1、PU2、PU3和PU4是p型晶体管，诸如，平面p型场效应晶体管（PFET）或p型鳍式场效应晶体管（finFET），并且晶体管PG1、PG2、PG3、PG4、PD1、PD2、PD3、PD4、S1、S2、D1和D2是n型晶体管，诸如，平面n型场效应晶体管（NFET）或n型finFET。
上拉晶体管PU1和下拉晶体管PD1的漏极连接在一起，并且上拉晶体管PU2和下拉晶体管PD2的漏极连接在一起。晶体管PU1和PD1与晶体管PU2和PD2交叉耦合，以形成第一数据锁存器。晶体管PU2和PD2的栅极连接在一起并且连接至晶体管PU1和PD1的漏极，以形成第一存储节点SN1，并且晶体管PU1和PD1的栅极连接在一起并且连接至晶体管PU2和PD2的漏极，以形成互补第一存储节点SNB1。上拉晶体管PU1和PU2的源极连接至电源电压Vdd，并且下拉晶体管PD1和PD2的源极连接至接地电压Vss。
第一数据锁存器的第一存储节点SN1通过传输栅极晶体管PG1连接至位线BL，并且互补第一存储节点SNB1通过传输栅极晶体管PG2连接至互补位线BLB。第一存储节点SN1和互补第一存储节点SNB1是通常具有相反逻辑电平（逻辑高或逻辑低）的互补节点。传输栅极晶体管PG1和PG2的栅极连接至字线WL。
上拉晶体管PU3和下拉晶体管PD3的漏极连接在一起，并且上拉晶体管PU4和下拉晶体管PD4的漏极连接在一起。晶体管PU3和PD3与晶体管PU4和PD4交叉耦合，以形成第二数据锁存器。晶体管PU4和PD4的栅极连接在一起并且连接至晶体管PU3和PD3的漏极，以形成第二存储节点SN2，并且晶体管PU3和PD3的栅极连接在一起并且连接至晶体管PU4和PD4的漏极，以形成互补第二存储节点SNB2。上拉晶体管PU3和PU4的源极连接至电源电压Vdd，并且下拉晶体管PD3和PD4的源极连接至接地电压Vss。
第二数据锁存器的第二存储节点SN2通过传输栅极晶体管PG3连接至位线BL，并且互补第二存储节点SNB2通过传输栅极晶体管PG4连接至互补位线BLB。第二存储节点N2和互补第二存储节点SNB2是通常具有相反逻辑电平（逻辑高或逻辑低）的互补节点。传输栅极晶体管PG3和PG4的栅极连接至字线WL。
第一和第二数据锁存器一起形成存储单元的存储端口SP。存储单元的匹配端口MP与存储端口SP级联。搜索栅极晶体管S1的源极连接至接地电压Vss。搜索栅极晶体管S1的漏极连接至数据栅极晶体管D1的源极。数据栅极晶体管D1的漏极连接至匹配线ML。搜索栅极晶体管S1的栅极连接至搜索线SL，并且数据栅极晶体管D1的栅极连接至第一存储节点SN1。搜索栅极晶体管S2的源极连接至接地电压Vss。搜索栅极晶体管S2的漏极连接至数据栅极晶体管D2的源极。数据栅极晶体管D2的漏极连接至匹配线ML。搜索栅极晶体管S2的栅极连接至互补搜索线SLB，并且数据栅极晶体管D2的栅极连接至第二存储节点SN2。
图2示出了根据实施例的第二存储单元的电路图。以与图1的电路图的存储端口SP相同的方式配置图2的电路图的存储端口SP。存储单元的匹配端口MP与存储端口SP级联。数据栅极晶体管D1的源极连接至接地电压Vss。数据栅极晶体管D1的漏极连接至搜索栅极晶体管S1的源极。搜索栅极晶体管S1的漏极连接至匹配线ML。搜索栅极晶体管S1的栅极连接至搜索线SL，并且数据栅极晶体管D1的栅极连接至第一存储节点SN1。数据栅极晶体管D2的源极连接至接地电压Vss。数据栅极晶体管D2的漏极连接至搜索栅极晶体管S2的源极。搜索栅极晶体管S2的漏极连接至匹配线ML。搜索栅极晶体管S2的栅极连接至互补搜索线SLB，并且数据栅极晶体管D2的栅极连接至第二存储节点SN2。
图3示出了根据实施例的用于图1中的单元的第一示例性单元布局。虽然讨论了对应于图1中的单元的布局，但是本领域普通技术人员将容易理解，如何修改图3中的布局以对应于图2中的单元。图3示出了两个虚线框，其中，每个虚线框均表示数据锁存器部分和相应的级联器件部分。两个框的数据锁存器部分表示存储端口SP，并且两个框的级联器件部分表示匹配端口MP。虚线框的外部边界表示单元的边界。单元可以关于任何Y方向外部边界镜像对称，或者关于任何X方向外部边界镜像对称或进行平移，以形成包括更多单元（诸如，单元阵列）的布局。
图3示出了在诸如半导体衬底（如，体硅）的衬底中和/或上形成的七个不同有源区，它们是晶体管PU1、PU2、PU3、PU4、PD1、PD2、PD3、PD4、PG1、PG2、PG3、PG4、S1、S2、D1和D2的相应部分。在其他实施例中，存在更多或更少的有源区，诸如，图8中的实例（下文中将详细地论述的），其可以用于控制晶体管的宽度，以用于电流匹配。图3中的有源区在Y方向上延伸，其还对应于操作期间的晶体管的电流方向。被描述为跨过单元布局的边界（由外部虚线示出）的有源区可以由邻近单元的晶体管共享。图3进一步示出了p掺杂阱PW和n掺杂阱NW之间的边界。相应的边界在Y方向上延伸。图1中所论述的N型晶体管可以形成在p掺杂阱PW中，并且图1中论述的p型晶体管可以形成在n掺杂阱NW中。有源区可以衬底中的平面以形成平面FET，和/或可以是衬底中的鳍以形成finFET。
一个有源区形成晶体管PD1、PG1、PG3和PD3中的每个的源极、沟道和漏极区。一个有源区形成晶体管PU1的源极、沟道和漏极区，并且另一个有源区形成晶体管PU3的源极、沟道和漏极区。用于晶体管PU1和PU3的有源区可以沿着纵轴（例如，在Y方向上）基本对齐。一个有源区形成晶体管PU2和PU4中的每个的源极、沟道和漏极区。一个有源区形成晶体管PG2、PD2、PD4和PG4中的每个的源极、沟道和漏极区。两个有源区形成晶体管S1、D1、D2和S2中的每个的源极、沟道和漏极区。晶体管S1、D1、D2和S2的形成工艺可以不同于晶体管PD1、PD2、PD3、PD4、PG1、PG2、PG3和PG4的形成工艺，使得例如晶体管PD2的阈值电压高于晶体管D1的阈值电压，诸如，差值大于30mV。
图3进一步示出了10个不同的栅极结构，其可以包括在其上具有导电材料（诸如，掺杂的多晶硅、金属和/或硅化物）的栅极介电层。如图3所示，栅极结构在X方向上延伸。晶体管PD1和PU1共享晶体管PD1和PU1的相应的沟道区上方的公共栅极结构。晶体管PG1在其沟道区上方具有栅极结构，并且栅极结构可以由邻近单元中的另一个晶体管共享。晶体管PG3在其沟道区上方具有栅极结构，并且栅极结构可以由邻近单元中的另一个晶体管共享。晶体管PD3和PU3在晶体管PD3和PU3的相应的沟道区上方共享公共的栅极结构。晶体管PU2、PD2和D1共享晶体管PU2、PD2和D1的相应的沟道区上方的公共栅极结构。晶体管PU4、PD4和D2共享晶体管PU4、PD4和D2的相应的沟道区上方的公共栅极结构。晶体管PG2在其沟道区上方具有栅极结构，并且晶体管PG4在其沟道区上方具有栅极结构。晶体管S1在其沟道区上方具有栅极结构，并且晶体管S2在其沟道区上方具有栅极结构。
图3进一步示出了形成为单元中的组件的多个接触件。接触件可以形成在最下面的具有导电材料（诸如，具有或没有势垒层的金属）的介电层中，诸如，层间介电层（ILD）。第一Vss接触件VSSC1连接至晶体管PD1的源极区。第一Vdd接触件VDDC1连接至晶体管PU1的源极区。第一互补位线接触件BLBC1连接至晶体管PG2的源极/漏极区。第四Vss接触件VSSC4连接至晶体管S1的源极区，其可以进一步电连接晶体管S1的两个有源区。第一字线接触件WLC1连接至晶体管PG1的栅极结构。第三字线接触件WLC3连接至晶体管PG3的栅极结构。第二Vss接触件VSSC2连接至晶体管PD3的源极区。第二Vdd接触件VDDC2连接至晶体管PU3的源极区。第二互补位线接触件BLBC2连接至晶体管PG4的源极/漏极区。第五Vss接触件VSSC5连接至晶体管S2的源极区，其可以进一步电连接晶体管S2的两个有源区。接触件VSSC1、VSSC2、VSSC4、VSSC5、VDDC1、VDDC2、BLBC1、BLBC2、WLC1和WLC3中的每个都可以由一个或多个邻近的单元共享。
位线接触件BLC连接至晶体管PG1和PG3的源极/漏极区。第三Vdd接触件VDDC3连接至晶体管PU2和PU4的源极区。第三Vss接触件VSSC3连接至晶体管PD2和PD4的源极区。第二字线接触件WLC2连接至晶体管PG2的栅极结构。第四字线接触件WLC4连接至晶体管PG4的栅极结构。匹配线接触件MLC连接至晶体管D1和D2的漏极区，其中，接触件MLC还将晶体管D1和D2的两个有源区连接在一起。搜索线接触件SLC连接至晶体管S1的栅极结构。互补搜索线接触件SLBC连接至晶体管S2的栅极结构。
第一存储节点接触件SN1将晶体管PD1的漏极、晶体管PG1的源极/漏极区、晶体管PU1的漏极、以及用于晶体管PU2、PD2和D1的公共栅极结构连接在一起。第一存储节点接触件SN1可以包括在晶体管PU1的有源区和用于晶体管PU2、PD2、以及D1的公共栅极结构之间的对接接触件。第一互补存储节点接触件SNB1将晶体管PD2的漏极、晶体管PG2的源极/漏极区、晶体管PU2的漏极、以及用于晶体管PU1和PD1的公共栅极结构连接在一起。第一互补存储节点接触件SNB1可以包括在晶体管PU2的有源区和用于晶体管PU1和PD1的公共栅极结构之间的对接接触件。第二存储节点接触件SN2将晶体管PD3的漏极、晶体管PG3的源极/漏极区、晶体管PU3的漏极、以及用于晶体管PU4、PD4和D2的公共栅极结构连接至在一起。第二存储节点接触件SN2可以包括在晶体管PU3的有源区和用于晶体管PU4、PD4和D2的公共栅极结构之间的对接接触件。第二互补存储节点接触件SNB2将晶体管PD4的漏极、晶体管PG4的源极/漏极区、晶体管PU4的漏极、以及用于晶体管PU3和PD3的公共栅极结构连接在一起。第二互补存储节点接触件SNB2可以包括在晶体管PU4的有源区和用于晶体管PU3和PD3的公共栅极结构之间的对接接触件。相应的接触件（未编号）将晶体管D1和S1的有源区连接在一起并且将晶体管S2和D2的有源区连接在一起。
图4示出了根据实施例的2×4的单元阵列。图4示出了跨过多个单元的p掺杂阱PW和n掺杂阱NW的布置。相应的p掺杂阱PW可以跨过邻近的单元在X方向（例如，行方向）上延伸。n掺杂阱NW和p掺杂阱PW中的每个都可以跨过多个单元在Y方向（例如，列方向）上延伸。图4进一步示出了单元之间的相应的存储端口SP和匹配端口MP，并且示出了单元如何沿着外部边界镜像对称。例如，单元可以在X方向（例如，跨过Y方向的单元边界）上镜像对称，这表示为跨过Y轴的镜像对称MY。原始单元R0可以在Y方向上平移（或镜像对称）。用于每个单元的具有阱PW和NW的这种布置（例如，PW-NW-PW）可以增加单元的存储端口的闭锁性能。
图5示出了根据实施例的用于图1中的单元的第二示例性单元布局。虽然讨论了对应于图1中单元的布局，但是本领域普通技术人员将容易理解如何修改图5中的布局以对应于图2中的单元。图5中的单元是图3中单元的修改。图5进一步包括在Y方向上延伸的另一个有源区、有源区上方的两个栅极结构、以及连接至有源区的阱带接触件WSC。在这个实施例中，附加有源区和两个栅极结构形成阱带结构WSS的组件。有源区从晶体管S1的栅极结构下面延伸。有源区可以形成在n掺杂阱NW或p掺杂阱PW中。两个栅极结构在Y方向上设置在阱带接触件WSC的相对侧上。两个栅极结构可以由邻近的单元共享。两个栅极结构可以是伪栅极，并且可以是浮置的。伪栅极可以用于增加布局均匀性，并且可以增加临界尺寸控制。通过伪栅极，像形成在相应的阱中的晶体管一样，可以掺杂阱带结构WSS的有源区。例如，如果有源区位于p掺杂阱PW中，则可以掺杂有源区以形成n型源极/漏极区，并且阱带接触件WSC可以电接地。而且，如果有源区位于n掺杂阱NW中，则可以掺杂有源区以形成p型源极/漏极区，并且阱带接触件WSC可以电连接至高电压，诸如，电源Vdd。
图6示出了根据实施例的2×4的单元阵列。图6是图4的修改，以在每个单元中包括相应的p掺杂阱PW中都的阱带结构WSS。图7是图6的进一步修改，其中，每个单元中的阱带结构WSS都形成在相应的n掺杂阱NW中。在这个实例中，在X方向上跨单元共享n掺杂阱NW（其中形成有阱带结构WSS）。用于每个单元的具有阱PW和NW的这种布置（例如，NW-PW-NW-PW）可以减少穿过衬底的载流子扩散，并且还可以减小软错误率（SER）。
图8示出了根据实施例的用于图1中的单元的第三示例性单元布局。虽然论述了对应于图1中的单元对布局，但是本领域普通技术人员将容易理解如何修改图8中的布局以对应于图2中的单元。图8中的单元是图5中的单元的修改。如前文所述，晶体管可以包括一个或多个有源区。图8是实例，其中，晶体管PD1、PG1、PG3和PD3包括两个有源区，并且晶体管PG2、PD2、PD4和PG4包括两个有源区。进一步地，晶体管S1、D1、D2和S2包括三个有源区。
图9A和图9B分别示出了根据实施例的第一金属化层和通孔层以及第二金属化层和通孔层。例如，图9A中的第一金属化层和通孔层可以位于图3的单元布局上方，并且图9B中的第二金属化层和通孔层可以位于图9A中的第一金属化层上方。虽然这些层被描述为邻近金属化层，但是本领域普通技术人员将容易理解，其他层可以插入到这些层和任何产生的修改之间。
参考图9A，第一金属化层包括沿着Y方向延伸的导线。具体地，第一金属化层包括位线导线BLT、第一电源导线VDDT1、互补位线导线BLBT、第一金属化第一接地导线VSS1T1、搜索线导线SLT、以及互补搜索线导线SLBT。第一金属化第一接地导线VSS1T1包括在单元的两个数据锁存器部分之间沿着X方向延伸的凸起物。第一金属化层进一步包括第一金属化第一和第二接地焊盘VSS1P1和VSS1P2；第一、第二、第三、和第四字线焊盘WLP1、WLP2、WLP3和WLP4；以及匹配线焊盘MLP。第一通孔层包括通孔1V10、1V12、1V14、1V16、1V18、1V20、1V22、1V24、1V26、1V28、1V30、1V32、1V34、1V36、1V38、1V40、1V42和1V44。通孔1V10将焊盘VSS1P1连接至接触件VSSC1。通孔1V12将焊盘WLP1连接至接触件WLC1。通孔1V14将焊盘WLP3连接至接触件WLC3。通孔1V16将焊盘WSS1P2连接至接触件VSSC2。通孔1V30将焊盘WLP2连接至接触件WLC2。通孔1V34将焊盘WLP4连接至接触件WLC4。通孔1V40将焊盘MLP连接至接触件MLC。通孔1V18将导线BLT连接至接触件BLC。通孔1V20、1V22和1V24将导线VDDT1分别连接至接触件VDDC1、VDDC3和VDDC2。通孔1V26和1V28将导线BLBT分别连接至接触件BLBC1和BLBC2。通孔1V32、1V36和1V38将导线VSS1T1分别连接至接触件VSSC3、VSSC4和VSSC5。通孔1V32在沿着X方向延伸的凸起物处连接导线VSS1T1。通孔1V42将导线SLT连接至接触件SLC。通孔1V44将导线SLBT连接至接触件SLBC。
参考图9B，第二金属化层包括沿着X方向延伸的导线。具体地，第二金属化层包括第二金属化第一和第二接地导线VSS2T1和VSS2T2、第一和第二字线导线WLT1和WLT2、以及匹配线导线MLT。图9B示出了相应的接地导线VSS2T1和VSS2T2与相应的字线导线WLT1和WLT2之间的第一距离D1，并且示出了相应的字线导线WLT1和WLT2与匹配线导线MLT之间的第二距离D2。第二距离D2可以大于第一距离D1。例如，第二距离D2可以比第一距离大30%。第二通孔层包括通孔2V10、2V12、2V14、2V16、2V18、2V20、2V22、2V24、和2V26。通孔2V10将导线VSS2T1连接至焊盘VSS1P1。通孔2V12将导线WLT1连接至焊盘WLP1。通孔2V14将导线WLT2连接至焊盘WLP3。通孔2V16将导线VSS2T2连接至焊盘VSS1P2。通孔2V18将导线WLT1连接至焊盘WLP2。通孔2V20将导线WLT2连接至焊盘WLP4。通孔2V24将导线MLT连接至焊盘MLP。通孔2V22将导线VSS2T1连接至导线VSS1T1，并且通孔2V26将导线VSS2T2连接至导线VSS1T1。通过使第一金属化第一接地导线VSS1T1连接至第二金属化第一和第二接地导线VSS2T1和VSS2T2，第二金属化第一和第二接地导线VSS2T1和VSS2T2可以为基本相同的电压，其可以转而增加单元的高功率操作的鲁棒性。连接在一起的这些导线VSS1T1、VSS2T1和VSS2T2可以形成用于单元的接地网。
图10A和图10B分别示出了根据另一个实施例的第一金属化层和通孔层以及第二金属化层和通孔层。图10A中的第一金属化层和通孔层可以位于图3、图5或图8的单元布局上方，并且图10B中的第二金属化层和通孔层位于图10A中的第一金属化层上方。虽然这些层被描述为邻近金属化层，但是本领域普通技术人员将容易理解，其他层可以插入这些层和任何产生的修改之间。除附加第一金属化第二接地导线VSS1T2在Y方向上延伸以外，图10A中的第一金属化层与图9A中的第一金属化层相同。除具有可选通孔1V46外，图10A中的第一通孔层与图9A中的第一通孔层相同。诸如当使用图5或图8的单元布局和p掺杂阱PW时，可选通孔1V46可以用于将导线VSS1T2连接至接触件WSC。在其他实施例中，诸如，当使用图3的单元布局并且不存在阱带结构时，可以省略通孔1V46。图10B中的第二金属化层与图9B中的第二金属化相同。除了具有通孔2V28和2V30之外，图10B中的第二通孔层与图9B中的第二通孔层相同。通孔2V28将导线VSS2T1连接至导线VSS1T2，并且通孔2V30将导线VSS2T2连接至导线VSS1T2。通过使第一金属化第一和第二接地导线VSS1T1和VSS1T2连接至第二金属化第一和第二接地导线VSS2T1和VSS2T2，第二金属化第一和第二接地导线VSS2T1和VSS2T2可以具有基本相同的电压，其可以转而增加单元的高功率操作的鲁棒性。连接在一起的这些导线VSS1T1、VSS1T2、VSS2T1和VSS2T2可以形成用于单元的接地网。
图11A和图11B分别示出了根据另一个实施例的第一金属化层和通孔层以及第二金属化层和通孔层。图11A中的第一金属化层和通孔层可以位于图3、图5或图8的单元布局上方，并且图11B中的第二金属化层和通孔层可以位于图11A中的第一金属化层上方。虽然这些层被描述为邻近金属化层，但是本领域普通技术人员将容易理解，其他层可以插入到这些层和任何产生的修改之间。除具有在Y方向上延伸的第二电源导线VDDT2外，图11A中的第一金属化层与图9A中的第一金属化层相同。除具有可选通孔1V46外，图11A中的第一通孔层与图9A中的第一通孔层相同。诸如当使用图5或图8的单元布局和n掺杂阱NW时，可选通孔1V46可以用于将导线VDDT2连接至接触件WSC。在其他实施例中，诸如当使用图3的单元布局并且不存在阱带结构时，可以省略通孔1V46。图11B中的第二金属化层和通孔层与图9B中的第二金属化层和通孔层相同。通过使第一金属化第一接地导线VSS1T1连接至第二金属化第一和第二接地导线VSS2T1和VSS2T2，第二金属化第一和第二接地导线VSS2T1和VSS2T2可以具有基本相同的电压，其可以转而增加单元的高功率操作的鲁棒性。连接在一起的这些导线VSS1T1、VSS2T1和VSS2T2可以形成用于单元的接地网。
图12A和图12B分别示出了根据又一实施例的第一金属化层和通孔层以及第二金属化层和通孔层。图12A中的第一金属化层和通孔层可以位于图3、图5或图8的单元布局上方，并且图12B中的第二金属化层和通孔层位于图12A中的第一金属化层上方。虽然这些层被描述为邻近金属化层，但是本领域普通技术人员将容易理解，其他层可以插入这些层和任何产生的修改之间。
图12A中的第一金属化层类似于图9A中的第一金属化层。图12A中的第一金属化层进一步分别包括每个都在Y方向上延伸的第一金属化第二、第三、和第四接地导线VSS1T2、VSS1T3、以及VSS1T4。在这个实施例中，省略了第一金属化第一和第二接地焊盘VSS1P1和VSS1P2。在这个实例中，第一金属化第一接地导线VSS1T1在X方向上不具有凸起物。图12A中的第一通孔层类似于图9A中的第一通孔层。图12A中的第一通孔层包括可选通孔1V46。诸如当使用图5或图8的单元布局和p掺杂阱PW时，可选通孔1V46可以用于将导线VSS1T2连接至接触件WSC。在其他实施例中，诸如当使用图3的单元布局并且不存在阱带结构时，可以省略通孔1V46。可以轻微地移动其他通孔，和/或可以改变它们所连接的部件。通孔1V10将导线VSS1T3连接至接触件VSSC1。通孔1V16将导线VSS1T3连接至接触件VSSC2。通孔1V32将导线VSS1T4连接至接触件VSSC3。
图12B中的第二金属化层与图9B中的第二金属化相同。图12B中的第二通孔层类似于图9B中的第二通孔层。图12B中的第二通孔层包括通孔2V28、2V30、2V32、以及2V34，并且可以轻微地移动通孔2V10和2V16。通孔2V28将导线VSS2T1连接至导线VSS1T2，并且通孔2V30将导线VSS2T2连接至导线VSS1T2。通孔2V10将导线VSS2T1连接至导线VSS1T3，并且通孔2V16将导线VSS2T2连接至导线VSS1T3。通孔2V32将导线VSS2T1连接至导线VSS1T4，并且通孔2V34将导线VSS2T2连接至导线VSS1T4。通过使第一金属化第一、第二、第三和第四接地导线VSS1T1、VSS1T2、VSS1T3和VSS1T4均连接至第二金属化第一和第二接地导线VSS2T1和VSS2T2，第二金属化第一和第二接地导线VSS2T1和VSS2T2可以基本具有相同电压，其可以转而增加单元的高功率操作的鲁棒性。连接在一起的这些导线VSS1T1、VSS1T2、VSS1T3、VSS1T4、VSS2T1和VSS2T2可以形成用于单元的接地网。
图13A和图13B分别示出了根据又一实施例的第一金属化层和通孔层以及第二金属化层和通孔层。图13A中的第一金属化层和通孔层可以位于图3、图5或图8的单元布局上方，并且图13B中的第二金属化层和通孔层位于图13A中的第一金属化层上方。虽然这些层被描述为邻近金属化层，但是本领域普通技术人员将容易理解，其他层可以插入在这些层和任何产生的修改之间。
图13A中的第一金属化层类似于图12A中的第一金属化层。通过沿着Y方向延伸的第二电源导线VDDT2替代第一金属化第二接地导线VSS1T2。诸如当使用图5或图8的单元布局和n掺杂阱NW时，可选通孔1V46可以用于将导线VDDT2连接至接触件WSC。在其他实施例中，诸如当使用图3的单元布局并且不存在阱带结构时，可以省略通孔1V46。图13B中的第二金属化层与图12B中的第二金属化相同。除了不具有将导线VSS2T1和VSS2T2电连接至导线VDDT2的通孔2V28和2V30之外，图13B中的第二通孔层类似于图12B中的第二通孔层。通过使第一金属化第一、第三和第四接地导线VSS1T1、VSS1T3和VSS1T4连接至第二金属化第一和第二接地导线VSS2T1和VSS2T2，第二金属化第一和第二接地导线VSS2T1和VSS2T2可以基本具有相同电压，其可以转而增加单元的高功率操作的鲁棒性。连接在一起的这些导线VSS1T1、VSS1T3、VSS1T4、VSS2T1和VSS2T2可以形成用于单元的接地网。
虽然结合具有接地网的图9A和图9B、图10A和图10B、图11A和图11B、图12A和图12B以及图13A和图13B论述了多种网，但是网可以被修改为电源Vdd网。本领域普通技术人员将容易理解对上述金属化层和通孔层的修改，以实现电源Vdd网。而且，尽管关于表示图1中电路图的布局的图3、图5和图8的单元布局论述了金属化层和通孔层，但是当使用表示图2中电路图的布局的单元布局时，本领域普通技术人员将容易理解对金属化层和通孔层的修改。
图14是根据实施例的可以在结构中存在的各个层和部件的示意图。结构包括衬底20，其可以是如块状衬底的半导体衬底、绝缘体上半导体（SOI）衬底等。衬底20包括隔离区22，诸如浅沟槽隔离件（STI），其用于限定衬底20的有源区。栅极介电层上方的诸如导电材料（如掺杂的多晶硅、金属、硅化物等或者它们的组合）的栅极结构24位于衬底20上。可以形成穿过诸如层间电介质（ILD）的第一介电层32到达衬底20的衬底接触件26。可以形成穿过第一介电层32到达栅极结构24的栅极接触件28。可以形成穿过第一介电层32到达栅极结构24和衬底20的对接接触件30。诸如金属间电介质（IMD）的第二介电层38位于第一介电层32上方。第一通孔34和第一金属图案36位于第二介电层38中。第一通孔34位于第一通孔层40中，第一通孔层40可以对应于图9A、图10A、图11A、图12A和图13A的第一通孔层。第一金属图案36位于第一金属化层中，第一金属化层可以对应于图9A、图10A、图11A、图12A和图13A的第一金属化层。诸如IMD的第三介电层48位于第二介电层38上方。第二通孔44和第二金属图案46位于第三介电层48中。第二通孔44位于第二通孔层50中，第二通孔层50可以对应于图9B、图10B、图11B、图12B和图13B的第二通孔层。第二金属图案46位于第二金属化层中，第二金属化层可以对应于图9B、图10B、图11B、图12B和图13B的第二金属化层。总体而言，图14示出多种部件，并且本领域普通技术人员将容易理解可以对该结构进行修改。
实施例可以具有多个优点。例如，可以减小软错误率（SER）。通过提供具有良好布置的单元布局，可以减小SER。可以增加闭锁性能。通过提供具有另一种良好布置的单元布局，可以增加闭锁性能。通过提供用于相应的晶体管的具有单个有源区的单元（诸如单鳍有源区），可以增加单元密度。而且，例如通过诸如在高功率应用中使用接地/电源金属布线网，来增加单元的鲁棒性。
根据实施例，一种单元结构包括衬底中的第一p掺杂阱、衬底中的第二p掺杂阱、衬底中的第一n掺杂阱、第一组晶体管、第二组晶体管、以及阱带结构。第一n掺杂阱设置在第一p掺杂阱和第二p掺杂阱之间。第一组晶体管的相应的第一多个晶体管形成第一锁存器，并且第一组晶体管的相应的第二多个晶体管形成第二锁存器。第一组晶体管在衬底的第一p掺杂阱中、衬底的第一n掺杂阱中、或者衬底的第二p掺杂阱中均具有的相应的有源区。第二组晶体管形成电连接至第一锁存器和第二锁存器的级联器件。第二组晶体管在衬底的第二p掺杂阱中具有有源区。阱带结构包括电连接至电源节点或接地节点的有源区。
根据另一个实施例，一种单元结构包括：第一数据锁存器，包括第一组晶体管，该第一组晶体管在衬底中具有有源区；第二数据锁存器，包括第二组晶体管，该第二组晶体管在衬底中具有有源区；搜索端口，包括第三组晶体管，该第三组晶体管在衬底中具有有源区；以及阱带结构，在衬底中具有有源区。第一金属化层位于衬底上方，并且包括均在第一方向上延伸的第一接地导线和阱带导线。阱带结构的有源区电连接至阱带导线。第二金属化层位于衬底上方，并且包括均在第二方向上延伸的第二接地导线和第三接地导线。第一方向与第二方向相交。第二接地导线和第三接地导线电连接至第一接地导线。
根据又一实施例，一种单元结构包括：第一数据锁存器，包括第一组晶体管；第二数据锁存器，包括第二组晶体管；以及搜索端口，包括第三组晶体管。第一组晶体管和第二组晶体管中的每个晶体管都在衬底中具有单鳍有源区。第三组晶体管在衬底中具有鳍有源区。第一金属化层位于衬底上方，并且包括每个都在第一方向上延伸的第一接地导线和阱带导线。第二金属化层位于衬底上方，并且包括均在第二方向上延伸的第二接地导线和第三接地导线。第一方向与第二方向相交。第二接地导线和第三接地导线电连接至第一接地导线。
以上概述了多个实施例的特征，使得本领域技术人员可以更好地理解本发明的多个方面。本领域技术人员将认识到，可以容易地使用本发明作为基础来设计或修改用于实现与在此介绍的实施例的相同目的和/或实现与其相同的优点的其他处理和结构。本领域技术人员还将认识到，这样的等效结构不脱离本发明的精神和范围，并且在不脱离本公开的精神和范围的情况下，可以在此作出多种改变、替换和更改。

Claims (10)

1.一种单元结构，包括：
第一p掺杂阱，位于衬底中；
第二p掺杂阱，位于所述衬底中；
第一n掺杂阱，位于所述衬底中，并且设置在所述第一p掺杂阱和所述第二p掺杂阱之间；
第一组晶体管，所述第一组晶体管中的相应的第一多个晶体管形成第一锁存器，所述第一组晶体管中的相应的第二多个晶体管形成第二锁存器，所述第一组晶体管在所述衬底的所述第一p掺杂阱中、所述衬底的所述第一n掺杂阱中、或者所述衬底的所述第二p掺杂阱中均具有相应的有源区；
第二组晶体管，形成电连接至所述第一锁存器和所述第二锁存器的级联器件，所述第二组晶体管在所述衬底的所述第二p掺杂阱中具有有源区；以及
阱带结构，包括电连接至电源节点或接地节点的有源区。
2.根据权利要求1所述的单元结构，其中，所述阱带结构的有源区位于所述第二p掺杂阱中，所述阱带结构的有源区电连接至所述接地节点。
3.根据权利要求1所述的单元结构，其中，所述阱带结构的有源区位于所述衬底的第二n掺杂阱中，所述第二p掺杂阱设置在所述第一n掺杂阱和所述第二n掺杂阱之间，所述阱带结构的有源区电连接至所述电源节点。
4.根据权利要求1所述的单元结构，进一步包括：所述衬底上方的第一金属化层以及所述第一金属化层上方的第二金属化层，所述第一金属化层和所述第二金属化层中的一个包括均在第一方向上延伸的第一接地导线、第二接地导线、第三接地导线以及阱带导线，所述第一金属化层和所述第二金属化层中的另一个包括均在第二方向上延伸的第四接地导线和第五接地导线，所述第一方向不同于所述第二方向，相应的通孔将所述第一接地导线、所述第二接地导线和所述第三接地导线连接至所述第四接地导线，相应的通孔将所述第一接地导线、所述第二接地导线和所述第三接地导线连接至所述第五接地导线，所述阱带结构的有源区电连接至所述阱带导线。
5.根据权利要求4所述的单元结构，其中，所述阱带导线包括第六接地导线、将所述第六接地导线连接至所述第四接地导线的通孔、以及将所述第六接地导线连接至所述第五接地导线的通孔。
6.根据权利要求4所述的单元结构，其中，所述阱带导线包括电源导线。
7.根据权利要求1所述的单元结构，进一步包括：所述衬底上方的第一金属化层以及所述第一金属化层上方的第二金属化层，所述第一金属化层和所述第二金属化层中的一个包括均在第一方向上延伸的第一接地导线和阱带导线，所述第一金属化层和所述第二金属化层中的另一个包括均在第二方向上延伸的第二接地导线和第三接地导线，所述第一方向不同于所述第二方向，通孔将所述第一接地导线连接至所述第二接地导线，通孔将所述第一接地导线连接至所述第三接地导线，所述阱带结构的有源区电连接至所述阱带导线。
8.根据权利要求7所述的单元结构，其中，所述阱带导线包括第四接地导线、将所述第四接地导线连接至所述第二接地导线的通孔、以及将所述第四接地导线连接至所述第三接地导线的通孔。
9.一种单元结构，包括：
第一数据锁存器，包括在衬底中具有有源区的第一组晶体管；
第二数据锁存器，包括在所述衬底中具有有源区的第二组晶体管；
搜索端口，包括在所述衬底中具有有源区的第三组晶体管；
阱带结构，在所述衬底中具有有源区；
第一金属化层，位于所述衬底上方，并且包括均在第一方向上延伸的第一接地导线和阱带导线，所述阱带结构的有源区电连接至所述阱带导线；以及
第二金属化层，位于所述衬底上方，并且包括均在第二方向上延伸的第二接地导线和第三接地导线，所述第一方向与所述第二方向相交，所述第二接地导线和所述第三接地导线电连接至所述第一接地导线。
10.一种单元结构，包括：
第一数据锁存器，包括第一组晶体管，所述第一组晶体管的每个晶体管在衬底中都具有单鳍有源区；
第二数据锁存器，包括第二组晶体管，所述第二组晶体管的每个晶体管在所述衬底中都具有单鳍有源区；
搜索端口，包括第三组晶体管，所述第三组晶体管在所述衬底中具有鳍有源区；
第一金属化层，位于所述衬底上方，并且包括均在第一方向上延伸的第一接地导线和阱带导线；以及
第二金属化层，位于所述衬底上方，并且包括均在第二方向上延伸的第二接地导线和第三接地导线，所述第一方向与所述第二方向相交，所述第二接地导线和所述第三接地导线电连接至所述第一接地导线。
CN201410155887.1A 2014-01-10 2014-04-17 存储单元 Active CN104778970B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/152,666 US9183933B2 (en) 2014-01-10 2014-01-10 Memory cell
US14/152,666 2014-01-10

Publications (2)

Publication Number Publication Date
CN104778970A true CN104778970A (zh) 2015-07-15
CN104778970B CN104778970B (zh) 2017-07-28

Family

ID=53484827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410155887.1A Active CN104778970B (zh) 2014-01-10 2014-04-17 存储单元

Country Status (4)

Country Link
US (3) US9183933B2 (zh)
KR (1) KR101577894B1 (zh)
CN (1) CN104778970B (zh)
DE (1) DE102014119162B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527653A (zh) * 2016-06-17 2017-12-29 格罗方德半导体公司 演算n搜寻/m写入的三元内容可寻址内存(tcam)
CN108122580A (zh) * 2016-11-30 2018-06-05 台湾积体电路制造股份有限公司 存储单元及其工作方法
CN108242471A (zh) * 2016-12-26 2018-07-03 三星电子株式会社 半导体器件及制造其的方法
CN110364507A (zh) * 2018-03-26 2019-10-22 台湾积体电路制造股份有限公司 半导体元件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8693235B2 (en) * 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
TWI685088B (zh) * 2015-07-15 2020-02-11 聯華電子股份有限公司 靜態隨機存取記憶體單元結構以及靜態隨機存取記憶體佈局結構
US9607685B2 (en) 2015-07-30 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array with strap cells
KR20180028020A (ko) * 2016-09-07 2018-03-15 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US9728258B1 (en) * 2016-10-04 2017-08-08 National Tsing Hua University Ternary content addressable memory
US10515969B2 (en) 2016-11-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9768179B1 (en) 2016-11-18 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Connection structures for routing misaligned metal lines between TCAM cells and periphery circuits
KR102633141B1 (ko) * 2016-12-07 2024-02-02 삼성전자주식회사 집적회로 소자
US10490558B2 (en) 2017-05-31 2019-11-26 Qualcomm Incorporated Reducing or avoiding mechanical stress in static random access memory (SRAM) strap cells
JP2019033161A (ja) * 2017-08-07 2019-02-28 ルネサスエレクトロニクス株式会社 半導体記憶装置
US10157987B1 (en) 2017-08-14 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-based strap cell structure
US10211206B1 (en) * 2017-11-01 2019-02-19 Globalfoundries Inc. Two-port vertical SRAM circuit structure and method for producing the same
US11404423B2 (en) 2018-04-19 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd Fin-based strap cell structure for improving memory performance
WO2020091735A1 (en) * 2018-10-30 2020-05-07 Hewlett Packard Enterprise Development Lp Dual compare ternary content addressable memory
US11437320B2 (en) 2019-07-23 2022-09-06 Samsung Electronics Co., Ltd. Semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793059A (en) * 1995-09-14 1998-08-11 Lg Semicon Co., Ltd. Static random access memory cell and method of fabricating the same
US20010018241A1 (en) * 1999-12-31 2001-08-30 Jeong Jae Goan Transistor and method for fabricating the same
US20030011023A1 (en) * 2001-07-13 2003-01-16 Hurley Kelly T. Metal local interconnect self-aligned source flash cell
CN101221953A (zh) * 2007-11-22 2008-07-16 林殷茵 多端口、多沟道的嵌入式动态随机存储器及其操作方法
CN101315906A (zh) * 2007-05-31 2008-12-03 和舰科技(苏州)有限公司 一次可编程存储器的结构及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4565700B2 (ja) 1999-05-12 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
CA2342575A1 (en) 2001-04-03 2002-10-03 Mosaid Technologies Incorporated Content addressable memory cell
JP4623885B2 (ja) 2001-08-16 2011-02-02 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4278338B2 (ja) * 2002-04-01 2009-06-10 株式会社ルネサステクノロジ 半導体記憶装置
JP2005175415A (ja) * 2003-12-05 2005-06-30 Taiwan Semiconductor Manufacturing Co Ltd 集積回路デバイスとその製造方法
US7723806B2 (en) * 2006-03-28 2010-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cells and semiconductor memory device using the same
KR101471492B1 (ko) 2008-12-15 2014-12-10 삼성전자주식회사 반도체 메모리 장치의 스택 어레이 구조
US8654568B2 (en) 2009-08-24 2014-02-18 Texas Instruments Incorporated 10T SRAM cell with near dual port functionality
US9449962B2 (en) * 2010-08-06 2016-09-20 Altera Corporation N-well/P-well strap structures
US8929115B2 (en) 2011-11-30 2015-01-06 Stmicroelectronics International N.V. XY ternary content addressable memory (TCAM) cell and array
US8582352B2 (en) 2011-12-06 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for FinFET SRAM cells
US9036404B2 (en) * 2012-03-30 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for SRAM cell structure
US9209195B2 (en) * 2013-05-01 2015-12-08 Texas Instruments Incorporated SRAM well-tie with an uninterrupted grated first poly and first contact patterns in a bit cell array

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793059A (en) * 1995-09-14 1998-08-11 Lg Semicon Co., Ltd. Static random access memory cell and method of fabricating the same
US20010018241A1 (en) * 1999-12-31 2001-08-30 Jeong Jae Goan Transistor and method for fabricating the same
US20030011023A1 (en) * 2001-07-13 2003-01-16 Hurley Kelly T. Metal local interconnect self-aligned source flash cell
CN101315906A (zh) * 2007-05-31 2008-12-03 和舰科技(苏州)有限公司 一次可编程存储器的结构及其制造方法
CN101221953A (zh) * 2007-11-22 2008-07-16 林殷茵 多端口、多沟道的嵌入式动态随机存储器及其操作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527653A (zh) * 2016-06-17 2017-12-29 格罗方德半导体公司 演算n搜寻/m写入的三元内容可寻址内存(tcam)
CN108122580A (zh) * 2016-11-30 2018-06-05 台湾积体电路制造股份有限公司 存储单元及其工作方法
CN108122580B (zh) * 2016-11-30 2020-11-20 台湾积体电路制造股份有限公司 存储单元及其工作方法
CN108242471A (zh) * 2016-12-26 2018-07-03 三星电子株式会社 半导体器件及制造其的方法
CN108242471B (zh) * 2016-12-26 2023-05-30 三星电子株式会社 半导体器件及制造其的方法
CN110364507A (zh) * 2018-03-26 2019-10-22 台湾积体电路制造股份有限公司 半导体元件
CN110364507B (zh) * 2018-03-26 2021-01-26 台湾积体电路制造股份有限公司 半导体元件
US11495537B2 (en) 2018-03-26 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure in semiconductor devices

Also Published As

Publication number Publication date
US9183933B2 (en) 2015-11-10
US9406681B2 (en) 2016-08-02
CN104778970B (zh) 2017-07-28
US9865349B2 (en) 2018-01-09
US20160343437A1 (en) 2016-11-24
DE102014119162B4 (de) 2022-05-05
US20150200010A1 (en) 2015-07-16
US20160013190A1 (en) 2016-01-14
KR101577894B1 (ko) 2015-12-15
KR20150083762A (ko) 2015-07-20
DE102014119162A1 (de) 2015-07-16

Similar Documents

Publication Publication Date Title
CN104778970A (zh) 存储单元
US9916893B2 (en) Dual-port SRAM connection structure
KR101531795B1 (ko) ＦｉｎＦＥＴ를 위한 구조
KR101547445B1 (ko) Ｓｒａｍ 셀과 어레이
TWI478292B (zh) 靜態隨機存取記憶裝置與結構
CN103165177B (zh) 存储单元
US8710592B2 (en) SRAM cells using shared gate electrode configuration
TWI692770B (zh) 包含三元內容可定址記憶體陣列的電子電路、電子裝置及其方法
TW202115874A (zh) 靜態隨機存取記憶胞、其形成方法及記憶體陣列
US10984856B2 (en) Circuit for reducing voltage degradation caused by parasitic resistance in a memory device
TWI753648B (zh) 記憶體裝置及其製造方法
CN111341360B (zh) 双端口sram
US11910587B2 (en) Memory circuit having SRAM memory cells and method for forming a SRAM memory cell structure
US11744060B2 (en) Memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant