CN104756268A - 用于形成热电装置的系统和方法 - Google Patents

用于形成热电装置的系统和方法 Download PDF

Info

Publication number
CN104756268A
CN104756268A CN201380054288.4A CN201380054288A CN104756268A CN 104756268 A CN104756268 A CN 104756268A CN 201380054288 A CN201380054288 A CN 201380054288A CN 104756268 A CN104756268 A CN 104756268A
Authority
CN
China
Prior art keywords
substrate
hole
silk
etch
metal material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380054288.4A
Other languages
English (en)
Other versions
CN104756268B (zh
Inventor
阿克拉姆·I·布卡伊
道格拉斯·W·谭
亚当·霍普金斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
West Zi Mu Energy Co
Original Assignee
West Zi Mu Energy Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by West Zi Mu Energy Co filed Critical West Zi Mu Energy Co
Publication of CN104756268A publication Critical patent/CN104756268A/zh
Application granted granted Critical
Publication of CN104756268B publication Critical patent/CN104756268B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

用于形成热电元件的汽相方法，包括在反应空间中提供衬底，该衬底包括与衬底相邻的金属材料的图案，该金属材料被配置用于催化衬底的氧化。继而使金属材料暴露于具有氧化剂和化学蚀刻剂的气体以在衬底中形成孔或从衬底形成丝。

Description

用于形成热电装置的系统和方法
交叉引用
本申请要求提交于2012年8月17日的美国临时专利申请第61/684,681号的优先权，该申请的全部内容通过引用并入于此。
背景技术
全世界每年有超过15太瓦(terawatt)的热由需要石油作为其主要燃料源的热机流失到环境中。这是由于这些热机仅将石油的化学能的约30％至40％转化为有用功。废热的生成是热力学第二定律的不可避免的结果。
术语“热电效应”包括塞贝克效应(Seebeck effect)、珀尔贴效应(Peltier effect)和汤姆逊效应(Thomson effect)。基于热电效应的固态冷却和发电通常利用塞贝克效应或珀尔贴效应进行发电和热泵送。然而，此类常规热电装置的效用通常受限于其较低的性能系数(COP)(对于制冷应用而言)或较低的效率(对于发电应用而言)。
热电装置性能可由所谓的热电品质因数(figure-of-merit)Z＝S2σ/k所捕捉，其中‘S’为塞贝克系数，‘σ’为电导率，而‘k’为热导率。Z通常用作热电装置的COP和效率的指标——亦即，COP与Z成比例。可以采用无量纲品质因数ZT来量化热电装置性能，其中‘T’可以是装置的热端和冷端的平均温度。
虽然常规半导体热电冷却器相比其他制冷技术提供了许多优点，但由于较低的品质因数，使其应用相当有限。在冷却中，具有较小品质因数的、由常规热电材料制成的热电装置的较低效率限制了它们在提供高效热电冷却方面的应用。
发明内容
在此认识到的是对增强的热电材料及其制造方法的需要。更具体地，对展示出增强的品质因数的热电材料存在需要。
热电装置可包括在该热电装置的电极之间安置有网(例如，多个孔)的半导体衬底。所述网的孔可具有纳米级的尺寸。在一些情况下，所述孔可填充有金属材料、半导体或绝缘体以提供包体。该包体可具有纳米级的尺寸。
在一些情况下，热电装置可包括半导体衬底和诸如丝或孔等纳米结构的阵列。丝或孔可具有纳米级的尺寸，例如，纳米丝或纳米孔。该纳米结构可具有高纵横比并且可以是单分散的。在一些情况下，该纳米结构锚定至半导体衬底，诸如硅衬底。
本公开内容提供用于形成热电装置的汽相方法。在一些情况下，热电装置借助于汽相中的活性物而形成。在其他情况下，热电装置借助于汽相和液相中的活性物而形成。
本公开内容的热电装置的性能可与该装置的热电元件的孔和/或丝的性质和特性有关。在一些情况下，对于以下元件可达到最佳装置性能：该元件具有孔或丝，如通过透射电子显微术(TEM)所测量的，单个孔或丝具有约0.1nm至50nm、或1nm至20nm、或1nm至10nm的表面粗糙度。在一些情况下，如通过x-射线光电子能谱法(XPS)所测量的，热电元件可具有约0.000001％至25％的残余金属含量。这样的金属可以被吸附于该热电元件的表面上，诸如该热电元件的孔或丝的暴露表面。
在本公开内容的一个方面，一种用于形成热电装置的方法包括形成与衬底相邻的掩模，该掩模具有在聚合物基质内分布或以其他方式提供的三维结构。在一些情况下，该热电装置可包括一个或多个在掩模与衬底之间的中间层(例如，氧化物层)。在一些情况下，该三维结构可以在聚合物基质中相分离(phase separated)。继而去除该三维结构或聚合物基质以暴露衬底的部分。接下来，邻近衬底的暴露部分沉积蚀刻层。蚀刻层可包括蚀刻材料，诸如金属材料。继而使用氧化剂和化学蚀刻剂(本文中亦称“蚀刻剂”)催化地蚀刻衬底。蚀刻层和衬底可以通过气相暴露而暴露于氧化剂和/或蚀刻剂(例如，氧化剂和/或蚀刻剂在汽相中提供)。
在一个实施方式中，相对于聚合物基质选择性地去除所述三维结构。在另一实施方式中，催化地蚀刻衬底在该衬底中形成孔。在另一实施方式中，在沉积蚀刻层之前在衬底的暴露部分上沉积蚀刻阻挡层，并去除掩模。在另一实施方式中，蚀刻阻挡层包含降低与蚀刻阻挡层相邻的衬底部分的蚀刻速率的材料。在另一实施方式中，蚀刻阻挡层包含铬、钼、钨、钛、铌或其组合。在另一实施方式中，催化地蚀刻衬底在该衬底中形成丝。在另一实施方式中，催化地蚀刻衬底在该衬底中形成孔。在另一实施方式中，蚀刻层包含金、银、铂、铬、钼、钨、钯和/或其他贵金属。在一些实施方式中，蚀刻层包含金、银、铂、铬、钼、钨、钯和/或其他贵金属的任意组合或合金。在另一实施方式中，所述三维结构是由聚合物材料形成的。在另一实施方式中，所述三维结构是由嵌段共聚物形成的。在另一实施方式中，去除掩模以暴露衬底的部分。在另一实施方式中，衬底包含一种或多种半导体。在另一实施方式中，衬底包含一层一种或多种半导体和一个或多个与该层相邻的中间层。
在本公开内容的又一方面，一种用于形成热电装置的方法包括提供与衬底相邻的聚合物基质，该聚合物基质具有在其中相分离(phaseseparated)的三维结构。接下来，将所述三维结构和聚合物基质中的一个相对于另一个选择性地去除，以提供掩模，该掩模包括(i)聚合物基质中的多个孔或(ii)与衬底相邻安置的三维结构。该掩模暴露部分衬底。该掩模具有以所述多个孔或三维结构的分布为特征的图案。接下来，通过使衬底暴露于氧化剂和化学蚀刻剂而将该图案催化地转移到衬底。氧化剂和化学蚀刻剂中的一个或两个可通过汽相暴露而暴露于衬底(例如，氧化剂和/或化学蚀刻剂，作为气体，可与衬底接触)。
本公开内容的另一方面提供一种用于形成热电元件的方法，包括(a)在反应空间中提供衬底，该衬底具有与该衬底相邻的金属材料的图案，其中该金属材料被配置用于催化该衬底的氧化；以及(b)使该金属材料暴露于具有氧化剂和化学蚀刻剂的气体，以在衬底中形成孔或从衬底形成丝。在一些情况下，孔和丝均可在衬底中形成。
本公开内容的另一方面提供一种用于形成热电元件的方法，包括(a)在反应空间中提供衬底，该衬底具有与该衬底相邻的金属材料的图案，其中该金属材料被配置用于催化该衬底的氧化；以及(b)使该金属材料与汽相氧化剂和汽相化学蚀刻剂接触，以在衬底中形成孔或从衬底形成丝。
本公开内容的另一方面提供一种用于形成热电元件的方法，包括使与衬底相邻的金属材料与汽相氧化剂和汽相化学蚀刻剂接触，以便以至少约0.1纳米/秒的蚀刻速率以至少约20:1的纵横比在衬底中形成孔或从衬底形成丝。
本公开内容的另一方面提供一种用于形成热电元件的方法，该热电元件可用于热电装置或系统中。该方法包括(a)在反应空间中提供衬底，其中该衬底包含半导体材料，其中该衬底具有与该衬底相邻的金属材料的图案，该金属材料被配置用于催化衬底的氧化；(b)使该金属材料暴露于汽相氧化剂和汽相化学蚀刻剂；以及(c)以至少约0.01微米/秒的蚀刻速率蚀刻所述衬底以在衬底中形成孔或从衬底形成丝，从而形成所述热电元件。在一些实施方式中，所述孔或丝中的每一个具有至少约20:1的纵横比。在一些实施方式中，所述孔或丝中的每一个具有至少约1000:1的纵横比。在一些实施方式中，所述金属材料暴露于所述气体约30秒至60小时的时间段。在一些实施方式中，所述气体中的氧化剂与化学蚀刻剂之比为至少约2:1。在一些实施方式中，将所述衬底加热至约-50℃至200℃的温度。在一些实施方式中，将所述气体加热至约-50℃至200℃的温度。在一些实施方式中，所述金属材料包含金、银、铂、铬、钼、钨、钯或其组合。在一些实施方式中，以至少约0.1微米/秒的蚀刻速率蚀刻所述衬底。在一些实施方式中，操作(a)进一步包括：提供与所述衬底相邻的掩模；在所述掩模中形成孔的图案，其中单个孔暴露与所述衬底相邻的氧化物层；使所述氧化物层暴露于汽相蚀刻剂以去除所述氧化物层；沉积与所述衬底相邻的所述金属材料；以及去除所述掩模。在一些实施方式中，所述汽相蚀刻剂是氢氟酸。在一些实施方式中，所述金属材料通过汽相沉积而沉积。在一些实施方式中，所述方法进一步包括在蚀刻所述衬底之前在所述衬底的底面上形成钝化层。在一些实施方式中，所述方法进一步包括在蚀刻所述衬底的同时跨所述衬底施加电场。在一些实施方式中，所述衬底同时暴露于汽相氧化剂和汽相化学蚀刻剂。在一些实施方式中，所述衬底交替地及顺序地暴露于汽相氧化剂和汽相化学蚀刻剂。在一些实施方式中，所述汽相氧化剂和汽相化学蚀刻剂处于超临界相中。在一些实施方式中，所述汽相氧化剂选自O2、O3、NO2和H2O2。在一些实施方式中，所述汽相化学蚀刻剂选自HF、HCl、HBr和HI。在一些实施方式中，所述热电元件具有至少约0.5的品质因数。
本公开内容的另一方面提供了一种用于形成可用于热电装置或系统中的热电元件的方法。该方法包括使与衬底相邻的金属材料接触汽相氧化剂和汽相化学蚀刻剂，以便以至少约0.1纳米/秒的蚀刻速率在衬底中形成孔或从衬底形成丝，从而形成所述热电元件，其中所述孔或丝具有至少约20:1的纵横比，并且其中如通过透射电子显微术所测量的，被所述孔或丝暴露的衬底的表面在所述孔或丝内具有约0.5纳米(nm)至50nm的粗糙度。在一些实施方式中，所述纵横比为至少约1000:1。在一些实施方式中，如通过x-射线光电子能谱法(XPS)测量的，单个孔或丝具有金属含量为至少约0.000001％的表面。在一些实施方式中，所述衬底同时与汽相氧化剂和汽相化学蚀刻剂接触。在一些实施方式中，所述衬底交替地及顺序地与汽相氧化剂和汽相化学蚀刻剂接触。在一些实施方式中，所述汽相氧化剂选自O2、O3、NO2和H2O2。在一些实施方式中，所述汽相化学蚀刻剂选自HF、HCl、HBr和HI。在一些实施方式中，所述热电元件具有至少约0.5的品质因数。
本公开内容的另一方面提供一种用于形成可用于热电装置或系统中的热电元件的方法。该方法包括(a)提供与衬底相邻的金属材料的颗粒，其中该金属材料的颗粒各自具有<2的欧拉示性数；以及(b)使所述颗粒暴露于氧化剂和化学蚀刻剂以便以至少约0.01微米/秒的蚀刻速率催化地蚀刻所述衬底，以在衬底中形成孔或从衬底形成丝，从而形成所述热电装置的热电元件。在一些实施方式中，操作(a)进一步包括提供与衬底相邻的掩模，该掩模具有孔阵列；沉积与该掩模和衬底的暴露部分相邻的所述金属材料的层；以及去除该掩模以提供与衬底相邻的所述金属材料的颗粒。在一些实施方式中，提供掩模进一步包括形成与衬底相邻的掩模，该掩模具有在聚合物基质中相分离的三维结构；以及去除该三维结构，从而在所述聚合物基质中提供所述孔，该孔暴露所述衬底的部分。在一些实施方式中，所述金属材料包含金、银、铂、铬、钼、钨、钯或其组合。在一些实施方式中，所述颗粒暴露于汽相的氧化剂和蚀刻剂。在一些实施方式中，该氧化剂和蚀刻剂处于超临界相中。在一些实施方式中，所述金属材料的颗粒各自具有等于零的欧拉示性数。在一些实施方式中，所述氧化剂选自O2、O3、NO2和H2O2。在一些实施方式中，所述化学蚀刻剂选自HF、HCl、HBr和HI。在一些实施方式中，所述热电元件具有至少约0.5的品质因数。
本公开内容的另一方面提供一种用于形成热电元件的系统，其包括一个或多个计算机处理器(“处理器”)和包含机器可执行代码的存储器(或存储器位置)，该机器可执行代码在由所述一个或多个计算机处理器执行时，实现本文以上或其他部分所述的任何方法。
本公开内容的另一方面提供机器可执行代码，该机器可执行代码在由一个或多个计算机处理器执行时，实现本文以上或其他部分所述的任何方法。
本公开内容的另一方面提供一种用于形成热电元件的系统，其包括：(a)反应空间，其具有配置用于夹持衬底的衬底夹持器；(b)与该反应空间流体连通的第一蒸汽源，其中第一蒸汽源供应氧化剂；(c)与该反应空间流体连通的第二蒸汽源，其中第二蒸汽源供应化学蚀刻剂；和(d)控制器，其具有编程用于执行机器可读指令的计算机处理器，该机器可读指令当由处理器执行时，可单独地或组合地实现本文提供的任何方法。在一些示例中，机器可读指令实现一种方法，该方法包括(i)使与反应空间中的衬底相邻的蚀刻层与来自第一蒸汽源的汽相氧化剂接触；以及(ii)使蚀刻层与来自第二蒸汽源的化学蚀刻剂接触。
通过以下详细描述，本公开内容的其他方面和优点对本领域技术人员而言将变为显而易见的，在详细描述中，只示出和描述了本公开内容的说明性实施方式。如将会意识到的，本公开内容能够有其他和不同的实施方式，并且其若干细节能够在各个明显的方面进行改进，均不会背离本公开内容。因此，附图和说明书实质上将被视为说明性的，而非限制性的。
援引并入
本说明书中提及的所有公开、专利和专利申请全都通过引用而并入本文，其程度犹如具体地和单个地指出要通过引用而并入每个单独的公开、专利或专利申请。
附图说明
本发明的新颖特征在随附权利要求中具体阐明。通过参考对在其中利用到本发明原理的说明性实施方式作出阐述的以下详细描述和附图，将会获得对本发明的特征和优点的更好的理解；在附图中：
图1示出热电装置；
图2是根据本公开内容实施方式的热电元件的示意透视图；
图3是根据本公开内容实施方式的、图2的热电元件的示意俯视图；
图4是根据本公开内容实施方式的、图2和图3的热电元件的示意侧视图；
图5是根据本公开内容实施方式的热电元件的示意透视俯视图；
图6是根据本公开内容实施方式的、图5的热电元件的示意透视俯视图；
图7是根据本公开内容实施方式的、包括具有丝阵列的元件的热电装置的示意透视图；
图8是根据本公开内容实施方式的、包括具有孔阵列的元件的热电装置的示意透视图；
图9是根据本公开内容实施方式的、包括具有相对于向量V垂直定向的孔阵列的元件的热电装置的示意透视图；
图10示出根据本公开内容实施方式的、用于形成热电装置的过程；
图11A-图11C示意性地图示根据本公开内容实施方式的、用于催化地形成孔阵列的过程；
图12示意性地图示据本公开内容实施方式的、用于形成孔的图案的过程；
图13示意性地图示根据本公开内容实施方式的、用于形成丝的图案的过程；
图14示意性地图示根据本公开内容实施方式的、用于形成热电装置的系统；以及
图15A-图15C示出具有各种欧拉示性数的催化剂颗粒。
具体实施方式
虽然本文已经示出和描述了本发明的各个实施方式，但对于本领域技术人员显而易见的是，这样的实施方式只是以示例方式提供的。本领域技术人员可在不偏离本发明的情况下想到多种变化、改变和替换。应当理解，在本发明的实践中可以采用对本文所述的本发明实施方式的各种替代。
本文的范围的公开内容包括对所有的值的公开，以及对整个范围内进一步划分的范围的公开，包括针对范围给出的端点。
本文所使用的术语“纳米结构”一般是指具有大小小于约1微米(“百万分之一米”)的、沿着第一轴线的第一尺寸(例如，宽度)的结构。沿着与第一轴线正交的第二轴线，这样的纳米结构可具有从纳米或更小到微米、毫米或更大的第二尺寸。在一些情况下，第一尺寸(例如，宽度)小于约1000纳米(“nm”)、或500nm、或100nm、或50nm或者更小。纳米结构可包括形成于衬底材料中的孔。所述孔可一起形成具有孔阵列的网。在其他情况下，纳米结构可包括杆状结构，诸如丝、圆柱体或盒状结构。杆状结构可具有圆形、椭圆形、三角形、正方形、矩形、五边形、六边形、七边形、八边形或九边形，或者其他横截面。
本文所使用的术语“纳米孔”一般是指具有小于约1000纳米
(“nm”)、或500nm、或100nm、或50nm或者更小的宽度或直径的、被填充或未被填充的孔。填充有金属、半导体或绝缘材料的纳米孔可以称为“纳米包体(nanoinclusion)”。
本文所使用的术语“N型”一般是指用N型掺杂物化学掺杂(“掺杂”)的材料。举例而言，可以使用磷或砷将硅掺杂成N型。
本文所使用的术语“P型”一般是指用P型掺杂物掺杂的材料。举例而言，可以使用硼或铝将硅掺杂成P型。
本文所使用的术语“金属”一般是指表现出金属性质的物质。金属材料可以包含一种或多种元素金属。
本文所使用的术语“单分散”一般是指具有彼此相似的形状、大小(例如，宽度、横截面、体积)或分布(例如，最近邻间距、中心至中心间距)的特征。在一些示例中，单分散特征(例如，孔、丝)具有彼此最多偏离约20％、15％、10％、5％、4％、3％、2％、1％、0.5％或0.1％的形状或大小。在一些情况下，单分散特征基本上是单分散的。
本文所使用的术语“蚀刻材料”一般是指促进对相邻于该蚀刻材料的衬底的蚀刻的材料。在一些示例中，当蚀刻材料暴露于氧化剂和蚀刻剂时，该蚀刻材料催化对衬底的蚀刻。本文所使用的术语“蚀刻层”一般是指包含蚀刻材料的层。
本文所使用的术语“蚀刻阻挡材料”一般是指阻挡或以其他方式阻碍对相邻于该蚀刻阻挡材料的衬底的蚀刻的材料。蚀刻阻挡材料可以提供相对于与蚀刻材料相关联的衬底蚀刻速率减小的、或者在一些情况下大幅减小的衬底蚀刻速率。本文所使用的术语“蚀刻阻挡层”一般是指包含蚀刻阻挡材料的层。
本文所使用的术语“反应空间”一般是指任何适合于热电装置或热电装置的组件的形成的环境。反应空间可适合于与衬底相邻的材料膜或薄膜的沉积，或者适合于材料膜或薄膜的物理特性的测量。反应空间可以包括腔室，该腔室可以是具有多个腔室的系统中的腔室。该系统可包括多个流体分离(或隔离)的腔室。该系统可以包括多个反应空间，其中每个反应空间与另一反应空间流体分离。反应空间可适合于对衬底或相邻于衬底形成的薄膜进行测量。
本文所使用的术语“相邻”或“相邻于”等包括“毗邻”、“邻接”、“与…相接触”和“接近”等。在一些情况下，相邻组件由一个或多个中间层彼此分离。所述一个或多个中间层可具有小于约10微米(“百万分之一米”)、1微米、500纳米(“nm”)100nm、50nm、10nm、1nm、0.5nm或更小的厚度。例如，相邻于第二层的第一层可直接接触该第二层。作为另一示例，相邻于第二层的第一层可通过至少一个第三层而与该第二层分离。
一些实施方式提供了热电装置，该热电装置具有热电元件，每个热电元件具有纳米结构阵列。单个热电元件可彼此电连接。所述纳米结构阵列是通过将提供于模板中的图案转移至与该模板相邻的衬底以形成具有该纳米结构阵列的热电元件而形成的。该纳米结构阵列可包括多个孔(例如，纳米孔)或细长结构，诸如丝(例如，纳米丝)。
热电装置
本公开内容提供了热电装置，其可以用于在各种应用中使用，所述应用诸如有加热和/或冷却应用，或者发电。本公开内容的热电装置具有各种非限制性优点和益处，诸如相当高的纵横比、孔或丝的均匀性，以及可适合于最佳热电装置性能的品质因数ZT。关于品质因数而言，Z可以是热电装置的性能系数(COP)和效率的指标，而T可以是热电装置的热端和冷端的平均温度。在一些实施方式中，热电元件或热电装置的品质因数(ZT)为至少约0.01、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1.0、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2.0、2.1、2.2、2.3、2.4、2.5、2.6、2.7、2.8、2.9或3.0。在一些情况下，品质因数为约0.01至3、或0.1至2.5、或0.5至2.0。
图1示出根据本公开内容实施方式的热电装置100。该热电装置100包括安置于热电装置100的第一组电极103和第二组电极104之间的N型热电元件101和P型热电元件102(本文中亦称“元件”)。如图所示，所述第一组电极103连接相邻的N型元件101和P型元件。
电极103和电极104相应地与热端材料105和冷端材料106相接触。在一些实施方式中，热端材料105和冷端材料106是电绝缘但导热的。向电极103和电极104施加电势会导致电流的流动，而这生成跨热电装置100的温度梯度(□T)。温度梯度(□T)从热端材料105处的第一温度(平均)T1延伸至冷端材料106处的第二温度(平均)T2，其中T1>T2。温度梯度可以用于加热和冷却用途。
热电装置100的N型元件101和P型元件102可包含纳米结构或由纳米结构所形成。在一些情况下，该纳米结构为孔或包体(inclusion)，其可提供成孔阵列(例如，网)。在其他情况下，纳米结构为杆状结构，诸如纳米丝。在一些情况下，杆状结构彼此横向分离。
在一些情况下，N型元件101和/或P型元件102由沿着温度梯度的方向定向的丝或孔的阵列所形成。亦即，丝从所述第一组电极103延伸至所述第二组电极104。在其他情况下，N型元件101和/或P型元件102由沿着相对于温度梯度呈约0°与90°之间的角度的方向定向的孔阵列所形成。在一个示例中，孔阵列正交于温度梯度。
图2是根据本公开内容实施方式的、具有孔阵列201(圈定了选取的孔)的热电元件200的示意透视图。孔阵列可在本文中称为“纳米网”。图3和图4是热电元件200的透视俯视图和侧视图。如本文其他部分所描述，元件200可以是N型或P型元件。孔阵列201包括单个的孔201a，该孔201a可具有从几纳米或更小而上至微米、毫米或更大的宽度。在一些实施方式中，孔具有约1nm至500nm、或5nm至100nm、或10nm至30nm的宽度(或者如果是圆形，则为直径)(“d”)。孔可具有从约几纳米或更小而上至微米、毫米或更大的长度(“L”)。在一些实施方式中，孔具有约0.5微米至1厘米、或1微米至500毫米、或10微米至1毫米的长度。
孔201a形成于衬底200a之中。在一些情况下，衬底200a是固态材料，举例而言，诸如碳、硅、锗、砷化镓、砷化铝镓、硅化物、硅锗、碲化铋、碲化铅、氧化物(例如，SiOx，其中‘x’为大于零的数)、氮化镓以及含碲银锗锑(TAGS)的合金。衬底200a可由包含一种或多种半导体的半导体材料所形成。该半导体材料可以相应地针对N型元件或P型元件而掺杂成N型或P型。
在一些情况下，孔201a填充有气体，诸如He、Ne、Ar、N2、H2、CO2、O2或者其组合。在其他情况下，孔201a是在真空下。备选地，所述孔可填充有(例如，部分填充或完全填充有)半导体材料、绝缘(或介电)材料或者气体(例如，He、Ar、H2、N2、CO2)。
元件200的第一端202和第二端203可以与具有诸如硅或硅化物等含半导体材料的衬底相接触。该衬底可以帮助提供通向每个端202和203上的电极的电接触。备选地，可以排除衬底，并且第一端202和第二端203可以相应地与第一电极(未示出)和第二电极(未示出)相接触。
在一些实施方式中，孔201a基本上是单分散的(monodisperse)。单分散孔可具有基本上相同的大小、形状和/或分布(例如，截面分布)。在其他实施方式中，孔201a分布于各种大小的孔的结构域中，从而孔201a不一定是单分散的。例如，孔201a可以是多分散的。在一些情况下，装置200包括具有第一直径的第一组孔和具有第二直径的第二组孔。第一直径大于第二直径。在其他情况下，装置200包括具有不同直径的两组或更多组孔。
孔201a可具有各种堆积布置。在一些情况下，当从顶部观看时(见图3)，孔具有六边形紧密堆积布置。
在一些实施方式中，孔阵列201中的孔201a具有约1nm至500nm、或5nm至100nm、或10nm至30nm的中心至中心间距。在一些情况下，中心至中心间距是相同的，对于单分散孔201a可能是这样。在其他情况下，中心至中心间距对于具有各种直径和/或布置的多组孔可能是不同的。
可以选择孔201的尺寸(长度、宽度)和堆积布置，以及元件200的材料和掺杂配置(例如，掺杂浓度)，以产生元件200以及具有元件200的热电装置的预定电导率和热导率。举例而言，可以选择孔201的直径和堆积配置以便使热导率最小化，并且可以选择掺杂浓度以便使元件200的电导率最大化。
孔阵列201可具有至少约1.5:1、或2:1、或5:1、或10:1、或20:1、或50:1、或100:1、或1000:1、或5,000:1、或10,000:1、或100,000:1、或1,000,000:1、或10,000,000:1、或100,000,000:1或者更大的纵横比(例如，元件200的长度除以单个孔201a的宽度)。
在一些实施方式中，热电元件可包括丝阵列。该丝阵列可包括例如为杆状结构的单个丝。
图5是根据本公开内容实施方式的热电元件500的示意透视俯视图。图6是热电元件500的示意透视俯视图。热电元件500可随本文提供的装置、系统和方法一起使用。元件500包括具有单个丝501a的丝阵列501。在一些实施方式中，所述丝具有约1nm至500nm、或5nm至100nm、或10nm至30nm的宽度(如果是圆形，则为直径)(“d”)。丝可具有从约几纳米或更小而上至微米、毫米或更大的长度(“L”)。在一些实施方式中，丝具有约0.5微米至1厘米、或1微米至500毫米、或10微米至1毫米的长度。
在一些实施方式中，丝501a基本上是单分散的。单分散丝可具有基本上相同的大小、形状和/或分布(例如，截面分布)。在其他实施方式中，丝501a分布于各种大小的丝的结构域中，从而丝501a不一定是单分散的。例如，丝501a可以是多分散的。
在一些实施方式中，丝阵列501中的丝501a具有约1nm至500nm、或5nm至100nm、或10nm至30nm的中心至中心间距。在一些情况下，中心至中心间距是相同的，对于单分散丝501可能是这样。在其他情况下，中心至中心间距对于具有各种直径和/或布置的多组丝可能是不同的。
在一些实施方式中，丝501a由半导体材料所形成，举例而言，该半导体材料诸如为硅、锗、砷化镓、砷化铝镓、硅化物合金、硅锗合金、碲化铋、碲化铅、氧化物(例如，SiOx，其中‘x’为大于零的数)、氮化镓以及含碲银锗锑(TAGS)的合金。丝501a可由N型掺杂物或P型掺杂物所掺杂。
在一些实施方式中，丝501a在元件500的第一端502和第二端503处附接于半导体衬底。该半导体衬底可具有N型或P型掺杂配置的单个丝501a。在其他实施方式中，位于第一端502和第二端503处的丝501a不附接至半导体衬底，而是可以附接至电极。举例而言，第一电极(未示出)可以与第一端502电接触，并且第二电极可以与第二端503电接触。
参考图6，可以用真空或各种材料来填充丝501a之间的空间504。在一些实施方式中，所述丝由电绝缘材料彼此横向分离，所述电绝缘材料诸如为例如使用汽相沉积(诸如化学汽相沉积或原子层沉积)而沉积的二氧化硅、二氧化锗、氧化镓砷、旋涂玻璃以及其他绝缘体。在其他实施方式中，所述丝通过真空或气体而彼此横向分离，所述气体诸如为He、Ne、Ar、N2、H2、CO2、O2或者其组合。
丝阵列501可具有至少约1.5:1、或2:1、或5:1、或10:1、或20:1、或50:1、或100:1、或1000:1、或5,000:1、或10,000:1、或100,000:1、或1,000,000:1、或10,000,000:1、或100,000,000:1或者更大的纵横比——元件500的长度除以单个丝501a的宽度。在一些情况下，元件500的长度和单个丝501a的长度基本上相同。
本文提供的热电元件可合并在用于冷却和/或加热以及在一些情况下用于发电的热电装置中。在一些示例中，装置100可以用作发电装置。在一个示例中，装置100用于通过提供跨装置100的电极和热电元件的温度梯度来进行发电。
图7示出根据本公开内容实施方式的、具有N型元件701和P型元件702的热电装置700。N型元件701和P型元件702各自包括丝(诸如纳米丝)的阵列。丝阵列可包括多个丝。N型元件701包括N型(或N型掺杂的)丝，而P型元件702包括P型丝。丝可以是纳米丝或其他杆状结构。
使用电极703和电极704将相邻的N型元件701和P型元件702在其末端彼此电连接。装置700包括位于元件701和元件702的相对末端的第一导热、电绝缘层705和第二导热、电绝缘层706。
装置700包括与电极703和电极704电连通的端子707和端子708。跨端子707和端子708施加电势会相应地在N型元件701和P型元件702中生成电子和空穴的流动，而这生成跨元件701和元件702的温度梯度。第一导热、电绝缘层705是装置700的冷端；第二导热、电绝缘层706是装置700的热端。冷端比热端更冷(即，具有更低的操作温度)。
图8示出根据本公开内容实施方式的、具有N型元件801和P型元件802的热电装置800。N型元件801和P型元件802相应地形成于N型半导体衬底和P型半导体衬底中。每个衬底可包括孔(诸如纳米孔)的阵列。孔阵列各自包括多个孔。单个的孔可跨越N型元件或P型元件的长度。所述孔可以是单分散的，在该情况下孔的尺寸和中心至中心间距可以是基本上恒定的。在一些情况下，孔阵列包括具有可能不同的中心至中心间距和孔尺寸(例如，宽度或直径)的孔。在这样的情况下，孔可能不是单分散的。
通过电极803和电极804将选定的N型元件801和P型元件802彼此电连接。装置800包括位于元件801和元件802的相对末端的第一导热、电绝缘层(“第一层”)805和第二导热、电绝缘层(“第二层”)806。
装置800包括与电极803和电极804电连通的端子807和端子808。跨端子807和端子808施加电势会相应地在N型元件801和P型元件802中生成电子和空穴的流动，而这生成跨元件801和元件802的温度梯度。第一导热、电绝缘层805是装置800的冷端；第二导热、电绝缘层806是装置800的热端。冷端比热端更冷(即，具有更低的操作温度)。
热电装置800具有从第二导热、电绝缘层806到第一导热、电绝缘层805的温度梯度。在一些情况下，孔安置成平行于从第一层805向第二层806定向的向量。在其他情况下，孔安置成相对于该向量成大于0°的角度。举例而言，孔可以安置成相对于所述向量成至少约1°、10°、20°、30°、40°、50°、60°、70°、80°或90°的角度。
图9示出具有N型元件901和P型元件902的热电装置900，其中所述元件具有形成于所述N型元件和P型元件的衬底中的孔。所述孔与正交于装置900的电极903和电极904的向量(“V”)垂直地定向。
本文提供的热电元件的丝或孔可形成于衬底中，并且定向成与诸如电极等支撑结构基本上反平行。在一些示例中，丝或孔定向成相对于支撑结构成大于0°、或10°、或20°、或30°、或40°、或50°、或60°、或70°、或80°、或85°的角度。在一个示例中，丝或孔定向成相对于支撑结构成约90°的角度。所述电极可以是热电装置的电极。在一些情况下，丝或孔可以定向成基本上平行于该电极。
用于形成热电装置的方法
本公开内容的另一方面提供用于在衬底中形成孔或从衬底形成丝的方法。在一些情况下，该方法包括借助于金属材料来限定要向衬底转移的图案，以及催化地蚀刻该衬底以在该衬底中限定所述图案。
可以通过首先形成与衬底相邻的掩模(或模板)来形成具有多个孔或丝的热电装置。该掩模可包括聚合物基质，该聚合物基质具有分布于或以其他方式提供于其中的三维结构。在一些示例中，该三维结构在聚合物基质中相分离(phase-separated)。在一些示例中，在聚合物基质中相分离的三维结构不与该聚合物基质混溶。该三维结构可在聚合物基质中凝聚(或聚结)。该三维结构可由与构成聚合物基质的材料不同的聚合物材料所形成。在一些情况下，三维结构由嵌段共聚物所形成。三维结构可各自由嵌段共聚物所形成。在一些示例中，单个三维结构包括三维杆或圆柱体。所述杆或圆柱体可延伸穿过掩模。
接下来，去除三维结构以提供暴露衬底的部分的多个孔。衬底的暴露部分可以直接将衬底暴露于反应空间，或者暴露出位于衬底与反应空间之间的一个或多个中间层，例如，构成衬底的材料的氧化物(例如，原生氧化物)。在一些情况下，通过相对于聚合物基质选择性地蚀刻三维结构来去除该三维结构。所述多个孔限定了图案。接下来，邻近掩模和衬底的暴露部分地沉积蚀刻层。蚀刻层包含促进衬底蚀刻的蚀刻材料。可以使用诸如物理汽相沉积(PVD)(例如，溅镀、蒸发、电子束蒸发)、化学汽相沉积(CVD)或原子层沉积(ALD)等任何汽相沉积技术来沉积蚀刻层。继而去除掩模以留下蚀刻层。蚀刻层可包括与衬底相邻的蚀刻材料的颗粒(例如，金属颗粒)。所述颗粒可以按照图案来分布。蚀刻层继而暴露于氧化剂和化学蚀刻剂(在本文中亦称为“蚀刻剂”)以在衬底中形成孔。氧化剂、化学蚀刻剂或此两者可以在气相中与蚀刻层接触。氧化剂可包括一种或多种氧化化学物质。在一些情况下，蚀刻层暴露于氧化剂、化学蚀刻剂和水(例如，水蒸汽)。所述孔可具有如本文其他部分所述的形状、大小和分布。在一些情况下，所述孔具有纳米至微米级的尺寸。在一些情况下，所述孔是纳米孔或纳米包体。所述孔可以限定纳米网。
在一些情况下，可以使用诸如PVD等汽相沉积技术，而不使用掩模，将蚀刻层的颗粒沉积到衬底上或与衬底相邻之处。所述颗粒可以在衬底表面上随机分布，或者可以通过控制沉积温度和/或压力来控制颗粒的分布以提供颗粒的有序分布。所述颗粒可包括当暴露于化学蚀刻剂(例如，HF)和氧化剂(例如，H2O2)时能够催化衬底蚀刻的金属材料。在一些示例中，足够薄的一层催化剂材料沉积到衬底上或与衬底相邻，使得催化剂材料在环境条件(例如，约298K的温度)下或在升高的温度(例如，高于或等于约300K、400K、500K或600K的温度)退火下破碎或自组装成小岛和簇。可以用沉积或退火条件如退火温度和压力来控制平均颗粒直径和形状以及颗粒分布。无掩模方法的另一示例包括使催化剂金属颗粒沉积为胶体颗粒(例如浸涂、喷涂、滴涂(drop-casting))，该胶体颗粒可以采用对组成、大小、形状、表面电荷和颗粒间距的基本精确的控制来制备。另外，某些采用仔细控制的表面电荷的颗粒制备能够实现逐层沉积和对沉积的金属颗粒膜的表面覆盖度和厚度的精确控制。这些颗粒可以具有覆盖表面配体或层，该配体或层可以帮助阻止不受控制的颗粒凝聚。如本文其他部分所述，在催化剂颗粒暴露于包含化学蚀刻剂和氧化剂的蚀刻剂混合物之前，可以通过退火或等离子体清洗步骤来去除覆盖表面配体或层。
作为替代，可以将图案反转以在衬底中形成丝。在一些示例中，在沉积蚀刻层之前，蚀刻阻挡层沉积在通过掩模中的孔暴露的衬底部分上。可以借助于诸如CVD等汽相沉积技术来沉积蚀刻阻挡层。蚀刻阻挡层可包括这样的蚀刻阻挡材料：其不会明显地蚀刻衬底，或者在一些情况下，以相对于蚀刻材料蚀刻衬底的速率较低或大幅降低的蚀刻速率蚀刻衬底。在一些示例中，蚀刻阻挡层阻止衬底的蚀刻。接下来，去除聚合物基质以暴露衬底的部分。衬底的暴露部分可在其上具有一个或多个中间层，例如，氧化物(例如，衬底的氧化物)层。
接下来，蚀刻层沉积在衬底的暴露部分上。蚀刻层也可以沉积在蚀刻阻挡层上。蚀刻层的部分可以至少部分地与蚀刻阻挡层对齐(或反之亦然)。在一些示例中，蚀刻阻挡层继而可与覆盖的蚀刻层一起去除，例如借助于对蚀刻阻挡层具有选择性的蚀刻化学。蚀刻化学可以是汽相蚀刻化学。接下来，蚀刻层暴露于氧化剂和蚀刻剂以从衬底形成丝。氧化剂和蚀刻剂可以以气相形式提供。氧化剂可包括一种或多种氧化化学物质。在一些情况下，蚀刻层暴露于氧化剂、化学蚀刻剂和水(例如，水蒸汽)。蚀刻材料可以充当催化剂来形成丝。该丝可以是圆柱形的。在一些情况下，该丝具有纳米至微米级的宽度(或直径)。该丝可以是纳米丝。
蚀刻层可包括具有一种或多种元素金属的金属材料。例如，蚀刻层可包括具有一种或多种选自金、银、铂、铬、钼、钨、锇、铱、铑、钌、钯、铜、镍和其他金属(例如，贵金属)及其任意组合的金属的金属材料。在一些示例中，蚀刻材料可选自金、银、铂、钯和其他贵金属。在其他示例中，蚀刻材料可以包括可催化化学氧化剂分解的非贵金属，例如，铜、镍或其组合。如本文其他部分所讨论的，在某些实施方式中，蚀刻层可以包括可包含金、银、铂、铬、钼、钨、钯和/或其他贵金属的任意组合或合金的金属材料。
在一些实施方式中，蚀刻材料促进半导体衬底的蚀刻。例如，蚀刻材料可以催化地促进半导体衬底的蚀刻(例如，参见图11和图12)。半导体衬底的蚀刻可以是各向异性的，沿着正交于衬底表面的轴线的蚀刻速率高于沿着平行于衬底表面的轴线的蚀刻速率。在一些示例中，蚀刻材料可催化将半导体衬底氧化为半导体的氧化物(例如，SiO2)。
在一些示例中，将包含蚀刻层的衬底置于蚀刻室中，并且在可以为了诱发衬底蚀刻而选择的组成(例如，分压)、压力和/或温度下使蚀刻剂混合物暴露于该衬底。蚀刻层可包含催化剂颗粒的图案。可以选择蚀刻室的组成(例如，分压)、压力和/或温度和/或蚀刻剂混合物，使得衬底的蚀刻速率为至少约0.1纳米(nm)/秒(s)、0.5nm/s、1nm/s、2nm/s、3nm/s、4nm/s、5nm/s、6nm/s、7nm/s、8nm/s、9nm/s、10nm/s、20nm/s、30nm/s、40nm/s、50nm/s、100nm/s、1000nm/s或10,000nm/s。蚀刻剂混合物可以在气相中提供。作为替代，蚀刻剂混合物可以在超临界相中(或者作为超临界流体)提供。蚀刻剂混合物可包含化学蚀刻剂(例如，氟化氢、氯化氢、溴化氢、碘化氢)、氧化剂(例如，过氧化氢、氧)和稀释剂(例如氦、氩、氮、一氧化碳、水蒸汽、乙醇)。
蚀刻层可促进以比蚀刻阻挡层蚀刻衬底(例如，半导体衬底)的速率更高的速率对衬底的蚀刻。在一些情况下，在例如蚀刻阻挡材料暴露于氧化剂和蚀刻剂时，与蚀刻阻挡材料相邻的衬底部分基本上没有或几乎没有明显的蚀刻。
在一些实施方式中，蚀刻阻挡材料可选自元素金属、准金属、非金属、聚合物及其组合。用作蚀刻阻挡材料层的元素金属的示例包括但不限于铬、钼、钨、钛、铌及其组合。可用作蚀刻阻挡材料的非金属包括碳、半导体(例如，硅、锗、砷化镓)、复合材料、其衍生物(例如，氧化物、氮化物)或其组合。非金属的示例包括但不限于二氧化硅、氮化硅、碳化硅、氧化镓、氮化镓、砷化镓、其衍生物(例如，硅化物)及其组合。用作蚀刻阻挡材料的准金属的示例包括但不限于硼、硅、锗、砷、锑、碲及其组合。用作蚀刻阻挡材料的聚合物的示例包括但不限于聚酰亚胺、聚碳酸酯、碳乙烯、聚丙烯及其组合。
可以选择蚀刻阻挡层的蚀刻阻挡材料和蚀刻层的蚀刻材料，使得在蚀刻阻挡层和蚀刻层暴露于氧化剂和化学蚀刻剂时，该蚀刻层促进以相比蚀刻阻挡层的衬底蚀刻速率更高的速率(衬底蚀刻速率)对半导体衬底的蚀刻。在一些示例中，与蚀刻层相邻的衬底部分相对于与蚀刻阻挡层相邻的衬底部分的蚀刻速率的比例为至少约1:2:1、1.3:1、1.4:1、1:5:1、2:1、3:1、4:1、5:1、10:1、100:1、500:1、1000:1、10,000:1、100,000:1、1,000,000:1。
在一些实施方式中，用于形成具有多个孔或丝的热电装置的方法包括形成与衬底相邻的掩模(或模板)，该掩模具有在聚合物基质中的三维结构。该三维结构在聚合物基质中可以是相分离的。在一些情况下，该三维结构由嵌段共聚物形成。该三维结构可以各自由嵌段共聚物形成。接下来，去除聚合物基质(例如，通过相对于该三维结构蚀刻聚合物基质)，从而暴露衬底的部分并提供多个与衬底相邻的独立三维结构。可以借助于对聚合物基质具有选择性的蚀刻化学——例如，使聚合物基质的蚀刻速率比三维结构的蚀刻速率更高的化学——来去除基质。掩模的所述多个独立三维结构可以限定用于转移至衬底的图案。继而邻近掩模和衬底的暴露部分来沉积蚀刻层。如本文其他部分所述，衬底的暴露部分可以使衬底直接暴露于反应空间，或暴露出一个或多个位于衬底与反应空间之间的中间层，例如，构成衬底的材料的氧化物(例如，原生氧化物)。继而去除独立三维结构，并且蚀刻层暴露于氧化剂和蚀刻剂以从衬底形成丝。蚀刻层的材料可以充当催化剂以形成丝。所述丝可以是圆柱形。在一些情况下，所述丝具有纳米至微米级的宽度(或直径)。所述丝可以是纳米丝。
作为替代，可以将图案反转以在衬底中形成孔。在一些示例中，在沉积蚀刻层之前，邻近衬底和独立三维结构沉积蚀刻阻挡层。蚀刻阻挡层由这样的蚀刻阻挡材料形成：其以相对于蚀刻层的蚀刻材料蚀刻衬底的速率较低或大幅降低的蚀刻速率蚀刻衬底。在一些情况下，蚀刻阻挡层阻止衬底的蚀刻。接下来，去除独立三维结构以暴露衬底的部分。可借助于化学蚀刻和/或机械蚀刻，例如化学机械抛光或平坦化(CMP)，来去除独立三维结构。衬底的暴露部分可以具有在其上形成的氧化物层，诸如原生氧化物。蚀刻层继而沉积在衬底的暴露部分上。蚀刻层也可以沉积在蚀刻阻挡层上。接下来，蚀刻层暴露于氧化剂和蚀刻剂以在衬底中形成孔。蚀刻层的材料可以充当催化剂来形成孔。所述孔可以是圆柱形。在一些情况下，所述孔具有纳米至微米级的宽度(或直径)。所述孔可以是纳米孔。
在一些情况下，模板(或掩模)由第一聚合物材料形成，而限定图案的三维结构由第二聚合物材料形成。第二聚合物材料嵌入由第一聚合物材料构成的基质中。
第一聚合物材料可由分子量为至少约1千道尔顿(kDa)、或2kDa、或3kDa、或4kDa、或5kDa、或6kDa、或7kDa、或8kDa、或9kDa、或10kDa、或20kDa、或30kDa、或40kDa、或50kDa、或100kDa、或200kDa或者更高的材料形成。在一些情况下，第一聚合物材料具有约10kDa至80kDa、或20kDa至60kDa、或30kDa至50kDa的分子量。在一些实施方式中，第一聚合物材料是聚苯乙烯。
第二聚合物材料可由分子量为至少约1kDa、或2kDa、或3kDa、或4kDa、或5kDa、或6kDa、或7kDa、或8kDa、或9kDa、或10kDa、或20kDa、或30kDa、或40kDa、或50kDa、或100kDa或者更高的材料形成。在一些情况下，第二聚合物材料具有约5kDa至40kDa、或10kDa至30kDa、或15kDa至25kDa的分子量。在一些实施方式中，第二聚合物材料是嵌段共聚物。在一些情况下，第二聚合物材料可选自聚(甲基丙烯酸甲酯)(PMMA)、聚(苯乙烯-b-二甲硅氧烷)(PS-b-PDMS)、聚(苯乙烯-b-环氧己烷)(PS-b-PEO)、聚(苯乙烯-b-4-乙烯基吡啶)(PS-b-P4VP)、聚(苯乙烯-嵌段-2-乙烯基吡啶)(PS-b-P2VP)或其混合物。
可以借助于蚀刻化学来去除第二聚合物材料，该蚀刻化学可以基于包含第二聚合物材料及(在一些情况下)第一聚合物材料的材料来选择。例如，由PS-b-PDMS形成的第二聚合物材料可以用氟化氢蚀刻。作为另一示例，由PS-b-PEO形成的第二聚合物材料可以用碘化氢蚀刻。PMMA可以用乙酸蚀刻。用于各种聚合物材料的蚀刻化学可例如见于Silverstein,M.S.,Cameron,N.R.,&Hillmyer,M.A.(2011),PorousPolymers,New Jersey:John Wiley&Sons,Inc.，其通过引用并入本文。
可以使用模板来形成孔或杆状结构的图案。通过在模板的孔中提供金属材料以限定与衬底相邻的颗粒(例如，纳米颗粒)的阵列，可以在衬底中形成孔的阵列。借助于金属材料，可以蚀刻衬底以形成具有孔阵列的热电元件。或者，通过借助于金属材料相对于与衬底相邻的金属颗粒蚀刻衬底，可以从衬底形成杆状结构的阵列，以形成具有杆(或丝)阵列的热电元件。
在一些实施方式中，通过提供与衬底如半导体(例如，硅)衬底相邻的模板而形成热电元件。该模板可由聚合物材料如共聚物(例如，嵌段共聚物)形成。在一个示例中，通过提供嵌段共聚物并在该嵌段共聚物中形成圆柱体阵列来限定该模板，而形成模板。
在一些情况下，通过提供具有第一聚合物材料和第二聚合物材料的聚合物混合物并在半导体衬底上旋涂该聚合物混合物来形成模板(或掩模)。在旋涂和热退火后，第二聚合物混合物相分离(phase separate)成在模板中限定图案的三维结构(例如，圆柱体结构)的结构域。这样的相分离可包括凝聚为结构域的三维结构。该三维结构安置在具有第一聚合物材料的聚合物基质中。接下来，为了在衬底中形成孔的阵列(例如，参见图2)，可以蚀刻该三维结构以暴露衬底，并且可以将孔的阵列催化地转移到衬底以在衬底中提供孔(或包体)的阵列。
或者，为了从衬底形成丝(或杆)的阵列(例如，参见图5)，可以蚀刻聚合物基质以在衬底上提供三维结构的阵列。继而可以将由三维结构阵列限定的图案催化地转移到衬底以提供从衬底形成的丝的阵列。
作为另一替代，为了从衬底形成丝(或杆)的阵列(例如，参见图5)，可以蚀刻三维结构以暴露衬底(例如，参见图16)。第一层蚀刻阻挡材料沉积于聚合物基质上，包括在聚合物基质中形成的孔。继而去除该聚合物基质，从与半导体衬底相邻的第一层留下颗粒的阵列。该颗粒的阵列限定了图案。第二层蚀刻材料继而沉积于半导体衬底上。该蚀刻阻挡材料充当掩模来限制或阻止由蚀刻材料促进的半导体衬底的蚀刻。继而将由颗粒阵列限定的图案催化地转移到衬底以提供从半导体衬底形成的丝的阵列。
在一个方面，一种用于在衬底中形成孔或从衬底形成丝的方法包括借助于汽相氧化剂和/或汽相化学蚀刻剂形成孔或丝。在一些情况下，该方法包括使用汽相氧化剂和汽相化学蚀刻剂。该汽相氧化剂可包括一种或多种氧化化学物质。在一些情况下，蚀刻层暴露于氧化剂、化学蚀刻剂和水(例如，水蒸汽)。
在一些实施方式中，一种用于形成热电元件的方法包括在反应空间中提供衬底。该衬底可包括与衬底相邻的金属材料的图案。如本文其他部分所述，该金属材料可以配置用于催化衬底的氧化。接下来，该金属材料暴露于具有氧化剂和化学蚀刻剂的气体以在衬底中形成孔或从衬底形成丝。该气体可包含约1％至99％(摩尔％)的氧化剂和约1％至99％的化学蚀刻剂。
在一些实施方式中，一种用于形成热电元件的方法包括在反应空间中提供衬底。该衬底可包括与衬底相邻的金属材料的图案。如本文其他部分所述，该金属材料可以配置用于催化衬底的氧化。该金属材料继而可与汽相氧化剂和汽相化学蚀刻剂接触以在衬底中形成孔或从衬底形成丝。可通过将汽相氧化剂和化学蚀刻剂引导至反应空间中，使金属材料与汽相氧化剂和汽相化学蚀刻剂接触。
在一些情况下，所述金属材料同时与汽相氧化剂和汽相化学蚀刻剂接触。或者，所述金属材料可以交替地及顺序地与汽相氧化剂和汽相化学蚀刻剂接触。
所述气体可以是包含载气的汽相混合物。该载气可选自H2、N2、He、Ne、Ar、CO2及其组合。
所述金属材料可以暴露于气体约30秒至60小时的时间段。在一些情况下，所述金属材料暴露于气体至少约0.01秒、0.1秒、1秒、10秒、20秒、30秒、1分钟、2分钟、3分钟、4分钟、5分钟、10分钟、20分钟、30分钟、1小时、2小时、3小时、4小时、5小时、6小时、12小时、1天、2天、3天、4天、5天、6天、1周、2周、3周或1个月的时间段。
在一些情况下，所述气体中氧化剂与化学蚀刻剂之比(例如，摩尔比)为至少约0.1:1、0.5:1、1:1、1.5:1、2:1、3:1、4:1、5:1、6:1、7:1、8:1、9:1、10:1、100:1、1000:1。在其他情况下，所述气体中化学蚀刻剂与氧化剂之比为至少约0.1:1、0.5:1、1:1、1.5:1、2:1、3:1、4:1、5:1、6:1、7:1、8:1、9:1、10:1、100:1、1000:1。
在一些示例中，在衬底暴露于气体期间，可以将衬底加热至约-50℃至200℃的温度。在一些情况下，可以将气体加热至约-50℃至200℃的温度。
在一些示例中，金属材料暴露于气体在25℃下以至少约0.1纳米(nm)/秒(s)、0.5nm/s、1nm/s、2nm/s、3nm/s、4nm/s、5nm/s、6nm/s、7nm/s、8nm/s、9nm/s、10nm/s、20nm/s、30nm/s、40nm/s、50nm/s、100nm/s、1000nm/s或10,000nm/s的蚀刻速率蚀刻衬底。在一些情况下，蚀刻速率在升高的温度下可能更低。
用于在衬底中形成孔或从衬底形成丝的方法可以是添加的(additive)或减除的(subtractive)。添加方法包括沉积与衬底相邻的催化剂材料(例如，银)的颗粒，并在衬底中形成孔或从衬底形成丝，如上文所述。在减除图案化中，催化剂材料(例如，银)可以按毯子的方式沉积在衬底上，并于随后在所需或以其他方式预定的位置去除，以在衬底上生成催化剂图案。在一种非限制性方法中，催化剂材料沉积在晶片上，而掩蔽材料沉积在催化剂材料上。继而用抗蚀剂掩模对掩蔽材料进行图案化(例如，光刻术、电子束光刻术、纳米压印光刻术、嵌段共聚物光刻术)以提供转移到掩蔽材料中(例如，通过反应性离子蚀刻)的抗蚀图案，在其中它可以充当硬掩模以供蚀刻处于下面的催化剂材料(例如，离子研磨、反应性离子蚀刻)。催化剂材料的暴露部分继而与蚀刻剂混合物(例如，HF和H2O2)接触以蚀刻晶片。可以选择掩蔽材料，使得当催化剂材料暴露于蚀刻剂混合物时，该掩蔽材料以针对催化剂材料的选择性提供穿过晶片的定向蚀刻，并且其为牢固的，以便在用于去除掩蔽材料的后续离子研磨或蚀刻步骤过程中充当牺牲掩模。在一些示例中，掩蔽材料选自氧化硅、氮化硅和氮氧化硅。作为一种备选的减除图案化方法，可以使用PVD(例如，蒸发、电子束蒸发、溅镀)或CVD(例如，等离子体增强的、低压或大气压)将掩蔽材料沉积在晶片上。继而用抗蚀剂掩模对掩蔽材料进行图案化。继而使用PVD、CVD(例如，金属有机化学汽相沉积、电子或离子束诱发的沉积)、电化学沉积或无电沉积来沉积催化剂材料，在一些情况下过量沉积。继而去除任何过量的材料，例如，使用化学机械抛光步骤和/或离子研磨步骤。催化剂材料的暴露部分继而与蚀刻剂混合物(例如，HF和H2O2)接触以蚀刻晶片。可以选择掩蔽材料，使得当催化剂材料暴露于蚀刻剂混合物时，该掩蔽材料以针对晶片的选择性提供晶片的定向蚀刻，并且其在催化剂材料沉积过程中为非反应性的，并且在例如使用化学机械抛光或离子研磨的去除过程中足够牢固。掩蔽材料可以是氧化硅，如二氧化硅。当掩蔽材料是二氧化硅时，可以进行湿法或干法晶片氧化。
图10示出了根据本公开内容的实施方式的、用于形成热电装置的过程1000。在第一操作1001中，在衬底1001c上提供具有三维结构1001b的掩模(或模板)1001a。衬底1001c可以是半导体衬底，如硅衬底(例如，N型或P型硅)。三维结构1001b可以是圆柱体(或杆)。或者，三维结构1001b可具有其他形状，例如，三角形、正方形或矩形。三维结构1001b可具有各种大小和分布。在一些情况下，三维结构1001b具有约1纳米(“nm”)至500nm、或5nm至100nm、或10nm至30nm的宽度(或直径)。三维结构1001b可具有约1nm至500nm、或5nm至100nm、或10nm至30nm的中心至中心间距。在一些实施方式中，三维结构1001b分布在三维结构的阵列中。在一些示例中，阵列中的三维结构1001b是单分散的。
在一些情况下，三维结构1001b呈紧密堆积布置，如六角形紧密堆积布置。在其他情况下，三维结构1001b呈随机布置。在一些情况下，三维结构1001b成组布置。各组可具有三维结构的预定分布。三维结构1001b可以是不对称的，具有长于其宽度(或直径)的长度。
掩模1001a可由第一聚合物材料如聚苯乙烯形成，且三维结构1001b可由第二聚合物材料如PMMA形成。掩模1001a通过以下步骤形成：提供包含第一和第二聚合物材料的混合物，并使用例如旋涂机或其他可以在半导体制造中使用的系统和装置，例如，浸涂机、喷墨打印、喷涂、滴涂、使用Langmuir-Blodgett槽的逐层涂覆，将该混合物涂覆到衬底1001c上。在一些情况下，使用旋涂机将混合物涂覆到衬底1001c上。旋涂机可以在约100转/分钟(RPM)至10,000RPM、或1000至4000RPM、或2000至3000RPM下操作至少约1秒、2秒、3秒、4秒、5秒、10秒、15秒、20秒、25秒、30秒、35秒、40秒、45秒、50秒、55秒、1分钟、5分钟、10分钟、30分钟、1小时、12小时、24小时或更长的时间段。
在一些实施方式中，第二聚合物材料在第一聚合物材料的基质中相分离以形成三维结构。掩模1001a可以由具有第一聚合物材料和第二聚合物材料的嵌段共聚物形成。
在一些实施方式中，在将混合物施加(例如，旋涂)至衬底1001c之后，衬底可以在约100℃至300℃、或150℃至250℃、或180℃至210℃的温度下退火至少约1秒、或10秒、或30秒、或1分钟、或10分钟、或20分钟、或30分钟、或1小时、或2小时、或3小时、或4小时、或5小时、或6小时、或12小时、或24小时、或48小时的一段时间。继而可以用紫外线(例如，254nm紫外线)照射衬底至少约1min、或2min、或3min、或4min、或5min、或10min、或15min、或20min、或25min、或30min的一段时间。
接下来，在第二操作1002中，相对于第一聚合物材料蚀刻第二聚合物材料(包括三维结构1001b)。可以借助于酸，例如硝酸、乙酸、氟化氢(HF)、氯化氢(HCl)、溴化氢(HBr)或碘化氢(HI)，或其他蚀刻化学，如臭氧或氢氧化钠(NaOH)，来蚀刻第二聚合物材料。在一个示例中，如果第二聚合物材料由PMMA形成，则第二聚合物材料可以用乙酸蚀刻。酸可以以气相形态引入，例如借助于载气(例如，载气通过包含HF的溶液鼓泡)。或者，可以进行气相蚀刻，例如，使用O2、CF4、CHF3或其组合的反应性离子蚀刻。蚀刻聚合物材料在掩模中生成孔。该孔可以暴露与掩模1001a相邻的衬底1001c的表面。暴露的表面可包括氧化物层(原生的或热生长的)，例如，如果衬底1001c由硅形成，则暴露的表面可包括氧化硅(例如，二氧化硅)层。通过使掩模和衬底1001c的暴露部分暴露于配置用于蚀刻氧化硅的氧化物蚀刻剂来去除氧化物层。在一个示例中，掩模和衬底1001c的暴露部分暴露于CF4/O2和/或缓冲的氧化物蚀刻剂(或缓冲的氢氟酸蚀刻剂，“BHF”)。在一些示例中，掩模和衬底的暴露部分暴露于汽相酸，诸如气相的氟化氢(HF)。
BHF可以是诸如氟化铵(NH4F)和氢氟酸(HF)等缓冲剂的混合物。在一些情况下，为了溶解不溶性产物而向BHF溶液中加入HCl。在一个示例中，缓冲的氧化物蚀刻溶液包含6:1体积比的约40％NH4F水溶液和49％HF水溶液。该溶液可以在25℃下以至少约0.1纳米(nm)/秒(s)、0.5nm/s、1nm/s、2nm/s、3nm/s、4nm/s、5nm/s、6nm/s、7nm/s、8nm/s、9nm/s、10nm/s、20nm/s、30nm/s、40nm/s、50nm/s、100nm/s、1000nm/s或10,000nm/s的速率蚀刻热生长的氧化物。将掩模和衬底1001c的暴露部分暴露于氧化物蚀刻剂可以从衬底1001c的暴露部分上去除氧化物层。
在一些实施方式中，在第二操作1002期间，衬底可以暴露于酸(例如，乙酸、HF、HI)至少约1min、或2min、或3min、或4min、或5min、或10min、或15min、或20min、或25min、或30min的一段时间，以及暴露于水至少约1秒、或10秒、或30秒、或1min、或2min、或3min、或4min、或5min的一段时间，以去除第二聚合物材料(例如，PMMA)，并交联具有第一聚合物材料的基质。酸可以去除衬底上任何原生的或热生长的氧化物，在一些情况下不需要去除或基本去除掩模1001a。
接下来，在第三操作1003中，金属材料层沉积在掩模1001a和衬底1001c的暴露部分上。在一些实施方式中，金属材料层包括一种或多种元素金属。例如，金属材料层可包括一种或多种选自金、银、铂、铬、钼、钨、锇、铱、铑、钌、钯、铜、镍和其他金属(例如，贵金属)及其任意组合的金属。在其他示例中，金属材料层可包括非贵金属，诸如铜、镍或其组合。
金属材料层可以包括可催化化学蚀刻剂的分解的材料。可借助于诸如物理汽相沉积(例如，溅镀、蒸发沉积)、化学汽相沉积(CVD)、原子层沉积(ALD)或电镀等各种沉积技术来沉积金属材料层。在一些实施方式中，这样形成的金属材料层具有约1nm至约500nm、或5nm至100nm、或10nm至30nm的厚度。金属材料层形成在掩模和衬底1001c的暴露部分上。
接下来，在第四操作1004中，去除掩模1001a以在衬底1001c上留下金属材料1004a的阵列(或图案)。在一些实施方式中，金属材料的阵列是单分散的。
接下来，在第五操作1005中，金属材料1004a和衬底1001c暴露于氧化剂(例如，O3、NO2、H2O2)和蚀刻剂(例如，HF)。氧化剂和蚀刻剂中的一种或两种可以在气相中输送(例如，通过具有氧化剂、蚀刻剂和载气的汽相混合物)并且暴露于金属材料1004a和衬底1001c。氧化剂和蚀刻剂可以使用诸如泵等蒸汽输送系统来输送。
金属材料1004a可促进衬底1001c在金属-衬底界面处的催化氧化，从而在金属材料1004a与衬底1001c之间形成氧化物。蚀刻剂继而去除该氧化物。随后的衬底的氧化和在金属材料与衬底之间形成的氧化物的去除在衬底中生成孔。在一些实施方式中，孔1005a具有长于孔1005a的宽度(或直径)的长度(即，孔1005a是各向异性的)。继而可以借助于蚀刻剂去除金属材料以在衬底1001c中留下孔。
在一些情况下，可以通过例如纳米压印、嵌段共聚物光刻术、光刻术、电子束光刻术等将模板化的抗蚀剂(或掩模)限定到衬底上。在金属催化剂沉积之前，可以通过诸如HF、HCl、HBr、HI或其组合的汽相化学蚀刻剂去除邻近衬底形成的原生氧化物(例如，二氧化硅)。与可导致抗蚀剂模板降解并导致边界不清的(ill-defined)催化剂形状的湿法蚀刻剂(例如，HF(水溶液))相比，汽相蚀刻剂可保持抗蚀剂模板。
备选地，在第三操作1003中，第一金属材料层可沉积在掩模1001a和衬底1001c的暴露部分上。第一材料可以是蚀刻阻挡材料。在一些情况下，第一金属材料层包括一种或多种选自铬、钼和钨的金属。在第四操作1004中，可以如上文所述去除掩模1001a以暴露衬底1001c。接下来，第二金属材料层可以沉积在第一金属材料层和衬底1001c上。第二材料可包括蚀刻材料。第二金属材料层继而可以暴露于氧化剂(例如，O3、NO2、H2O2)和蚀刻剂(例如，HF)以在衬底1001c中形成圆柱体。氧化剂和蚀刻剂可以以气相形态输送(例如，输送至反应空间)并暴露于第二材料层和衬底1001c。继而可以去除圆柱体上的第一和第二金属材料层以留下从衬底1001c形成的圆柱体(例如，独立圆柱体)。在一些情况下，圆柱体的基部附接至衬底1001c。
图11A至图11C示意性地图示了根据本公开内容的实施方式、用于催化地蚀刻硅衬底的过程。所示出的过程可以应用于各种半导体材料。在图11A中，采用沉积在硅衬底上的银催化剂，硅衬底和催化剂暴露于氧化剂，如过氧化氢(H2O2)，以形成二氧化硅，该二氧化硅继而与化学蚀刻剂如氢氟酸(HF)接触，以去除二氧化硅(图11B)。氧化剂和化学蚀刻剂可在气相中暴露于硅衬底和催化剂，在一些情况下借助于载气(例如，He、N2、Ar、H2、CO2)。硅衬底和催化剂对氧化剂和化学蚀刻剂的额外暴露在硅衬底中形成孔阵列，如图11C中所示。在一些情况下，硅衬底和催化剂同时与氧化剂和化学蚀刻剂接触，而在其他情况下，硅衬底和催化剂交替地及顺序地与氧化剂和化学蚀刻剂接触。
图11A-图11C的过程可用于在诸如半导体、绝缘或金属衬底等衬底中形成孔或丝的图案。
金属催化剂可具有各种形状和大小。在一些实施方式中，金属催化剂基本上是对称的，诸如圆柱体或球体或者部分圆柱体或部分球体的形式。例如，单个催化剂颗粒可以是圆柱形或基本上是圆柱形。作为另一示例，单个催化剂颗粒可以是半球形或基本上是半球形。作为替代，催化剂颗粒可以成形为环形物(或环形)。在这样的情况下，衬底(例如，硅)的化学蚀刻可以在垂直方向上进行，催化剂颗粒彼此具有减少的或最少的结块或凝聚。环形物中的中央开口可集中化学蚀刻剂的成分(例如，如果化学蚀刻剂是氢氟酸，则为氟和水合氢离子)，从而使衬底的蚀刻更均匀且对反应物浓度的波动较不敏感。
在一些示例中，环形催化剂颗粒如下地形成：提供与衬底相邻的掩模，在衬底中形成环形的孔(例如，通过穿过具有环形特征的中间掩模(reticle)使掩模暴露于光)，使金属材料沉积在孔中，并去除掩模。
例如，一种用于形成热电装置的方法包括提供与衬底相邻的金属材料的环形颗粒，并使环形颗粒暴露于氧化剂和蚀刻剂以便以至少约0.01微米/秒的蚀刻速率催化地蚀刻衬底，以在衬底中形成孔或从衬底形成丝。环形颗粒可以如下形成：提供与衬底相邻的掩模(例如，旋涂掩模)，在掩模中限定环形孔的阵列(例如，通过光刻法)，沉积与掩模和衬底的暴露部分相邻的金属材料层，并去除掩模以提供与衬底相邻的金属材料的环形颗粒。在一些情况下，掩模可包含在聚合物基质中相分离的三维结构，并且环形孔可以通过相对于聚合物基质选择性地去除三维结构以在聚合物基质中提供环形孔而形成。所述孔暴露部分衬底。
用以形成孔或丝的衬底蚀刻可以沿大多数表面区域与衬底相接触的方向进行。颗粒表面部分上不是优选蚀刻方向(例如，沿正交于衬底表面的方向)的粗糙度(或突出物)可提高在优选蚀刻方向以外的方向上蚀刻的可能性——例如，其可以降低蚀刻的方向垂直度。催化剂拓扑学(例如，如欧拉示性数所定义的)可在垂直度中起作用。例如，在催化剂内钻出一个或多个孔可允许流体中的反应物(例如，氧化剂和化学蚀刻剂)接近蚀刻表面，从而在存在一个或多个孔之处聚集蚀刻(例如，与边缘相反，在催化剂的中心)。这可以通过在催化剂的中心存在反应物的情况下向下聚集蚀刻而提高垂直度。这也可以通过将蚀刻聚集在主要孔内以及通过增加反应副产物远离蚀刻表面的转运(后者同时增加了最大蚀刻深度)而降低次生孔隙度。
在一些示例中，为增强的蚀刻(例如，增强的垂直度)而配置的催化剂颗粒具有欧拉示性数(或Euler–Poincaré示性数)<2的形状(作为比较，圆柱体的欧拉示性数为2)。在一个示例中，催化剂颗粒是欧拉示性数为零的圆环体(torus)(或环形物)(图15A)。在另一示例中，催化剂颗粒是欧拉示性数为-2的双环体(图15B)。在另一示例中，催化剂颗粒是欧拉示性数为-4的三环体(图15C)。具有这样的形状的催化剂颗粒可以通过例如使用光刻术来在掩模中限定孔的图案并在孔中沉积金属颗粒以形成催化剂颗粒而形成。
衬底与蚀刻剂之间的功函数(work function)的不一致性可导致在衬底与蚀刻剂之间的边界处载流子(蚀刻材料中的离子、空穴或电子)的耗尽。催化剂与衬底之间的功函数的不一致性可改变蚀刻材料和流体两者中的载流子的浓度，这取决于但不限于a)蚀刻材料功函数，其可取决于衬底掺杂，和b)催化剂功函数，其可取决于使用哪种金属作为催化剂。使用具有比衬底更低(即，负性更高)的功函数的催化剂可导致在孔隙/孔蚀刻前端处电子空穴的集中。使用具有可比的功函数的催化剂可导致在孔隙蚀刻前端处电子空穴浓度的均匀或基本均匀的分布。使用具有比衬底更高(即，负性更低)的功函数的催化剂可导致与衬底中的浓度相比电子空穴的耗尽增加。
在一些实施方式中，可以控制金属催化剂与衬底(例如，P型硅)功函数之间的关系以优化蚀刻垂直度以及最小化次生孔隙度——例如，沿相对于蚀刻方向成角度(例如，正交)的方向形成的孔——的形成。金属催化剂可催化H2O2或其他氧化剂的还原并与正在蚀刻的材料(例如，硅)形成肖特基结(Schottky junction)，这可以在孔隙蚀刻前端在该结处聚集电子空穴，通过驱离电子空穴而进一步耗尽该前端，或形成欧姆接触(Ohmic contact)。例如，诸如Pt2-Si的催化剂可用于蚀刻高度掺杂的P型硅，这是由于Pt2-Si具有比高度掺杂的硅略低(即，负性更高的)的功函数。这可导致孔隙/孔蚀刻前端处电子空穴浓度略微增加，从而在优选用于进行蚀刻的位置中提供反应物(电子空穴)。然而，随低掺杂的P型硅使用Pt2-Si可提高在硅衬底与蚀刻剂之间形成的耗尽区中电子空穴的浓度，使得次生孔隙形成可能增加。这样，平衡衬底和催化剂的功函数可能是优选的。在一些示例中，催化剂材料被选择为具有比衬底的功函数更低的功函数。在其他示例中，催化剂材料被选择为具有与衬底的功函数相比更高或相等的功函数。功函数的选择至少部分地基于催化剂与衬底之间的界面处电子空穴的所需浓度。
在催化蚀刻前，衬底(例如，硅晶片)可以用包含钝化材料的钝化层涂覆，该钝化材料可以保护衬底的底面不被蚀刻剂混合物(例如，HF和H2O2)蚀刻。这可以提供具有相当高的均匀度和纵横比的孔或丝，并且有助于最小化相对于孔或丝成角度的孔隙的形成。该钝化材料可以是氧化物、氮化物、硫化物、碳化物或其组合。在一些示例中，该钝化材料是通过衬底的暴露的氢终止表面与诸如醇、醛、烷氧基卤化物、酮、烷烃、烯烃或炔烃等烃反应而生成的碳化物。在一个示例中，诸如烯烃或炔烃的不饱和烃可用于与经由氟化氢蚀刻而制备的氢终止硅反应。这种氢化硅烷化反应可通过热方法进行或通过用紫外线照射氢终止硅以在钝化物质与硅之间形成碳-硅键而催化。硅-碳键对于氟化氢的攻击可以更稳定，这可提供钝化层。或者，可以使用醇、烷氧基卤化物和类似的分子与氢终止硅反应以形成硅-氧-碳键，这也可以充当钝化层。在一些情况下，诸如硫醇的有机硫化合物可能不利地干扰催化剂活性，因此应当避免或以经选择而不会不利地干扰催化剂活性的浓度使用。这种钝化反应可在催化蚀刻之前或期间进行。在蚀刻期间进行钝化的情况下，可以将钝化物质加入到蚀刻介质中。
钝化物质包括含碳化合物(例如，烃)、含氮化合物(例如，NH3、N2H6)、含硫化合物(例如，H2S)和含氧化合物(例如，O2、O3、H2O2、醇)。
备选地，可以使用诸如原子层沉积、等离子体增强的CVD、低压CVD、溅镀、蒸发或旋涂加工等技术将材料沉积在催化剂颗粒之间。合适的材料包括但不限于电介质，如氮化硅、氧化硅、多晶硅、非晶硅、旋涂玻璃(spin-on-glass)、旋涂掺杂物(spin-on-dopants)；有机材料，如光致抗蚀剂、电子束抗蚀剂，或其他聚合物，如聚酰亚胺、聚苯乙烯、聚甲基丙烯酸甲酯；或非催化金属，如铬或钽。
备选地，衬底(例如，硅)可以是掺杂的N型以降低衬底内的电子空穴载流子密度。电子空穴可以导致蚀刻，并且降低其浓度可以减少衬底在蚀刻剂中的不希望的蚀刻。在一个示例中，在衬底制造过程中通过向衬底添加源材料以生成完全N掺杂的衬底(例如，N掺杂的硅晶片)来实现这样的掺杂。在另一示例中，衬底的表面可以是高度掺杂的N型，而衬底的本体保持P型或N型。这可以通过离子注入、固体源掺杂、旋涂掺杂或半导体外延生长(epi growth)来实现。
在孔或丝形成后，可以去除钝化层。可用于去除钝化层的技术的示例包括湿法蚀刻、干法蚀刻、反应性离子蚀刻、化学机械抛光和离子研磨。
在一些情况下，在蚀刻期间，可以跨衬底，如沿着蚀刻方向提供电场(或电压)。可以使用一对电极提供电场，这对电极与正交于蚀刻方向的衬底的相对表面相邻。在一些示例中，在蚀刻期间跨衬底提供至少约0.1v、0.5v、1V、2V、3V、4V、5V、6V、7V、8V、9V、10V、20V、30V、40V、50V、60V、70V、80V、90V或100V的电压。
本公开内容的金属催化剂可用来在衬底中形成孔或从衬底形成丝，例如通过将孔的图案转移至衬底。图12示意性地图示了一种用于将图案催化地转移至衬底1201的过程。衬底1201可由一种或多种半导体材料形成。图案的特征在于金属材料的颗粒1202在衬底1201上的分布。该金属材料可包括以下金属材料中的一种或多种：金、银、铂、铬、钼、钨、锇、铱、铑、钌、钯、铜、镍和其他金属(例如，贵金属)及其任意组合，或任何能够催化化学氧化剂分解的非贵金属，例如，铜、镍或其组合。颗粒1202可以如本文其他部分所述形成，例如，通过形成具有孔(例如，纳米孔)图案的掩模，沉积金属材料，并去除该掩模。颗粒1202可以直接沉积在衬底1201上，或者备选地，沉积在衬底1201上的一个或多个中间层如氧化物层上。金属颗粒1202和衬底1201继而暴露于化学蚀刻剂和氧化剂以各向异性地蚀刻衬底1201，从而在衬底1201中提供孔1203的图案。化学蚀刻剂和/或氧化剂可在气相中暴露于衬底1201和金属颗粒1202。继而可去除颗粒1202，例如借助于对金属材料具有选择性的蚀刻化学。继而可以用诸如半导体或介电材料等的第二材料形成孔1203，以形成包体。
孔1203的图案可具有小于或等于约5000纳米(nm)、或1000nm、或500nm、或400nm、或300nm、或200nm、或100nm、或50nm、或40nm、或30nm、或20nm、或15nm、或10nm、或5nm或者更小的节距(pitch)(例如，相邻孔之间的中心至中心间距)1204。每个孔1203的暴露表面可具有如通过透射电子显微术(TEM)测量的约0.5nm至50nm、或1nm至20nm、或1nm至10nm的粗糙度。
来自颗粒1202的金属材料的至少一部分可以沉积在孔1203的暴露表面上。如果，例如，在去除颗粒1202后保留残余量的金属材料(或残余)，则情况可能是这样。在一些情况下，如通过x-射线光电子能谱法(XPS)测量的，相对于暴露表面上的表面原子数，吸附在孔1203的暴露表面上的金属材料的分数为至少约0.000001％、0.00001％、0.0001％、0.001％、0.01％、0.1％、1％、5％、10％、15％或20％。然而在其他情况下，如通过XPS测量的，相对于暴露表面上的表面原子数，吸附在孔1203的暴露表面上的金属材料的分数为至多约0.000001％、0.00001％、0.0001％、0.001％、0.01％、0.1％、1％、5％、10％、15％、20％或25％。在一些情况下，如通过XPS测量的，相对于暴露表面上的表面原子数，吸附在孔1203的暴露表面上的金属材料的分数为约0.000001％至25％。
图13示意性地图示了一种用于将图案催化地转移至衬底1301的过程。在第一步中，如本文其他部分所述，在衬底1301上形成具有蚀刻阻挡材料的颗粒的第一层1302，例如，通过形成具有孔的图案的掩模，沉积第一层1302，并且去除掩模。第一层1302可包括多个颗粒。第一层1302的材料可包括铬、钼和钨中的一种或多种。第一层1302的颗粒可直接安置在衬底1301上，或者备选地，安置在衬底1301上的一个或多个中间层如氧化物层(例如，原生氧化物层)上。如本文其他部分所述，具有金属材料的第二层1303继而沉积在第一层1302上。第二层1303的材料可以不同于第一层1302的材料。第二层1303的金属材料可包括以下金属材料中的一种或多种：金、银、铂、铬、钼、钨、锇、铱、铑、钌、钯、铜、镍和其他金属(例如，贵金属)及其任意组合，或任何能够催化化学氧化剂分解的非贵金属，例如，铜、镍或其组合。接下来，第一层1302和第二层1303暴露于化学蚀刻剂和氧化剂。该化学蚀刻剂和/或氧化剂可以以气相形态暴露于第一层1302和第二层1303。以第一层充当掩模(或蚀刻阻挡层)，第二层1303的金属材料蚀刻与第二层1303接触的衬底1301的部分。与第一层1302接触的衬底1301的部分可不被蚀刻。这在衬底1301中提供了丝(例如，纳米丝)1304的图案。继而可以去除构成第一层1302和第二层1303的材料，例如借助于对该金属材料具有选择性而对构成衬底1301的材料没有选择性的蚀刻化学。
丝1304的图案可具有小于或等于约5000纳米(nm)、或1000nm、或500nm、或400nm、或300nm、或200nm、或100nm、或50nm、或40nm、或30nm、或20nm、或15nm、或10nm、或5nm或者更小的节距1305。每个丝1304的暴露表面具有如通过透射电子显微术(TEM)测量的约0.5nm至50nm、或1nm至20nm、或1nm至10nm的粗糙度。
来自第一层1302和/或第二层1303的金属材料的至少一部分可以沉积在丝1304的暴露表面上。如果，例如，在去除第一层1302和第二层1303后在丝1304的暴露表面上保留残余量的该金属材料中的一种或两种，则情况可能是这样。在一些情况下，如通过XPS测量的，相对于暴露表面上的表面原子数，吸附在丝1304的暴露表面上的金属材料的分数为至少约0.000001％、0.00001％、0.0001％、0.001％、0.01％、0.1％、1％、5％、10％、15％或20％。然而在其他情况下，如通过XPS测量的，相对于暴露表面上的表面原子数，吸附在丝1304的暴露表面上的金属材料的分数为至多约0.000001％、0.00001％、0.0001％、0.001％、0.01％、0.1％、1％、5％、10％、15％、20％或25％。在一些情况下，如通过XPS测量的，相对于暴露表面上的表面原子数，吸附在丝1304的暴露表面上的金属材料的分数为约0.000001％至25％。
本公开内容的孔或丝可具有适合于优化的热电装置性能的表面粗糙度。在一些情况下，孔或丝的均方根粗糙度为约0.1nm至50nm、或1nm至20nm、或1nm至10nm。粗糙度可通过透射电子显微术(TEM)或诸如原子力显微术(AFM)或扫描隧道显微术(STM)等其他表面分析技术来测定。表面粗糙度可以用表面波纹(corrugation)来表征。
孔或丝的暴露表面可以覆盖有一层氧化物，诸如半导体氧化物、金属氧化物或半导体和金属氧化物。在一些情况下，该氧化物是原生氧化物，如硅的原生氧化物(例如，SiO2)。
可以选择本公开内容的热电元件的掺杂配置以控制具有热电元件的热电装置的热导率和热电功率。通过分别控制热电元件的尺寸和掺杂，可以基本上独立于热电元件的电导率来控制该热导率和热电功率。作为一个示例，可以独立于热电元件的尺寸(例如，长度、孔或丝直径)来控制包含孔或丝的热电元件的掺杂P型或N型掺杂浓度。用于控制半导体纳米丝的热导率和热电功率的各种方法在美国专利公开号2009/0020148(“METHODS AND DEVICES FOR CONTROLLINGTHERMAL CONDUCTIVITY AND THERMOELECTRIC POWER OFSEMICONDUCTOR NANOWIRES”)中有描述，该文献通过引用而整体并入本文。
本文描述的方法可以使用在超高真空、高真空、真空、低压、环境压力或高压下的系统来实现(见下文)。在一些情况下，热电元件在低压下，例如使用真空室而形成。在其他情况下，热电元件在空气中形成。或者，热电元件可以在惰性气体(例如，He、N2、Ar、H2、CO2)气氛中形成。
本文描述的方法可以借助于计算机系统而自动化，该计算机系统具有包含实现本文提供的方法的机器可执行代码的存储位置，以及一个或多个用于执行该机器可执行代码的处理器。
用于形成热电元件的系统
本公开内容的另一方面提供用于形成热电元件的系统，其包括具有配置用于夹持衬底的衬底夹持器的反应空间，以及与该反应空间流体连通的第一蒸汽源。该第一蒸汽源可以在反应空间中供应氧化剂。该系统还可包括与反应空间流体连通的第二蒸汽源。该第二蒸汽源可以向反应空间供应化学蚀刻剂。该系统可以包括控制器，该控制器具有被编程用于执行机器可读指令的一个处理器(或多个处理器)，所述机器可读指令在由处理器执行时实现本文所公开的任何方法。例如，控制器可以实现包括下列各项的方法：(i)使相邻于反应空间中的衬底的蚀刻层与来自第一蒸汽源的汽相氧化剂相接触，以及(ii)使该蚀刻层与来自第二蒸汽源的化学蚀刻剂相接触。第一蒸汽源和第二蒸汽源可以是同一蒸汽源。
在一些示例中，系统可以包括与反应空间流体连通的压力系统。该压力系统可被配置用于调节反应空间的压力。在一些示例中，压力系统包括一个或多个真空泵，该真空泵选自机械泵、旋片泵、涡轮分子泵、离子泵、低温泵和扩散泵。压力系统可以包括阀，诸如节流阀。压力系统可以包括压力传感器，该压力传感器用于测量反应空间的压力并将该压力转发至控制器，该控制器可以借助于压力系统的一个或多个真空泵来调节所述压力。
图14示出根据本公开内容实施方式的、用于形成热电装置的系统1400。系统1400包括反应空间1401，该反应空间1401与压力系统1402流体连通。系统1400包括衬托器(susceptor)(或衬底夹持器)1403，该衬托器1403具有安置于其上的一个或多个衬底(未示出)。蒸汽源1404向反应空间1401中提供第一蒸汽和第二蒸汽。衬托器1403可以包括一个或多个加热和/或冷却元件，用于在处理(即，热电元件形成等)期间调节衬底的温度。在图示的示例中，蒸汽源1404被引导至喷头1405，该喷头1405将蒸汽源分布于衬底夹持器1403上。在一些情况下可以排除喷头。阀1406和阀1407可以调节流入和流出反应空间1401的一个或多个蒸汽的流动。耦合(虚线)至反应空间1401的控制器1408、压力源1402以及阀1406和阀1407帮助调节反应空间在热电装置形成之前、形成过程中和形成之后的压力、蒸汽源流入反应空间1401的速率，以及衬托器1403的温度(例如，在处理过程中的衬托器温度)。控制器1408包括一个计算机处理器(本文中亦称“处理器”)或多个处理器、存储器(例如，只读存储器、随机存取存储器、闪速存储器)、物理存储介质(例如，硬盘、光介质)、通信接口(例如，网卡)和显示界面。控制器可例如耦合至云或分布式网络以便进行远程处理。
系统1400可以包括多个蒸汽源。所述多个蒸汽源中的每一个可以向反应空间1401中引入氧化剂或化学蚀刻剂。该氧化剂或化学蚀刻剂能够以汽相引入，在一些情况下借助于载气(例如，He、N2、Ar、H2、CO2)来引入。蒸汽源可以与氧化剂的源或化学蚀刻剂的源流体连通，所述氧化剂的源或化学蚀刻剂的源可以是容纳处于液相中的氧化剂或化学蚀刻剂中的每一个的容器。在一些示例中，可以引导载气经过具有处于液相中的氧化剂或化学蚀刻剂的容器，以便生成可以被引导至反应空间1401中的、具有氧化剂或化学蚀刻剂的蒸汽。
通过借助于诸如流量计、质量流量控制器和/或气管电磁阀等各种装置来控制单独的蒸汽源的流速，可以改变进入到反应空间1401中的蒸汽源的组成。通过使蒸汽混合物穿过气体加热器或冷却器，可以改变蒸汽混合物的温度。可以例如使用增压泵、压缩机或真空泵，在低真空至大气压至高压之间控制蒸汽混合物的压力。
衬底夹持器1403可被配置用于在衬底蚀刻过程中旋转衬底夹持器1403上的衬底。衬底夹持器1403能够以每分钟至少约1°、2°、3°、4°、5°、6°、7°、8°、9°、10°、20°、30°、40°、45°、50°、60°、70°、80°、90°、180°或360°的速率来旋转衬底。作为替代或附加，衬底夹持器1403可以在蚀刻过程中振动衬底。作为替代或附加，衬底夹持器1403可以在蚀刻过程中平移衬底(例如，从反应空间1401的一侧向另一侧)。
在一些情况下，系统1400被配置用于喷蚀。反应空间1401可以包括一个或多个喷嘴，该一个或多个喷嘴被配置用于向衬底输送蚀刻剂混合物的喷雾剂或薄雾剂。衬底可以作为晶片来提供，其可于在衬底中形成孔或从衬底形成丝之后用作热电元件。在一些示例中，将带有催化剂图案的晶片放置在反应空间1401中的衬底夹持器1403上。在衬底夹持器1403上转动或搅动晶片的同时，经由喷嘴向晶片的表面供应包含化学蚀刻剂(例如，HF)的蚀刻剂混合物。可以将蚀刻剂混合物与吹扫气体(例如，氦、氩、氮)和/或反应气体(例如，O2、O3、H2O2)一起提供到反应空间1401中。混合物可以进一步包含稀释剂组分，举例而言，诸如水、水蒸气或乙醇。
本文所提供的系统和方法的各个方面可通过编程来体现。该技术的各个方面可以被认为是通常为被承载于某种类型的机器可读介质或体现于其中的机器(或处理器)可执行代码和/或关联数据形式的“产品”或“制品”。机器可执行代码可储存在电子存储单元上，诸如储存在存储器(例如，只读存储器、随机存取存储器、闪速存储器)或硬盘上。“存储”型介质可以包括计算机、处理器等或其关联模块的、可以在任何时间为软件编程提供非暂时性存储的任何或所有的有形存储器，诸如各种半导体存储器、磁带驱动器、磁盘驱动器等。所有的软件或其各部分可以不时通过因特网或各种其他电信网络进行通信。这样的通信例如可以支持软件从一个计算机或处理器向另一计算机或处理器中的加载，例如，从管理服务器或主机向应用服务器的计算机平台中的加载。因此，可以承载软件元素的另一类型的介质包括光波、电波和电磁波，诸如跨本地设备之间的物理接口使用的、通过有线或光陆线网络以及通过各种空中链路使用的光波、电波和电磁波。可以携载此类波的物理元件，诸如有线或无线链路、光链路等，亦可认为是承载软件的介质。除非限制于非暂时性有形“存储”介质，否则本文所使用的诸如计算机或机器“可读介质”等术语意指参与向处理器提供用于执行的指令的任何介质。
因此，机器可读介质，诸如计算机可执行代码等，可以采取许多形式，包括但不限于有形存储介质、载波介质或物理传输介质。非易失性存储介质例如包括光盘或磁盘，诸如任何一个或多个计算机(诸如附图中所示的可用于实现数据库的计算机)中的任何存储装置。易失性存储介质包括动态存储器，诸如这样的计算机平台的主存储器。有形传输介质包括同轴线缆；铜线和光纤，包括构成计算机系统内的总线的导线。载波传输介质可以采取电信号或电磁信号或者声波或光波的形式，诸如在射频(RF)和红外(IR)数据通信过程中生成的电信号或电磁信号或者声波或光波。因此，常见形式的计算机可读介质例如包括：软盘、柔性盘、硬盘、磁带、任何其他磁介质、CD-ROM、DVD或DVD-ROM、任何其他光介质、打孔卡纸带、任何具有孔洞图案的其他物理存储介质、RAM、ROM、PROM和EPROM、FLASH-EPROM、任何其他存储器芯片或盒、传输数据或指令的载波、传输这样的载波的线缆或链路，或者任何可让计算机从中读取编程代码和/或数据的其他介质。这些形式的计算机可读介质中的许多介质可以参与将一个或多个序列的一个或多个指令运载至处理器以供执行。
实施例1
载气(例如，氮气、氩气、氦气、二氧化碳等)通过过氧化氢(氧化剂)和氟化氢(化学蚀刻剂)的单独溶液分开鼓泡。该过氧化氢溶液在水中包含约30wt.％过氧化氢，该氢氟酸溶液在水中包含约49wt.％氢氟酸。将所得的用过氧化氢和氢氟酸中每一种的蒸汽饱和的气体混合，生成汽相混合物，随后将其引导至具有包含蚀刻层的硅衬底的反应室。该蚀刻层包含以一定图案在硅表面上分布的银颗粒。包含过氧化氢和氢氟酸的汽相混合物继而与衬底和蚀刻层的银颗粒接触。汽相过氧化氢在银表面催化地分解并氧化处于下面的硅，继而通过来自蒸汽混合物的汽相氢氟酸去除该硅。以这种方式，在硅衬底中形成丝。
实施例2
催化剂材料(例如，银)以毯子的方式沉积在硅晶片上，随后在所需的或以其他方式预定的位置去除，以产生催化剂图案。在一种方法中，催化剂材料沉积在晶片上，并且掩蔽材料沉积在催化剂材料上。继而用抗蚀剂掩模对掩蔽材料进行图案化(例如，光刻术、电子束光刻术、纳米压印光刻术、嵌段共聚物光刻术)以提供转移到掩蔽材料中(例如，通过反应性离子蚀刻)的抗蚀图案，在其中它可充当硬掩模以供蚀刻处于下面的催化剂材料(例如，离子研磨、反应性离子蚀刻)。催化剂材料的暴露部分继而与蚀刻剂混合物(例如，HF和H2O2)接触以蚀刻晶片。可以选择掩蔽材料，使得当催化剂材料暴露于蚀刻剂混合物时，该掩蔽材料以针对催化剂材料的选择性提供穿过晶片的定向蚀刻，并且其为牢固的，以便在用于去除掩蔽材料的后续离子研磨或蚀刻步骤过程中充当牺牲掩模。在一些示例中，掩蔽材料选自氧化硅、氮化硅和氮氧化硅。
作为替代，首先使用PVD(例如，蒸发、电子束蒸发、溅镀)或CVD(例如，等离子体增强的、低压或大气压)将掩蔽材料沉积在晶片上。继而用抗蚀剂掩模对掩蔽材料进行图案化。继而使用PVD、CVD(例如，金属有机化学汽相沉积、电子或离子束诱发的沉积)、电化学沉积或无电沉积来沉积催化剂材料，在一些情况下过量沉积。继而去除任何过量的材料，例如，使用化学机械抛光步骤和/或离子研磨步骤。催化剂材料的暴露部分继而与蚀刻剂混合物(例如，HF和H2O2)接触以蚀刻晶片。可以选择掩蔽材料，使得当催化剂材料暴露于蚀刻剂混合物时，该掩蔽材料以针对晶片的选择性提供晶片的定向蚀刻，并且其在催化剂材料沉积过程中为非反应性的，并且在诸如使用化学机械抛光或离子研磨的去除过程中足够牢固。掩蔽材料可以是氧化硅，诸如二氧化硅。当掩蔽材料是二氧化硅时，可以进行湿法或干法晶片氧化。
尽管本文所述的各个实施方式均参考半导体衬底，但本文描述的方法可以与其他类型的衬底如由金属或绝缘(介电)材料形成的衬底一起使用。
本公开内容的热电元件可用于冷却系统，诸如用于电子装置、汽车或包围式建筑(例如，住宅、办公楼)的冷却系统。冷却系统可包括与热电装置相接触的流体流动路径，该热电装置包含本公开内容的热电元件并且根据本文提供的方法形成。该流体流动路径可将工作流体传送至热电装置。在一些情况下，冷却系统与诸如计算机处理器或其他热能来源等热源热接触。作为替代，本公开内容的热电元件可用于发电系统中。发电系统可包括包含本公开内容的热电元件并且根据本文提供的方法形成的热电装置。该发电系统可电耦合至负载，诸如电子装置、电力网和/或储能系统(例如，电池)。该发电系统可在跨热电装置的热电元件施加温度梯度时提供功率。
本文提供的装置、系统和方法可与其他装置、系统和方法相组合，或用其他装置、系统和方法来改进，所述其他装置、系统和方法例如是Zhang等人的美国专利号7,309,830、Fukutani等人的美国专利公开号2006/0032526、Boukai等人的PCT专利公开号WO/2013/109729中所描述的装置和/或方法，这些文献通过引用而全文并入于此。
根据上文应当理解，尽管已经阐述和描述了特定的实现，但是可以对其进行各种修改，并且这些修改是此处所预期的。也并非打算以说明书中提供的具体实施例来限制本发明。虽然已经参照上述说明书描述了本发明，但本文对本发明实施方式的描述和阐述并不意味着以限制意义来解释。此外，应当理解，本发明的所有方面均不限于本文阐述的具体叙述、配置或相对比例，后者取决于多种条件和变量。本发明的实施方式在形式和细节上的各种修改对本领域技术人员而言将是显而易见的。因此，预期本发明也应涵盖任何这样的修改、变更及等同物。

Claims (38)

1.一种用于形成热电元件的方法，包括：
(a)在反应空间中提供衬底，其中所述衬底包含半导体材料，其中所述衬底具有与所述衬底相邻的金属材料的图案，该金属材料被配置用于催化所述衬底的氧化；
(b)使所述金属材料暴露于汽相氧化剂和汽相化学蚀刻剂；以及
(c)以至少约0.01微米/秒的蚀刻速率蚀刻所述衬底以在所述衬底中形成孔或从所述衬底形成丝，从而形成所述热电元件。
2.如权利要求1所述的方法，其中所述孔或丝中的每一个具有至少约20:1的纵横比。
3.如权利要求2所述的方法，其中所述孔或丝中的每一个具有至少约1000:1的纵横比。
4.如权利要求1所述的方法，其中所述金属材料暴露于所述气体约30秒至60小时的时间段。
5.如权利要求1所述的方法，其中所述气体中的氧化剂与化学蚀刻剂之比为至少约2:1。
6.如权利要求1所述的方法，其中将所述衬底加热至约-50℃至200℃的温度。
7.如权利要求1所述的方法，其中将所述气体加热至约-50℃至200℃的温度。
8.如权利要求1所述的方法，其中所述金属材料包含金、银、铂、铬、钼、钨、钯或其组合。
9.如权利要求1所述的方法，其中以至少约0.1微米/秒的蚀刻速率蚀刻所述衬底。
10.如权利要求1所述的方法，其中(a)进一步包括：
提供与所述衬底相邻的掩模；
在所述掩模中形成孔的图案，其中单个孔暴露出与所述衬底相邻的氧化物层；
使所述氧化物层暴露于汽相蚀刻剂以去除所述氧化物层；
沉积与所述衬底相邻的所述金属材料；以及
去除所述掩模。
11.如权利要求10所述的方法，其中所述汽相蚀刻剂是氢氟酸。
12.如权利要求10所述的方法，其中所述金属材料通过汽相沉积而沉积。
13.如权利要求1所述的方法，进一步包括在蚀刻所述衬底之前在所述衬底的底面上形成钝化层。
14.如权利要求1所述的方法，进一步包括在蚀刻所述衬底的同时，跨所述衬底施加电场。
15.如权利要求1所述的方法，其中所述衬底同时暴露于所述汽相氧化剂和所述汽相化学蚀刻剂。
16.如权利要求1所述的方法，其中所述衬底交替地及顺序地暴露于所述汽相氧化剂和所述汽相化学蚀刻剂。
17.如权利要求1所述的方法，其中所述汽相氧化剂和所述汽相化学蚀刻剂处于超临界相中。
18.如权利要求1所述的方法，其中所述汽相氧化剂选自O2、O3、NO2和H2O2。
19.如权利要求1所述的方法，其中所述汽相化学蚀刻剂选自HF、HCl、HBr和HI。
20.如权利要求1所述的方法，其中所述热电元件具有至少约0.5的品质因数。
21.一种用于形成热电元件的方法，包括使与衬底相邻的金属材料接触汽相氧化剂和汽相化学蚀刻剂，以便以至少约0.1纳米/秒的蚀刻速率在所述衬底中形成孔或从所述衬底形成丝，从而形成所述热电元件，其中所述孔或丝具有至少约20:1的纵横比，并且其中通过透射电子显微术测量到：被所述孔或丝暴露的所述衬底的表面在所述孔或丝内具有约0.5纳米(nm)至50nm的粗糙度。
22.如权利要求21所述的方法，其中所述纵横比为至少约1000:1。
23.如权利要求21所述的方法，其中单个孔或丝具有通过x-射线光电子能谱法(XPS)测量到的金属含量为至少约0.000001％的表面。
24.如权利要求21所述的方法，其中所述衬底同时与所述汽相氧化剂和所述汽相化学蚀刻剂接触。
25.如权利要求21所述的方法，其中所述衬底交替地及顺序地与所述汽相氧化剂和所述汽相化学蚀刻剂接触。
26.如权利要求21所述的方法，其中所述汽相氧化剂选自O2、O3、NO2和H2O2。
27.如权利要求21所述的方法，其中所述汽相化学蚀刻剂选自HF、HCl、HBr和HI。
28.如权利要求21所述的方法，其中所述热电元件具有至少约0.5的品质因数。
29.一种用于形成热电装置的方法，包括：
(a)提供与衬底相邻的金属材料的颗粒，其中所述金属材料的颗粒各自具有<2的欧拉示性数；以及
(b)使所述颗粒暴露于氧化剂和化学蚀刻剂以便以至少约0.01微米/秒的蚀刻速率催化地蚀刻所述衬底，以在所述衬底中形成孔或从所述衬底形成丝，从而形成所述热电装置的热电元件。
30.如权利要求29所述的方法，其中(a)进一步包括：
提供与所述衬底相邻的掩模，该掩模具有孔阵列；
沉积与所述掩模和所述衬底的暴露部分相邻的所述金属材料的层；以及
去除所述掩模以提供与所述衬底相邻的所述金属材料的所述颗粒。
31.如权利要求30所述的方法，其中提供所述掩模进一步包括：
形成与所述衬底相邻的所述掩模，所述掩模具有在聚合物基质中相分离的三维结构；以及
去除所述三维结构，从而在所述聚合物基质中提供所述孔，所述孔暴露部分所述衬底。
32.如权利要求29所述的方法，其中所述金属材料包含金、银、铂、铬、钼、钨、钯或其组合。
33.如权利要求29所述的方法，其中所述颗粒暴露于汽相的所述氧化剂和所述蚀刻剂。
34.如权利要求29所述的方法，其中所述氧化剂和所述蚀刻剂处于超临界相中。
35.如权利要求29所述的方法，其中所述金属材料的所述颗粒各自具有等于零的欧拉示性数。
36.如权利要求29所述的方法，其中所述氧化剂选自O2、O3、NO2和H2O2。
37.如权利要求29所述的方法，其中所述化学蚀刻剂选自HF、HCl、HBr和HI。
38.如权利要求29所述的方法，其中所述热电元件具有至少约0.5的品质因数。
CN201380054288.4A 2012-08-17 2013-08-16 用于形成热电装置的系统和方法 Expired - Fee Related CN104756268B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261684681P 2012-08-17 2012-08-17
US61/684,681 2012-08-17
PCT/US2013/055462 WO2014028903A1 (en) 2012-08-17 2013-08-16 Systems and methods for forming thermoelectric devices

Publications (2)

Publication Number Publication Date
CN104756268A true CN104756268A (zh) 2015-07-01
CN104756268B CN104756268B (zh) 2017-10-24

Family

ID=50101543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380054288.4A Expired - Fee Related CN104756268B (zh) 2012-08-17 2013-08-16 用于形成热电装置的系统和方法

Country Status (6)

Country Link
US (1) US9515246B2 (zh)
EP (1) EP2885823B1 (zh)
JP (1) JP6353447B2 (zh)
KR (1) KR20150086466A (zh)
CN (1) CN104756268B (zh)
WO (1) WO2014028903A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419198B2 (en) 2010-10-22 2016-08-16 California Institute Of Technology Nanomesh phononic structures for low thermal conductivity and thermoelectric energy conversion materials
US9362015B2 (en) 2010-12-16 2016-06-07 The Regents Of The University Of Michigan Silicon-based solar cell with eutectic composition
US20130019918A1 (en) 2011-07-18 2013-01-24 The Regents Of The University Of Michigan Thermoelectric devices, systems and methods
US10205080B2 (en) 2012-01-17 2019-02-12 Matrix Industries, Inc. Systems and methods for forming thermoelectric devices
WO2013149205A1 (en) 2012-03-29 2013-10-03 California Institute Of Technology Phononic structures and related devices and methods
JP6353447B2 (ja) 2012-08-17 2018-07-04 マトリックス インダストリーズ，インコーポレイテッド 熱電デバイスを形成するためのシステム及び方法
JP6028969B2 (ja) * 2012-08-24 2016-11-24 国立大学法人大阪大学 結晶基板に孔を形成する方法、並びに結晶基板内に配線や配管を有する機能性デバイス
WO2014070795A1 (en) 2012-10-31 2014-05-08 Silicium Energy, Inc. Methods for forming thermoelectric elements
DE102013212524A1 (de) * 2013-06-27 2015-01-15 Behr Gmbh & Co. Kg Thermoelektrische Temperiereinheit
CN106537621B (zh) 2014-03-25 2018-12-07 美特瑞克斯实业公司 热电设备和系统
CN109219780A (zh) 2016-05-03 2019-01-15 美特瑞克斯实业公司 热电设备和系统
USD819627S1 (en) 2016-11-11 2018-06-05 Matrix Industries, Inc. Thermoelectric smartwatch
MY198129A (en) * 2017-02-06 2023-08-05 Intel Corp Thermoelectric bonding for integrated circuits
KR102100385B1 (ko) * 2017-11-16 2020-04-13 포항공과대학교 산학협력단 실리사이드층을 포함하는 수직 나노선을 이용한 열전소자 및 이의 제조 방법
US10475656B2 (en) 2017-12-19 2019-11-12 Micron Technology, Inc. Hydrosilylation in semiconductor processing
EP3780070A1 (en) 2019-08-14 2021-02-17 Paul Scherrer Institut System and etching method for fabricating photonic device elements
JP7567547B2 (ja) 2021-02-19 2024-10-16 Ａｇｃ株式会社 凹部を有するケイ素含有部材の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1382626A (zh) * 2002-03-15 2002-12-04 清华大学 一种合成纳米硅线阵列的方法
US20050215063A1 (en) * 1997-05-09 2005-09-29 Bergman Eric J System and methods for etching a silicon wafer using HF and ozone
CN101521239A (zh) * 2009-03-24 2009-09-02 中国科学院微电子研究所 硅基纳米柱阵列异质结薄膜太阳能电池及其制备方法

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3653989A (en) 1970-04-02 1972-04-04 Rca Corp Zn DIFFUSION INTO GAP
JPS6027179B2 (ja) 1975-11-05 1985-06-27 日本電気株式会社 多孔質シリコンの形成方法
US4078945A (en) 1976-05-03 1978-03-14 Mobil Tyco Solar Energy Corporation Anti-reflective coating for silicon solar cells
US5089293A (en) 1984-07-31 1992-02-18 Rosemount Inc. Method for forming a platinum resistance thermometer
US4681657A (en) 1985-10-31 1987-07-21 International Business Machines Corporation Preferential chemical etch for doped silicon
JPS63266829A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd プラズマｃｖｄ膜の形成方法
US5139624A (en) 1990-12-06 1992-08-18 Sri International Method for making porous semiconductor membranes
US5767020A (en) 1991-02-15 1998-06-16 Canon Kabushiki Kaisha Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
US5206523A (en) 1991-08-29 1993-04-27 Goesele Ulrich M Microporous crystalline silicon of increased band-gap for semiconductor applications
EP0534474B1 (en) 1991-09-27 2002-01-16 Canon Kabushiki Kaisha Method of processing a silicon substrate
JP3352118B2 (ja) 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
EP0605246B1 (en) 1992-12-28 2001-09-05 Canon Kabushiki Kaisha Sight line detector and camera with the detector
US6093941A (en) 1993-09-09 2000-07-25 The United States Of America As Represented By The Secretary Of The Navy Photonic silicon on a transparent substrate
US6017811A (en) 1993-09-09 2000-01-25 The United States Of America As Represented By The Secretary Of The Navy Method of making improved electrical contact to porous silicon
TW330313B (en) 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
US5510633A (en) 1994-06-08 1996-04-23 Xerox Corporation Porous silicon light emitting diode arrays and method of fabrication
US5565084A (en) 1994-10-11 1996-10-15 Qnix Computer Co., Ltd. Electropolishing methods for etching substrate in self alignment
US5990605A (en) 1997-03-25 1999-11-23 Pioneer Electronic Corporation Electron emission device and display device using the same
US5981400A (en) 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
US5895223A (en) 1997-12-10 1999-04-20 Industrial Technology Research Institute Method for etching nitride
US6313015B1 (en) 1999-06-08 2001-11-06 City University Of Hong Kong Growth method for silicon nanowires and nanoparticle chains from silicon monoxide
EP1268087A4 (en) 2000-03-22 2007-05-23 Univ Massachusetts NANOMETRIC CYLINDER MATRICES
JP3859199B2 (ja) 2000-07-18 2006-12-20 エルジー エレクトロニクス インコーポレイティド カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ
US6790785B1 (en) * 2000-09-15 2004-09-14 The Board Of Trustees Of The University Of Illinois Metal-assisted chemical etch porous silicon formation method
WO2002103752A2 (en) 2000-11-27 2002-12-27 The Board Of Trustees Of The University Of Illinois Metal-assisted chemical etch to produce porous group iii-v materials
KR100878281B1 (ko) 2001-03-14 2009-01-12 유니버시티 오브 매사츄세츠 나노 제조
WO2002080280A1 (en) 2001-03-30 2002-10-10 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
US7161168B2 (en) 2002-07-30 2007-01-09 The Regents Of The University Of California Superlattice nanopatterning of wires and complex patterns
US7135728B2 (en) 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
JP4434575B2 (ja) * 2002-12-13 2010-03-17 キヤノン株式会社 熱電変換素子及びその製造方法
US20040152240A1 (en) 2003-01-24 2004-08-05 Carlos Dangelo Method and apparatus for the use of self-assembled nanowires for the removal of heat from integrated circuits
US7629531B2 (en) 2003-05-19 2009-12-08 Digital Angel Corporation Low power thermoelectric generator
US7075161B2 (en) 2003-10-23 2006-07-11 Agilent Technologies, Inc. Apparatus and method for making a low capacitance artificial nanopore
US7181836B2 (en) 2003-12-19 2007-02-27 General Electric Company Method for making an electrode structure
US20050193742A1 (en) 2004-02-10 2005-09-08 Its Kool, Llc Personal heat control devicee and method
TW200526824A (en) 2004-02-11 2005-08-16 Ind Tech Res Inst Manufacturing method of silicon nanowire
US20050205883A1 (en) 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
US7115971B2 (en) 2004-03-23 2006-10-03 Nanosys, Inc. Nanowire varactor diode and methods of making same
KR100553317B1 (ko) 2004-04-23 2006-02-20 한국과학기술연구원 실리콘 나노선을 이용한 실리콘 광소자 및 이의 제조방법
US7465871B2 (en) 2004-10-29 2008-12-16 Massachusetts Institute Of Technology Nanocomposites with high thermoelectric figures of merit
US9865790B2 (en) 2004-12-07 2018-01-09 Toyota Motor Engineering & Manufacturing North America, Inc. Nanostructured bulk thermoelectric material
US7309830B2 (en) 2005-05-03 2007-12-18 Toyota Motor Engineering & Manufacturing North America, Inc. Nanostructured bulk thermoelectric material
US7254953B2 (en) 2005-01-06 2007-08-14 Caterpillar Inc Thermoelectric heat exchange element
US8044293B2 (en) 2005-02-18 2011-10-25 GM Global Technology Operations LLC High performance thermoelectric nanocomposite device
US7291282B2 (en) 2005-03-01 2007-11-06 Hewlett-Packard Development Company, L.P. Method of fabricating a mold for imprinting a structure
JP2006261451A (ja) * 2005-03-17 2006-09-28 Sony Corp エッチング方法
TWI284734B (en) 2005-12-20 2007-08-01 Nat Univ Chung Cheng Sensing apparatus containing noble metal and sensing system and method thereof
JP2007273746A (ja) 2006-03-31 2007-10-18 Sumitomo Chemical Co Ltd 固体表面の微細加工方法および発光素子
US7369410B2 (en) 2006-05-03 2008-05-06 International Business Machines Corporation Apparatuses for dissipating heat from semiconductor devices
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
US20070277866A1 (en) 2006-05-31 2007-12-06 General Electric Company Thermoelectric nanotube arrays
US20100065810A1 (en) 2006-09-07 2010-03-18 Max-Planck-Gessellschaft Zur Foerderung Der Wissenschaften E.V. Method Of Synthesizing Semiconductor Nanostructures And Nanostructures Synthesized By The Method
US8101449B2 (en) 2007-01-03 2012-01-24 Toyota Motor Engineering & Manufacturing North America, Inc. Process for altering thermoelectric properties of a material
US20080314429A1 (en) 2007-02-09 2008-12-25 Stichting Imec Nederland Method for Thermal Matching of a Thermoelectric Generator with a Heat Source Having High Thermal Resistance and Thermoelectric Generator thus Obtained
EP1976034A3 (en) 2007-03-29 2011-11-09 Stichting IMEC Nederland Method for manufacturing a thermopile, the thermopile thus obtrained and a thermoelectric generator comprising such thermopiles
WO2009011975A2 (en) 2007-05-23 2009-01-22 California Institute Of Technology Method for fabricating monolithic two-dimensional nanostructures
WO2009008127A1 (ja) 2007-07-09 2009-01-15 Kabushiki Kaisha Toshiba 熱電変換モジュールとそれを用いた熱交換器、熱電温度調節装置および熱電発電装置
US8227681B2 (en) 2007-07-20 2012-07-24 GM Global Technology Operations LLC Active material apparatus with activating thermoelectric device thereon and method of fabrication
WO2009014985A2 (en) 2007-07-20 2009-01-29 California Institute Of Technology Methods and devices for controlling thermal conductivity and thermoelectric power of semiconductor nanowires
KR20100056478A (ko) 2007-08-21 2010-05-27 더 리전트 오브 더 유니버시티 오브 캘리포니아 고성능 열전 속성을 갖는 나노구조체
US7855153B2 (en) 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TW200935635A (en) * 2008-02-15 2009-08-16 Univ Nat Chiao Tung Method of manufacturing nanometer-scale thermoelectric device
EP2131406A1 (en) 2008-06-02 2009-12-09 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO A method for manufacturing a thermoelectric generator, a wearable thermoelectric generator and a garment comprising the same
WO2010003629A2 (en) 2008-07-08 2010-01-14 Max-Planck-Gesellschaft Zur Förderung Der Wissenschaft E. V. Thermoelectric apparatus and methods of manufacturing the same
US8318386B2 (en) 2008-08-07 2012-11-27 Rolith Inc. Fabrication of nanostructured devices
WO2010027962A2 (en) 2008-09-04 2010-03-11 The Board Of Trustees Of The University Of Illinois Method of forming a nanoscale three-demensional pattern in a porous semiconductor
US8153533B2 (en) * 2008-09-24 2012-04-10 Lam Research Methods and systems for preventing feature collapse during microelectronic topography fabrication
KR101249292B1 (ko) 2008-11-26 2013-04-01 한국전자통신연구원 열전소자, 열전소자 모듈, 및 그 열전 소자의 형성 방법
TWI380487B (en) 2008-12-12 2012-12-21 Ind Tech Res Inst Thermoelectric device
JP5282598B2 (ja) * 2009-02-17 2013-09-04 富士通株式会社 熱電変換素子の製造方法
US8278191B2 (en) 2009-03-31 2012-10-02 Georgia Tech Research Corporation Methods and systems for metal-assisted chemical etching of substrates
US20120160290A1 (en) 2009-05-28 2012-06-28 Gmz Energy, Inc. Thermoelectric system and method of operating same
US20120174956A1 (en) 2009-08-06 2012-07-12 Laird Technologies, Inc. Thermoelectric Modules, Thermoelectric Assemblies, and Related Methods
WO2011049804A2 (en) 2009-10-21 2011-04-28 The Board Of Trustees Of The University Of Illinois Method of forming an array of high aspect ratio semiconductor nanostructures
US20110114146A1 (en) 2009-11-13 2011-05-19 Alphabet Energy, Inc. Uniwafer thermoelectric modules
US8569740B2 (en) 2010-01-12 2013-10-29 MicroXact Inc. High efficiency thermoelectric materials and devices
JP2011153776A (ja) 2010-01-28 2011-08-11 Mitsubishi Electric Corp 冷却装置
TWI472477B (zh) 2010-03-02 2015-02-11 Univ Nat Taiwan 矽奈米結構與其製造方法及應用
US8568877B2 (en) 2010-03-09 2013-10-29 Board Of Regents Of The University Of Texas System Porous and non-porous nanostructures
US9419198B2 (en) 2010-10-22 2016-08-16 California Institute Of Technology Nanomesh phononic structures for low thermal conductivity and thermoelectric energy conversion materials
US20150083180A1 (en) 2010-11-16 2015-03-26 Electron Holding, Llc Systems, methods and/or apparatus for thermoelectric energy generation
US9240328B2 (en) * 2010-11-19 2016-01-19 Alphabet Energy, Inc. Arrays of long nanostructures in semiconductor materials and methods thereof
US8736011B2 (en) 2010-12-03 2014-05-27 Alphabet Energy, Inc. Low thermal conductivity matrices with embedded nanostructures and methods thereof
US9048004B2 (en) 2010-12-20 2015-06-02 Gmz Energy, Inc. Half-heusler alloys with enhanced figure of merit and methods of making
JP2014508395A (ja) 2010-12-20 2014-04-03 トラスティーズ オブ ボストン カレッジ 強化された性能指数を備えるハーフホイスラー合金および製造方法
WO2012088085A1 (en) 2010-12-21 2012-06-28 Alphabet Energy, Inc. Arrays of filled nanostructures with protruding segments and methods thereof
KR101864211B1 (ko) 2010-12-30 2018-06-05 한국전자통신연구원 실리콘 나노선 기반의 열전소자 및 그 제조 방법
US8580100B2 (en) 2011-02-24 2013-11-12 Massachusetts Institute Of Technology Metal deposition using seed layers
US20120282435A1 (en) 2011-03-24 2012-11-08 University Of Massachusetts Nanostructured Silicon with Useful Thermoelectric Properties
US9238133B2 (en) 2011-05-09 2016-01-19 The Invention Science Fund I, Llc Method, device and system for modulating an activity of brown adipose tissue in a vertebrate subject
US20130019918A1 (en) * 2011-07-18 2013-01-24 The Regents Of The University Of Michigan Thermoelectric devices, systems and methods
US20130087180A1 (en) 2011-10-10 2013-04-11 Perpetua Power Source Technologies, Inc. Wearable thermoelectric generator system
EP2786427A4 (en) 2011-12-01 2016-08-17 Quarkstar Llc SOLID BODY LIGHTING DEVICE AND METHOD OF MANUFACTURING THEREOF
US10205080B2 (en) 2012-01-17 2019-02-12 Matrix Industries, Inc. Systems and methods for forming thermoelectric devices
CN104205382A (zh) 2012-01-25 2014-12-10 阿尔法贝特能源公司 用于热回收系统的模块化热电单元及其方法
DE102012105086B4 (de) 2012-06-13 2014-02-13 Karlsruher Institut für Technologie Gewickeltes und gefaltetes thermoelektrisches System und Verfahren zu dessen Herstellung
CA2880888A1 (en) 2012-08-03 2014-02-06 Board Of Regents, The University Of Texas System Devices, systems and methods for thermoelectric heating and cooling of mammalian tissue
JP6353447B2 (ja) 2012-08-17 2018-07-04 マトリックス インダストリーズ，インコーポレイテッド 熱電デバイスを形成するためのシステム及び方法
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
WO2014070795A1 (en) 2012-10-31 2014-05-08 Silicium Energy, Inc. Methods for forming thermoelectric elements
WO2014152570A2 (en) 2013-03-14 2014-09-25 Wake Forest University Thermoelectric apparatus and articles and applications thereof
US20140326287A1 (en) 2013-05-02 2014-11-06 Perpetua Power Source Technologies, Inc. Wearable thermoelectric generator assembly and method of manufacturing same
US10182937B2 (en) 2013-10-11 2019-01-22 Embr Labs Inc. Methods and apparatuses for manipulating temperature
US20150162517A1 (en) 2013-12-06 2015-06-11 Sridhar Kasichainula Voltage generation across temperature differentials through a flexible thin film thermoelectric device
WO2015134394A1 (en) 2014-03-03 2015-09-11 Physiocue, Inc. Stimulation system, device, and method for use thereof
CN106537621B (zh) 2014-03-25 2018-12-07 美特瑞克斯实业公司 热电设备和系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050215063A1 (en) * 1997-05-09 2005-09-29 Bergman Eric J System and methods for etching a silicon wafer using HF and ozone
CN1382626A (zh) * 2002-03-15 2002-12-04 清华大学 一种合成纳米硅线阵列的方法
CN101521239A (zh) * 2009-03-24 2009-09-02 中国科学院微电子研究所 硅基纳米柱阵列异质结薄膜太阳能电池及其制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JAE CHEOL SHIN, ET AL.: "Experimental Study of Design Parameters in Silicon Micropillar Array Solar Cells Produced by Soft Lithography and Metal-Assisted Chemical Etching", 《IEEE JOURNAL OF PHOTOVOLTAICS》 *
JUNGKIL KIM,ET AL.: "Curved Silicon Nanowires with Ribbon-like Cross Sections by Metal-Assisted Chemical Etching", 《ACS NANO》 *
ZHIPENG HUANG , ET AL.: "Metal-Assisted Chemical Etching of Silicon: A Review", 《ADVANCED MATERIALS》 *

Also Published As

Publication number Publication date
EP2885823A4 (en) 2016-03-30
CN104756268B (zh) 2017-10-24
US9515246B2 (en) 2016-12-06
US20150228883A1 (en) 2015-08-13
EP2885823A1 (en) 2015-06-24
WO2014028903A1 (en) 2014-02-20
JP2015530743A (ja) 2015-10-15
KR20150086466A (ko) 2015-07-28
JP6353447B2 (ja) 2018-07-04
EP2885823B1 (en) 2018-05-02

Similar Documents

Publication Publication Date Title
CN104756268B (zh) 用于形成热电装置的系统和方法
US20210210670A1 (en) Methods for forming thermoelectric elements
US10749094B2 (en) Thermoelectric devices, systems and methods
CN101010780B (zh) 纳米线生长和获取的体系和方法
JP6437277B2 (ja) 二次元物質及びその形成方法、並びに該二次元物質を含む素子
CN104995741B (zh) 半导体纳米线的凹槽式接触
US20080277746A1 (en) Nanowire sensor with self-aligned electrode support
KR20080094901A (ko) 패터닝된 기판 상의 나노와이어의 배향된 성장을 위한 방법
KR20140112061A (ko) 그래핀 상부 전극 및 하부 전극을 갖는 나노와이어 장치 및 이러한 장치의 제조 방법
JP5059130B2 (ja) ヘテロ結晶半導体デバイス及びその製造方法
JP2008506254A (ja) ナノワイヤーの集積及び組み込みのためのシステムおよび方法
CN101652873A (zh) 具有包含纳米线的电极的存储器装置、包括所述存储器装置的系统及形成所述存储器装置的方法
Sreedharan et al. Intermediate Cu-O-Si phase in the Cu-SiO2/Si (111) system: growth, elemental, and electrical studies
US11187672B2 (en) Superhydrophobic electrode and biosensing device using the same
Hsu et al. Fabrication of Ni-silicide/Si heterostructured nanowire arrays by glancing angle deposition and solid state reaction
US20060088993A1 (en) Iridium oxide nanostructure patterning
US9272900B2 (en) Nanostructures and methods of making the same
Wang et al. Fabrication of large-area gallium arsenide nanowires using silicon dioxide nanoparticle mask
WO2012070924A1 (en) A method for nanowires and nanotubes growth
Kwak Formation of Stacked SiGe Nano-Bridges
Li et al. Fluoride-Decorated Oxides for Large Enhancement of Conductivity in Intrinsic Silicon Nanowires

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: California, USA

Applicant after: SILICIUM ENERGY, Inc.

Address before: michigan

Applicant before: SILICIUM ENERGY Inc.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171024

Termination date: 20210816