CN104752502A - Mos管及其形成方法 - Google Patents
Mos管及其形成方法 Download PDFInfo
- Publication number
- CN104752502A CN104752502A CN201310746415.9A CN201310746415A CN104752502A CN 104752502 A CN104752502 A CN 104752502A CN 201310746415 A CN201310746415 A CN 201310746415A CN 104752502 A CN104752502 A CN 104752502A
- Authority
- CN
- China
- Prior art keywords
- metal
- oxide
- semiconductor
- semiconductor substrate
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 178
- 238000000034 method Methods 0.000 title claims abstract description 30
- 229910044991 metal oxide Inorganic materials 0.000 title description 2
- 150000004706 metal oxides Chemical class 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 230000015572 biosynthetic process Effects 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 141
- 238000002955 isolation Methods 0.000 description 16
- 239000011810 insulating material Substances 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种MOS管及其形成方法。其中，所述MOS管的形成方法，包括：提供半导体衬底；在待形成栅极的部分半导体衬底内形成开口；形成覆盖所述开口底部和侧壁的栅介质层；形成覆盖所述栅介质层的栅电极层；形成分别位于所述栅介质层、栅电极层两侧的半导体衬底内的源区和漏区。形成的MOS管的沟道区长度增加，可有效提高MOS管的性能。并且，当MOS管用作电容器时，可有效增加其电容。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种MOS管及其形成方法。
背景技术
金属-氧化物-半导体晶体管（MOS管）是半导体制造中的最基本器件，其广泛适用于各种集成电路中。
请参考图1，现有技术提供了一种MOS管的制作方法，包括：提供半导体衬底100；形成覆盖所述半导体衬底100的栅介质层101；形成覆盖所述栅介质层101的栅电极层102；形成位于所述栅介质层101和栅电极层102侧壁的侧墙103；以所述侧墙103为掩膜，形成分别位于所述栅介质层101、栅电极层102两侧的半导体衬底100内的源区104和漏区105。
随着半导体制造技术的进一步发展，现有技术的MOS管采用高K介质材料替换氧化硅材料形成栅介质层101，采用金属材料替换多晶硅材料形成栅电极层102，甚至在源漏区填充锗硅，以增加沟道区的载流子迁移率。然而，现有技术形成的MOS管的性能仍然有待进一步提高。
发明内容
本发明解决的问题是提供一种MOS管及其形成方法，形成的MOS管的沟道区的长度增加，而且，当MOS管用作电容时，还可以有效增加其电容，MOS管的性能得到有效提高。
为解决上述问题，本发明提供一种MOS管的形成方法，包括：提供半导体衬底；在待形成栅极的部分半导体衬底内形成开口；形成覆盖所述开口底部和侧壁的栅介质层；形成覆盖所述栅介质层的栅电极层；形成分别位于所述栅介质层、栅电极层两侧的半导体衬底内的源区和漏区。
可选的，所述栅介质层覆盖多个开口的底部和侧壁。
可选的，所述多个开口沿横向依次排列。
可选的，所述多个开口沿纵向和横向排布，构成阵列图形。
可选的，还包括：在形成开口前，形成位于所述半导体衬底内的阱区。
可选的，还包括：形成位于所述半导体衬底内的浅沟槽，所述开口和所述浅沟槽在同一工艺步骤中形成。
可选的，所述栅介质层的材料为氧化硅或高K介质；所述栅电极层的材料为多晶硅或金属。
可选的，还包括：以所述栅电极层为掩膜，在其两侧的半导体衬底内形成轻掺杂区。
可选的，还包括：形成位于栅介质层、栅电极层侧壁，并位于所述半导体衬底表面的侧墙，所述源区和漏区以所述侧墙为掩膜形成。
可选的，还包括：形成覆盖所述源区和漏区表面的金属硅化物层；形成位于所述金属硅化物层表面的导电插塞。
可选的，所述半导体衬底为硅衬底或绝缘体上硅。
相应的，还提供了一种MOS管，包括：半导体衬底；位于部分半导体衬底内的开口；覆盖所述开口底部和侧壁的栅介质层；覆盖所述栅介质层的栅电极层；分别位于所述栅介质层、栅电极层两侧的半导体衬底内的源区和漏区。
可选的，所述栅介质层覆盖多个开口的底部和侧壁。
可选的，还包括：位于所述半导体衬底内的阱区，所述开口暴露出所述阱区。
可选的，还包括：位于所述半导体衬底内的浅沟槽，所述开口的深度与所述浅沟槽的深度相同。
可选的，还包括：覆盖所述源区和漏区表面的金属硅化物层；位于所述金属硅化物层表面的导电插塞。
与现有技术相比，本发明的技术方案具有以下优点：
由于在待形成栅极的部分半导体衬底内形成开口，后续形成的栅介质层、栅电极层覆盖所述开口的底部和侧壁。因此，形成的MOS管的沟道区长度增加，可有效提高MOS管的性能。
进一步的，还包括：形成位于所述半导体衬底内的浅沟槽，所述开口和所述浅沟槽在同一工艺步骤中形成，可有效节省工艺步骤，降低制造成本。
进一步的，在形成开口前，形成位于所述半导体衬底内的阱区。当形成的所述MOS管用作充当电容器时，由于栅电极层和阱区之间的相对面积增加，可以有效增加其电容。
所述MOS管的栅介质层、部分栅电极层位于半导体衬底的开口内，其沟道区长度有效增加，从而可达到提高MOS管的性能的目的。
进一步的，所述栅介质层覆盖多个开口的底部和侧壁，也就是说，对于同一MOS管而言，其栅介质层、部分栅电极层位于半导体衬底的多个开口内，有利于进一步增加该MOS管的沟道区长度有效增加，提高其性能。
附图说明
图1是现有技术的MOS管的剖面结构示意图；
图2是本发明实施例的MOS管的形成方法的流程示意图；
图3-图10是本发明实施例的MOS管的形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的MOS管的性能仍然有待进一步提高。
经过研究发现，现有技术的MOS管采用高K介质材料替换氧化硅材料形成栅介质层101，采用金属材料替换多晶硅材料形成栅电极层102，甚至在源漏区填充锗硅，以增加沟道区的载流子迁移率，但是其沟道区长度并未发生变化，始终为L。然而，沟道区长度对MOS管的性能起着至关重要的作用。通常，沟道区长度越长，MOS管的性能越好。
经过进一步研究发现，如果在所述半导体衬底内形成开口，将栅介质层覆盖所述开口的底部和侧壁，则可在有限的空间内进一步增加MOS管的沟道区长度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图2，本发明实施例的MOS管的形成方法，包括：
步骤S201，提供半导体衬底；
步骤S202，在待形成栅极的部分半导体衬底内形成开口；
步骤S203，形成覆盖所述开口底部和侧壁的栅介质层；
步骤S204，形成覆盖所述栅介质层的栅电极层；
步骤S205，形成分别位于所述栅介质层、栅电极层两侧的半导体衬底内的源区和漏区。
具体的，请参考图3，提供半导体衬底300。
所述半导体衬底300为硅衬底或绝缘体上硅衬底，用于为后续工艺提供平台以形成MOS管。本发明的实施例中，所述半导体衬底300为硅衬底。
本发明的实施例中，为了在后续工艺中保护半导体衬底300不受损坏，还包括：形成覆盖所述半导体衬底300表面的保护层（Pad Oxide）301。其中，所述保护层301的材料为二氧化硅。
请结合参考图4-5，其中，图5为图4的俯视结构示意图。在待形成栅极的部分半导体衬底300内形成开口302。
如前文所述，现有技术形成的MOS管沟道区长度并未发生变化，始终为L（如图1所示）。然而，沟道区长度对MOS管的性能起着至关重要的作用。通常，沟道区长度越长，MOS管的性能越好。
经过进一步研究发现，如果在所述半导体衬底300内形成开口302，将栅介质层覆盖所述开口302的底部和侧壁，则可在有限的空间内进一步增加MOS管的沟道区长度，以提高MOS管的性能。
所述开口302用于后续覆盖栅介质层形成栅极，以增加MOS管沟道区的长度。所述开口302的形成步骤包括：形成位于所述半导体衬底300表面的第一掩膜层303，所述第一掩膜层303暴露出待形成栅极的部分半导体衬底300表面；以所述第一掩膜层303为掩膜刻蚀所述半导体衬底300，形成开口302。本发明的实施例中，所述第一掩膜层303选择后续较易去除的材料，例如光阻材料。所述开口302的形成工艺为干法刻蚀工艺。
为了使后续形成的MOS管具有更大的沟道区长度，所述待形成栅极的部分半导体衬底300内可形成一个或多个开口302。本发明的一个实例中，以在待形成栅极的部分半导体衬底300内形成3个开口为例进行示范性说明，即后续一个MOS管的栅介质层覆盖3个横向（平行于沟道区长度方向）依次排列的开口302。
需要说明的是，对于集成电路而言，通常包括多个MOS管。因此，在所述半导体衬底300上形成多个MOS管时，为隔离相邻的MOS管，还包括：形成位于所述半导体衬底300内的浅沟槽304，后续用于填充绝缘材料形成浅沟槽隔离结构（STI）。本发明的实施例中，为简化工艺步骤，所述开口302和所述浅沟槽304在同一工艺步骤中形成。并且，所述开口302的深度与所述浅沟槽304的深度相同。
需要说明的是，在本发明的其他实施例中，所述开口302和所述浅沟槽304可以分步形成，其深度、宽度也可以相同或各不相同。具体地，可以根据实际需要灵活设置。
需要说明的是，本发明的实施例中，在刻蚀形成开口302和浅沟槽304后，还包括：形成覆盖所述开口302和浅沟槽304的第二保护层（未图示）；去除所述第二保护层并进行退火处理，以获得较好表面质量的开口302和浅沟槽304。其中，所述第二保护层的形成工艺为氧化工艺或沉积工艺，其材料为氧化硅。
请参考图6，向所述浅沟槽304（如图4、5所示）内填充满绝缘材料，形成浅沟槽隔离结构305。
所述浅沟槽隔离结构305用于隔离相邻的MOS管，其材料为氧化硅、氮氧化硅等。本发明的实施例中，在形成浅沟槽隔离结构305的同时，也在开口302（如图4、5所示）内填充满绝缘材料306，后续开口302内的绝缘材料306会被去除。
本发明的实施例中，所述浅沟槽隔离结构305的形成步骤包括：形成覆盖所述浅沟槽304的底部和侧壁、开口302的底部和侧壁以及第一掩膜层303的绝缘薄膜（未图示）；平坦化所述绝缘薄膜、第一掩膜层303以及第一保护层301，直至暴露出半导体衬底300，形成与所述半导体衬底300表面齐平的浅沟槽隔离结构305。
需要说明的是，本发明的其他实施例中，也可以：先去除所述第一掩膜层303、第一保护层301，然后再填充绝缘薄膜，形成浅沟槽隔离结构305。
为隔离MOS管和底部的半导体衬底300，还包括：向所述半导体衬底300内掺杂形成阱区。本发明的实施例中，所述阱区在形成浅沟槽隔离结构305后进行，以避免前述刻蚀形成浅沟槽和开口时造成离子剂量损失，同时也可以使阱区在半导体衬底300内各处的深度一致，器件的隔离效果好。
需要说明的是，在本发明的其他实施例中，也可以在形成开口302和浅沟槽304之前形成阱区，在此不再赘述。
请参考图7，形成覆盖所述开口302（如图4、5所示）底部和侧壁的栅介质层307。
所述栅介质层307用于隔离栅电极层和半导体衬底300，其可以为单层或多层堆叠结构，所述栅介质层307的材料为氧化硅或高K介质。当所述栅介质层307为多层堆叠结构时，所述栅介质层307包括位于底部的氧化硅层，以进一步提高与半导体衬底300之间的界面质量，减小沟道区与栅介质区界面处的界面态密度。
所述栅介质层307覆盖一个或多个开口302的底部和侧壁。本发明的实施例中，为进一步增加后续形成的MOS管的沟道区长度，所述栅介质层307覆盖3个开口302的底部和侧壁，还覆盖部分与所述开口302相邻的半导体衬底300表面。所述栅介质层307的形成步骤包括：形成位于所述半导体衬底300表面、覆盖浅沟槽隔离结构305，并暴露出待形成栅极的第三掩膜层（未图示）；以所述第三掩膜层为掩膜形成栅介质层307。
本发明的实施例中，由于前述形成浅沟槽隔离结构305时，所述开口302内也填充满了绝缘材料306。因此，在形成栅介质层307之前，还包括：去除所述开口302内的绝缘材料306的步骤。具体步骤为：形成位于所述半导体衬底300表面、覆盖浅沟槽隔离结构305，并暴露出开口302内的绝缘材料306的第二掩膜层（未图示）；以所述第二掩膜层为掩膜去除所述开口302内的绝缘材料306。其中，所述第二掩膜层为刻蚀速率大于半导体衬底300、浅沟槽隔离结构305的材料，例如光阻材料。
需要说明的是，在本发明的其他实施例中，当所述开口302之间紧密相连，所述栅介质层306仅覆盖在开口302的底部和侧壁时，可以在形成栅介质层306后，去除所述第二掩膜层，所述去除工艺为刻蚀工艺或灰化工艺。
请参考图8，形成覆盖所述栅介质层307的栅电极层308。
所述栅电极层308用于形成MOS管的栅极，所述栅电极层308的材料为多晶硅或金属。所述栅电极层308也可以为单层或多层堆叠结构，在此不再赘述。本发明的实施例中，所述栅电极层308也以第三掩膜层为掩膜形成。当形成栅电极层308后，再去除上述第三掩膜层，暴露出半导体衬底300和浅沟槽隔离结构305表面。
需要说明的是，在本发明的其他实施例中，也可以：在去除开口302（如图4、5所示）内的绝缘材料306（如图6所示）后，形成覆盖所述半导体衬底300、浅沟槽隔离结构305、以及开口302的底部和侧壁的栅介质薄膜（未图示）；形成覆盖所述栅介质薄膜表面的栅电极层薄膜（未图示）；形成位于所述栅电极层薄膜表面的第四掩膜层（未图示），所述第四掩膜层定义出MOS管的栅极；以所述第四掩膜层为掩膜，刻蚀所述栅介质薄膜、栅电极层薄膜形成栅介质层307和覆盖其表面的栅电极层308。
由于所述栅介质层307覆盖开口302的底部和侧壁，而栅电极层308也部分位于开口302内，后续形成的MOS管的沟道区长度如图8中实线箭头所示，相比于现有技术的MOS管的沟道区长度（图8中虚线箭头所示），本发明实施例的MOS管的沟道区长度明显增加，有利于提高MOS管的性能。而且，当所述MOS管用作电容器时，栅电极层308与阱区之间的相对面积增加，有利于提高其电容。
请参考图9，以所述栅介质层307、栅电极层308为掩膜向所述半导体衬底300内轻掺杂形成轻掺杂源/漏区309；形成位于所述栅介质层307、栅电极层308的侧壁形成侧墙（spacer）310；以所述侧墙310为掩膜向所述半导体衬底300内重掺杂形成重掺杂源/漏区311。其中，所述轻掺杂源/漏区309、所述重掺杂源/漏区311共同构成MOS管的源/漏区，所述侧墙310可以为单层或多层堆叠结构，其材料为氮化硅、氮氧化硅、氮化钛中的一种或多种。
请继续参考图9，本发明的实施例中，还包括：形成覆盖所述源/漏区、栅电极层308的金属硅化物层312。
所述金属硅化物层312用于降低后续所述导电插塞（未图示）和源/漏区、以及导电插塞和栅电极层308之间的接触电阻。在本发明的一个实例中，所述金属硅化物层312的形成方法为选择性外延沉积工艺。
需要说明的是，在本发明的其他实施例中，所述金属硅化物层312还可以采用沉积一层覆盖源/漏区、栅电极层308的金属层，然后退火使金属层中的原子扩散至底部的硅衬底中，形成金属硅化物层。
上述步骤完成后，本发明一实施例的MOS管的制作完成。
在本发明的又一实施例中，请参考图3、4、6-10，在采用第一掩膜层303为掩膜刻蚀半导体衬底300形成开口302时，所述开口302的数量更多，其纵向（垂直于沟道区长度方向）和横向（平行于沟道区长度方向）均有排布，构成阵列图形。这样的好处在于，当形成的MOS管用作电容器时，可以进一步增加栅电极层308和阱区之间的相对面积，有助于提高其电容。其他形成步骤可参考前述实施例的相关描述，在此不再赘述。
相应的，请继续参考图9，本发明的实施例中还提供一种MOS管，包括：
半导体衬底300；
位于部分半导体衬底300内的开口302（如图4、5所示）；
覆盖所述开口302底部和侧壁的栅介质层307；
覆盖所述栅介质层307的栅电极层308；
分别位于所述栅介质层307、栅电极层308两侧的半导体衬底300内的源区和漏区。
其中，所述半导体衬底300为硅衬底或绝缘体上硅衬底。
所述开口302用于后续覆盖栅介质层307形成栅极，以增加MOS管沟道区的长度。所述待形成栅极的部分半导体衬底300内可形成一个或多个开口302。例如，图5所示在待形成栅极的部分半导体衬底300内形成多个横向（平行于沟道区长度方向）依次排列的开口302，或者如图10所示在待形成栅极的部分半导体衬底300内形成多个沿纵向（垂直于沟道区长度方向）和横向排布的开口，构成阵列图形。
本发明的实施例中，还包括：位于所述半导体衬底300内的浅沟槽304（如图4、5所示），所述开口302的深度与所述浅沟槽304的深度相同，两者可以再同一步骤中形成。其中，所述浅沟槽304内填充有绝缘材料，形成浅沟槽隔离结构305。
需要说明的是，在本发明的其他实施例中，所述开口302的深度与所述浅沟槽304的深度也可以不相同，两者也可以分别在不同的步骤中形成。
所述栅介质层307覆盖多个开口302的底部和侧壁，用于隔离栅电极层308和半导体衬底300，其可以为单层或多层堆叠结构，所述栅介质层307的材料为氧化硅或高K介质。本发明的实施例中，为进一步增加后续形成的MOS管的沟道区长度，所述栅介质层307覆盖多个开口302（例如图5或图10所示）的底部和侧壁，还覆盖部分与所述开口302相邻的半导体衬底300表面。
所述栅电极层308用于形成MOS管的栅极，所述栅电极层308的材料为多晶硅或金属。所述栅电极层308也可以为单层或多层堆叠结构，在此不再赘述。
本发明的实施例中，还包括：位于所述半导体衬底300内的阱区（未图示），所述开口302暴露出所述阱区。所述栅电极层308和阱区之间构成电容，因此，形成的MOS管可以用作电容器。
本发明的实施例中，还包括：位于所述栅介质层307、栅电极层308的侧壁的侧墙（spacer）310。所述侧墙310可以为单层或多层堆叠结构，其材料为氮化硅、氮氧化硅、氮化钛中的一种或多种。
所述源区和漏区包括：位于所述栅介质层307、栅电极层308两侧的半导体衬底300内的轻掺杂源/漏区309；位于所述侧墙310两侧的半导体衬底300内的重掺杂源/漏区311。所述轻掺杂源/漏区309和重掺杂源/漏区311共同构成MOS管的源/漏区。
本发明的实施例中，所述MOS管还包括：覆盖所述源区和漏区表面的金属硅化物层312；位于所述金属硅化物层312表面的导电插塞（未图示）。其中，所述金属硅化物层312用于降低后续所述导电插塞（未图示）和源/漏区、以及导电插塞和栅电极层308之间的接触电阻。上述导电插塞则是用于后续实现MOS管与互连层之间的电连接。更多关于MOS管的相关描述，请参考前文所述。
综上，由于在待形成栅极的部分半导体衬底内形成开口，后续形成的栅介质层、栅电极层覆盖所述开口的底部和侧壁。因此，形成的MOS管的沟道区长度增加，可有效提高MOS管的性能。
进一步的，还包括：形成位于所述半导体衬底内的浅沟槽，所述开口和所述浅沟槽在同一工艺步骤中形成，可有效节省工艺步骤，降低制造成本。
进一步的，在形成开口前，形成位于所述半导体衬底内的阱区。当形成的所述MOS管用作充当电容器时，由于栅电极层和阱区之间的相对面积增加，可以有效增加其电容。
所述MOS管的栅介质层、部分栅电极层位于半导体衬底的开口内，其沟道区长度有效增加，从而可达到提高MOS管的性能的目的。
进一步的，所述栅介质层覆盖多个开口的底部和侧壁，也就是说，对于同一MOS管而言，其栅介质层、部分栅电极层位于半导体衬底的多个开口内，有利于进一步增加该MOS管的沟道区长度有效增加，提高其性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种MOS管的形成方法，其特征在于，包括：
提供半导体衬底；
在待形成栅极的部分半导体衬底内形成开口；
形成覆盖所述开口底部和侧壁的栅介质层；
形成覆盖所述栅介质层的栅电极层；
形成分别位于所述栅介质层、栅电极层两侧的半导体衬底内的源区和漏区。
2.如权利要求1所述的MOS管的形成方法，其特征在于，所述栅介质层覆盖多个开口的底部和侧壁。
3.如权利要求2所述的MOS管的形成方法，其特征在于，所述多个开口沿横向依次排列。
4.如权利要求2所述的MOS管的形成方法，其特征在于，所述多个开口沿纵向和横向排布，构成阵列图形。
5.如权利要求1所述的MOS管的形成方法，其特征在于，还包括：在形成开口前，形成位于所述半导体衬底内的阱区。
6.如权利要求1所述的MOS管的形成方法，其特征在于，还包括：形成位于所述半导体衬底内的浅沟槽，所述开口和所述浅沟槽在同一工艺步骤中形成。
7.如权利要求1所述的MOS管的形成方法，其特征在于，所述栅介质层的材料为氧化硅或高K介质；所述栅电极层的材料为多晶硅或金属。
8.如权利要求1所述的MOS管的形成方法，其特征在于，还包括：以所述栅电极层为掩膜，在其两侧的半导体衬底内形成轻掺杂区。
9.如权利要求1所述的MOS管的形成方法，其特征在于，还包括：形成位于栅介质层、栅电极层侧壁，并位于所述半导体衬底表面的侧墙，所述源区和漏区以所述侧墙为掩膜形成。
10.如权利要求1所述的MOS管的形成方法，其特征在于，还包括：形成覆盖所述源区和漏区表面的金属硅化物层；形成位于所述金属硅化物层表面的导电插塞。
11.如权利要求1所述的MOS管的形成方法，其特征在于，所述半导体衬底为硅衬底或绝缘体上硅。
12.一种MOS管，其特征在于，包括：
半导体衬底；
位于部分半导体衬底内的开口；
覆盖所述开口底部和侧壁的栅介质层；
覆盖所述栅介质层的栅电极层；
分别位于所述栅介质层、栅电极层两侧的半导体衬底内的源区和漏区。
13.如权利要求12所述的MOS管，其特征在于，所述栅介质层覆盖多个开口的底部和侧壁。
14.如权利要求12所述的MOS管，其特征在于，还包括：位于所述半导体衬底内的阱区，所述开口暴露出所述阱区。
15.如权利要求12所述的MOS管，其特征在于，还包括：位于所述半导体衬底内的浅沟槽，所述开口的深度与所述浅沟槽的深度相同。
16.如权利要求12所述的MOS管，其特征在于，还包括：覆盖所述源区和漏区表面的金属硅化物层；位于所述金属硅化物层表面的导电插塞。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310746415.9A CN104752502A (zh) | 2013-12-30 | 2013-12-30 | Mos管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310746415.9A CN104752502A (zh) | 2013-12-30 | 2013-12-30 | Mos管及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104752502A true CN104752502A (zh) | 2015-07-01 |
Family
ID=53591904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310746415.9A Pending CN104752502A (zh) | 2013-12-30 | 2013-12-30 | Mos管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752502A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107706233A (zh) * | 2016-08-08 | 2018-02-16 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482672A (en) * | 1987-09-25 | 1989-03-28 | Toshiba Corp | Mos transistor |
| US20070181980A1 (en) * | 2006-02-09 | 2007-08-09 | International Business Machines Corporation | Cmos devices with hybrid channel orientations and method for fabricating the same |
| KR20070088055A (ko) * | 2006-02-24 | 2007-08-29 | 주식회사 하이닉스반도체 | 모스펫 소자의 제조방법 |
| KR20090025843A (ko) * | 2007-09-07 | 2009-03-11 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| CN101452954A (zh) * | 2007-11-30 | 2009-06-10 | 上海华虹Nec电子有限公司 | Mos晶体管中的沟道结构 |
| CN101752365A (zh) * | 2008-12-04 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
-
2013
- 2013-12-30 CN CN201310746415.9A patent/CN104752502A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482672A (en) * | 1987-09-25 | 1989-03-28 | Toshiba Corp | Mos transistor |
| US20070181980A1 (en) * | 2006-02-09 | 2007-08-09 | International Business Machines Corporation | Cmos devices with hybrid channel orientations and method for fabricating the same |
| KR20070088055A (ko) * | 2006-02-24 | 2007-08-29 | 주식회사 하이닉스반도체 | 모스펫 소자의 제조방법 |
| KR20090025843A (ko) * | 2007-09-07 | 2009-03-11 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| CN101452954A (zh) * | 2007-11-30 | 2009-06-10 | 上海华虹Nec电子有限公司 | Mos晶体管中的沟道结构 |
| CN101752365A (zh) * | 2008-12-04 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107706233A (zh) * | 2016-08-08 | 2018-02-16 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102208437B (zh) | 半导体元件及其制作方法 | |
| US9281368B1 (en) | Split-gate trench power MOSFET with protected shield oxide | |
| CN110277316B (zh) | 半导体结构及其形成方法 | |
| CN109148278B (zh) | 半导体结构及其形成方法 | |
| US8507349B2 (en) | Semiconductor device employing fin-type gate and method for manufacturing the same | |
| CN104347420A (zh) | Ldmos器件及其形成方法 | |
| CN111755512B (zh) | 一种半导体器件及其制备方法 | |
| TWI514577B (zh) | 半導體元件及其製造方法 | |
| US9224850B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN104752218A (zh) | 半导体器件的形成方法 | |
| CN102646591B (zh) | 晶体管的制造方法 | |
| CN102637647B (zh) | 闪存的存储单元的形成方法 | |
| CN104900501A (zh) | 半导体结构及其形成方法 | |
| CN104701136A (zh) | 电容器、半导体器件及其形成方法 | |
| CN104425520A (zh) | 半导体器件及形成方法 | |
| CN103077926A (zh) | 半导体器件的形成方法 | |
| CN109755312B (zh) | 纳米线晶体管及其制备方法 | |
| KR100886708B1 (ko) | Ｓｏｉ 소자 및 그의 제조방법 | |
| CN112582265A (zh) | 半导体结构及其形成方法 | |
| CN104752502A (zh) | Mos管及其形成方法 | |
| CN104425344A (zh) | 半导体结构及其形成方法 | |
| CN114388440A (zh) | 半导体器件的制作方法、半导体器件、存储器及存储系统 | |
| CN102956704A (zh) | 准垂直功率mosfet及其形成方法 | |
| CN109585547B (zh) | 沟槽式功率半导体元件及其制造方法 | |
| CN106910686B (zh) | 一种半导体器件及其制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150701 |