CN104733053B

CN104733053B - 半导体存储器件及其操作方法

Info

Publication number: CN104733053B
Application number: CN201410772622.6A
Authority: CN
Inventors: 郑椿锡
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2013-12-18
Filing date: 2014-12-12
Publication date: 2019-04-12
Anticipated expiration: 2034-12-12
Also published as: US9165678B2; KR20150071470A; CN104733053A; US20150170761A1

Abstract

一种半导体存储器件包括：操作控制块，其适于响应于第一预设命令和经由地址焊盘输入的地址信号来控制至/从测试公共模式和测试应用模式的进入/离开；测试正常输入块，其适于在所述测试应用模式下响应于所述第一预设命令来将所述地址信号作为测试操作信号接收；测试公共输入块，其适于在所述测试公共模式下响应于第二预设命令来将经由数据焊盘输入的数据信号作为所述测试操作信号接收；以及内部电路，其适于在所述测试应用模式下响应于所述测试操作信号来执行预设测试操作。

Description

半导体存储器件及其操作方法

相关申请的交叉引用

本申请要求2013年12月18日提交的申请号为10-2013-0158543的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及半导体设计技术，且更具体地涉及一种支持可从外部访问的测试模式的半导体存储器件。

背景技术

同步半导体存储器件使用模式寄存器和模式寄存器组(MRS)。模式寄存器对用于控制同步半导体存储器件的各种操作模式的数据进行编程和储存。

传统半导体存储器件的操作模式或特性由输入的控制信号决定。然而，在同步半导体存储器件中，中央处理单元(CPU)预设同步半导体存储器件稍后要使用的操作模式，即，CAS延时(列地址选通延时)或突发长度，并且访问同步半导体存储器件。这样的操作模式被设置且储存在模式寄存器中，并且一系列模式寄存器的集合称作模式寄存器组(MRS)。因此，指示半导体存储器件的模式的一系列码被设置在模式寄存器组中，其中，这样的码被称作MRS(模式寄存器组)码。

常规地，MRS码由地址的组合产生，并且与产生的MRS码对应地决定半导体存储器件的相应操作模式。这样的MRS码由JEDEC来标准化。用于测试在半导体设计工艺中设计的半导体存储器件的MRS码是必要的，其被称作测试MRS码。

图1是根据传统技术的半导体存储器件的MRS码的表格。

参见图1，MRS码的表格值通过经由地址焊盘BA2至BA0和A15至A0施加的信号的组合来决定。

详细地，在经由地址焊盘BA2至BA0和A15至A0输入的信号之中，使用地址焊盘A7的信号TM来控制半导体存储器件的测试模式的进入。即，半导体存储器件在信号TM的值是‘0’时执行正常操作，而在信号TM的值是‘1’时执行测试模式操作。

当信号TM的值是‘1’，且半导体存储器件执行测试模式操作时，在半导体存储器件的制造公司之间用于将在测试模式下使用的测试操作码输入至半导体存储器件的方法不同。即，由于在制造公司之间半导体存储器件的详细内部操作不同，并且用于测试所述操作的方法非常复杂，所以对半导体存储器件执行的测试方法从半导体存储器件的外部不可访问。

当向半导体存储器件添加包括时序调整等在内的一些功能以达到高速操作时，外部半导体控制器或使用者非常有必要执行半导体存储器件的特定公共测试功能。然而，由于半导体公司关心安全性且竞相保证产品操作，所以对于开发和测试而言必要的测试模式操作方法被保密且通常不对公众公开。非常有可能的适，当考虑到必要测试模式的类型日益增长时，通过使用针对发布的MRS码经由单独的规范(SPEC.)来限定特定功能或定时面临着一些限制。

在这个方面，有必要提供一种用于允许外部半导体控制器或使用者访问可以在半导体存储器件的规范(SPEC.)的范围中公开的一些内部测试模式操作的方法。

发明内容

本发明的各种实施例针对支持可从外部访问的测试模式的半导体存储器件及其操作方法。

在一个实施例中，一种半导体存储器件可以包括：操作控制块，其适于响应于第一预设命令和经由地址焊盘输入的地址信号来控制至/从测试公共模式和测试应用模式的进入/离开；测试正常输入块，其适于在所述测试应用模式下响应于所述第一预设命令来将所述地址信号作为测试操作信号接收；测试公共输入块，其适于在所述测试公共模式下响应于第二预设命令来将经由数据焊盘输入的数据信号作为测试操作信号接收；以及内部电路，其适于在所述测试应用模式下响应于所述测试操作信号来执行预设测试操作。

当在加电之后响应于所述第一预设命令而输入所述地址信号的第一值时，所述操作控制块可以进入所述测试应用模式；当在所述测试应用模式下响应于所述第一预设命令而输入所述地址信号的第二值时，所述操作控制块离开所述测试应用模式且进入所述测试公共模式；当在所述测试公共模式下响应于所述第一预设命令而输入所述地址信号的第三值时，所述操作控制块离开所述测试公共模式且进入所述测试应用模式；以及当在所述测试应用模式下响应于所述第一预设命令而输入所述地址信号的第四值时，所述操作控制块离开所述测试应用模式。所述测试公共输入块可以包括：测试公共信号发生单元，其适于在所述测试公共模式下响应于所述第二预设命令来基于所述数据信号产生测试公共信号；以及测试公共应用单元，其适于传送所述测试公共信号。所述测试公共信号发生单元可以包括：串行/并行转换部，其适于在所述测试公共模式下响应于所述第二预设命令来将所述数据信号并行化，且产生测试公共信号；以及锁存部，其适于锁存以并行方式从所述测试公共应用单元传送的所述测试公共信号，并且适于在所述测试公共模式下当从所述测试公共信号发生单元的操作结束的时间经过了预设时间时传送所述测试公共信号。所述测试公共应用单元可以包括：脉冲发生部，其适于在所述测试公共模式下产生当在所述数据信号输入至所述串行/并行转换部之后经过了所述预设时间时被脉冲触发的输入完成脉冲；以及测试公共输出部，适于控制锁存部将所述测试公共信号和所述输入完成脉冲传送至所述锁存部。所述测试正常输入块可以包括：正常信号发生单元，其适于在所述测试应用模式下响应于所述第一预设命令来基于所述地址信号选择性地产生测试正常信号或测试设置信号；以及测试正常应用单元，其适于在所述测试应用模式下控制锁存部将所述测试正常信号和所述测试设置信号传送至所述锁存部。所述正常信号发生单元可以响应于在所述测试应用模式下首次施加的所述第一预设命令来基于所述地址信号产生所述测试正常信号；以及所述正常信号发生单元可以响应于在所述测试应用模式下第二次施加的所述第一预设命令来基于所述地址信号产生所述测试设置信号。所述测试正常应用单元可以接收从所述正常信号发生单元产生的所述测试正常信号，并且将所述测试正常信号储存在所述锁存部中。所述第一预设命令可以包括MRS(模式寄存器组)命令。所述第二预设命令可以包括写入命令。

在另一个实施例中，一种用于操作半导体存储器件的方法可以包括：在加电之后响应于第一预设命令来基于经由地址焊盘输入的地址信号进入测试应用模式；在所述测试应用模式下响应于所述第一预设命令来基于所述地址信号离开所述测试应用模式且进入测试公共模式；在所述测试公共模式下响应于第二预设命令来基于经由数据焊盘输入的数据信号产生测试操作信号；在所述测试公共模式下响应于所述第一预设命令来基于所述地址信号离开所述测试公共模式且进入所述测试应用模式；以及在所述测试应用模式下响应于所述测试操作信号来将预设测试操作施加至内部电路。

该方法还可以包括在所述测试应用模式下响应于所述第一预设命令来基于所述地址信号来产生所述测试操作信号。基于所述数据信号产生所述测试操作信号包括：在所述测试公共模式下响应于所述第二预设命令来基于所述数据信号产生测试公共信号；以及当从所述测试公共信号的产生结束的时间经过了预设时间时，将所述测试公共信号作为所述测试操作信号输出。所述测试公共信号的产生可以包括：将所述数据信号并行化以产生所述测试公共信号；以及将并行化的测试公共信号锁存。将所述测试公共信号作为所述测试操作信号输出可以包括：产生当在所述测试公共信号的产生中施加所述数据信号之后经过了所述预设时间时脉冲触发的输入完成脉冲；以及响应于所述输入完成脉冲的脉冲触发来将锁存的所述测试公共信号作为所述测试操作信号输出。基于所述地址信号产生所述测试操作信号可以包括：在所述应用模式下响应于所述第一预设命令来基于所述地址信号选择性地产生测试正常信号或测试设置信号；以及响应于所述测试设置信号来将所述测试正常信号作为所述测试操作信号输出。选择性地产生所述测试正常信号或所述测试设置信号可以包括：响应于在所述测试应用模式下首先施加的所述第一预设命令来基于所述地址信号产生所述测试正常信号；以及响应于在所述测试应用模式下第二次施加的所述第一预设命令来基于所述地址信号产生所述测试设置信号。将所述测试正常信号作为所述测试操作信号输出可以包括：锁存在所述测试正常信号的产生中产生的所述测试正常信号；以及响应于在所述测试设置信号的产生中产生的所述测试设置信号来将锁存的所述测试正常信号作为所述测试操作信号输出。所述第一预设命令可以包括MRS(模式寄存器组)命令。所述第二预设命令可以包括写入命令。

在另外实施例中，一种半导体存储器件可以包括：操作控制块，其适于响应于第一命令和响应于第一命令而经由地址焊盘输入的地址信号来产生分别指示测试应用模式和测试公共模式的测试应用信号和测试公共模式信号；测试正常输入块，其适于响应于所述测试应用信号来基于地址信号产生测试操作信号；测试公共输入块，其适于响应于测试公共模式信号来基于响应于第二命令而经由数据焊盘输入的数据信号产生测试操作信号；以及内部电路，其适于响应于测试操作信号来执行测试操作。

一种半导体存储器件可以在外部源的控制下进入公共测试模式，并且经由正常存储器访问协议来执行测试模式操作，诸如数据输入操作。

附图说明

图1是根据传统技术的半导体存储器件的MRS码的表格；

图2是图示在通用半导体存储器件中利用MRS码执行测试模式操作的电路的配置的框图；

图3是用于解释在图2中所图示的通用半导体存储器件中利用MRS码执行测试模式操作的电路的操作的时序图；

图4是图示根据本发明一个实施例的在半导体存储器件中利用MRS码执行测试模式操作的电路的配置的框图；

图5是图示根据本发明一个实施例的在图4中所示的半导体存储器件中利用MRS码执行测试模式操作的电路的元件的锁存部的详细配置的电路图；

图6是用于解释根据本发明一个实施例的在图4中所示的半导体存储器件中利用MRS码执行测试模式操作的电路的操作的时序图；

图7是图示根据本发明一个实施例的在图4中所示的半导体存储器件中利用MRS码执行测试模式操作的电路的元件的串行/并行转换部的配置的详细框图；

图8是根据本发明一个实施例的包括可选择性地增加至在图4中所示的半导体存储器件中利用MRS码执行测试模式操作的电路的命令选择部的框图。

具体实施方式

以下将参照附图更详细地描述各种实施例。然而，本发明可以以不同形式实施，且不应当被解释为局限于本文所列的实施例。更确切地，提供了这些实施例使得本公开将充分而完整，且将向本领域的技术人员全面地传达本发明的范围。在本公开中，相同的附图标记在本发明的各种附图和实施例中表示相同的部分。

附图不一定按比例，且在一些情况下，为了清楚地图示实施例的特征，可能已经对比例进行夸大处理。当第一层被称为在第二层“上”或在衬底“上”时，它不仅表示第一层直接形成在第二层上或直接形成在衬底上的情况，而且还表示在第一层和第二层之间或在第一层和衬底之间存在第三层的情况。

图2是图示在通用半导体存储器件中利用MRS码执行测试模式操作的电路的配置的框图。

参见图2，在通用半导体存储器件中利用MRS码执行测试模式操作的电路包括操作控制块200、测试输入块220和内部电路240。测试输入块220包括测试信号发生电路222和测试应用单元224。测试信号发生电路222包括测试解码部2222、第一测试编码部2224、第二测试编码部2226和测试操作信号发生部2228。测试应用单元224包括测试码输出部2242、测试操作信号输出部2244和锁存部2246。

操作控制块200响应于经由命令焊盘250输入的MRS命令MRSCMD和经由地址焊盘260输入的地址信号ADDRESS来产生用于控制测试应用模式的操作的测试应用信号TMRS和测试选择信号TMREG<0:6>。测试应用信号TMRS用来控制至测试应用模式的进入和从测试应用模式的离开。即，在测试应用信号TMRS激活的时段中，操作控制块200进入测试应用模式，而在测试应用信号TMRS去激活的时段中，操作控制块200离开测试应用模式。测试选择信号TMREG<0:6>用来在测试应用模式的进入时段中选择测试操作。此时，测试选择信号TMREG<0:6>被施加至测试输入块220且用来确定是否激活测试操作信号TM。

测试输入块220在操作控制块200已经进入测试应用模式的状态下响应于经由命令焊盘250输入的MRS命令MRSCMD来将经由地址焊盘260输入的地址信号ADDRESS作为测试操作信号TM接收。此时，由于地址信号ADDRESS被操作控制块200解码为测试选择信号TMREG<0:6>，所以应当注意，测试输入块220执行用于接收测试选择信号TMREG<0:6>且确定是否激活测试操作信号TM的操作。

在测试输入块220的元件之间，测试信号发生单元222在操作控制块200已经进入测试应用模式的状态下响应于经由命令焊盘250输入的MRS命令MRSCMD,基于经由地址焊盘260输入的地址信号ADDRESS来选择性地产生测试正常信号TCM<0:6>和TANL<0:7>或测试设置信号TMSET和TMRESET。即，测试信号发生单元222在测试应用信号TMRS已经激活且操作控制块200已经进入测试应用模式的状态下，基于响应于MRS命令输入的测试选择信号TMREG<0:6>来产生测试正常信号TCM<0:6>和TANL<0:7>或测试设置信号TMSET和TMRESET。在测试正常信号TCM<0:6>和TANL<0:7>产生的时间点不产生测试设置信号TMSET和TMRESET，而在测试设置信号TMSET和TMRESET产生的时间点不产生测试正常信号TCM<0:6>和TANL<0:7>。例如，当MRS命令MRSCMD被顺序输入两次时，测试正常信号TCM<0:6>和TANL<0:7>基于响应于第一MRS命令MRSCMD而输入的测试选择信号TMREG<0:6>来产生，并且在该时间点，不产生测试设置信号TMSET和TMRESET。于是，测试设置信号TMSET和TMRESET基于响应于第二MRS命令MRSCMD而输入的测试选择信号TMREG<0:6>来产生，并且在该时间点，不产生测试正常信号TCM<0:6>和TANL<0:7>。

在测试信号发生单元222的元件之中，测试解码部2222在测试应用信号TMRS已经激活的状态下对测试选择信号TMREG<0:6>进行解码，并且产生信号选择设置信号TSET<1:3>、第一测试选择信号TRG234<0:7>和第二测试选择信号TRG56<0:6>。

在测试信号发生单元222的元件之中，第一测试编码部2224响应于信号选择设置信号TSET<1:3>的第一信号TSET<1>、第一测试选择信号TRG234<0:7>和第二测试选择信号TRG56<0:6>来产生测试正常上部信号TCM<0:6>。

在测试信号发生单元222的元件之中，第二测试编码部2226响应于信号选择设置信号TSET<1:3>的第二信号TSET<2>、第一测试选择信号TRG234<0:7>和第二测试选择信号TRG56<0:6>来产生测试正常下部信号TANL<0:7>。

在测试信号发生单元222的元件之中，测试操作信号发生部2228响应于信号选择设置信号TSET<1:3>的第三信号TSET<3>、第一测试选择信号TRG234<0:7>和第二测试选择信号TRG56<0:6>来产生测试设置信号TMSET和TMRESET。

在前述测试信号发生单元222的配置中，测试选择信号TMREG<0:6>被解码/划分为要单独编码的第一测试选择信号TRG234<0:7>和第二测试选择信号TRG56<0:6>，使得利用有限比特的MRS码来选择许多测试操作。也就是说，前述测试信号发生单元222的详细配置仅是说明性的实例，并且在实际的半导体存储器件中它可以通过不同方案来实现以便对经由地址焊盘260输入的地址信号ADDRESS进行解码/编码。

在测试输入块220的元件之间，测试应用单元224在操作控制块200已经进入测试应用模式的状态下，响应于测试设置信号TMSET和TMRESET中的测试设置信号TMSET来将测试正常信号TCM<0:6>和TANL<0:7>作为测试操作信号TM输出。

在测试应用单元224的元件之间，测试码输出部2242接收从测试信号发生单元222产生的测试正常信号TCM<0:6>和TANL<0:7>，并且将测试正常信号TCM<0:6>和TANL<0:7>储存在锁存部2246中。

在测试应用单元224的元件之间，测试操作信号输出部2244接收从测试信号发生单元222产生的测试设置信号TMSET和TMRESET，并且控制锁存部2246的操作。

在测试应用单元224的元件之间，锁存部2246锁存测试正常信号TCM<0:6>和TANL<0:7>。锁存部2246响应于测试设置信号TMSET和TMRESET中的测试设置信号TMSET，基于锁存的测试正常信号TCM<0:6>和TANL<0:7>确定是否激活测试操作信号TM。锁存部2246响应于测试设置信号TMSET和TMRESE中的测试初始化信号TMRESET来初始化。

内部电路240响应于测试操作信号TM来执行预设测试操作。

图2图示了一个内部电路响应于测试操作信号TM来执行测试操作。然而，这仅针对说明性的实例。实际上，在半导体存储器件中包括多个内部电路240，并且在相应的内部电路240中使用了用于执行测试操作的多个测试操作信号TM。即，图2图示了接收地址信号ADDRESS且产生一个测试操作信号TM的配置。这用于简化接收地址信号ADDRESS且确定是否激活多个测试操作信号TM之一的操作。因此，在实际的半导体存储器件中，诸如测试输入块220之类的多个电路共同接收地址信号ADDRESS，并且基于地址信号ADDRESS的值激活多个测试操作信号TM中的一些并去激活多个测试操作信号TM中的另外一些。

图3是用于解释在图2中所示的通用半导体存储器件中利用MRS码执行测试模式操作的电路的操作的时序图。

参见图3，应注意到，在通用半导体存储器件中利用MRS码执行测试模式操作的电路中，多次顺序输入MRS命令MRSCMD，以及响应于相应的MRS命令MRSCMD根据地址信号ADDRESS的值来决定测试应用模式的操作。

详细地，响应于第一MRS命令MRSCMD而输入的地址信号ADDRESS具有值‘A1’。因此，测试输入块220设置测试正常上部信号TCM<0:6>的值。在此时间点，不设置测试正常下部信号TANL<0:7>的值。测试正常上部信号TCM<0:6>的设置值被储存在锁存部2246中，并且测试正常上部信号TCM<0:6>的设置值在下一个操作中时被基本保持。

然后，响应于第二MRS命令MRSCMD而输入的地址信号ADDRESS具有值‘A2’。因此，测试输入块220设置测试正常下部信号TANL<0:7>的值。在此时间点，测试正常上部信号TCM<0:6>的设置值不受影响。测试正常下部信号TANL<0:7>的设置值与测试正常上部信号TCM<0:6>一起储存在锁存部2246中，并且测试正常下部信号TANL<0:7>的设置值在下一个操作中时被基本保持。

如上所述，在若干步骤中，地址信号ADDRESS是响应于MRS命令MRSCMD，经由地址焊盘260输入的即，为了接收包括相对大数目的比特(与地址信号ADDRESS相比)的测试正常信号TCM<0:6>和TANL<0:7>，在若干步骤中输入地址信号ADDRESS。图3图示了在两个步骤中输入地址信号ADDRESS。然而，这仅出于说明性目的。可以在更多数目的步骤或更少数目的步骤中输入地址信号ADDRESS。

然后，响应于第三MRS命令MRSCMD而输入的地址信号ADDRESS具有值‘A3’。因此，测试输入块220对测试设置信号TMSET和TMRESET中的测试设置信号TMSET进行脉冲触发。在此时间点，响应于具有储存在锁存部2246中的设置值的测试正常信号TCM<0:6>和TANL<0:7>来确定是否激活测试操作信号TM。图3图示了储存在锁存部2246中的测试正常信号TCM<0:6>和TANL<0:7>激活测试操作信号TM，并且如在图3中所示，多个测试操作信号TM中的仅一些处于激活状态。

图3仅图示了半导体存储器件已经进入测试应用模式的状态。即，在执行图3中所示的操作之前，地址信号ADDRESS可以响应于MRS命令MRSCMD而输入，并且具有除了在图3中所示的‘A1’、‘A2’和‘A3’之外的值，以及测试应用信号TMRS可以响应于地址信号ADDRESS来激活。半导体存储器件可以进入测试应用模式。当然，在半导体存储器件进入测试应用模式的时间点，可以对测试设置信号TMSET和TMRESET中的测试初始化信号TMRESET进行脉冲触发以初始化测试输入块220。

图4是图示根据本发明的一个实施例的在半导体存储器件中利用MRS码执行测试模式操作的电路的配置的框图。

参见图4，在根据本发明的实施例的半导体存储器件中利用MRS码执行测试模式操作的电路包括操作控制块400、测试正常输入块420、测试公共输入块480和内部电路440。测试公共输入块480包括测试公共信号发生单元482和测试公共应用单元484。测试公共信号发生单元482包括串行/并行转换部4822和锁存部4824。测试公共应用单元484包括脉冲发生部4842和测试公共输出部4844。测试正常输入块420包括测试正常信号发生单元422和测试正常应用单元424。测试正常信号发生单元422包括测试解码部4222、第一测试编码部4224、第二测试编码部4226和测试操作信号发生部4228。测试正常应用单元424包括测试码输出部4242和测试操作信号输出部4244。

操作控制块400响应于经由命令焊盘450输入的MRS命令MRSCMD和经由地址焊盘460输入的地址信号ADDRESS，产生用于控制测试应用模式的操作的测试应用信号TMRS和测试选择信号TMREG<0:6>，以及用于控制测试公共模式的操作的测试公共模式信号PUB_TMRS。测试应用信号TMRS用来控制至测试应用模式的进入和从测试应用模式的离开。即，在测试应用信号TMRS激活的时段中，操作控制块400进入测试应用模式，而在测试应用信号TMRS去激活的时段中，操作控制块400离开测试应用模式。测试选择信号TMREG<0:6>用来在测试应用模式的进入时段中选择测试操作。此时，测试选择信号TMREG<0:6>被施加至测试正常输入块420并且用来确定是否激活测试操作信号TM。测试公共模式信号PUB_TMRS用来控制至/从测试公共模式的进入/离开。即，在测试公共模式信号PUB_TMRS激活的时段中，操作控制块400进入测试公共模式，而在测试公共模式信号PUB_TMRS去激活的时段中，操作控制块400离开测试公共模式。

在下文中，将随后描述操作控制块400进入/离开测试应用模式和测试公共模式的方法。在加电之后，当响应于MRS命令MRSCMD经由地址焊盘460输入的地址信号ADDRESS具有预设的第一值时，操作控制块400进入测试应用模式。当在测试应用模式进入时段中响应于MRS命令MRSCMD经由地址焊盘460输入的地址信号ADDRESS具有预设的第二值时，操作控制块400离开测试应用模式且进入测试公共模式。当在测试公共模式进入时段中响应于MRS命令MRSCMD经由地址焊盘460输入的地址信号ADDRESS具有预设的第三值时，操作控制块400离开测试公共模式且进入测试应用模式。当在测试应用模式进入时段中响应于MRS命令MRSCMD经由地址焊盘460输入的地址信号ADDRESS具有预设的第四值时，操作控制块400离开测试应用模式。如上所述，是否进入测试公共模式仅可以在操作控制块400已经进入测试应用模式的状态下确定。

测试公共输入块480在操作控制块400已经进入测试公共模式的状态下响应于经由命令焊盘450输入的写入命令WTCMD来将经由数据焊盘470输入的数据信号DATA作为测试操作信号TM接收。

在测试公共输入块480的元件之间，测试公共信号发生单元482在操作控制块400已经进入测试公共模式的状态下响应于经由数据焊盘470输入的数据信号DATA和写入命令WTCMD来产生测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>。

在测试公共信号发生单元482的元件之间，在操作控制块400已经进入测试公共模式的状态下，串行/并行转换部4822响应于写入命令WTCMD，将经由数据焊盘470串行输入的数据信号DATA并行化，并且产生测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>。串行/并行转换部4822可以单独地包括在半导体存储器件中以用于测试公共模式的操作，或者照原样可以使用包括在半导体存储器件中的串行/并行转换电路以用于一般突发数据的输入/输出操作。

在测试公共信号发生单元482的元件之间，锁存部4824在操作控制块400已经进入测试公共模式的状态下锁存以并行方式从测试公共应用单元484输出的测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>。锁存部4824在操作控制块400已经进入测试应用模式的状态下锁存在测试正常输入块420中产生的测试正常信号TCM<0:6>和TANL<0:7>。即，锁存部4824在操作控制块400已经进入测试应用模式的状态下储存测试正常信号TCM<0:6>和TANL<0:7>，从而确定是否激活测试操作信号TM。此外，锁存部4824在操作控制块400已经进入测试公共模式的状态下储存测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>，从而确定是否激活测试操作信号TM。当然，在操作控制块400已经进入测试应用模式的状态下，锁存部4824的操作由测试设置信号TMSET和TMRESET控制，以及在操作控制块400已经进入测试公共模式的状态下，锁存部4824的操作由输入完成脉冲TDIN_P控制。此外，锁存部4824响应于测试设置信号TMSET和TMRESET中的测试初始化信号TMRESET来初始化。

在测试公共输入块480的元件之间，测试公共应用单元484在操作控制块400已经进入测试公共模式的状态下，控制锁存部4824，所述锁存部4824在自测试公共信号发生单元482的操作结束的时间点经过了预设时间的时间点,将测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>作为测试操作信号TM输出。

在测试公共应用单元484的元件之间，脉冲发生部4824在操作控制块400已经进入测试公共模式的状态下，产生输入完成脉冲TDIN_P，所述输入完成脉冲TDIN_P是在数据信号DATA从数据焊盘470串行输入至串行/并行转换部4822之后经过了预设时间的时间点脉冲触发的。此时，数据信号DATA从数据焊盘470串行输入至串行/并行转换部4822的时间点，和输入完成脉冲TDIN_P被脉冲触发的时间点，可以通过设置响应于写入命令WTCMD预先与时钟CLOCK同步地串行输入的数据信号DATA的比特数来识别。例如，脉冲发生部4824可以通过在与时钟CLOCK同步的8比特的数据信号DATA响应于写入命令WTCMD而串行输入之后经过了时钟CLOCK的一个周期1tck的时间点，将输入完成脉冲TDIN_P脉冲触发来操作。

在测试公共应用单元484的元件之间，测试公共输出部4844响应于输入完成脉冲TDIN_P的触发来控制锁存部4824，所述锁存部4824将锁存在锁存部4824中的测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>输出以作为测试操作信号TM。

测试正常输入块420在操作控制块400已经进入测试应用模式的状态下，响应于经由命令焊盘450输入的MRS命令MRSCMD，将经由地址焊盘460输入的地址信号ADDRESS作为测试操作信号TM接收。此时，由于地址信号ADDRESS被操作控制块400解码为测试选择信号TMREG<0:6>，所以，应当注意，测试正常输入块420执行用于接收测试选择信号TMREG<0:6>且确定是否激活测试操作信号TM的操作。

在测试正常输入块420的元件之间，测试正常信号发生单元422在操作控制块400已经进入测试应用模式的状态下，响应于经由命令焊盘450输入的MRS命令MRSCMD，基于经由地址焊盘460输入的地址信号ADDRESS选择性地产生测试正常信号TCM<0:6>和TANL<0:7>或测试设置信号TMSET和TMRESET。即，测试正常信号发生单元422在测试应用信号TMRS已经激活且操作控制块400已经进入测试应用模式的状态下，基于响应于MRS命令MRSCMD而输入的测试选择信号TMREG<0:6>产生测试正常信号TCM<0:6>和TANL<0:7>或测试设置信号TMSET和TMRESET。在测试正常信号TCM<0:6>和TANL<0:7>产生的时间点不产生测试设置信号TMSET和TMRESET，以及在测试设置信号TMSET和TMRESET产生的时间点不产生测试正常信号TCM<0:6>和TANL<0:7>。例如，当MRS命令MRSCMD被顺序地输入两次时，基于响应于第一MRS命令MRSCMD而输入的测试选择信号TMREG<0:6>产生测试正常信号TCM<0:6>和TANL<0:7>，并且在此时间点，不产生测试设置信号TMSET和TMRESET。然后，基于响应于第二MRS命令MRSCMD而输入的测试选择信号TMREG<0:6>产生测试设置信号TMSET和TMRESET，并且在此时间点，不产生测试正常信号TCM<0:6>和TANL<0:7>。

在测试正常信号发生单元422的元件之中，测试解码部4222在测试应用信号TMRS已经激活的状态下对测试选择信号TMREG<0:6>进行解码，并且产生信号选择设置信号TSET<1:3>、第一测试选择信号TRG234<0:7>和第二测试选择信号TRG56<0:6>。

在测试正常信号发生单元422的元件之中，第一测试编码部4224响应于信号选择设置信号TSET<1:3>中的第一信号TSET<1>、第一测试选择信号TRG234<0:7>和第二测试选择信号TRG56<0:6>来产生测试正常上部信号TCM<0:6>。

在测试正常信号发生单元422的元件之中，第二测试编码部4226响应于信号选择设置信号TSET<1:3>中的第二信号TSET<2>、第一测试选择信号TRG234<0:7>和第二测试选择信号TRG56<0:6>来产生测试正常下部信号TANL<0:7>。

在测试正常信号发生单元422的元件之中，测试操作信号发生部4228响应于信号选择设置信号TSET<1:3>中的第三信号TSET<3>、第一测试选择信号TRG234<0:7>和第二测试选择信号TRG56<0:6>来产生测试设置信号TMSET和TMRESET。

在前述测试正常信号发生单元422的配置中，测试选择信号TMREG<0:6>被解码/划分成要单独编码的第一测试选择信号TRG234<0:7>和第二测试选择信号TRG56<0:6>，因此，一些测试操作利用有限比特的MRS码来选择。即，前述测试正常信号发生单元422的详细配置仅出于说明性目的，并且在实际的半导体存储器件中它可以采用不同方案来实现，以便对经由地址焊盘460输入的地址信号ADDRESS进行解码/编码。

在测试输入块420的元件之间，测试正常应用单元424在操作控制块400已经进入测试应用模式的状态下，响应于测试设置信号TMSET和TMRESET中的测试设置信号TMSE来控制锁存部4824，所述锁存部4824将测试正常信号TCM<0:6>和TANL<0:7>输出以作为测试操作信号TM。

在测试正常应用单元424的元件之中，测试码输出部4242接收从测试正常信号发生单元422产生的测试正常信号TCM<0:6>和TANL<0:7>，并且将测试正常信号TCM<0:6>和TANL<0:7>储存在锁存部4824中。

在测试正常应用单元424的元件之间，测试操作信号输出部4244接收从测试正常信号发生单元422产生的测试设置信号TMSET和TMRESET，并且在操作控制块400已经进入测试应用模式的状态下控制锁存部4824的操作。

内部电路440响应于测试操作信号TM来执行预设的测试操作。

图4图示了响应于测试操作信号TM来执行测试操作的一个内部电路。然而，这仅出于说明性目的。实际上，多个内部电路440包括在半导体存储器件中，以及在相应的内部电路440中使用了用于执行测试操作的多个测试操作信号TM。即，图4图示了接收地址信号ADDRESS或数据信号DATA且产生一个测试操作信号TM的配置。这是用于简化接收地址信号ADDRESS或数据信号DATA且确定是否激活多个测试操作信号TM之一的操作。因此，在实际的半导体存储器件中，诸如测试正常输入块420和测试公共输入块480之类的多个电路共同接收地址信号ADDRESS或数据信号DATA，并且基于地址信号ADDRESS或数据信号DATA的值激活多个测试操作信号TM中的一些，且去激活多个测试操作信号TM中的另外一些。

图5是图示根据本发明的实施例的在图4中所示的半导体存储器件中利用MRS码执行测试模式操作的电路的元件的锁存部的详细配置的电路图。

详细地，锁存部4824包括内部锁存器48244和48246以及SR锁存器48242。

内部锁存器48244和48246根据操作模式选择性地接收且储存测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>或测试正常信号TCM<0:6>和TANL<0:7>。即，在操作控制块400已经进入测试公共模式的状态下，内部锁存器48244和48246接收且储存以并行方式从测试公共应用单元484输出的测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>。在操作控制块400已经进入测试应用模式的状态下，内部锁存器48244和48246接收且储存从测试正常输入块420产生的测试正常信号TCM<0:6>和TANL<0:7>。

SR锁存器48242根据操作模式选择性地对测试设置信号TMSET和TMRESET或输入完成脉冲TDIN_P作出响应，并且将已经储存在内部锁存器48244和48246中的测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>或测试正常信号TCM<0:6>和TANL<0:7>作为测试操作信号TM输出。即，在操作控制块400已经进入测试应用模式的状态下，SR锁存器48242响应于从测试正常输入块420产生的测试设置信号TMSET和TMRESET中的测试初始化信号TMRESET来初始化。在操作控制块400已经进入测试应用模式的状态下，SR锁存器48242响应于从测试正常输入块420产生的测试设置信号TMSET和TMRESET中的测试设置信号TMSET，将已经储存在内部锁存器48244和48246中的测试正常信号TCM<0:6>和TANL<0:7>作为测试操作信号TM输出。在操作控制块400已经进入测试公共模式的状态下，SR锁存器48242响应于从脉冲发生部4842产生的输入完成脉冲TDIN_P，将已经储存在内部锁存器48244和48246中的测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>作为测试操作信号TM输出。

图6是用于解释根据本发明一个实施例的在图4中所示的半导体存储器件中利用MRS码执行测试模式操作的电路的操作的测试公共模式的操作的时序图。

参见图6，在根据本发明的实施例的半导体存储器件中利用MRS码执行测试模式操作的电路中，测试公共模式的操作通过响应于MRS命令MRSCMD来激活测试公共模式信号PUB_TMRS开始。

在测试公共模式信号PUB_TMRS已经激活的测试公共模式进入时段中，响应于写入命令WTCMD来经由数据焊盘470输入数据信号DATA-Q1、Q2、Q3、Q4、Q5、Q6和Q7。输入的数据信号DATA-Q1、Q2、Q3、Q4、Q5、Q6和Q7在其串行输入结束的时间点被并行化，并且被锁存为测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>。图6图示了响应于写入命令WTCMD而施加的数据信号DATA-Q1、Q2、Q3、Q4、Q5、Q6和Q7的数目是8。然而，这仅出于说明性目的。实际上，可以输入更多数目或更少数目的数据信号DATA。此外，图4图示了数据信号DATA经由一个数据焊盘470输入。然而，这仅出于说明性目的。实际上，可以使用更多数目的数据焊盘470。

由于与经由地址焊盘460输入的地址信号ADDRESS相比，使用并行化机制可以容易接收经由数据焊盘470串行输入的许多位的数据信号DATA，所以如在图6中所图示的，测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>可以同时接收，而不用将测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>划分成上部信号PUB_TCM<0:6>和下部信号PUB_TANL<0:7>。

在响应于写入命令WTCMD输入了所有测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>且对它们进行了锁存之后，在预设时间，例如，当已经经过了时钟CLOCK的一个周期1tck时，脉冲触发输入完成脉冲TDIN_P。在脉冲触发输入完成脉冲TDIN_P的时间点，响应于测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>来确定是否激活测试操作信号TM。

在操作控制块400已经进入测试公共模式的状态下，在确定是否激活测试操作信号TM之后，操作控制块400响应于MRS命令MRSCMD来去激活测试公共模式信号PUB_TMRS，离开测试公共模式，并且进入测试应用模式。此时，即使在操作控制块400离开测试公共模式且进入测试应用模式之后，在测试公共模式下已经确定的测试操作信号TM的值基本照原样保持。因此，对于内部电路440，测试操作信号TM(其激活或去激活在测试公共模式下已经确定)会对在操作控制块400已经进入测试应用模式的状态下执行的测试操作有影响。

在操作控制块400已经进入测试公共模式的状态下，经由数据焊盘470输入的数据信号DATA可以作为用于测试操作的信号的原因是因为在测试公共模式下不产生半导体存储器件的数据输入/输出操作。

如上所述，在应用本发明的实施例的情况下，在利用MRS码执行测试模式操作的半导体存储器件中，当输入MRS码时，除地址焊盘460之外，也可以使用数据焊盘470。

特别地，当MRS码经由数据焊盘470输入时，由于使用了在半导体存储器件中通常使用的协议，诸如写入命令WTCMD，所以不必要针对来自半导体存储器件的外部的测试操作来定义单独的规范(SPEC.)。

因此，当提供了经由数据输入/输出操作的简单测试码和至测试公共模式的进入方法时，外部半导体控制器或使用者可以容易执行半导体存储器件的测试模式操作。特别地，由于使用了通用的半导体存储器件数据输入/输出协议，所以在封装的半导体存储器件中也会容易执行测试操作。

图7是图示根据本发明实施例的在图4中所示的半导体存储器件中利用MRS码执行测试模式操作的电路的元件的串行/并行转换部的配置的详细框图。

参见图7，在根据本发明的实施例的半导体存储器件中利用MRS码执行测试模式操作的电路的元件之中，包括在测试公共信号发生单元482中的串行/并行转换部4822包括串行/并行转换部分48222、第一选择部分48224和第二选择部分48226。

串行/并行转换部分48222接收串行输入至数据焊盘470的数据信号DATA且响应于写入命令WTCMD而输出并行化的数据PDATA<0>、PDATA<1>、PDATA<2>、…、PDATA<N>。

第一选择部分48224响应于测试公共模式信号PUB_TMRS，将并行化的数据PDATA<0>、PDATA<1>、PDATA<2>、…、PDATA<N>作为测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>输出。即，在测试公共模式信号PUB_TMRS激活且操作控制块400进入测试公共模式的时段中，第一选择部分48224将并行化的数据PDATA<0>、PDATA<1>、PDATA<2>、…、PDATA<N>作为测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>输出。与之相比，在测试公共模式信号PUB_TMRS去激活且操作控制块400离开测试公共模式的时段中，第一选择部分48224不输出测试公共信号PUB_TCM<0:6>和PUB_TANL<0:7>，而与并行化的数据PDATA<0>、PDATA<1>、PDATA<2>、…、PDATA<N>的输入无关。

第二选择部分48226响应于通过将测试公共模式信号PUB_TMRS的相位反转所获得的信号，将并行化的数据PDATA<0>、PDATA<1>、PDATA<2>、…、PDATA<N>作为全局数据GIO_DATA<0>、GIO_DATA<1>、GIO_DATA<2>、…、GIO_DATA<N>输出。此时，全局数据GIO_DATA<0>、GIO_DATA<1>、GIO_DATA<2>、…、GIO_DATA<N>经由全局线GIO<0>、GIO<1>、GIO<2>、…、GIO<N>传送至核区域490且储存至其中。即，在测试公共模式信号PUB_TMRS激活且操作控制块400进入测试公共模式的时段中，第二选择部分48226不输出全局数据GIO_DATA<0>、GIO_DATA<1>、GIO_DATA<2>、…、GIO_DATA<N>，而与并行化的数据PDATA<0>、PDATA<1>、PDATA<2>、…、PDATA<N>的输入无关。与之相比，在测试公共模式信号PUB_TMRS去激活且操作控制块400离开测试公共模式的时段中，第二选择部分48226将并行化的数据PDATA<0>、PDATA<1>、PDATA<2>、…、PDATA<N>作为全局数据GIO_DATA<0>、GIO_DATA<1>、GIO_DATA<2>、…、GIO_DATA<N>输出。

图8是根据本发明一个实施例的包括命令选择部的框图，所述命令选择部可以包括在图4中所示的半导体存储器件中利用MRS码执行测试模式操作的电路中。

命令选择部495响应于测试公共模式信号PUB_TMRS，将经由命令焊盘450输入的写入命令WTCMD选择性地传送至串行/并行转换部4822以作为公共写入命令PUB_WTCMD，或者传送至核区域490以作为正常写入命令NM_WTCMD。

即，在测试公共模式信号PUB_TMRS激活且操作控制块400进入测试公共模式的时段中，命令选择部495将写入命令WTCMD传送至串行/并行转换部4822以作为公共写入命令PUB_WTCMD，并且此时不产生正常写入命令NM_WTCMD。因此，在测试公共模式的进入时段中，核区域490既不由于图7中所示的串行/并行转换部4822的配置的原因而接收全局数据GIO_DATA<0>、GIO_DATA<1>、GIO_DATA<2>、…、GIO_DATA<N>，也不由于命令选择部495的操作的原因而接收正常写入命令NM_WTCMD。即，在测试公共模式的进入时段中，在核区域490中没有操作被完全执行。

与之相比，在测试公共模式信号PUB_TMRS去激活且操作控制块400离开测试公共模式的时段中，命令选择部495将写入命令WTCMD传送至核区域490以作为正常写入命令NM_WTCMD，并且此时不产生公共写入命令PUB_WTCMD。因此，在测试公共模式的离开时段中，核区域490由于图7中所示的串行/并行转换部4822的配置的原因而接收全局数据GIO_DATA<0>、GIO_DATA<1>、GIO_DATA<2>、…、GIO_DATA<N>，并且也接收由于命令选择部495的操作的原因的正常写入命令NM_WTCMD。即，在测试公共模式的离开时段中，在核区域490中执行正常数据写入操作。

如上所述，命令选择部495可以用作协助图7中所示的串行/并行转换部4822的操作的元件，但是根据设计者的选择可以不使用命令选择部495。这是因为数据信号DATA的输入可以仅经由串行/并行转换部4822的操作，根据至/从测试公共模式的进入/离开来控制。

尽管已经出于说明性目的描述了各种实施例，但是对于本领域的技术人员将显然的是，在不脱离如在所附权利要求中限定的本发明的精神和范围的情况下，可以作出各种改变和修改。

例如，前述实施例已经描述了一种使用写入命令WTCMD以便经由数据焊盘470接收数据信号DATA的方法。然而，这仅出于说明性目的。除了写入命令WTCMD之外，也可以使用在半导体存储器件中通常使用的其他命令，诸如读取命令或激活命令。

在前述实施例中，MRS码的比特数局限于7个比特(<0:6>)或8个比特(<0:7>)。然而，这仅出于说明性目的。MRS码的比特数可以由更大或更小的比特数来表达。

此外，逻辑门和晶体管的位置和类型可以基于输入信号的极性来改变。

通过本发明的实施例可以看出，本发明提供了下面技术方案:

技术方案1.一种半导体存储器件，包括：

操作控制块，其适于响应于第一预设命令和经由地址焊盘输入的地址信号来控制至测试公共模式和测试应用模式的进入以及从测试公共模式和测试应用模式的离开；

测试正常输入块，其适于在所述测试应用模式下响应于所述第一预设命令来将所述地址信号作为测试操作信号接收；

测试公共输入块，其适于在所述测试公共模式下响应于第二预设命令来将经由数据焊盘输入的数据信号作为所述测试操作信号接收；以及

内部电路，其适于在所述测试应用模式下响应于所述测试操作信号来执行预设测试操作。

技术方案2.如技术方案1所述的半导体存储器件，其中：

当在加电之后响应于所述第一预设命令而输入所述地址信号的第一值时，所述操作控制块进入所述测试应用模式；

当在所述测试应用模式下响应于所述第一预设命令而输入所述地址信号的第二值时，所述操作控制块离开所述测试应用模式且进入所述测试公共模式；

当在所述测试公共模式下响应于所述第一预设命令而输入所述地址信号的第三值时，所述操作控制块离开所述测试公共模式且进入所述测试应用模式；以及

当在所述测试应用模式下响应于所述第一预设命令而输入所述地址信号的第四值时，所述操作控制块离开所述测试应用模式。

技术方案3.如技术方案2所述的半导体存储器件，其中，所述测试公共输入块包括：

测试公共信号发生单元，其适于在所述测试公共模式下响应于所述第二预设命令来基于所述数据信号产生测试公共信号；以及

测试公共应用单元，其适于传送所述测试公共信号。

技术方案4.如技术方案3所述的半导体存储器件，其中，所述测试公共信号发生单元包括：

串行/并行转换部，其适于在所述测试公共模式下响应于所述第二预设命令来将所述数据信号并行化，并且产生所述测试公共信号；以及

锁存部，其适于锁存以并行方式从所述测试公共应用单元传送的所述测试公共信号，并且适于在所述测试公共模式下当从所述测试公共信号发生单元的操作结束的时间经过了预设时间时传送所述测试公共信号。

技术方案5.如技术方案4所述的半导体存储器件，其中，所述测试公共应用单元包括：

脉冲发生部，其适于在所述测试公共模式下产生当在所述数据信号输入至所述串行/并行转换部之后经过了所述预设时间时被脉冲触发的输入完成脉冲；以及

测试公共输出部，其适于控制锁存部将所述测试公共信号和所述输入完成脉冲传送至所述锁存部。

技术方案6.如技术方案5所述的半导体存储器件，其中，所述测试正常输入块包括：

正常信号发生单元，其适于在所述测试应用模式下响应于所述第一预设命令来基于所述地址信号选择性地产生测试正常信号或测试设置信号；以及

测试正常应用单元，其适于在所述测试应用模式下控制锁存部将所述测试正常信号和所述测试设置信号传送至所述锁存部。

技术方案7.如技术方案6所述的半导体存储器件，其中：

所述正常信号发生单元响应于在所述测试应用模式下首次施加的所述第一预设命令来基于所述地址信号产生所述测试正常信号；以及

所述正常信号发生单元响应于在所述测试应用模式下第二次施加的所述第一预设命令来基于所述地址信号产生所述测试设置信号。

技术方案8.如技术方案7所述的半导体存储器件，其中：

所述测试正常应用单元接收从所述正常信号发生单元产生的所述测试正常信号，并且将所述测试正常信号储存在所述锁存部中。

技术方案9.如技术方案1所述的半导体存储器件，其中，所述第一预设命令包括MRS(模式寄存器组)命令。

技术方案10.如技术方案1所述的半导体存储器件，其中，所述第二预设命令包括写入命令。

技术方案11.一种用于操作半导体存储器件的方法，包括：

在加电之后响应于第一预设命令来基于经由地址焊盘输入的地址信号进入测试应用模式；

在所述测试应用模式下响应于所述第一预设命令来基于所述地址信号离开所述测试应用模式且进入测试公共模式；

在所述测试公共模式下响应于第二预设命令来基于经由数据焊盘输入的数据信号产生测试操作信号；

在所述测试公共模式下响应于所述第一预设命令来基于所述地址信号离开所述测试公共模式且进入所述测试应用模式；以及

在所述测试应用模式下响应于所述测试操作信号来将预设测试操作施加至内部电路。

技术方案12.如技术方案11所述的方法，还包括，在所述测试应用模式下：

响应于所述第一预设命令来基于所述地址信号产生所述测试操作信号。

技术方案13.如技术方案12所述的方法，其中，基于所述数据信号产生所述测试操作信号包括：

在所述测试公共模式下响应于所述第二预设命令来基于所述数据信号产生测试公共信号；以及

当从所述测试公共信号的产生结束的时间经过了预设时间时，将所述测试公共信号作为所述测试操作信号输出。

技术方案14.如技术方案13所述的方法，其中，所述测试公共信号的产生包括：

将所述数据信号并行化以产生所述测试公共信号；以及

将并行化的测试公共信号锁存。

技术方案15.如技术方案14所述的方法，其中，将所述测试公共信号作为所述测试操作信号输出包括：

产生当在所述测试公共信号的产生中施加所述数据信号之后经过了所述预设时间时被脉冲触发的输入完成脉冲；以及

响应于所述输入完成脉冲的脉冲触发来将锁存的所述测试公共信号作为所述测试操作信号输出。

技术方案16.如技术方案13所述的方法，其中，基于所述地址信号产生所述测试操作信号包括：

在所述应用模式下响应于所述第一预设命令来基于所述地址信号选择性地产生测试正常信号或测试设置信号；以及

响应于所述测试设置信号来将所述测试正常信号作为所述测试操作信号输出。

技术方案17.如技术方案16所述的方法，其中，选择性地产生所述测试正常信号或所述测试设置信号包括：

响应于在所述测试应用模式下首先施加的所述第一预设命令来基于所述地址信号产生所述测试正常信号；以及

响应于在所述测试应用模式下第二次施加的所述第一预设命令来基于所述地址信号产生所述测试设置信号。

技术方案18.如技术方案17所述的方法，其中，将所述测试正常信号作为所述测试操作信号输出包括：

锁存在所述测试正常信号的产生中产生的所述测试正常信号；以及

响应于在所述测试设置信号的产生中产生的所述测试设置信号来将锁存的所述测试正常信号作为所述测试操作信号输出。

技术方案19.如技术方案11所述的方法，其中，所述第一预设命令包括MRS(模式寄存器组)命令。

技术方案20.如技术方案11所述的方法，其中，所述第二预设命令包括写入命令。

Claims

1.一种半导体存储器件，包括：

2.如权利要求1所述的半导体存储器件，其中：

3.如权利要求2所述的半导体存储器件，其中，所述测试公共输入块包括：

测试公共应用单元，其适于传送所述测试公共信号。

4.如权利要求3所述的半导体存储器件，其中，所述测试公共信号发生单元包括：

5.如权利要求4所述的半导体存储器件，其中，所述测试公共应用单元包括：

6.如权利要求5所述的半导体存储器件，其中，所述测试正常输入块包括：

7.如权利要求6所述的半导体存储器件，其中：

8.如权利要求7所述的半导体存储器件，其中：

9.如权利要求1所述的半导体存储器件，其中，所述第一预设命令包括模式寄存器组MRS命令。

10.如权利要求1所述的半导体存储器件，其中，所述第二预设命令包括写入命令。

11.一种用于操作半导体存储器件的方法，包括：

12.如权利要求11所述的方法，还包括，在所述测试应用模式下：

13.如权利要求12所述的方法，其中，基于所述数据信号产生所述测试操作信号包括：

14.如权利要求13所述的方法，其中，所述测试公共信号的产生包括：

将所述数据信号并行化以产生所述测试公共信号；以及

将并行化的测试公共信号锁存。

15.如权利要求14所述的方法，其中，将所述测试公共信号作为所述测试操作信号输出包括：

16.如权利要求13所述的方法，其中，基于所述地址信号产生所述测试操作信号包括：

17.如权利要求16所述的方法，其中，选择性地产生所述测试正常信号或所述测试设置信号包括：

18.如权利要求17所述的方法，其中，将所述测试正常信号作为所述测试操作信号输出包括：

19.如权利要求11所述的方法，其中，所述第一预设命令包括模式寄存器组MRS命令。

20.如权利要求11所述的方法，其中，所述第二预设命令包括写入命令。