CN104636101A - 定时控制器、包括该定时控制器的显示系统及其使用方法 - Google Patents

定时控制器、包括该定时控制器的显示系统及其使用方法 Download PDF

Info

Publication number
CN104636101A
CN104636101A CN201410641468.9A CN201410641468A CN104636101A CN 104636101 A CN104636101 A CN 104636101A CN 201410641468 A CN201410641468 A CN 201410641468A CN 104636101 A CN104636101 A CN 104636101A
Authority
CN
China
Prior art keywords
timing controller
display
interface
data
mipi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410641468.9A
Other languages
English (en)
Other versions
CN104636101B (zh
Inventor
李载铁
金钟善
姜润熙
朴譞谛
吴明锡
吴世文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN104636101A publication Critical patent/CN104636101A/zh
Application granted granted Critical
Publication of CN104636101B publication Critical patent/CN104636101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Telephone Function (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

一种能够经由移动行业处理器接口(MIPI)接口与主机通信并且经由显示接口与显示器通信的定时控制器包括：检测电路，该检测电路检测MIPI接口和定时控制器中的至少一者是否正常操作，并且生成检测信号；以及中断生成电路，该中断生成电路经由专属线路将检测信号作为中断发送到主机。

Description

定时控制器、包括该定时控制器的显示系统及其使用方法
相关申请的交叉引用
本申请要求2013年11月13日递交的韩国专利申请10-2013-0137345号的优先权，在此通过引用将该韩国专利申请的公开内容全部并入。
技术领域
示例实施例涉及定时控制器，更具体而言涉及使用移动行业处理器接口(Mobile Industry Processor Interface，)接口的定时控制器和包括该定时控制器的显示系统。
背景技术
MIPI显示器串行接口(Display Serial Interface，DSI)是用于便携式电子设备的显示标准。MIPI支持两种显示标准，即视频模式和命令模式。
在视频模式中，帧数据被实时地从主机发送到显示驱动器集成电路(IC)。在视频模式中，即使当要发送到显示驱动器IC的图像是静止图像时，主机也连续地将静止图像发送到显示驱动器IC。从而，主机的功率消耗增大。
在命令模式中，帧数据的发送开始由撕裂效应(tearing effect，TE)信号来控制。当需要在显示器上显示静止图像时，显示驱动器IC周期性地读取嵌入在显示驱动器IC中的帧缓冲器中存储的静止图像，并且将读出的静止图像发送到显示器。这个操作被称为面板自刷新(panel self-refresh，PSR)。
发明内容
本一般发明构思的特征和效用一部分将在接下来的描述中阐述，一部分将从描述中显现出来，或者可通过实践一般发明构思来获知。
本一般发明构思的前述和/或其他特征和效用可通过提供一种能够经由移动行业处理器接口(MIPI)接口与主机通信并且经由显示接口与显示器通信的定时控制器来实现，该定时控制器包括：检测电路，该检测电路检测MIPI接口和定时控制器中的至少一者是否正常操作，并且生成检测信号；以及中断生成电路，该中断生成电路经由专属线路将检测信号作为中断发送到主机。
定时控制器还可包括时钟通道模块。检测电路可基于时钟通道模块的输出信号来检测定时控制器的操作模式从低功率(LP)模式到高速(HS)模式的转变，并且输出检测信号。即使当时钟通道模块的输出信号在HS模式中被外部噪声改变时，时钟通道模块也可响应于检测信号而维持HS模式。
定时控制器还可包括数据通道模块，该数据通道模块包括能够控制通信方向的有限状态机(FSM)。检测电路可检测由数据通道模块输出的方向指示信号的变化，并且可根据检测的结果生成检测信号。响应于检测信号，FSM可被初始化以使得数据通道模块可在接收模式中操作。
定时控制器还可包括接收接口，该接收接口把经由MIPI接口从主机接收的MIPI数据变换成显示数据。当在预定时间段内未接收到由接收接口输出的显示数据中包括的帧信息时，检测电路可生成检测信号。
定时控制器还可包括接收接口，该接收接口把经由MIPI接口从主机接收的MIPI数据变换成显示数据。当由接收接口输出的显示数据中包括的有效载荷的大小不同于参考有效载荷的大小时，检测电路可生成检测信号。
定时控制器还可包括存储数据的帧存储器，以及循环冗余校验(CRC)电路，该CRC电路基于关于数据的CRC来生成差错检测信号。中断生成电路可基于差错检测信号来生成中断。
定时控制器还可包括：寄存器组，该寄存器组存储用于定时控制器的操作的参数；以及校验和电路，当存储的参数被主机更新成更新的参数并且关于更新的参数的第一校验和不同于关于存储的参数的第二校验和时，该校验和电路将关于更新的参数的第一校验和设定成参考校验和。
定时控制器还可包括：寄存器组，该寄存器组存储用于定时控制器的操作的参数；以及校验和电路，当存储的参数未被主机更新并且关于存储的参数的第一校验和不同于先前为存储的参数计算的第二校验和时，该校验和电路输出差错检测信号。中断生成电路可基于差错检测信号来生成中断。
存储的参数可以是帧速率信息、分辨率信息或者在定时控制器中实现的时钟发生器的设定信息中的至少一者。
定时控制器还可包括：处理电路，该处理电路在经由显示接口向显示器发送第N+1行数据的同时从显示器接收事件信号；以及行存储器，该行存储器在处理电路的控制下经由显示接口向显示器重发送第N行数据。
显示器可包括：时钟发生器，该时钟发生器生成显示时钟；以及检测器，该检测器检测时钟发生器的锁定状态的失去并且根据检测的结果来生成事件信号。
本一般发明构思也可通过提供一种显示系统来实现，该显示系统包括：主机；定时控制器，该定时控制器经由MIPI接口与主机通信；以及显示器，该显示器经由显示接口与定时控制器通信。定时控制器可包括：检测电路，该检测电路检测MIPI接口和定时控制器中的至少一者是否正常操作，并且生成检测信号；以及中断生成电路，该中断生成电路经由专属线路将检测信号作为中断发送到主机。
本一般发明构思也可通过提供一种操作显示系统的方法来实现，该显示系统包括经由MIPI接口与主机通信并且经由显示接口与显示器通信的定时控制器，该方法包括：监视定时控制器、显示器和MIPI接口中的至少一者之间的多个操作状况；当经由对定时控制器、显示器或MIPI接口中的任何一者的监视而检测到异常操作状况时，从定时控制器向主机发送反馈；以及响应于来自定时控制器的反馈而控制显示系统的操作。
异常操作状况可通过在显示系统在高速(HS)模式中操作时检测MIPI接口的时钟通道模块的输出信号的异常增大来检测，并且响应于来自定时控制器的反馈，显示系统可被操作为维持在HS模式中。
异常操作状况可通过检测由MIPI接口的数据通道模块输出的方向指示信号的变化来检测，并且响应于来自定时控制器的反馈，被配置为控制方向指示信号所指示的方向的有限状态机(FSM)可被初始化。
异常操作状况可通过以下操作来检测：分析从MIPI接口的发送接口输出的数据，并且判定是否在预定时间段内接收到数据中的帧信息。
异常操作状况可通过以下操作来检测：分析从MIPI接口的发送接口输出的数据，并且判定数据中包括的有效载荷的大小是否不同于参考有效载荷的大小。
异常操作状况可通过以下操作来检测：对从主机接收的数据执行循环冗余校验(CRC)，并且经由CRC判定数据是否已被外部噪声改变。
本一般发明构思也可通过提供一种经由移动行业处理器接口(MIPI)接口与主机通信并且经由显示接口与显示器通信的定时控制器来实现，该定时控制器包括：接收接口，该接收接口从主机接收时钟信号和一个或多个数据信号；第一检测电路，该第一检测电路基于时钟信号的变化或者一个或多个数据信号的方向的变化来生成第一检测信号；以及中断生成电路，该中断生成电路基于第一检测信号来向主机发送中断信号。
定时控制器还可包括第二检测电路，该第二检测电路分析经由一个或多个数据信号接收的数据，并且基于是否在预定时间段内接收到该数据中包括的帧信息以及该数据的有效载荷的大小是否不同于参考有效载荷的大小来生成第二检测信号。中断生成电路还可基于第二检测信号来向主机发送中断信号。
定时控制器还可包括循环冗余校验(CRC)电路，该CRC电路基于对从主机接收的数据执行的CRC来生成第三检测信号。中断生成电路还可基于第三检测信号来向主机发送中断信号。
定时控制器还可包括：寄存器组，该寄存器组存储用于定时控制器的操作的参数；以及校验和电路，该校验和电路扫描参数并且基于对该参数计算的第一校验和与先前对该参数计算的第二校验和的比较来生成第四检测信号。中断生成电路还可基于第四检测信号来向主机发送中断信号。
附图说明
通过以下结合附图对实施例的描述，本一般发明构思的这些和/或其他特征和效用将变得清楚且更容易明了，附图中：
图1是示出根据本一般发明构思的示范性实施例的显示系统的框图；
图2是示出根据本一般发明构思的示范性实施例的图1中所示的显示系统中包括的定时控制器的框图；
图3是示出移动行业处理器接口(MIPI)的通用通道模块功能的图；
图4是根据本一般发明构思的示范性实施例示出加强图1所示的显示系统中包括的MIPI接口的系统级可靠性的方法的流程图。
图5是根据本一般发明构思的另一示范性实施例示出加强图1所示的显示系统中包括的MIPI接口的系统级可靠性的方法的流程图。
图6是根据本一般发明构思的另一示范性实施例示出加强图1所示的显示系统中包括的MIPI接口的系统级可靠性的方法的流程图。
图7是根据本一般发明构思的另一示范性实施例示出加强图1所示的显示系统中包括的MIPI接口的系统级可靠性的方法的流程图。
图8是根据本一般发明构思的示范性实施例示出加强图2所示的定时控制器的帧存储器中存储的数据的可靠性的方法的流程图。
图9是根据本一般发明构思的示范性实施例示出加强图2所示的定时控制器中包括的寄存器组中存储的参数的可靠性的方法的流程图。
图10是根据本一般发明构思的示范性实施例示出加强图1所示的显示接口的可靠性的方法的流程图；并且
图11是根据本一般发明构思的示范性实施例示出图10所示的方法的图。
具体实施方式
现在将详细述及本一般发明构思的实施例，这些实施例的示例在附图中示出，在附图中相似的标号始终指代相似的元件。以下在参考附图的同时描述了实施例以便说明本一般发明构思。
然而，这个一般发明构思可以以许多不同的形式实现，而不应当被解释为限于本文记载的实施例。更确切地说，提供这些实施例是为了使本公开将会透彻且完整，并且将会把一般发明构思的范围充分地传达给本领域技术人员。在附图中，为了清晰起见可能夸大层和区域的大小和相对大小。
应理解，当称一元件“连接”或“耦合”到另一元件时，其可直接连接或耦合到另一元件，或者可存在居间的元件。与之不同，当称一元件“直接连接”或“直接耦合”到另一元件时，则不存在居间的元件。当在本文中使用时，“和/或”一词包括相关联的列出项中的一个或多个的任何和所有组合，并且可缩写为“/”。
应理解，虽然本文中可使用第一、第二等词来描述各种元件，但这些元件不应当受这些词所限。这些词只是用于区分一个元件与另一个元件。例如，第一信号可被称为第二信号，并且类似地，第二信号可被称为第一信号，而不脱离本一般发明构思的教导。
本文使用的术语只是为了描述特定实施例，而并不打算对一般发明构思进行限制。当在本文中使用时，单数形式“一”打算也包括复数形式，除非上下文明确地另有指示。还要理解，“包括”或“包含”这些词当用在本说明书中时规定了所记述的特征、区域、整数、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他特征、区域、整数、步骤、操作、元件、组件和/或其群组的存在或添加。
除非另有定义，否则本文使用的所有术语(包括技术术语和科学术语)都具有本一般发明构思所属领域的普通技术人员通常理解的那种含义。还要理解，术语——例如常用的词典中使用的那些——应当被解释为具有与其在相关技术和/或本申请的上下文中的含义一致的含义，而不应当在理想化的或者过于正式的意义上来解释，除非本文明确地这样定义。
提供说明书中限定的事项——例如详细构造和元件——是为了帮助对示范性实施例的全面理解。从而，很明显，没有这些具体限定的事项也可以实现示范性实施例。另外，没有详细描述相关技术中已知的功能或元件，因为它们可能会以不必要地细节来模糊示范性实施例。
图1是根据本一般发明构思的实施例的显示系统100的框图。参考图1，显示系统100包括主机200、定时控制器300和显示器400。显示系统100可利用能够使用移动行业处理器接口或MIPI协议的设备来实现。
该设备可以例如是诸如以下移动设备：移动电话、智能电话、平板个人计算机(personal computer，PC)、个人数字助理(personal digital assistant，PDA)、企业数字助理(enterprise digital assistant，EDA)、数字静态相机、数字视频相机、便携式多媒体播放器(portable multimedia player，PMP)、个人导航设备或便携式导航设备(portable navigation device，PND)、移动互联网设备(mobile internet device，MID)、可穿戴计算机、家用电器计算机，等等。
主机200可控制定时控制器300的操作。主机200和定时控制器300可经由MIPI接口220与彼此通信。例如，主机200可利用集成电路(integratedcircuit，IC)、片上系统(system-on-chip，SoC)、应用处理器(applicationprocessor，AP)或移动AP来实现。
在本说明书中，为了说明的方便描述了MIPI或MIPI协议，但本一般发明构思的技术精神(即，将关于连接在主机与定时控制器之间的接口是否正常的信息和/或关于定时控制器是否正常的信息发送到主机的技术)可应用到包括除了MIPI和MIPI协议以外的接口的显示系统。
主机200包括中央处理单元(central processing unit，CPU)205、MIPI主控方发送接口210(以下称为MIPI TX210)、中断检测器215和数据处理电路217。CPU205可经由总线201控制MIPI TX210、中断检测器215和/或数据处理电路217。CPU205可包括一个或多个核。
MIPI TX210包括一个时钟通道模块和一个或多个数据通道模块。如图3所示，时钟通道模块和一个或多个数据通道模块可各自实现为例如DSI物理层(DSI physical layer，D-PHY)收发器219内的互连或电路。每个通道模块可分别包括用作高速发送器(high-speed transmitter，HS-TX)、高速接收器(high-speed receiver，HS-RX)、低功率发送器(low-power transmitter，LP-TX)、低功率接收器(low-power receiver，LP-RX)和低功率争用检测器(low-powercontention detector，LP-CD)的互连或电路。
参考图3，发送器TX可包括LP-TX和HS-TX，接收器RX可包括HS-RX、LP-RX和端接电阻器(或端接阻抗)RT，并且连接检测器CD可包括LP-CD。当每个通道模块处于HS接收模式中时，端接电阻器RT可被使能。
如图3中所示的D-PHY收发器219可受到通道控制和接口逻辑221的控制。在本说明书中，正如本领域普通技术人员将会理解的，可以参考由MIPI联盟提供的规范。从而，省略对D-PHY收发器219以及通道控制和接口逻辑221的详细说明。
返回参考图1，中断检测器215可经由专属(或专用)线路301从定时控制器300接收中断(或中断信号)INT，并且可向CPU205和/或MIPI TX210发送与中断INT相对应的信号。
CPU205可解读(或分析)与中断INT相对应的信号，根据解读(或分析)的结果来确定MIPI接口220的状态和/或定时控制器300的状态，并且根据确定的结果来控制MIPI TX210的操作和/或数据处理电路217的操作。
数据处理电路217可表示能够对要经由MIPI TX210发送到定时控制器300的数据(例如，静止图像数据、运动图像数据和/或参数)进行处理的功能电路。
连接在主机200与定时控制器300之间的MIPI接口220包括一个时钟通道和一个或多个数据通道。
时钟通道向定时控制器300发送根据操作模式(例如，低功率(low power，LP)模式和高速(high speed，HS)模式)而具有不同的频率和不同的摆动水平的MIPI时钟信号CLK。每个数据通道向定时控制器300发送根据操作模式而具有不同的频率和不同的摆动水平的MIPI数据信号DATA0、DATA1……等等。
定时控制器300包括MIPI从动侧接收接口310(以下称为MIPI RX310)和显示控制器350。将参考图2来详细描述定时控制器300的结构和操作。
MIPI RX310包括一个时钟通道模块和一个或多个数据通道模块。如图3中所示，每个通道模块可利用一个或多个D-PHY收发器219来实现，并且可包括HS-TX、HS-RX、LP-TX、LP-RX和LP-CD。
返回参考图1，定时控制器300经由显示接口360向显示器400发送显示数据。定时控制器300可利用芯片、IC、处理器等等来实现。为了便于说明，显示接口360可例如利用增强型降低电压差分信号传送(enhanced reducedvoltage differential signal transmission，eRVDS)接口来实现，但本一般发明构思不限于此。
定时控制器300可响应于经由专属(或专用)线路361从显示器400接收的激活的事件信号(DETP)而向显示器400重发送正在发送的当前行数据之前的行数据。
显示器400包括显示面板401、接收接口410、时钟发生器420和检测器430。显示面板401可显示与经由接收接口410接收的显示数据相对应的图像。接收接口410可将显示数据变换成适合于显示面板401的形式。
时钟发生器420向能够处理显示数据的处理电路(未图示)提供显示时钟信号DCLK。例如，时钟发生器420可利用锁相环(phase-locked loop，PLL)或延迟锁定环(delay-locked loop，DLL)来实现。
检测器430可监视时钟发生器420是否维持锁定状态，并且可在时钟发生器420失去锁定状态时生成激活的事件信号DETP。例如，当时钟发生器420受到外部噪声的影响时，时钟发生器420可失去锁定状态。外部噪声可以是瞬态噪声，比如静电放电(electrostatic discharge，ESD)。
图2是图1中所示的定时控制器300的详细框图。参考图1和2，定时控制器300包括MIPI RX310、中断生成电路312、第二检测电路319、数据处理电路320、寄存器组330、校验和电路335、处理电路340、行存储器345和显示控制器350。
定时控制器300可利用例如集成电路(IC)或半导体芯片来实现。MIPIRX310可经由MIPI接口220从主机200接收MIPI时钟信号CLK和MIPI数据DATA0、DATA1……等等。
MIPI RX310可在视频流中发送经由MIPI接口220接收的MIPI数据。MIPI RX310包括MIPI PHY层311、第一检测电路313、MIPI数据链路层315和MIPI应用层317。
由于除了第一检测电路313以外，MIPI PHY层311、MIPI数据链路层315和MIPI应用层317中的每一个的结构和功能与MIPI规范中定义的每个相应层的结构和功能是基本上相同的，所以将省略对其的详细描述。
第一检测电路313可检测MIPI接口220的正常或异常和/或定时控制器300的正常或异常，可根据检测的结果生成第一检测信号DET1，并且可将第一检测信号DET1发送到MIPI PHY层311和/或中断生成电路312。MIPI接口220的正常或异常和/或定时控制器300的正常或异常可例如根据外部噪声来确定。
根据本一般发明构思的示范性实施例，第一检测电路313可与MIPI PHY层311实现在同一层中，与MIPI数据链路层315实现在同一层中，或者实现在MIPI PHY层311和MIPI数据链路层315之间。
图4根据本一般发明构思的示范性实施例示出了加强图1所示的显示系统100中的MIPI接口220的系统级可靠性的方法的流程图。
参考图1-4，当在操作S110中定时控制器300的操作模式基于经由MIPI接口220的时钟通道接收的MIPI时钟信号CLK而从LP模式转变到HS模式时，第一检测电路313检测该转变并且根据检测的结果控制在MIPI RX310的MIPI PHY层311的时钟通道模块中实现的HS-RX的端接电阻器RT和有限状态机(finite state machine，FSM)(未图示)。根据该控制，在操作S120中，定时控制器300的MIPI RX310可在HS模式中操作。
在操作S130中，由于HS-RX的端接电阻器RT和FSM被控制，所以虽然临时外部噪声(例如，ESD)流入到MIPI接口220中并且随后MIPI HS时钟信号CLK被突然改变，但MIPI RX310也可在HS模式中操作。一般地，当经由MIPI接口220接收的MIPI HS时钟信号的电平突然增大了外部噪声那么大的量时，定时控制器300通常从HS模式转变到LP模式。
然而，根据本一般发明构思的示范性实施例，当定时控制器300的操作模式从LP模式转变到HS模式时，第一检测电路313控制在MIPI PHY层311中实现的时钟通道模块，使得MIPI RX310可维持HS模式。从而，在操作S130中，虽然经由MIPI接口220接收的MIPI HS时钟信号CLK的电平突然增大了外部噪声那么大的量，但在时钟通道模块中实现的HS-RX可维持使能状态，并且LP-RX可维持禁用状态。
第一检测电路313检测MIPI PHY层311的时钟通道模块的输出信号突然异常增大并且向中断生成电路312发送根据该检测的结果而激活的第一检测信号DET1。这里，时钟通道模块的输出信号的异常增大排除了从HS模式到LP模式的正常转变。
在操作S140中，中断生成电路312经由专属线路301向主机200的中断检测器215发送中断INT。中断检测器215经由总线201向CPU205发送与中断INT相对应的信号。
CPU205可解读从中断检测器215接收的信号，并且可根据解读的结果来判定MIPI接口220和/或定时控制器300是否正常操作。换言之，CPU205可基于该信号判定外部噪声已流入到MIPI接口220和/或定时控制器300中。
传统主机不能接收来自定时控制器300的关于对MIPI接口220和/或定时控制器300是否正常操作的判定结果的反馈。从而，传统的主机周期性地初始化时钟通道或时钟通道模块。然而，根据本一般发明构思的实施例的主机200可经由中断INT接收来自定时控制器300的关于对MIPI接口220和/或定时控制器300是否正常操作的判定结果的反馈。
因此，主机200不需要周期性地初始化时钟通道。从而，MIPI接口220的系统级可靠性提高了。中断生成电路312可利用或门、复用器或者用于选择性地使来自定时控制器300的检测信号作为中断信号传送到主机200的其他电路来实现。
图5根据本一般发明构思的另一示范性实施例示出了加强图1所示的显示系统100中的MIPI接口220的系统级可靠性的方法的流程图。参考图1、图2和图5，如图3所示，可双向定义MIPI协议的数据通道互连模块。
一般地，定时控制器300的MIPI RX310的数据通道模块在接收模式中操作。换言之，在LP模式中，低功率接收器(LP-RX)被使能，并且低功率发送器(LP-TX)被禁用。在HS模式中，高速接收器(HS-RX)被使能，并且高速发送器(HS-TX)被禁用。
当外部噪声流入到MIPI接口220和/或定时控制器300中，并且从而MIPIRX310的数据通道模块被从接收模式改变到发送模式时，MIPI RX310不能接收MIPI数据。例如，当MIPI RX310的数据通道模块包括能够控制通信方向的FSM时，在操作S210中，第一检测电路313监视由数据通道模块输出的方向指示信号的变化。
例如，假定，当数据通道模块在接收模式中操作时，方向指示信号处于低电平，而当数据通道模块在发送模式中操作时，方向指示信号处于高电平，当数据通道模块在正常接收模式中操作时方向指示信号处于低电平。
然而，当方向指示信号的电平由于外部噪声流入到MIPI接口220和/或定时控制器300中而异常地从低电平转变到高电平时，MIPI RX310不能接收MIPI数据，从而定时控制器300发生故障。
为了防止定时控制器300的故障，传统的主机周期性地初始化数据通道。然而，根据本一般发明构思的实施例，在操作S220中，第一检测电路313检测由数据通道模块输出的方向指示信号的变化，并且生成根据检测的结果而激活的第一检测信号DET1。第一检测电路313将激活的检测信号DET1发送到数据通道模块的FSM。
响应于激活的第一检测信号DET1，在操作S230中，FSM可被初始化，以使得数据通道模块可在接收模式中操作。虽然数据通道模块被外部噪声从接收模式改变到发送模式，但数据通道模块可在FSM的控制下自动返回到接收模式。
另外，第一检测电路313向中断生成电路312发送第一检测信号DET1。
在操作S240中，中断生成电路312经由专属线路301向主机200的中断检测器215发送中断INT。中断检测器215经由总线201向CPU205发送与中断INT相对应的信号。
CPU205可解读从中断检测器215接收的信号，并且可根据解读的结果来判定MIPI接口220和/或定时控制器300异常。换言之，基于该信号，CPU205可判定外部噪声已流入到MIPI接口220和/或定时控制器300中。
传统的主机不能接收来自定时控制器300的关于对MIPI接口220和/或定时控制器300异常的判定的反馈。从而，传统的主机周期性地初始化数据通道或数据通道模块。
然而，根据发明构思的实施例的主机200可经由中断INT接收来自定时控制器300的关于对MIPI接口220和/或定时控制器300异常的判定的反馈。从而，主机200不需要周期性地初始化数据通道或数据通道模块。从而，MIPI接口220和/或定时控制器300的效率和系统级可靠性提高了。
图6根据本一般发明构思的另一示范性实施例示出了加强图1所示的显示系统100中的MIPI接口220的系统级可靠性的方法的流程图。
第二检测电路319可分析由MIPI RX310输出的数据(例如，静止图像数据、运动图像数据或视频流)，并且可根据分析的结果来生成第二检测信号DET2。当经由MIPI接口220发送的数据转变到完全不可预测的状态中时，定时控制器300不能执行任何操作或任何答复。
当在操作S310中在预定时间段内没有接收到由MIPI RX310输出的数据(例如，视频流)中包括的帧信息(例如，帧头部)时，第二检测电路319可生成激活的第二检测信号DET2。另一方面，当在操作S310中在预定时间段内接收到由MIPI RX310输出的数据(例如，视频流)中包括的帧信息时，在操作S320中，该帧信息可被数据处理电路320处理。
激活的第二检测信号DET2被发送到中断生成电路312。在操作S330中，中断生成电路312向主机200的中断检测器215发送与激活的第二检测信号DET2相对应的中断INT。中断检测器215经由总线201向CPU205发送与中断INT相对应的信号。
CPU205可解读从中断检测器215接收的信号，并且可根据解读的结果来判定MIPI接口220和/或定时控制器300异常。换言之，基于该信号，CPU205可判定外部噪声已流入到MIPI接口220和/或定时控制器300中。
传统的主机不能接收来自定时控制器300的关于对MIPI接口220和/或定时控制器300异常的判定的反馈。然而，根据发明构思的实施例的主机200可经由中断INT接收来自定时控制器300的关于对MIPI接口220和/或定时控制器300异常的判定的反馈。从而，主机200可经由MIPI接口220向定时控制器300重发送帧信息和/或有效载荷。
图7根据本一般发明构思的另一示范性实施例示出了加强图1所示的显示系统100中的MIPI接口220的系统级可靠性的方法的流程图。参考图1、图2和图7，第二检测电路319可分析由MIPI RX310输出的数据(例如，视频流)并且可根据分析的结果生成第二检测信号DET2。
第二检测电路319在操作S410中接收由MIPI RX310输出的数据(例如，视频流)中包括的有效载荷，并且在操作S420中判定接收到的有效载荷的大小是否等于参考有效载荷的大小。例如，有效载荷可位于帧头部之间。
参考有效载荷的大小具有预定的范围。例如，参考有效载荷的大小可取决于实际有效载荷的大小和灵敏度。灵敏度可决定参考有效载荷的大小的允许范围。
当接收到的有效载荷的大小等于参考有效载荷的大小时(或者当接收到的有效载荷的大小在参考有效载荷的大小的预定范围内时)，在操作S430中，接收到的有效载荷可被数据处理电路320处理。另一方面，当接收到的有效载荷的大小不同于参考有效载荷的大小时(或者当接收到的有效载荷的大小超出参考有效载荷的大小的预定范围时)，第二检测电路319生成激活的第二检测信号DET2。
激活的第二检测信号DET2被发送到中断生成电路312。在操作S440中，中断生成电路312经由专属线路301向主机200的中断检测器215发送与激活的第二检测信号DET2相对应的中断INT。中断检测器215经由总线201向CPU 205发送与中断INT相对应的信号。
CPU 205可解读从中断检测器215接收的信号，并且可根据解读的结果来判定MIPI接口220和/或定时控制器300异常。换言之，基于该信号，CPU205可判定外部噪声已流入到MIPI接口220和/或定时控制器300中。
传统的主机不能接收来自定时控制器300的关于对MIPI接口220和/或定时控制器300异常的判定的反馈。然而，根据本一般发明构思的示范性实施例的主机200可经由中断INT接收来自定时控制器300的关于对MIPI接口220和/或定时控制器300正常或异常的判定的反馈。从而，主机200可经由MIPI接口220向定时控制器300重发送帧信息和/或有效载荷。
数据处理电路320可以把由MIPI RX310输出的数据写入到帧存储器323，或者可读取被写入到帧存储器323的数据。根据实施例，数据可以例如是静止图像数据、运动图像数据或者视频流。
数据处理电路320包括写入控制器321、帧存储器323、读取控制器325和循环冗余校验(cyclic redundancy check，CRC)电路327。写入控制器321可以把由MIPI RX310输出的数据写入到帧存储器323。读取控制器325可读取被写入到帧存储器323的数据，并且可将读取的数据发送到处理电路340。根据实施例，写入控制器321和读取控制器325可一体地形成到控制器中。
图8根据本一般发明构思的示范性实施例示出了加强图2所示的定时控制器300的帧存储器323中存储的数据的可靠性的方法的流程图。CRC电路327可被称为CRC校验器。
CRC电路327可对帧存储器323中存储的数据(例如，静止图像数据、运动图像数据或者视频流)执行CRC，并且可根据CRC的结果生成差错检测信号DET3。
在操作S510中，CRC电路327可经由CRC判定帧存储器323中存储的数据是否已被外部噪声改变。当在操作S510中判定数据未被改变时，CRC电路327可周期性地执行操作S510。
当定时控制器300支持面板自刷新(PSR)时，CRC电路327可对于输入到帧存储器323的新数据(例如，静止图像数据)计算CRC。计算出的CRC可与对于帧存储器323的读取操作同步地被更新。
当在操作S510中经由CRC判定帧存储器323中存储的数据已被改变时，CRC电路327可生成激活的差错检测信号DET3并且可将激活的差错检测信号DET3发送到中断生成电路312。
中断生成电路312可经由专属线路301向主机200的中断检测器215发送与激活的差错检测信号DET3相对应的中断INT(操作S520)。中断检测器215经由总线201向CPU 205发送与中断INT相对应的信号。
CPU205可解读从中断检测器215接收的信号，并且可根据解读的结果来判定MIPI接口220和/或定时控制器300异常。换言之，基于该信号，CPU205可判定外部噪声已流入到MIPI接口220和/或定时控制器300的帧存储器323中。
传统的主机不能从定时控制器300接收关于MIPI接口220和/或定时控制器300的帧存储器323是否受到噪声影响的反馈。然而，根据本一般发明构思的示范性实施例的主机200可经由中断INT从定时控制器300接收关于MIPI接口220和/或定时控制器300的帧存储器323是否受到外部噪声影响的反馈。从而，主机200可经由MIPI接口220向定时控制器300重发送与未受外部噪声影响的数据相同的原始数据(操作S530)。
数据处理电路321可将原始数据写入到帧存储器323。从而，帧存储器323中存储的数据可被刷新(操作S540)。例如，帧存储器323可利用嵌入式动态随机访问存储器(embedded dynamic random access memory，eDRAM)来实现。随着原始数据被重写入到帧存储器323，在显示器400上生成的视觉伪影可被去除。
图9根据本一般发明构思的示范性实施例示出了加强图2所示的寄存器组330中存储的参数的可靠性的方法的流程图。参考图1、图2和图9，寄存器组330可存储用于定时控制器300的操作的一个或多个参数。根据示范性实施例，寄存器组330可利用特殊功能寄存器(special function register，SFR)或特殊用途寄存器(special purpose register，SPR)来实现。
(一个或多个)参数可包括各种信息中的任何一种，例如关于要被定时控制器300处理的数据的帧速率的信息、关于定时控制器300中实现的时钟发生器(例如，PLL)的设定的信息和/或关于显示面板401的分辨率的信息。
当寄存器组330中存储的参数被外部噪声改变时，定时控制器300根据该参数的重要性可不执行正常操作。
校验和电路335可周期性地扫描(或读取)寄存器组330中存储的(一个或多个)参数，并且可将当前对于该(一个或多个)参数计算的第一校验和与先前对于该(一个或多个)参数计算的第二校验和相比较。换言之，在寄存器组330中存储的(一个或多个)参数被主机200更新之后，即，在操作S610中判定对于(一个或多个)参数的覆写被感测到之后，在操作S620中，校验和电路335对于更新的当前(一个或多个)参数计算第一校验和，并且将计算出的第一校验和与对于先前的(一个或多个)参数计算出的第二校验和相比较。
当在操作S620中判定第一校验和不同于第二校验和时，在操作S630中，校验和电路335可将第一校验和设定为参考校验和。当在操作S620中判定第一校验与第二校验和相同时，在操作S640中，校验和电路335可将第二校验和——即，先前校验和——维持为参考校验和。
另一方面，当在操作S610中判定寄存器组330中存储的(一个或多个)参数未被主机200更新时，即，对于(一个或多个)参数的覆写未被感测到时，并且当在操作S650中判定关于未更新的(一个或多个)参数的第一校验和不同于先前对于未更新的(一个或多个)参数计算的第二校验和时，校验和电路335输出激活的差错检测信号DET4。
在操作S660中，中断生成电路312经由专属线路301向主机200的中断检测器215发送与激活的差错检测信号DET4相对应的中断INT。中断检测器215经由总线201向CPU 205发送与激活的中断INT相对应的信号。
CPU205可解读从中断检测器215接收的信号，并且可根据解读的结果来判定寄存器组330中存储的(一个或多个)参数被外部噪声改变了。
传统的主机不能从定时控制器300接收关于寄存器组330中存储的(一个或多个)参数是否受到外部噪声的影响的反馈。然而，根据本一般发明构思的示范性实施例的主机200可经由中断INT从定时控制器300接收关于寄存器组330中存储的(一个或多个)参数是否受到了外部噪声影响的反馈。从而，主机200可经由MIPI接口220向定时控制器300重发送与寄存器组330中存储的(一个或多个)参数相同并且未受到外部噪声影响的(一个或多个)原始参数。
在操作S670中，数据处理电路321可接收(一个或多个)原始参数并且可将接收到的(一个或多个)原始参数写入到寄存器组330。
处理电路340可处理由数据处理电路320输出的数据，并且可将经处理的数据发送到行存储器345。处理电路340可响应于由显示器400输出并且经由专属(或专用)线路361接收的激活的事件信号DETP来控制行存储器345的操作。
显示控制器350可经由显示接口360向显示器400的接收接口410以行为单位发送从行存储器345接收的行数据(例如，显示数据)。
图10根据本一般发明构思的示范性实施例示出了加强图1所示的显示接口360的可靠性的方法的流程图。图11是图10所示的方法的概念图。参考图1、图2、图10和图11，当时钟发生器420在显示数据正经由显示接口360被发送到显示器400的同时由于外部噪声的影响而失去锁定状态时，可在显示面板401上发生视觉伪影。
例如，如图11的行(A)中所示，对于第N-1行和第N行可分别正常发送行数据DA和DB。数据DA和DB被显示面板401相应地接收，如行(B)中所示，并且被显示在显示面板401上，如行(C)处所示。然而，当在第N+1行数据DC正被从行存储器345经由组件350、360和410发送到显示面板401的同时在操作S710中检测到外部噪声(例如，ESB)已流入到时钟发生器420中时，时钟发生器420可失去锁定状态。
检测器430可检测到时钟发生器420的锁定状态的失去(操作S720)，并且可经由专属线路361将激活的事件信号DETP发送到定时控制器300的处理电路340(操作S730)。这里，激活的信号表示具有低电平和高电平之一的信号。
处理电路340可基于激活的事件信号DETP而经由组件350、360和410向显示面板401重发送先前行数据，即第N行数据DB(操作S740)。在第N行和第N+1行的每一者中显示第N行数据DB。然而，在显示面板401上，由第N行数据DB可减小视觉伪影。
根据发明构思的实施例的基于MIPI的定时控制器可向主机发送关于MIPI接口是否正常的信息和关于定时控制器是否正常的信息。
因此，主机可基于该信息来控制定时控制器的操作。受定时控制器控制的显示器可向定时控制器发送关于显示器中包括的时钟发生器的锁定状态的失去的信息。从而，定时控制器可执行控制在显示器上生成的视觉伪影的操作。
虽然已具体示出和描述了本一般发明构思的几个实施例，但本领域普通技术人员应领会，在不脱离一般发明构思的精神和原则的情况下，可对这些实施例进行形式和细节上的各种改变，一般发明构思的范围在权利要求及其等同物中的限定。

Claims (25)

1.一种能够经由移动行业处理器接口(MIPI)接口与主机通信并且经由显示接口与显示器通信的定时控制器，该定时控制器包括：
检测电路，该检测电路检测所述MIPI接口和所述定时控制器中的至少一者是否正常操作，并且生成检测信号；以及
中断生成电路，该中断生成电路经由专属线路将所述检测信号作为中断发送到所述主机。
2.如权利要求1所述的定时控制器，还包括：
时钟通道模块，
其中，所述检测电路基于所述时钟通道模块的输出信号来检测所述定时控制器的操作模式从低功率(LP)模式到高速(HS)模式的转变，并且输出检测信号，并且即使当所述时钟通道模块的输出信号在HS模式中被外部噪声改变时，所述时钟通道模块也响应于所述检测信号而维持HS模式。
3.如权利要求1所述的定时控制器，还包括：
数据通道模块，该数据通道模块包括能够控制通信方向的有限状态机(FSM)，
其中，所述检测电路检测由所述数据通道模块输出的方向指示信号的变化，并且根据检测的结果生成检测信号，并且响应于所述检测信号，所述FSM被初始化以使得所述数据通道模块在接收模式中操作。
4.如权利要求1所述的定时控制器，还包括：
接收接口，该接收接口把经由所述MIPI接口从所述主机接收的MIPI数据变换成显示数据，
其中，当在预定时间段内未接收到由所述接收接口输出的显示数据中包括的帧信息时，所述检测电路生成检测信号。
5.如权利要求1所述的定时控制器，还包括：
接收接口，该接收接口把经由所述MIPI接口从所述主机接收的MIPI数据变换成显示数据，
其中，当由所述接收接口输出的显示数据中包括的有效载荷的大小不同于参考有效载荷的大小时，所述检测电路生成检测信号。
6.如权利要求1所述的定时控制器，还包括：
存储数据的帧存储器；以及
循环冗余校验(CRC)电路，该CRC电路基于关于所述数据的CRC来生成差错检测信号，
其中，所述中断生成电路基于所述差错检测信号来生成中断。
7.如权利要求1所述的定时控制器，还包括：
寄存器组，该寄存器组存储用于所述定时控制器的操作的参数；以及
校验和电路，当存储的参数被所述主机更新成更新的参数并且关于更新的参数的第一校验和不同于关于存储的参数的第二校验和时，该校验和电路将关于更新的参数的第一校验和设定成参考校验和。
8.如权利要求1所述的定时控制器，还包括：
寄存器组，该寄存器组存储用于所述定时控制器的操作的参数；以及
校验和电路，当存储的参数未被所述主机更新并且关于存储的参数的第一校验和不同于先前为存储的参数计算的第二校验和时，该校验和电路输出差错检测信号，
其中，所述中断生成电路基于所述差错检测信号来生成中断。
9.如权利要求8所述的定时控制器，其中，存储的参数包括帧速率信息、分辨率信息或者在所述定时控制器中实现的时钟发生器的设定信息中的至少一者。
10.如权利要求1所述的定时控制器，还包括：
处理电路，该处理电路在经由所述显示接口向所述显示器发送第N+1行数据的同时从所述显示器接收事件信号；以及
行存储器，该行存储器在所述处理电路的控制下经由所述显示接口向所述显示器重发送第N行数据。
11.一种显示系统，包括：
主机；
定时控制器，该定时控制器经由移动行业处理器接口(MIPI)接口与所述主机通信；以及
显示器，该显示器经由显示接口与所述定时控制器通信，
其中，所述定时控制器包括：
检测电路，该检测电路检测所述MIPI接口和所述定时控制器中的至少一者是否正常操作，并且生成检测信号；以及
中断生成电路，该中断生成电路经由专属线路将所述检测信号作为中断发送到所述主机。
12.如权利要求11所述的显示系统，其中，所述定时控制器还包括时钟通道模块，
所述检测电路基于所述时钟通道模块的输出信号来检测所述定时控制器的操作模式从低功率(LP)模式到高速(HS)模式的转变，并且输出所述检测信号，并且
即使当所述时钟通道模块的输出信号在HS模式中被外部噪声所改变时，所述时钟通道模块也响应于所述检测信号而维持HS模式。
13.如权利要求11所述的显示系统，其中，所述定时控制器还包括数据通道模块，该数据通道模块包括能够控制通信方向的有限状态机(FSM)，
所述检测电路检测由所述数据通道模块输出的方向指示信号的变化，并且根据检测的结果来生成检测信号，并且
响应于所述检测信号，所述FSM被初始化，以使得所述数据通道模块在接收模式中操作。
14.如权利要求11所述的显示系统，其中，所述定时控制器还包括接收接口，该接收接口把经由所述MIPI接口从所述主机接收的MIPI数据变换成显示数据，并且
当在预定时间段内未接收到由所述接收接口输出的显示数据中包括的帧信息时，所述检测电路生成检测信号。
15.如权利要求11所述的显示系统，其中，所述定时控制器还包括接收接口，该接收接口把经由所述MIPI接口从所述主机接收的MIPI数据变换成显示数据，并且
当由所述接收接口输出的显示数据中包括的有效载荷的大小不同于参考有效载荷的大小时，所述检测电路生成检测信号。
16.如权利要求11所述的显示系统，其中，所述定时控制器还包括：
存储数据的帧存储器；以及
CRC电路，该CRC电路基于关于所述数据的CRC来生成差错检测信号，
所述中断生成电路基于所述差错检测信号来生成中断，并且
所述主机刷新所述帧存储器中存储的数据并且将原始数据发送到所述定时控制器。
17.如权利要求11所述的显示系统，其中，所述定时控制器还包括：
寄存器组，该寄存器组存储用于所述定时控制器的操作的参数；以及
校验和电路，当存储的参数被所述主机更新成更新的参数并且关于更新的参数的第一校验和不同于关于存储的参数的第二校验和时，该校验和电路将关于更新的参数的第一校验和设定成参考校验和，并且
更新的参数被所述主机输出。
18.如权利要求11所述的显示系统，其中，所述定时控制器还包括：
寄存器组，该寄存器组存储用于所述定时控制器的操作的参数；以及
校验和电路，当存储的参数未被所述主机更新并且关于存储的参数的第一校验和不同于先前为存储的参数计算的第二校验和时，该校验和电路输出差错检测信号，并且
所述中断生成电路基于所述差错检测信号来生成中断。
19.如权利要求11所述的显示系统，其中，所述定时控制器还包括：
处理电路，当在经由所述显示接口向所述显示器发送第N+1行数据的处理中时，该处理电路从所述显示器接收事件信号；以及
行存储器，该行存储器在所述处理电路的控制下经由所述显示接口向所述显示器重发送第N行数据。
20.如权利要求19所述的显示系统，其中，所述显示器包括：
时钟发生器，该时钟发生器生成显示时钟；以及
检测器，该检测器检测所述时钟发生器的锁定状态的失去，并且根据检测的结果生成所述事件信号。
21.一种操作显示系统的方法，该显示系统包括经由移动行业处理器接口(MIPI)接口与主机通信并且经由显示接口与显示器通信的定时控制器，该方法包括：
监视所述定时控制器、所述显示器和所述MIPI接口中的至少一者之间的多个操作状况；
当经由对所述定时控制器、所述显示器或所述MIPI接口中的任何一者的监视而检测到异常操作状况时，从所述定时控制器向所述主机发送反馈；以及
响应于来自所述定时控制器的所述反馈来控制所述显示系统的操作。
22.如权利要求21所述的方法，其中，所述异常操作状况是通过在所述显示系统在高速(HS)模式中操作时检测所述MIPI接口的时钟通道模块的输出信号的异常增大来检测的，并且
其中，响应于来自所述定时控制器的所述反馈，所述显示系统被操作为维持在HS模式中。
23.如权利要求21所述的方法，其中，所述异常操作状况是通过检测由所述MIPI接口的数据通道模块输出的方向指示信号的变化来检测的，并且
其中，响应于来自所述定时控制器的所述反馈，被配置为控制所述方向指示信号所指示的方向的有限状态机(FSM)被初始化。
24.如权利要求21所述的方法，其中，所述异常操作状况是通过以下操作来检测的：
分析从所述MIPI接口的发送接口输出的数据；并且
判定是否在预定时间段内接收到所述数据中的帧信息。
25.如权利要求21所述的方法，其中，所述异常操作状况是通过以下操作来检测的：
分析从所述MIPI接口的发送接口输出的数据；并且
判定所述数据中包括的有效载荷的大小是否不同于参考有效载荷的大小。
CN201410641468.9A 2013-11-13 2014-11-13 定时控制器、包括该定时控制器的显示系统及其使用方法 Active CN104636101B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0137345 2013-11-13
KR1020130137345A KR102035986B1 (ko) 2013-11-13 2013-11-13 타이밍 컨트롤러와 상기 타이밍 컨트롤러를 포함하는 디스플레이 시스템

Publications (2)

Publication Number Publication Date
CN104636101A true CN104636101A (zh) 2015-05-20
CN104636101B CN104636101B (zh) 2019-05-03

Family

ID=53043432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410641468.9A Active CN104636101B (zh) 2013-11-13 2014-11-13 定时控制器、包括该定时控制器的显示系统及其使用方法

Country Status (4)

Country Link
US (1) US9892483B2 (zh)
KR (1) KR102035986B1 (zh)
CN (1) CN104636101B (zh)
TW (1) TWI625709B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109785785A (zh) * 2017-11-15 2019-05-21 三星电子株式会社 显示驱动设备和包括显示驱动设备的显示系统
CN111937063A (zh) * 2017-12-20 2020-11-13 三星电子株式会社 用于控制信号的输出定时的电子设备和方法
CN113920936A (zh) * 2021-10-18 2022-01-11 京东方科技集团股份有限公司 一种信号监测电路、显示控制电路及显示装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150090634A (ko) * 2014-01-29 2015-08-06 삼성전자주식회사 디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법
JP2015177364A (ja) * 2014-03-14 2015-10-05 シナプティクス・ディスプレイ・デバイス合同会社 レシーバ回路、表示パネルドライバ、表示装置及びレシーバ回路の動作方法
US9406282B2 (en) * 2014-05-12 2016-08-02 Apple Inc. Display protection for invalid timing signals
JP6883377B2 (ja) * 2015-03-31 2021-06-09 シナプティクス・ジャパン合同会社 表示ドライバ、表示装置及び表示ドライバの動作方法
US10168760B2 (en) * 2015-12-01 2019-01-01 Intel Corporation Power management of user interfaces with coordinated ultra-low power states
KR102468653B1 (ko) 2016-03-11 2022-11-21 삼성디스플레이 주식회사 표시 패널의 구동 장치
WO2017187515A1 (ja) * 2016-04-26 2017-11-02 日立マクセル株式会社 映像出力システム、映像出力装置、および接続ケーブル
US10698522B2 (en) * 2016-04-27 2020-06-30 Qualcomm Incorporated Variable rate display interfaces
US10614747B2 (en) * 2017-01-31 2020-04-07 Synaptics Incorporated Device and method for driving display panel in response to image data
TWI601123B (zh) * 2017-02-09 2017-10-01 Chipone Technology (Beijing)Co Ltd Display driver and flat panel display
CN107240381B (zh) * 2017-07-31 2019-11-26 京东方科技集团股份有限公司 一种显示装置的显示方法及显示装置
US10923017B2 (en) * 2018-05-04 2021-02-16 Beijing Boe Optoelectronics Technology Co., Ltd. Method for processing image data with enhanced grayscale level for display panel
KR102565948B1 (ko) 2018-08-27 2023-08-11 삼성디스플레이 주식회사 전자 장치 및 전자 장치의 구동 방법
US20200078117A1 (en) 2018-09-07 2020-03-12 Ethicon Llc Energy module for drivig multiple energy modalities through a port
CN109243346A (zh) * 2018-10-15 2019-01-18 四川长虹电器股份有限公司 Oled屏模组状态监测的方法
KR20210000793A (ko) 2019-06-25 2021-01-06 삼성디스플레이 주식회사 적응적 리프레쉬를 수행하는 표시 장치
US11663994B2 (en) 2019-07-03 2023-05-30 Magnachip Semiconductor, Ltd. Chip solution device for driving display panel comprising display driving integrated circuit (IC) and display control IC
US11176386B2 (en) 2019-07-08 2021-11-16 Nxp Usa, Inc. System and method for continuous operation of vision/radar systems in presence of bit errors
KR20210028793A (ko) 2019-09-04 2021-03-15 삼성디스플레이 주식회사 전자 장치 및 전자 장치의 구동 방법
DE102021118045A1 (de) * 2020-10-12 2022-04-14 Samsung Electronics Co., Ltd. Anzeigesystem und anzeige-steuerverfahren für das ansteuern mit niedriger frequenz und niedriger leistung
US11963727B2 (en) 2021-03-30 2024-04-23 Cilag Gmbh International Method for system architecture for modular energy system
US11980411B2 (en) 2021-03-30 2024-05-14 Cilag Gmbh International Header for modular energy system
US11950860B2 (en) 2021-03-30 2024-04-09 Cilag Gmbh International User interface mitigation techniques for modular energy systems
US11978554B2 (en) 2021-03-30 2024-05-07 Cilag Gmbh International Radio frequency identification token for wireless surgical instruments
CN114286034A (zh) * 2021-12-23 2022-04-05 南昌虚拟现实研究院股份有限公司 一种mipi电阻网络系统及方法
CN114325355A (zh) * 2021-12-31 2022-04-12 龙迅半导体（合肥）股份有限公司 一种芯片测试系统和方法
CN114817114B (zh) * 2022-05-13 2023-08-15 广芯微电子(苏州)有限公司 一种mipi接口、及其控制方法、装置及介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030196130A1 (en) * 2000-01-15 2003-10-16 Cirrus Logic, Inc. Prompt resynchronization for a serial interface
CN101217286A (zh) * 2004-03-09 2008-07-09 精工爱普生株式会社 数据传输控制装置及电子设备
US20080307140A1 (en) * 2007-06-08 2008-12-11 Igt Sideband signal for usb with interrupt capability
CN101371487A (zh) * 2006-01-13 2009-02-18 摩托罗拉公司 用于在通信总线和耦合到通信总线的设备之间传送多电平通信信号的总线接口和方法
US20120030549A1 (en) * 2010-07-27 2012-02-02 Novatek Microelectronics Corp. Data transmission detecting device, data transmission detecting method and electronic device thereof
CN103177680A (zh) * 2011-12-20 2013-06-26 三星电子株式会社 显示控制器、图像数据处理系统及处理显示数据的方法
CN103238177A (zh) * 2011-09-06 2013-08-07 夏普株式会社 显示装置及其驱动方法
US20130246675A1 (en) * 2012-03-13 2013-09-19 Nokia Corporation Master-slave interface

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3382005D1 (de) * 1982-08-25 1991-01-03 Nec Corp Datenuebertragungsgeraet fuer ringuebertragungssystem.
US5559966A (en) * 1992-11-06 1996-09-24 Intel Corporation Method and apparatus for interfacing a bus that operates at a plurality of operating potentials
US5631952A (en) * 1994-10-18 1997-05-20 Motorola, Inc. Apparatus and method for modem wake-up with autobaud function
EP1355458B1 (en) * 2002-04-16 2005-09-21 ROBERT BOSCH GmbH Method for transmitting data within a communication system
JP2006527848A (ja) * 2003-06-16 2006-12-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ タイミング・クロージャ監視回路および方法
US7362739B2 (en) 2004-06-22 2008-04-22 Intel Corporation Methods and apparatuses for detecting clock failure and establishing an alternate clock lane
US7694204B2 (en) 2006-03-09 2010-04-06 Silicon Image, Inc. Error detection in physical interfaces for point-to-point communications between integrated circuits
US7876313B2 (en) 2006-09-29 2011-01-25 Intel Corporation Graphics controller, display controller and method for compensating for low response time in displays
US8294482B2 (en) 2008-03-14 2012-10-23 Apple Inc. Systems and methods for testing a peripheral interfacing with a processor according to a high-speed serial interface protocol
WO2009124911A1 (en) 2008-04-07 2009-10-15 Nxp B.V. Mobile phone with low-power media rendering sub-system
US8207759B2 (en) 2009-03-12 2012-06-26 Fairchild Semiconductor Corporation MIPI analog switch for automatic selection of multiple inputs based on clock voltages
EP2446609A1 (en) * 2009-06-26 2012-05-02 Nokia Corp. Method, apparatus and computer program code handling a user input
TW201246157A (en) 2011-05-13 2012-11-16 Novatek Microelectronics Corp Display interface circuit
US8886988B2 (en) 2011-05-19 2014-11-11 Novatek Microelectronics Corp. Method of calibrating signal skews in MIPI and related transmission system
EP2724207A4 (en) * 2011-06-24 2015-01-21 Intel Corp METHOD FOR CONTROLLING THE POWER CONSUMPTION OF A SYSTEM
DE102012107954A1 (de) * 2011-09-02 2013-03-07 Samsung Electronics Co. Ltd. Anzeigetreiber, Betriebsverfahren davon, Host zum Steuern des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host
KR101885341B1 (ko) 2011-10-20 2018-08-07 삼성전자 주식회사 디스플레이 드라이버와 이미지 데이터 처리 장치의 동작 방법
US8892918B2 (en) * 2011-10-31 2014-11-18 Conexant Systems, Inc. Method and system for waking on input/output interrupts while powered down
US8644782B2 (en) * 2011-11-14 2014-02-04 Apple Inc. Agile clocking with receiver PLL management
US8640008B2 (en) 2011-12-23 2014-01-28 Arm Limited Error recovery in a data processing apparatus
WO2013098176A1 (de) * 2011-12-29 2013-07-04 Bayer Intellectual Property Gmbh Polymerzusammensetzungen mit verbesserter haftung
CN102567134B (zh) 2012-01-06 2015-01-07 威盛电子股份有限公司 存储器模块的错误检查与校正系统以及方法
WO2013115026A1 (ja) * 2012-01-30 2013-08-08 シャープ株式会社 駆動制御装置、それを備える表示装置、および駆動制御方法
KR20130103859A (ko) * 2012-03-12 2013-09-25 삼성전자주식회사 디스플레이 드라이버의 동작 방법 및 디스플레이 제어 시스템
US9323320B2 (en) * 2012-05-18 2016-04-26 Mediatek Singapore Pte. Ltd. Weighted control in a voltage scaling system
KR102009885B1 (ko) * 2012-10-30 2019-08-12 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
TWI536862B (zh) * 2012-11-06 2016-06-01 聯詠科技股份有限公司 資料傳送系統及方法
TWI518516B (zh) * 2012-11-13 2016-01-21 Novatek Microelectronics Corp 匯流排偵測與控制方法及其匯流排偵測與控制裝置與行動產業處理器 介面系統 Bus Detection and Control Method and Bus Detection and Control Device and Mobile Industry Processor Interface System Thereof
TWI514152B (zh) * 2013-04-16 2015-12-21 Novatek Microelectronics Corp 可動態調整畫面更新頻率之顯示方法及顯示系統

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030196130A1 (en) * 2000-01-15 2003-10-16 Cirrus Logic, Inc. Prompt resynchronization for a serial interface
CN101217286A (zh) * 2004-03-09 2008-07-09 精工爱普生株式会社 数据传输控制装置及电子设备
CN101371487A (zh) * 2006-01-13 2009-02-18 摩托罗拉公司 用于在通信总线和耦合到通信总线的设备之间传送多电平通信信号的总线接口和方法
US20080307140A1 (en) * 2007-06-08 2008-12-11 Igt Sideband signal for usb with interrupt capability
US20120030549A1 (en) * 2010-07-27 2012-02-02 Novatek Microelectronics Corp. Data transmission detecting device, data transmission detecting method and electronic device thereof
CN103238177A (zh) * 2011-09-06 2013-08-07 夏普株式会社 显示装置及其驱动方法
CN103177680A (zh) * 2011-12-20 2013-06-26 三星电子株式会社 显示控制器、图像数据处理系统及处理显示数据的方法
US20130246675A1 (en) * 2012-03-13 2013-09-19 Nokia Corporation Master-slave interface

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109785785A (zh) * 2017-11-15 2019-05-21 三星电子株式会社 显示驱动设备和包括显示驱动设备的显示系统
CN111937063A (zh) * 2017-12-20 2020-11-13 三星电子株式会社 用于控制信号的输出定时的电子设备和方法
CN111937063B (zh) * 2017-12-20 2023-09-29 三星电子株式会社 用于控制信号的输出定时的电子设备和方法
CN113920936A (zh) * 2021-10-18 2022-01-11 京东方科技集团股份有限公司 一种信号监测电路、显示控制电路及显示装置
CN113920936B (zh) * 2021-10-18 2024-03-12 京东方科技集团股份有限公司 一种信号监测电路、显示控制电路及显示装置

Also Published As

Publication number Publication date
TWI625709B (zh) 2018-06-01
TW201519202A (zh) 2015-05-16
KR20150055250A (ko) 2015-05-21
CN104636101B (zh) 2019-05-03
KR102035986B1 (ko) 2019-10-24
US20150130822A1 (en) 2015-05-14
US9892483B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
CN104636101A (zh) 定时控制器、包括该定时控制器的显示系统及其使用方法
KR100564635B1 (ko) 메모리 모듈 내에서의 인터페이스 타이밍을 제어하는메모리 시스템 및 그 방법
KR102108831B1 (ko) 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
JP6517243B2 (ja) リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース
US9430027B2 (en) Power-management for integrated circuits
CN101383790B (zh) 高速串行接口电路及电子设备
US10554865B2 (en) Display controller for generating video sync signal using external clock, an application processor including the controller, and an electronic system including the controller
EP2534496B1 (en) Determination of physical connectivity status of devices based on electrical measurement
CN110865780B (zh) 电子装置及驱动电子装置的方法
CN104347023A (zh) 用于控制显示驱动器的操作时钟信号频率的主机和系统
US20090108878A1 (en) High-frequency clock detection circuit
US20080001480A1 (en) Serial advanced technology attachment device presence detection and hot-plug in low power mode
CN101208682B (zh) 具有锁存服务请求的从设备
US20150006931A1 (en) Generic host-based controller latency method and appartus
KR100898645B1 (ko) 활성 전원 관리 상태로부터의 탈출 대기 시간의 최적화
US20200293415A1 (en) Memory training
US7590789B2 (en) Optimizing clock crossing and data path latency
US20240028103A1 (en) Mechanism for Saving Power on a Bus Interface
KR20150007948A (ko) 애플리케이션 프로세서와 이를 포함하는 디스플레이 시스템
US11521672B2 (en) Semiconductor device and memory system
EP3971593B1 (en) Probe device, test device, and test method for semiconductor device
KR20190075280A (ko) 호스트 컨트롤러, 보안 요소 및 직렬 주변기기 인터페이스 통신 시스템
US6879186B2 (en) Pseudo-dynamic latch deracer
US6388943B1 (en) Differential clock crossing point level-shifting device
CN113078895A (zh) 接口电路和接口装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant