WO2013115026A1 - 駆動制御装置、それを備える表示装置、および駆動制御方法 - Google Patents

駆動制御装置、それを備える表示装置、および駆動制御方法 Download PDF

Info

Publication number
WO2013115026A1
WO2013115026A1 PCT/JP2013/051270 JP2013051270W WO2013115026A1 WO 2013115026 A1 WO2013115026 A1 WO 2013115026A1 JP 2013051270 W JP2013051270 W JP 2013051270W WO 2013115026 A1 WO2013115026 A1 WO 2013115026A1
Authority
WO
WIPO (PCT)
Prior art keywords
image data
period
charging period
drive control
unit
Prior art date
Application number
PCT/JP2013/051270
Other languages
English (en)
French (fr)
Inventor
真介 横沼
鷲尾　一
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US14/373,647 priority Critical patent/US9378694B2/en
Publication of WO2013115026A1 publication Critical patent/WO2013115026A1/ja
Priority to US15/166,710 priority patent/US9898969B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Definitions

  • the present invention relates to a drive control device for a display device, and more particularly to a drive control device for a display device that performs low-frequency driving, a display device including the same, and a drive control method.
  • Japanese Patent Application Laid-Open No. 2001-31253 discloses that all gate lines are in a non-scanned state after a scanning period (also referred to as a charging period) T1 in which a gate line of a liquid crystal display device is scanned to refresh the screen.
  • a scanning period also referred to as a charging period
  • T1 a scanning period
  • T2 a scanning period
  • no clock signal or the like is given to the gate driver.
  • the driving frequency of the gate line as a whole is reduced, low power consumption can be achieved.
  • driving performed by providing a pause period after the charging period is called “low frequency driving”, for example.
  • Such low frequency driving is suitable for still image display.
  • oxide TFT thin film transistor using an oxide semiconductor for a channel layer
  • An oxide TFT has an extremely small off-leakage current (referred to as a current flowing in an off state) as compared with a thin film transistor using amorphous silicon or the like as a channel layer (hereinafter referred to as “silicon-based TFT”).
  • silicon-based TFT a thin film transistor using amorphous silicon or the like as a channel layer
  • the above-described low frequency driving is particularly employed in a display device using the oxide TFT as an element in the display panel.
  • low frequency driving may be employed in a display device using silicon TFTs as elements in the display panel.
  • FIG. 11 is a timing chart for explaining the operation of a conventional liquid crystal display device that performs low-frequency driving.
  • the refresh rate also referred to as drive frequency
  • the refresh rate is 1 Hz. That is, a charging period having the same length as one frame (one frame is 16.67 ms) in a general display device having a refresh rate of 60 Hz and a rest period of 59 frames alternately appear.
  • XF (X ⁇ 0) in FIG. 11 represents an X frame.
  • the IMD represents image data received by an LCD (Liquid Crystal Display) driver IC (Integrated Circuit) from an external host mainly composed of a CPU (Central Processing Unit), and GCK, GCKB, GSP, and CLR represent LCD drivers.
  • LCD Liquid Crystal Display
  • GCK Central Processing Unit
  • IC represents a signal output to the gate driver
  • SO represents a signal output from the source driver in the LCD driver IC to the liquid crystal display panel
  • DAS represents power supplied to the source driver by the power supply circuit in the LCD driver IC
  • BLC represents a signal output from a CABC (Content Adaptive Brightness Control) processing unit in the LCD driver IC to the backlight drive circuit.
  • CABC Content Adaptive Brightness Control
  • an object of the present invention is to provide a drive control device for a display device, a display device including the same, and a drive control method, which can reduce power consumption while shortening a screen switching time.
  • a first aspect of the present invention is a drive control device for a display device, A screen of a display panel including a plurality of scanning signal lines, a plurality of video signal lines, and a plurality of pixel forming portions provided corresponding to the plurality of scanning signal lines and the plurality of video signal lines, from the outside
  • a display control unit that performs control for refreshing based on received image data
  • the display control unit A storage unit for holding the image data;
  • Driving for driving the display panel so that a charging period for refreshing the screen and a refreshing period in which the refreshing of the screen is paused and a length longer than the charging period alternately appear Generate control signals, When the image data is received during the suspension period, an interruption process for changing the suspension period to the charging period is performed immediately after the reception of the image data.
  • the display control unit includes an interface unit for receiving the image data from the outside in conformity with a DSI (Display Serial Interface) standard.
  • DSI Display Serial Interface
  • the display control unit Receiving the image data in packet units via the interface unit; The interrupt process is performed based on data indicating that the image data is written to the storage unit for the first time among packets for transmitting the image data.
  • the charging period includes a main charging period for writing a voltage corresponding to the image data to the plurality of pixel formation portions through the plurality of video signal lines.
  • a video signal line driving unit that drives the plurality of video signal lines according to the drive control signal is further provided.
  • a sixth aspect of the present invention is the fifth aspect of the present invention, A power supply unit that supplies at least a power source for generating an analog signal to the video signal line driving unit; The power supply unit In the charging period, the power is supplied to the video signal line driver at least in the main charging period, In the pause period, the supply of the power to the video signal line driver is stopped.
  • a seventh aspect of the present invention is the sixth aspect of the present invention, At least during the charging period transitioned from the suspension period due to the interrupt process, a preliminary charging period provided immediately before the main charging period in which a voltage corresponding to the image data is not written to the plurality of pixel formation units. Including The power supply unit starts supplying the power to the video signal line driving unit in the preliminary charging period.
  • the video signal line driving unit applies a predetermined voltage not related to the image data in the preliminary charging period.
  • a ninth aspect of the present invention is the eighth aspect of the present invention.
  • the image processing apparatus further includes an image quality correction unit configured to perform image quality correction according to image data received during the suspension period in the main charging period of the charging period transitioned from the suspension period by the interrupt process.
  • the image quality correction unit may perform image quality correction in accordance with image data received during the suspension period in advance during the preliminary charging period of the charging period transitioned from the suspension period by the interrupt process.
  • An eleventh aspect of the present invention is the fourth aspect of the present invention.
  • the image processing apparatus further includes an image quality correction unit having a function of performing image quality correction according to image data received during the suspension period in the main charging period of the charging period transitioned from the suspension period by the interrupt process. .
  • a twelfth aspect of the present invention is a display device, A drive control device according to any of the first to eleventh aspects of the present invention; The display panel; And a scanning signal line driving unit that drives the plurality of scanning signal lines according to the drive control signal.
  • the pixel forming unit includes a control terminal connected to the scanning signal line, a first conduction terminal connected to the video signal line, and a pixel in the display panel to which a voltage corresponding to an image to be displayed is to be applied. It includes a thin film transistor in which a second conduction terminal is connected to an electrode and a channel layer is formed of an oxide semiconductor.
  • a fourteenth aspect of the present invention includes a plurality of scanning signal lines, a plurality of video signal lines, and a plurality of pixel formation portions provided corresponding to the plurality of scanning signal lines and the plurality of video signal lines.
  • a fifteenth aspect of the present invention is the fourteenth aspect of the present invention, According to a DSI (Display Serial Interface) standard, it further comprises a receiving step of receiving the image data from the outside.
  • DSI Display Serial Interface
  • a sixteenth aspect of the present invention is the fifteenth aspect of the present invention,
  • the image data is received in units of packets;
  • the interrupting step the interrupting process is performed based on data indicating that writing of the image data to the storage unit is the first time out of packets for transmitting the image data. To do.
  • the display device that performs low-frequency driving, immediately after receiving image data from the outside during the pause period, an interrupt process is performed to transition the pause period to the charge period. For this reason, the next charging period is started without waiting for the end of the suspension period having a predetermined length. Thereby, switching to the screen according to new image data becomes faster than before. Therefore, it is possible to reduce power consumption while shortening the screen switching time.
  • data transmission can be performed at high speed.
  • interrupt processing can be performed based on data indicating that writing of the image data into the storage unit is the first time.
  • the charging period includes the main charging period
  • the same effect as that of the first aspect of the present invention can be achieved.
  • the same effects as in the fourth aspect of the present invention can be achieved.
  • the supply of the power source is started at least during the preliminary charging period including the charging period transitioned from the suspension period by the interrupt process, so that a stable power source can be obtained during the main charging period. For this reason, since the signal to be written to the pixel formation unit from the video signal line driving unit via the video signal line is stabilized during the main charging period, it is possible to suppress the deterioration in display quality.
  • a predetermined voltage that is not related to the image data (for example, a voltage corresponding to a black image in the normally black mode) is written to the pixel forming unit. For this reason, the screen is reset to, for example, a black image once before the main charging period. Thereby, the voltage required during the main charging period can be ensured during the preliminary charging period, so that stable display independent of the immediately previous screen state can be performed.
  • image quality correction according to image data can be performed. For this reason, the image quality can be improved.
  • the image quality correction according to the image data received in the pause period before the transition is performed in advance in the precharge period of the charge period transitioned from the pause period by the interrupt process. For this reason, it is possible to immediately obtain a display with improved image quality in the main charging period of the charging period transitioned from the suspension period by the interrupt process.
  • the same effect as any of the first to eleventh aspects of the present invention can be achieved in the display device.
  • a thin film transistor in which a channel layer is formed of an oxide semiconductor is used as the thin film transistor in the pixel formation portion. For this reason, the voltage written in the pixel formation portion can be sufficiently held. As a result, even if a pause period longer than the charging period is provided, image quality is unlikely to deteriorate.
  • the drive control method can achieve the same effects as those of the first to third aspects of the present invention.
  • 6 is a timing chart for explaining the operation of the liquid crystal display device according to the second embodiment. 6 is a timing chart for explaining a precharge operation in the second embodiment. 10 is a timing chart for explaining the operation of the liquid crystal display device according to the third embodiment of the present invention. It is a timing chart for demonstrating operation
  • one frame refers to one frame (16.67 ms) in a general display device having a refresh rate of 60 Hz.
  • XF (X ⁇ 0) in the drawings referred to in the following description represents an X frame.
  • FIG. 1 is a block diagram showing a configuration of a liquid crystal display device 2 according to the first embodiment of the present invention.
  • the liquid crystal display device 2 includes a liquid crystal display panel 10, a backlight 20, an LCD driver IC 30 as a drive control device, a gate driver 40 as a scanning signal line drive unit, and a backlight drive circuit 50.
  • the liquid crystal display device 2 is a liquid crystal display device that performs low-frequency driving.
  • a host 1 mainly composed of a CPU is provided outside the liquid crystal display device 2.
  • the liquid crystal display panel 10 corresponds to source lines SL as a plurality of video signal lines, gate lines GL as a plurality of scanning signal lines, and intersections of the plurality of source lines SL and the gate lines GL.
  • a plurality of pixel forming portions 11 are formed.
  • FIG. 1 only one pixel forming portion 11 is illustrated for convenience.
  • the plurality of pixel forming portions 11 are arranged in a matrix.
  • a gate terminal as a control terminal is connected to the gate line GL passing through the corresponding intersection, and a source terminal as a first conduction terminal is connected to the source line SL passing through the intersection.
  • the liquid crystal layer is provided in common and is sandwiched between the pixel electrode 13 and the common electrode 14.
  • a pixel capacitance Cp is constituted by the liquid crystal capacitance formed by the pixel electrode 13 and the common electrode 14.
  • an auxiliary capacitor is provided in parallel with the liquid crystal capacitor in order to reliably hold the voltage in the pixel capacitor Cp.
  • an oxide TFT is used as the TFT 12. More specifically, the channel layer of the TFT 12 is formed of IGZO containing indium (In), gallium (Ga), zinc (Zn), and oxygen (O) as main components.
  • IGZO-TFT a TFT using IGZO as a channel layer. Since the silicon-based TFT has a relatively large off-leakage current, when the silicon-based TFT is used as the TFT 12, the charge held in the pixel capacitor Cp leaks through the TFT 12, and as a result is held in the off state. The power voltage will fluctuate. However, the IGZO-TFT has much smaller off-leakage current than the silicon-based TFT.
  • oxide semiconductors other than IGZO for example, indium, gallium, zinc, copper (Cu), silicon (Si), tin (Sn), aluminum (Al), calcium (Ca), germanium (Ge), and lead ( A similar effect can be obtained even when an oxide semiconductor containing at least one of Pb) is used for the channel layer.
  • the LCD driver IC 30 receives the image data IMD from the host 1, and in response thereto, the gate clock signals GCK and GCKB, the gate start pulse signal GSP, the gate clear signal CLR, the backlight control signal BLC, the source output signal SO, and A gate power supply DLG is generated and output.
  • the source output signal SO is applied to the source line SL.
  • the LCD driver IC 30 receives various control data from the host 1 or transmits the control data to the host 1.
  • description will be given mainly focusing on the image data IMD. .
  • transmission / reception of data between the host 1 and the LCD driver IC 30 is performed via an interface conforming to the DSI (Display Serial Interface) standard proposed by MIPI (Mobile Industry Processor Interface) Alliance.
  • DSI Display Serial Interface
  • MIPI Mobile Industry Processor Interface
  • an interface command mode conforming to the DSI standard is used.
  • the gate driver 40 is based on the gate clock signals GCK and GCKB, the gate start pulse signal GSP, and the gate clear signal CLR (hereinafter collectively referred to as “gate driver control signal”) output from the LCD driver IC 30.
  • the application of the active gate output signal GO to the gate line GL is repeated at a predetermined period.
  • the gate driver 40 may be formed integrally with the liquid crystal display panel 10. A detailed description of the operation of the gate driver 40 will be described later.
  • the backlight 20 is provided on the back side of the liquid crystal display panel 10 and irradiates the back light of the liquid crystal display panel 10 with backlight light.
  • the backlight 20 typically includes a plurality of LEDs (Light Emitting Diode).
  • the backlight drive circuit 50 outputs a signal (for example, a current signal) for controlling the luminance of the LED to the backlight 20 based on the backlight control signal BLC output from the LCD driver IC 30.
  • a signal for example, a current signal
  • the current value to be supplied to each LED in the backlight 20 is determined according to the backlight control signal BLC which is a PWM (Pulse Width Modulation) signal.
  • luminance of several LED in the backlight 20 may be controlled separately, and may be controlled uniformly.
  • the source output signal SO is applied to the source line SL
  • the gate output signal GO is applied to the gate line GL
  • the luminance of the LEDs in the backlight 20 is controlled by the backlight driving circuit 50.
  • a screen corresponding to the image data IMD transmitted from the host 1 is displayed on the liquid crystal display panel 10.
  • FIG. 2 is a block diagram showing a configuration of the LCD driver IC 30.
  • the LCD driver IC 30 in this embodiment corresponds to the command mode of the DSI standard as described above.
  • the LCD driver IC 30 includes a display control circuit 31, a power supply circuit 34, a CABC processing unit 32 as an image correction unit, and a source driver 33 as a video signal line driving unit.
  • the configuration of the LCD driver IC 30 corresponding to the command mode of the DSI standard is not limited to the example shown here.
  • the LCD driver IC 30 includes one input / output node N1 and four output nodes N2 to N4.
  • each of the input / output node N1 and the output nodes N2 to N4 as one, it may actually be a plurality.
  • the number of output nodes N4 corresponding to the output of the source driver 33 is the same as the number of source lines SL.
  • the source driver 33 may be provided outside the LCD driver IC 30. In this case, the source driver 33 may be formed integrally with the liquid crystal display panel 10.
  • a gate driver 40 may be provided in the LCD driver IC 30.
  • the display control circuit 31 includes an interface controller 311 as an interface unit, a timing generator 312, a RAM (Random Access Memory) 313 as a storage unit, and a gate driver interface circuit 314.
  • the interface controller 311 conforms to the DSI standard.
  • the interface controller 311 writes the image data IMD received from the host 1 in the RAM 313.
  • the interface controller 311 transmits a panel drawing start signal to the timing generator 312. Even when the image data IMD is not received, the interface controller 311 transmits a panel drawing start signal to the timing generator 312 at a constant cycle (1 Hz cycle in this embodiment).
  • the timing generator 312 transmits a drive control signal CT to the gate driver interface circuit 314, the power supply circuit 34, the CABC processing unit 32, and the source driver 33 in response to the panel drawing start signal received from the interface controller 311.
  • the drive control signal CT in the present embodiment is, for example, as shown in FIG. 3, and takes either a high level (H) or a low level (L). Specifically, the drive control signal CT becomes high level in one frame immediately after the timing generator 312 receives the panel drawing start signal, and goes low in 59 frames until the next reception of the panel drawing start signal.
  • the timing generator 312 implements various processes in units of frames.
  • the gate driver interface circuit 314 generates a gate driver control signal. Specifically, the gate driver interface circuit 314 generates a gate driver control signal when the drive control signal CT is at a high level. When the drive control signal CT is at a low level, the gate driver interface circuit 314 does not generate a gate driver control signal. However, instead of this, a gate driver control signal having a fixed potential may be generated when the drive control signal CT is at a low level. The gate driver control signal is transmitted to the gate driver 40 via the output node N2.
  • the CABC processing unit 32 generates a backlight control signal BLC according to the drive control signal CT. Specifically, the CABC processing unit 32 reads the image data IMD from the RAM 313 when the drive control signal CT is at a high level, and generates and outputs a backlight control signal BLC corresponding to the image data IMD.
  • the backlight control signal BLC is generated as a PWM signal as described above, for example.
  • the CABC processing unit 32 continues to output the backlight control signal BLC immediately before when the drive control signal CT is at the high level without reading the image data IMD. To do.
  • the backlight control signal BLC is transmitted to the backlight driving circuit 50 via the output node N3.
  • the backlight control signal BLC or a predetermined signal corresponding to the image data IMD obtained by the CABC processing unit 32 in the process of generating the backlight control signal BLC (hereinafter referred to as “brightness correction signal” when these are not distinguished). .) Is transmitted to the source driver 33.
  • the above-described process in which the CABC processing unit 32 generates the luminance correction signal (backlight control signal BLC) will be referred to as “CABC process” below.
  • CABC process By this CABC processing, the luminance control of the backlight 20 according to the image data IMD is performed, and the source output signal SO is corrected as will be described later, thereby reducing the power consumption of the backlight 20 and increasing the image quality. Image quality can be improved.
  • the CABC process is not essential for the present invention.
  • the source driver 33 includes an output amplifier 331 for shaping the waveform of the source output signal SO or boosting it. In FIG. 2, only one output amplifier 331 is shown, but in reality, the same number of output amplifiers 331 as the number of source lines SL are provided.
  • the source driver 33 generates a source output signal SO according to the drive control signal CT. Specifically, the source driver 33 reads the image data IMD from the RAM 313 when the drive control signal CT is at a high level, and corrects the image data IMD based on the luminance correction signal received from the CABC processing unit 32. By correcting the image data IMD based on the brightness correction signal, image data IMD corresponding to backlight brightness control by CABC processing is obtained.
  • Such correction of the image data IMD may be performed by the CABC processing unit 32.
  • the image data IMD is corrected by the luminance correction signal may be referred to as “the source output signal SO is corrected by the luminance correction signal”.
  • the source driver 33 is based on a source start pulse signal SSP, a source clock signal SCK, and a latch strobe signal LS (not shown) transmitted from the timing generator 312, for example, and a shift register and a sampling latch circuit (not shown) in the source driver 33.
  • the source output signal SO is generated by converting the obtained digital signal into an analog signal by a DA converter circuit (not shown).
  • the source start pulse signal SSP, the source clock signal SCK, and the latch strobe signal LS may be generated in the source driver 33 in accordance with the drive control signal CT.
  • the source output signal SO is waveform-shaped or boosted by the output amplifier 331 in the source driver 33 and then applied to the source line SL via the output node N4.
  • the power supply circuit 34 generates the source power sources DAS, DLS, the gate power source DLG, and the like, for example, as a voltage obtained by boosting the clock signal by a charge pump method in accordance with the drive control signal CT.
  • the source power supply DAS is an analog power supply (high voltage) used in the above-described DA conversion circuit, output amplifier 331, and the like.
  • the source power source DLS is a logic power source (two types of power sources of high level and low level) used in the shift register and sampling latch circuit in the source driver 33 described above.
  • the source power sources DAS and DLS are referred to as “analog source power source” and “logic source power source”, respectively.
  • the gate power supply DLG is a logic power supply (two types of power supplies of high level and low level) used for a shift register (not shown) in the gate driver 40.
  • the power supply circuit 34 supplies the analog source power supply DAS to the source driver 33 when the drive control signal CT is at a high level, and does not perform such supply when the drive control signal CT is at a low level.
  • the power supply circuit 34 always supplies the logic source power DLS regardless of the drive control signal CT. Thereby, the circuit operation of the source driver 33 can be stabilized.
  • the power supply circuit 34 always supplies the gate power DLG to the gate driver 40 via the output node N5 regardless of the drive control signal CT. Thereby, the circuit operation of the gate driver 40 can be stabilized.
  • the supply method of the logic source power source DLS and the gate power source DLG is not limited to the example described here.
  • FIG. 4 is a timing chart for explaining operations of the liquid crystal display device 2 and the host 1 according to the present embodiment.
  • image data IMD transmitted from the host 1 to the LCD driver IC 30, a driving state of the liquid crystal display panel 10 in each frame, a screen state of the liquid crystal display panel 10, a gate driver control signal, A source output signal SO, an analog source power supply DAS, and a backlight control signal BLC are shown (the same applies to FIGS. 8 and 10 described later).
  • the liquid crystal display panel 10 is driven so that the charging period for refreshing the screen and the pause period for pausing the screen refreshing appear alternately.
  • an interruption process for forcibly transitioning the suspension period to the charging period is performed immediately after the image data IMD is transmitted from the host 1 to the LCD driver IC 30 during the suspension period. Details of this interrupt processing will be described later. It is assumed that the refresh rate when interrupt processing is not performed is 1 Hz. That is, the gate driver 40 operates so that a charging period of one frame and a rest period of 59 frames appear alternately. The length of such a charging period and the length of the suspension period when no interrupt processing is performed are predetermined.
  • the image data IMD that is newly written to the RAM 313 by the interrupt process is referred to as “new image data”, and is a charge period during which the transition is made from the sleep period without the interrupt process being performed.
  • the image data IMD held in the RAM 313 is referred to as “current image data”.
  • the image is displayed based on the current image data IMD (Current Image) already held in the RAM 313.
  • the gate lines GL are scanned (selected sequentially) based on the gate driver control signal.
  • the start timing of the charging period is determined by the gate start pulse signal GSP in the gate driver control signal.
  • the source output signal SO generated based on the current image data IMD is applied to the source line SL.
  • the backlight 20 emits light and the source output signal SO is corrected according to the luminance correction signal. Is called.
  • the TFT 12 in the pixel formation unit 11 corresponding to the selected gate line GL is turned on, the voltage of the source output signal SO applied to the source line SL is written into the pixel capacitor Cp in the pixel formation unit 11.
  • an image corresponding to the current image data IMD is displayed.
  • the voltage written in the pixel capacitor Cp is held until the corresponding gate line GL is next selected.
  • the charging period is ended by the gate clear signal CLR of the gate driver control signals. This charging period continues for one frame as described above.
  • the gate line GL is not scanned because the supply of the gate driver control signal is stopped or the gate driver control signal becomes a fixed potential. That is, the source output signal SO is not written to the pixel capacitor Cp during the idle period. However, since the voltage written in the pixel capacitor Cp is held as described above, an image corresponding to the current image data IMD is continuously displayed. In the suspension period, the luminance correction signal corresponding to the current image data IMD is generated following the immediately preceding charging period, so that the backlight 20 emits light according to the luminance correction signal. At this time, since the output of the source output signal SO is stopped, the correction of the source output signal SO is not necessary.
  • the charging period in the present embodiment and each of the embodiments described later actually includes a slight suspension period, but this is not essential.
  • new image data IMD (Image A) is transmitted from the host 1 to the LCD driver IC 30, display of the image is performed based on the new image data IMD. That is, the screen of the liquid crystal display panel 10 is updated.
  • an interrupt process for changing the driving state of the liquid crystal display panel 10 to the charging period is performed immediately after the new image data IMD is transmitted during the suspension period.
  • “immediately after” here means, for example, “after one frame”.
  • the reason why one frame is required for the transition to the charging period is that writing of the image data IMD to the RAM 313 and synchronization for starting the charging period are necessary.
  • the transition to the charging period is made after the end of the second half frame.
  • the period required for the transition to the charging period by the interrupt process is 1 frame + Y frame (0 ⁇ Y ⁇ 1).
  • the period required for the transition to the charging period by the interrupt process is not limited to the example described here, and the driving state of the liquid crystal display panel 10 is transitioned to the charging period in a time shorter than one frame. May be.
  • the transmission / reception of the image data IMD between the host 1 and the LCD driver IC 30 is performed based on the DSI standard as described above.
  • data is transmitted and received in packet units.
  • a short packet is composed of 4-byte (fixed) data, and is mainly used for transmission and reception of various control signals.
  • the long packet is composed of a maximum of 65535 + 6 bytes of data and is used for transmission / reception of image data and the like.
  • a long packet is used for transmission / reception of the image data IMD in the present embodiment.
  • FIG. 5 is a diagram showing a configuration of a long packet used for transmitting image data IMD in the present embodiment.
  • the data size of each rectangular box shown in FIG. 5 is 1 byte.
  • “Data ID” indicates the type of packet.
  • the packet is a long packet, and data to be written to the RAM 313 (or another storage unit not shown in FIG. 2) by the long packet. Means being sent.
  • “Word Count lower” and “Word Count upper” specify the number of bytes of data to be actually transmitted in a long packet (including the number of bytes of “2Ch” or “3Ch” described later). .
  • the maximum number of bytes specified here is 65535 bytes.
  • “2Ch” and “3Ch” will be described later.
  • Data n (0 ⁇ n ⁇ 65534) is data to be actually transmitted in a long packet, and corresponds to image data IMD in this embodiment.
  • the maximum size of the image data IMD that can be transmitted in one long packet is 65534 bytes. If the size exceeds this, the image data IMD is divided into two or more long packets and transmitted.
  • “2Ch” indicates the first long packet regardless of the size of the image data IMD. In this case, the image data IMD is written from the start address of the RAM 313.
  • “3ch” indicates the second and subsequent long packets related to the series of image data IMD. In this case, from the address next to the address of the RAM 313 in which the image data IMD transmitted in the preceding long packet is written. Writing is performed.
  • Check sum is for detecting an error in the “Data n” portion.
  • the interrupt processing in the present embodiment is specifically performed as follows.
  • the host 1 issues new image data IMD (Image A) during the suspension period
  • the image data IMD is transmitted to the interface controller 311 in the LCD driver IC 30 using the long packet shown in FIG.
  • the interface controller 311 After recognizing “Data ID: 39h” of the received long packet, the interface controller 311 performs a process of transitioning the driving state of the liquid crystal display panel 10 from the suspension period to the charging period when the “2Ch” is received. Specifically, the interface controller 311 transmits the panel drawing start signal described above to the timing generator 312 to change the driving state of the liquid crystal display panel 10 from the suspension period to the charging period.
  • the interface controller 311 writes the “Data n” portion of the image data IMD in the RAM 313.
  • the pause period is shorter than a predetermined length (59 frames), so the refresh rate when the interrupt process is performed is a predetermined one ( In this embodiment, it becomes higher than 1 Hz).
  • the interrupt processing is not performed, and even if the image data IMD is transmitted from the host 1 to the LCD driver IC 30 during the suspension period, the next charging period is continued until the predetermined suspension period ends. Did not start.
  • the voltage of the source output signal SO generated based on the image data IMD (Image A) newly written in the RAM 313 is applied to the pixels in the pixel forming unit 11 during the charging period after the interrupt processing. It is written in the capacitor Cp. Thereby, an image corresponding to the new image data IMD is displayed.
  • the operation in the charging period after the interrupt process is basically the same as that in the charging period related to the above-described current image data IMD (Current Image), and thus the other description is omitted.
  • the luminance correction signal (backlight control signal BLC) corresponding to the newly written image data IMD is generated during the charging period, the light emission and source output of the backlight 20 corresponding to the luminance correction signal are generated.
  • the signal SO is corrected. Note that the rest period is the same as described above except that the displayed image corresponds to the image data IMD newly written in the RAM 313, and the description thereof will be omitted.
  • the refresh rate can be sufficiently lowered. For this reason, low power consumption can be sufficiently achieved.
  • the IGZO-TFT is used as the TFT 12 in the pixel forming portion 11, the voltage written in the pixel capacitor Cp can be sufficiently held. For this reason, even if an idle period longer than the charging period is provided, image quality is unlikely to deteriorate.
  • the brightness of the backlight 20 is controlled and the image data IMD is corrected by performing the CABC process, so that the power consumption of the backlight 20 and the image quality can be improved. Can be planned.
  • FIG. 6 is a block diagram showing a configuration of the LCD driver IC 30 in a modification of the first embodiment of the present invention.
  • the LCD driver IC 30 in the first embodiment corresponds to the DSI standard command mode, but the LCD driver IC 30 in this modification corresponds to the DSI standard video mode.
  • a line memory 315 as a storage unit is provided instead of the RAM 313. Since other configurations are the same as those in the first embodiment, the same reference numerals are assigned and description thereof is omitted. It should be noted that the configuration of the LCD driver IC 30 corresponding to the video mode of the DSI standard is not limited to the example shown here.
  • the image data IMD transmitted from the host 1 to the LCD driver IC 30 is RGB data.
  • the image data IMD is held in the line memory 315 in units of one line, for example. Also, the image data IMD held in the line memory 315 is read out in units of one line.
  • the interrupt process in this modification is performed as follows.
  • the host 1 issues new image data IMD (Image A) during the suspension period
  • the image data IMD which is RGB data
  • the interface controller 311 receives the image data IMD
  • the interface controller 311 performs a process of changing the driving state of the liquid crystal display panel 10 from the suspension period to the charging period. Further, the interface controller 311 writes the RGB data in the line memory 315.
  • the image data IMD in the video mode is RGB data
  • “Data ID: 39h” and “2Ch” in the above-described command mode are not used in this modification.
  • the above is the interrupt processing according to this modification.
  • the operation of this modification is basically the same as that in the first embodiment except that the type of the image data IMD is RGB data and the writing / reading of the image data is performed in units of one line. The same.
  • FIG. 7 is a diagram showing the drive control signal CT in the second embodiment of the present invention.
  • the liquid crystal display device 2 according to the present embodiment is different from that in the first embodiment only in the operation, and the constituent elements are the same as those in the first embodiment. For this reason, among the components of the present embodiment, the same elements as those of the first embodiment are denoted by the same reference numerals, and the description thereof is omitted as appropriate.
  • the drive control signal CT in the present embodiment is at a high level in 3 frames immediately after the timing generator 312 receives the panel drawing start signal, and 57 frames until the next reception of the panel drawing start signal. At low level.
  • FIG. 8 is a timing chart for explaining operations of the liquid crystal display device 2 and the host 1 according to the present embodiment.
  • 3 frames are provided for the charging period, and 57 frames are provided for the pause period when the interrupt process is not performed.
  • the first two frames are a preliminary charging period, and the subsequent one frame is a main charging period.
  • the main charging period corresponds to a one-frame charging period in the first embodiment. Since voltage writing according to the image data IMD is performed during this main charging period (one frame), the refresh rate when interrupt processing is not performed in this embodiment is 1 Hz as in the first embodiment. .
  • FIG. 9 is a timing chart for explaining the precharge operation in the present embodiment.
  • the analog source power supply DAS has a higher voltage than the logic source power supply DLS and the like, and requires a certain amount of time from the start of supply until a desired voltage is reached, that is, until a stable voltage is obtained. Therefore, in the present embodiment, as shown in FIG.
  • the analog source power source DAS that is stable during the main charging period can be obtained by performing the precharging operation during the precharging period of two frames.
  • Such a precharge operation is more effective in the output amplifier 331 that requires a power supply having a voltage higher than that of the DA converter circuit. Note that it is not necessary to provide two frames for the preliminary charging period, and for example, one frame or three frames may be used.
  • the gate line GL is scanned, and the source output signal SO that is a voltage not related to the image data IMD (for example, a black voltage corresponding to a black image in the normally black mode) is supplied. It is desirable that the signal is generated by a DA converter circuit and an output amplifier 331 operated by an analog source power source DAS and applied from the source driver 33 to the source line SL. Thereby, since the screen is reset to a black image once before the main charging period, it is possible to perform stable display independent of the screen state in the immediately preceding pause period.
  • the output of the output amplifier 331 does not enter a high impedance state due to the output of the source output signal SO, unlike the case where the output of the source output signal SO is stopped, display is performed even when the gate line GL is scanned. Does not become unstable. However, in the preliminary charging period, the output of the source output signal SO may be stopped without scanning the gate line GL. Further, when the voltage held in the pixel capacitor Cp in the immediately preceding pause period is a black voltage (that is, the potential of the pixel electrode 13 and the potential of the common electrode 14 are equal to each other), the output amplifier 331 is in a high impedance state. However, since the holding voltage of the pixel capacitor Cp does not fluctuate, the output of the source output signal SO may be stopped regardless of whether or not the gate line GL is scanned.
  • a luminance correction signal (backlight control signal BLC) corresponding to the current image data IMD is generated in both the preliminary charging period and the main charging period, The backlight 20 emits light and the source output signal SO is corrected according to the luminance correction signal.
  • a luminance correction signal corresponding to the current image data IMD is generated, and the backlight 20 emits light and the source output signal SO is corrected according to the luminance correction signal. .
  • display according to the new image data IMD is not yet performed during the preliminary charging period.
  • the luminance correction signal in the suspension period is the same as that in the first embodiment, and the same luminance correction signal as in the immediately preceding charging period is continuously generated.
  • the charging period includes a preliminary charging period and a main charging period, and the precharge operation is performed in the preliminary charging period. Therefore, a stable analog source power supply DAS can be obtained during the main charging period. Thereby, since the source output signal SO to be written to the pixel capacitor Cp is stabilized during the main charging period, it is possible to suppress deterioration in display quality.
  • the black voltage is written to the pixel capacitor Cp during the preliminary charging period, the screen is reset to a black image once before the main charging period. Thereby, the voltage required during the main charging period can be ensured during the preliminary charging period, so that stable display independent of the immediately previous screen state can be performed.
  • a precharge period is provided and black voltage is written regardless of whether or not interrupt processing is performed.
  • the black voltage may be written only during the preliminary charging period of the charging period transitioned from the pause period by the interrupt process, and the gate line GL may not be scanned during the other preliminary charging periods. Further, for example, a preliminary charging period may be provided only when there is an interrupt process.
  • FIG. 10 is a timing chart for explaining operations of the liquid crystal display device 2 and the host 1 according to the third embodiment of the present invention. Since the components of this embodiment are the same as those in the first embodiment, the same elements as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted as appropriate. In addition, the operation of the liquid crystal display device 2 according to the present embodiment is the same as that of the second embodiment except for the operation related to the backlight control signal BLC, and thus a common description is omitted as appropriate. As shown in FIG. 10, in this embodiment, as in the second embodiment, 3 frames are provided for the charging period, and 57 frames are provided for the pause period when no interrupt processing is performed. Of the three frames, the first two frames are a preliminary charging period, and the subsequent one frame is a main charging period.
  • the luminance correction signal (in accordance with the current image data IMD) in both the preliminary charging period and the main charging period, as in the second embodiment.
  • a backlight control signal BLC is generated, and the light emission of the backlight 20 and the correction of the source output signal SO according to the luminance correction signal are performed.
  • the charging period transitioned from the suspension period by the interrupt process generates a luminance correction signal corresponding to the new image data IMD in both the preliminary charging period and the main charging period.
  • the backlight 20 emits light and the source output signal SO is corrected according to the luminance correction signal.
  • the light emission of the backlight 20 and the correction of the source output signal SO are already performed by the luminance correction signal corresponding to the new image data IMD at the start of the main charging period.
  • the luminance correction signal in the pause period is the same as in the first and second embodiments, and the same luminance correction signal as in the immediately preceding charging period is continuously generated.
  • a luminance correction signal corresponding to the new image data IMD is generated during the preliminary charging period when there is an interrupt process. Therefore, the correction of the light emission luminance of the backlight 20 and the source output signal SO based on the luminance correction signal corresponding to the new image data IMD is already reflected at the start of the main charging period. As a result, it is possible to immediately obtain a display with improved image quality during the main charging period of the charging period transitioned from the suspension period by the interrupt process.
  • the CABC processing unit 32 is provided as an image correction unit, but the present invention is not limited to this.
  • ambient light processing that corrects an image according to ambient light
  • sharpness enhancement that enhances an outline according to image data IMD
  • contrast that is enhanced according to image data IMD
  • a processing unit for realizing the function may be provided in place of the CABC processing unit 32 or together with the CABC processing unit 32.
  • the operation timing of the processing unit for realizing these image quality correction functions is the same as that of the CABC processing unit 32.
  • the liquid crystal display device 2 is described as an example of the display device, but the present invention can also be applied to, for example, an organic EL (Electro Luminescence) display device.
  • the organic EL display device is a self-luminous display device that does not require a backlight, the organic EL display device is in a non-light emitting state during a rest period. In the low frequency driving in the organic EL display device, the power consumption required for the light emission of the organic EL can be reduced by providing a rest period in which the light emission state is not achieved.
  • the length of the pause period is avoided so as to avoid the screen being visually recognized as blinking.
  • the length is preferably about one frame.
  • one frame is required for the transition from the suspension period to the charging period of the driving state of the liquid crystal display panel 10 by the interrupt processing.
  • the present invention is applied to the organic EL display device. When applied, it is desirable to make the time required for the transition shorter than one frame.
  • the interface between the host 1 and the LCD driver IC 30 has been described as using an interface conforming to the DSI standard.
  • MDDI Mobile Display Digital Interface
  • the present invention is not limited to this, and for example, MDDI (Mobile Display Digital Interface) standards or the like may be used.
  • MDDI Mobile Display Digital Interface
  • the above-described embodiments can be variously modified and implemented without departing from the spirit of the present invention.
  • a drive control device for a display device As described above, according to the present invention, it is possible to provide a drive control device for a display device, a display device including the same, and a drive control method, which can reduce power consumption while shortening a screen switching time.
  • the present invention is applied to a display device capable of reducing the power consumption while shortening the screen switching time when the image is updated during the pause driving.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

　画面をリフレッシュする充電期間の後に、リフレッシュを休止する休止期間を設ける低周波駆動を行う。充電期間の長さは例えば１フレームであり、休止期間の長さは例えば５９フレームである。休止期間中にホストからＬＣＤドライバＩＣに新たな画像データＩＭＤが送信されると、その直後に当該休止期間を充電期間に遷移させる割り込み処理を行う。この割り込み処理が行われることにより、予め長さが定められた休止期間の終了を待たずに、新たな画像データＩＭＤに基づくリフレッシュを行うべき次の充電期間が開始される。

Description

駆動制御装置、それを備える表示装置、および駆動制御方法
　本発明は、表示装置用の駆動制御装置に関し、特に、低周波駆動を行う表示装置用の駆動制御装置、それを備える表示装置、および駆動制御方法に関する。
　従来から、液晶表示装置等の表示装置において、消費電力の低減が求められている。そこで、日本の特開２００１－３１２２５３号公報には、液晶表示装置のゲートラインを走査して画面のリフレッシュを行う走査期間（充電期間ともいう。）Ｔ１の後に、全てのゲートラインを非走査状態にしてリフレッシュを休止する休止期間Ｔ２を設ける表示装置の駆動方法が開示されている。この休止期間Ｔ２では、ゲートドライバにクロック信号などが与えられない。このため、全体としてのゲートラインの駆動周波数が低減されるので、低消費電力化を図ることができる。この日本の特開２００１－３１２２５３号公報に記載の駆動方法のように、充電期間の後に休止期間を設けることにより行う駆動は、例えば「低周波駆動」と呼ばれる。このような低周波駆動は、静止画表示に好適である。
　ところで近年、酸化物半導体をチャネル層に用いた薄膜トランジスタ（以下「酸化物ＴＦＴ」という。）が注目されている。酸化物ＴＦＴは、アモルファスシリコンなどをチャネル層に用いた薄膜トランジスタ（以下「シリコン系のＴＦＴ」という。）に比べてオフリーク電流（オフ状態時に流れる電流をいう。）が極めて小さい。このため、酸化物ＴＦＴを表示パネル内の素子として用いた表示装置では、画素容量に書き込んだ電圧を比較的長く保持できる。したがって、上述の低周波駆動は、このように酸化物ＴＦＴを表示パネル内の素子として用いた表示装置で特に採用される。ただし、シリコン系のＴＦＴを表示パネル内の素子として用いた表示装置で低周波駆動が採用されることもある。
日本の特開２００１－３１２２５３号公報
　図１１は、低周波駆動を行う従来の液晶表示装置の動作を説明するためのタイミングチャートである。ここでは、リフレッシュレート（駆動周波数ともいう。）が１Ｈｚであるものとする。すなわち、リフレッシュレートが６０Ｈｚである一般的な表示装置における１フレーム（１フレームは１６．６７ｍｓである。）と同じ長さの充電期間と、５９フレームの休止期間とが交互に現れる。なお、図１１のＸＦ（Ｘ≧０）はＸフレームを表している。また、ＩＭＤは、主としてＣＰＵ（Central Processing Unit）により構成される外部のホストからＬＣＤ（Liquid Crystal Display）ドライバＩＣ（Integrated Circuit）が受信する画像データを表し、ＧＣＫ，ＧＣＫＢ，ＧＳＰ，ＣＬＲはＬＣＤドライバＩＣがゲートドライバに出力する信号を表し、ＳＯはＬＣＤドライバＩＣ中のソースドライバが液晶表示パネルに出力する信号を表し、ＤＡＳはＬＣＤドライバＩＣ中の電源供給回路がソースドライバに供給する電源を表し、ＢＬＣはＬＣＤドライバＩＣ中のＣＡＢＣ（Content Adaptive Brightness Control）処理部がバックライト駆動回路に出力する信号を表している。
　低周波駆動を行う従来の液晶表示装置では、図１１に示すように、休止期間中にホストからＬＣＤドライバＩＣに画像データＩＭＤが送信されたとしても、当該画像データＩＭＤに応じた表示を行うための画素容量への電圧の書き込みは、次の充電期間まで待つ必要がある。このため、ユーザからの指示などに応じて休止期間中にホストからＬＣＤドライバＩＣに画像データＩＭＤが送信される場合、画面が切り替わるまでの時間（以下「画面切替時間」という。）が比較的長いので、ユーザは反応が遅いように感じる。
　そこで、本発明は、画面切替時間を短縮化しつつ低消費電力化を図る、表示装置用の駆動制御装置、それを備える表示装置、および駆動制御方法を提供することを目的とする。
　本発明の第１の局面は、表示装置用の駆動制御装置であって、
　複数の走査信号線と、複数の映像信号線と、前記複数の走査信号線および前記複数の映像信号線に対応して設けられた複数の画素形成部とを含む表示パネルの画面を、外部から受け取る画像データに基づいてリフレッシュするための制御を行う表示制御部を備え、
　前記表示制御部は、
　　前記画像データを保持するための記憶部を含み、
　　前記画面をリフレッシュするための充電期間と、前記画面のリフレッシュを休止し、前記充電期間以上の長さが予め定められた休止期間とが交互に現れるように、前記表示パネルを駆動するための駆動制御信号を生成し、
　　前記休止期間において前記画像データを受け取った場合には、当該画像データの受け取り直後に当該休止期間を前記充電期間に遷移させる割り込み処理を行うことを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　前記表示制御部は、ＤＳＩ（Display Serial Interface）規格に準拠した、前記画像データを外部から受け取るためのインターフェース部を含むことを特徴とする。
　本発明の第３の局面は、本発明の第２の局面において、
　前記表示制御部は、
　　前記インターフェース部を介して前記画像データをパケット単位で受け取り、
　　前記画像データを伝送するためのパケットのうちの、前記記憶部への当該画像データの書き込みが初回であることを示すデータに基づいて、前記割り込み処理を行うことを特徴とする。
　本発明の第４の局面は、本発明の第１の局面において、
　前記充電期間は、前記画像データに応じた電圧を前記複数の映像信号線を介して前記複数の画素形成部に書き込むための本充電期間を含むことを特徴とする。
　本発明の第５の局面は、本発明の第４の局面において、
　前記駆動制御信号に応じて、前記複数の映像信号線を駆動する映像信号線駆動部をさらに備えることを特徴とする。
　本発明の第６の局面は、本発明の第５の局面において、
　少なくともアナログ信号を生成するための電源を前記映像信号線駆動部に供給する電源供給部をさらに備え、
　前記電源供給部は、
　　前記充電期間には、少なくとも前記本充電期間において前記電源を前記映像信号線駆動部に供給し、
　　前記休止期間には、前記映像信号線駆動部に対する前記電源の供給を停止することを特徴とする。
　本発明の第７の局面は、本発明の第６の局面において、
　少なくとも前記割り込み処理により前記休止期間から遷移した前記充電期間は、前記本充電期間の直前に設けられた、前記画像データに応じた電圧の前記複数の画素形成部への書き込みを行わない予備充電期間を含み、
　前記電源供給部は、前記予備充電期間において前記映像信号線駆動部への前記電源の供給を開始することを特徴とする。
　本発明の第８の局面は、本発明の第７の局面において、
　前記映像信号線駆動部は、前記予備充電期間において、前記画像データとは関連しない所定の電圧を印加することを特徴とする。
　本発明の第９の局面は、本発明の第８の局面において、
　前記割り込み処理により前記休止期間から遷移した前記充電期間のうちの本充電期間において、当該休止期間に受け取った画像データに応じた画質補正を行う画質補正部をさらに備えることを特徴とする。
　本発明の第１０の局面は、本発明の第９の局面において、
　前記画質補正部は、前記割り込み処理により前記休止期間から遷移した前記充電期間のうちの予備充電期間において予め、当該休止期間に受け取った画像データに応じた画質補正を行うことを特徴とする。
　本発明の第１１の局面は、本発明の第４の局面において、
　前記割り込み処理により前記休止期間から遷移した前記充電期間のうちの本充電期間において、当該休止期間に受け取った画像データに応じた画質補正を行う機能を有する画質補正部をさらに備えることを特徴とする。
　本発明の第１２の局面は、表示装置であって、
　本発明の第１の局面から第１１の局面までのいずれかに係る駆動制御装置と、
　前記表示パネルと、
　前記駆動制御信号に応じて、前記複数の走査信号線を駆動する走査信号線駆動部とを備えることを特徴とする。
　本発明の第１３の局面は、本発明の第１２の局面において、
　前記画素形成部は、前記走査信号線に制御端子が接続され、前記映像信号線に第１導通端子が接続され、前記表示パネル内の、表示すべき画像に応じた電圧が印加されるべき画素電極に第２導通端子が接続され、チャネル層が酸化物半導体により形成された薄膜トランジスタを含むことを特徴とする。
　本発明の第１４の局面は、複数の走査信号線と、複数の映像信号線と、前記複数の走査信号線および前記複数の映像信号線に対応して設けられた複数の画素形成部とを含む表示パネルの画面を、外部から受け取る画像データに基づいてリフレッシュするための制御を行う駆動制御方法であって、
　前記画像データを所定の記憶部に保持する保持ステップと、
　前記画面をリフレッシュするための充電期間と、前記画面のリフレッシュを休止し、前記充電期間以上の長さが予め定められた休止期間とが交互に現れるように、前記複数の走査信号線を駆動するステップと、
　前記休止期間において前記画像データを受け取った場合には、当該画像データの受け取り直後に当該休止期間を前記充電期間に遷移させる割り込み処理を行う割り込みステップとを備えることを特徴とする。
　本発明の第１５の局面は、本発明の第１４の局面において、
　ＤＳＩ（Display Serial Interface）規格に従って、前記画像データを外部から受け取る受信ステップをさらに備えることを特徴とする。
　本発明の第１６の局面は、本発明の第１５の局面において、
　前記受信ステップでは、前記画像データはパケット単位で受け取られ、
　前記割り込みステップでは、前記画像データを伝送するためのパケットのうちの、前記記憶部への当該画像データの書き込みが初回であることを示すデータに基づいて、前記割り込み処理が行われることを特徴とする。
　本発明の第１の局面によれば、低周波駆動を行う表示装置において、休止期間中に外部から画像データを受け取った直後に、当該休止期間を充電期間に遷移させる割り込み処理が行われる。このため、予め長さが定められた休止期間の終了を待たずに、次の充電期間が開始される。これにより、新たな画像データに応じた画面への切替が従来よりも早くなる。したがって、画面切替時間を短縮化しつつ低消費電力化を図ることができる。
　本発明の第２の局面によれば、高速でデータ伝送を行うことができる。
　本発明の第３の局面によれば、記憶部への当該画像データの書き込みが初回であることを示すデータに基づいて割り込み処理を行うことができる。
　本発明の第４の局面によれば、充電期間が本充電期間を含んだ態様において、本発明の第１の局面と同様の効果を奏することができる。
　本発明の第５の局面によれば、駆動制御装置の内部に映像信号線駆動部を設けた態様において、本発明の第４の局面と同様の効果を奏することができる。
　本発明の第６の局面によれば、映像信号線駆動部へのアナログ信号を生成するための電源の供給が休止期間において停止されるので、さらなる低消費電力化を図ることができる。
　本発明の第７の局面によれば、少なくとも割り込み処理により休止期間から遷移した充電期間が含む予備充電期間において上記電源の供給が開始されるので、本充電期間において安定した電源が得られる。このため、本充電期間において映像信号線駆動部から映像信号線を介して画素形成部に書き込まれるべき信号が安定するので、表示品位の低下を抑制できる。
　本発明の第８の局面によれば、予備充電期間において、画像データとは関連しない所定の電圧（例えば、ノーマリブラックモードにおいて黒画像に対応する電圧）が画素形成部に書き込まれる。このため、本充電期間前に一度画面が例えば黒画像にリセットされる。これにより、予備充電期間の間に、本充電期間中に必要となる電圧を確保できるので、直前の画面状態に依存しない安定した表示を行うことができる。
　本発明の第９の局面または第１１の局面によれば、画像データに応じた画質補正を行うことができる。このため、画像の高画質化を図ることができる。
　本発明の第１０の局面によれば、割り込み処理により休止期間から遷移した充電期間のうちの予備充電期間において、遷移前の休止期間に受け取った画像データに応じた画質補正が予め行われる。このため、割り込み処理により休止期間から遷移した充電期間のうちの本充電期間において画質が改善された表示を即座に得ることができる。
　本発明の第１２の局面によれば、本発明の第１の局面から第１１の局面までのいずれかと同様の効果を、表示装置において奏することができる。
　本発明の第１３の局面によれば、画素形成部内の薄膜トランジスタとしてチャネル層が酸化物半導体により形成された薄膜トランジスタが用いられる。このため、画素形成部に書き込まれた電圧を十分に保持できる。これにより、充電期間以上の長さの休止期間を設けても、画質の劣化が生じにくくなる。
　本発明の第１４～第１６の局面によれば、駆動制御方法においてそれぞれ、本発明の第１～第３の局面と同様の効果を奏することができる。
本発明の第１の実施形態に係る液晶表示装置の構成を説明するためのブロック図である。 上記第１の実施形態におけるＬＣＤドライバＩＣの構成を説明するためのブロック図である。 上記第１の実施形態における駆動制御信号について説明するための図である。 上記第１の実施形態に係る液晶表示装置の動作を説明するためのタイミングチャートである。 上記第１の実施形態におけるパケット構成を示す図である。 上記第１の実施形態の変形例におけるＬＣＤドライバＩＣの構成を説明するためのブロック図である。 本発明の第２の実施形態における駆動制御信号について説明するための図である。 上記第２の実施形態に係る液晶表示装置の動作を説明するためのタイミングチャートである。 上記第２の実施形態におけるプリチャージ動作について説明するためのタイミングチャートである。 本発明の第３の実施形態に係る液晶表示装置の動作を説明するためのタイミングチャートである。 低周波駆動を行う従来の液晶表示装置の動作を説明するためのタイミングチャートである。
　以下、添付図面を参照しながら、本発明の第１～第３の実施形態について説明する。以下の各実施形態における「１フレーム」とは、リフレッシュレートが６０Ｈｚである一般的な表示装置における１フレーム（１６．６７ｍｓ）をいう。また、以下の説明で参照する図面中のＸＦ（Ｘ≧０）はＸフレームを表す。
　＜１．第１の実施形態＞
　＜１．１　全体構成および動作概要＞
　図１は、本発明の第１の実施形態に係る液晶表示装置２の構成を示すブロック図である。図１に示すように、液晶表示装置２は、液晶表示パネル１０、バックライト２０、駆動制御装置としてのＬＣＤドライバＩＣ３０、走査信号線駆動部としてのゲートドライバ４０、およびバックライト駆動回路５０を備えている。液晶表示装置２は、低周波駆動を行う液晶表示装置である。液晶表示装置２の外部には、主としてＣＰＵにより構成されるホスト１が設けられている。
　液晶表示パネル１０には、複数本の映像信号線としてのソースラインＳＬと、複数本の走査信号線としてのゲートラインＧＬと、これらの複数本のソースラインＳＬとゲートラインＧＬとの交差点に対応して設けられた複数個の画素形成部１１とが形成されている。図１では、便宜上１つの画素形成部１１のみを図示している。複数個の画素形成部１１は、マトリクス状に配置されている。各画素形成部１１は、対応する交差点を通過するゲートラインＧＬに制御端子としてのゲート端子が接続されると共に、当該交差点を通過するソースラインＳＬに第１導通端子としてのソース端子が接続されたＴＦＴ１２と、そのＴＦＴ１２の第２導通端子としてのドレイン端子に接続された画素電極１３と、複数個の画素形成部１１に共通的に設けられた共通電極１４と、複数個の画素形成部１１に共通的に設けられ画素電極１３と共通電極１４との間に挟持された液晶層とにより構成される。そして、画素電極１３および共通電極１４により形成される液晶容量により、画素容量Ｃｐが構成される。なお、典型的には、画素容量Ｃｐに確実に電圧を保持すべく、液晶容量に並列に補助容量が設けられる。
　本実施形態ではＴＦＴ１２として酸化物ＴＦＴが用いられる。より詳細には、ＴＦＴ１２のチャネル層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）を主成分とするＩＧＺＯにより形成されている。以下では、ＩＧＺＯをチャネル層に用いたＴＦＴのことを「ＩＧＺＯ－ＴＦＴ」という。シリコン系のＴＦＴはオフリーク電流が比較的大きいので、シリコン系のＴＦＴをＴＦＴ１２として用いた場合には、画素容量Ｃｐに保持された電荷が当該ＴＦＴ１２を介して漏れ出し、結果としてオフ状態時に保持すべき電圧が変動してしまう。しかし、ＩＧＺＯ－ＴＦＴは、シリコン系のＴＦＴに比べてオフリーク電流が遙かに小さい。このため、画素容量Ｃｐに書き込んだ電圧をより長い期間保持することができる。なお、ＩＧＺＯ以外の酸化物半導体として、例えばインジウム、ガリウム、亜鉛、銅（Ｃｕ）、シリコン（Ｓｉ）、錫（Ｓｎ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、ゲルマニウム（Ｇｅ）、および鉛（Ｐｂ）のうち少なくとも１つを含んだ酸化物半導体をチャネル層に用いた場合でも同様の効果が得られる。
　ＬＣＤドライバＩＣ３０は、ホスト１から画像データＩＭＤを受信し、これに応じて、ゲートクロック信号ＧＣＫ，ＧＣＫＢ、ゲートスタートパルス信号ＧＳＰ、ゲートクリア信号ＣＬＲ、バックライト制御信号ＢＬＣ、ソース出力信号ＳＯ、およびゲート電源ＤＬＧを生成し出力する。ソース出力信号ＳＯはソースラインＳＬに印加される。なお、ＬＣＤドライバＩＣ３０は画像データＩＭＤ以外にもホスト１から各種制御用のデータを受信し、あるいはホスト１に当該制御用のデータを送信するが、以下では主として画像データＩＭＤに着目して説明する。ここで、ホスト１とＬＣＤドライバＩＣ３０との間におけるデータの送受信は、ＭＩＰＩ（Mobile Industry Processor Interface）　Ａｌｌｉａｎｃｅによって提案された、ＤＳＩ（Display Serial Interface）規格に準拠したインターフェースを介して行われる。このＤＳＩ規格に準拠したインターフェースによれば、高速なデータ伝送が可能となる。本実施形態では、ＤＳＩ規格に準拠したインターフェースのコマンドモードを用いる。
　ゲートドライバ４０は、ＬＣＤドライバＩＣ３０から出力されたゲートクロック信号ＧＣＫ，ＧＣＫＢ、ゲートスタートパルス信号ＧＳＰ、およびゲートクリア信号ＣＬＲ（以下、これらをまとめて「ゲートドライバ制御信号」という。）に基づいて、アクティブなゲート出力信号ＧＯのゲートラインＧＬへの印加を所定周期で繰り返す。なお、このゲートドライバ４０は、液晶表示パネル１０と一体的に形成されていても良い。ゲートドライバ４０の動作についての詳しい説明は後述する。
　バックライト２０は、液晶表示パネル１０の背面側に設けられ、液晶表示パネル１０の背面にバックライト光を照射する。バックライト２０は、典型的には複数のＬＥＤ（Light Emitting Diode）を含んでいる。
　バックライト駆動回路５０は、ＬＣＤドライバＩＣ３０から出力されたバックライト制御信号ＢＬＣに基づいて、バックライト２０に対してＬＥＤの輝度を制御する信号（例えば電流信号）を出力する。具体的には、ＰＷＭ（Pulse Width Modulation）信号であるバックライト制御信号ＢＬＣに応じて、バックライト２０内の各ＬＥＤに対して供給すべき電流値が決定される。なお、バックライト２０内の複数のＬＥＤの輝度は別個に制御されても良く、一律に制御されても良い。
　以上のようにして、ソースラインＳＬにソース出力信号ＳＯが印加され、ゲートラインＧＬにゲート出力信号ＧＯが印加され、バックライト２０内のＬＥＤの輝度がバックライト駆動回路５０により制御されることにより、ホスト１から送信された画像データＩＭＤに応じた画面が液晶表示パネル１０に表示される。
　＜１．２　ＬＣＤドライバＩＣの構成＞
　図２は、ＬＣＤドライバＩＣ３０の構成を示すブロック図である。本実施形態におけるＬＣＤドライバＩＣ３０は、上述のようにＤＳＩ規格のコマンドモードに対応したものである。図２に示すように、ＬＣＤドライバＩＣ３０は、表示制御回路３１、電源供給回路３４、画像補正部としてのＣＡＢＣ処理部３２、および映像信号線駆動部としてのソースドライバ３３を含んでいる。ただし、ＤＳＩ規格のコマンドモードに対応したＬＣＤドライバＩＣ３０の構成はここで示される例に限定されるものではない点に留意されたい。ＬＣＤドライバＩＣ３０は、１個の入出力ノードＮ１および４個の出力ノードＮ２～Ｎ４を含んでいる。図２では入出力ノードＮ１および出力ノードＮ２～Ｎ４のそれぞれを１つであるかのように図示しているが、実際には複数であっても良い。例えば、ソースドライバ３３の出力に対応した出力ノードＮ４の個数は、ソースラインＳＬの本数と同数である。また、ソースドライバ３３はＬＣＤドライバＩＣ３０の外部に設けられていても良い。この場合、ソースドライバ３３は液晶表示パネル１０と一体的に形成されていても良い。また、ＬＣＤドライバＩＣ３０内にゲートドライバ４０が設けられていても良い。
　表示制御回路３１は、インターフェース部としてのインターフェースコントローラ３１１、タイミングジェネレータ３１２、記憶部としてのＲＡＭ（Random Access Memory）３１３、およびゲートドライバインターフェース回路３１４を含んでいる。
　インターフェースコントローラ３１１はＤＳＩ規格に準拠している。インターフェースコントローラ３１１は、ホスト１から受信した画像データＩＭＤをＲＡＭ３１３に書き込む。これと同時に、インターフェースコントローラ３１１は、タイミングジェネレータ３１２にパネル描画開始信号を送信する。なお、画像データＩＭＤを受信しない場合でも、インターフェースコントローラ３１１は一定周期（本実施形態では１Ｈｚ周期）でパネル描画開始信号をタイミングジェネレータ３１２に送信する。
　タイミングジェネレータ３１２は、インターフェースコントローラ３１１から受信したパネル描画開始信号に応じて、駆動制御信号ＣＴをゲートドライバインターフェース回路３１４、電源供給回路３４、ＣＡＢＣ処理部３２、およびソースドライバ３３に送信する。本実施形態における駆動制御信号ＣＴは、例えば図３に示すものであり、ハイレベル（Ｈ）またはローレベル（Ｌ）のいずれかのレベルをとる。具体的には、駆動制御信号ＣＴは、タイミングジェネレータ３１２がパネル描画開始信号を受信した直後の１フレームにおいてハイレベルとなり、次にパネル描画開始信号を受信するまでの５９フレームいてローレベルとなる。このタイミングジェネレータ３１２により、フレーム単位での各種処理が実現される。
　ゲートドライバインターフェース回路３１４は、ゲートドライバ制御信号を生成する。具体的には、ゲートドライバインターフェース回路３１４は、駆動制御信号ＣＴがハイレベルであるときにはゲートドライバ制御信号を生成する。駆動制御信号ＣＴがローレベルであるときには、ゲートドライバインターフェース回路３１４はゲートドライバ制御信号を生成しない。ただし、これに代えて、駆動制御信号ＣＴがローレベルであるときに、固定電位となっているゲートドライバ制御信号を生成するようにしても良い。ゲートドライバ制御信号は、出力ノードＮ２を介してゲートドライバ４０に送信される。
　ＣＡＢＣ処理部３２は、駆動制御信号ＣＴに応じてバックライト制御信号ＢＬＣを生成する。具体的には、ＣＡＢＣ処理部３２は、駆動制御信号ＣＴがハイレベルであるときにはＲＡＭ３１３から画像データＩＭＤを読み出し、当該画像データＩＭＤに応じたバックライト制御信号ＢＬＣを生成して出力する。バックライト制御信号ＢＬＣは、例えば上述のようにＰＷＭ信号として生成される。駆動制御信号ＣＴがローレベルであるときには、ＣＡＢＣ処理部３２は、画像データＩＭＤの読み出しを行わずに、直前の、駆動制御信号ＣＴがハイレベルであったときのバックライト制御信号ＢＬＣを引き続き出力する。バックライト制御信号ＢＬＣは出力ノードＮ３を介してバックライト駆動回路５０に送信される。また、バックライト制御信号ＢＬＣ、あるいはバックライト制御信号ＢＬＣを生成する過程でＣＡＢＣ処理部３２により得られる画像データＩＭＤに応じた所定の信号（以下、これらを区別しない場合に「輝度補正信号」という。）がソースドライバ３３に送信される。ＣＡＢＣ処理部３２が輝度補正信号（バックライト制御信号ＢＬＣ）を生成する以上のような処理のことを、以下では「ＣＡＢＣ処理」という。このＣＡＢＣ処理により、画像データＩＭＤに応じたバックライト２０の輝度制御が行われると共に、後述のようにソース出力信号ＳＯの補正が行われることにより、バックライト２０の低消費電力化および画像の高画質化を図ることができる。ただし、ＣＡＢＣ処理は本発明にとって必須のものではない。
　ソースドライバ３３は、ソース出力信号ＳＯを波形成形または昇圧して出力するための出力アンプ３３１を含んでいる。なお、図２では出力アンプ３３１を１個のみ図示しているが、実際にはソースラインＳＬの本数と同数の出力アンプ３３１が設けられる。ソースドライバ３３は、駆動制御信号ＣＴに応じてソース出力信号ＳＯを生成する。具体的には、ソースドライバ３３は、駆動制御信号ＣＴがハイレベルであるときにはＲＡＭ３１３から画像データＩＭＤを読み出し、ＣＡＢＣ処理部３２から受信した輝度補正信号に基づいて画像データＩＭＤを補正する。輝度補正信号に基づいて画像データＩＭＤを補正することにより、ＣＡＢＣ処理によるバックライト輝度制御に応じた画像データＩＭＤが得られる。このような画像データＩＭＤの補正は、ＣＡＢＣ処理部３２が行っても良い。なお、以下では、「輝度補正信号によって画像データＩＭＤが補正される」ことを「輝度補正信号によってソース出力信号ＳＯが補正される」ということがある。そして、ソースドライバ３３は、例えばタイミングジェネレータ３１２から送信される図示しないソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳに基づいて、ソースドライバ３３内の図示しないシフトレジスタおよびサンプリングラッチ回路などを動作させ、得られたデジタル信号を図示しないＤＡ変換回路でアナログ信号に変換することによりソース出力信号ＳＯを生成する。なお、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳは、駆動制御信号ＣＴに応じてソースドライバ３３内で生成されるものであっても良い。ソース出力信号ＳＯは、ソースドライバ３３内の出力アンプ３３１により波形成形または昇圧された後に出力ノードＮ４を介してソースラインＳＬに印加される。
　電源供給回路３４は、駆動制御信号ＣＴに応じて、ソース電源ＤＡＳ，ＤＬＳおよびゲート電源ＤＬＧなどを、例えばクロック信号をチャージポンプ方式で昇圧した電圧として生成する。ソース電源ＤＡＳは、上述のＤＡ変換回路および出力アンプ３３１などで使用されるアナログ電源（高電圧）である。ソース電源ＤＬＳは、上述のソースドライバ３３内のシフトレジスタおよびサンプリングラッチ回路などで使用されるロジック電源（ハイレベルおよびローレベルの２種類の電源）である。以下では、ソース電源ＤＡＳ，ＤＬＳのことをそれぞれ「アナログソース電源」および「ロジックソース電源」という。ゲート電源ＤＬＧは、ゲートドライバ４０内の図示しないシフトレジスタなどに使用されるロジック電源（ハイレベルおよびローレベルの２種類の電源）である。電源供給回路３４は、駆動制御信号ＣＴがハイレベルであるときにはアナログソース電源ＤＡＳをソースドライバ３３に供給し、駆動制御信号ＣＴがローレベルであるときにはこのような供給は行わない。電源供給回路３４は、ロジックソース電源ＤＬＳについては駆動制御信号ＣＴに関わらず常時供給を行う。これにより、ソースドライバ３３の回路動作を安定させることができる。電源供給回路３４は、ゲート電源ＤＬＧについても同様に、駆動制御信号ＣＴに関わらず出力ノードＮ５を介したゲートドライバ４０への供給を常時行う。これにより、ゲートドライバ４０の回路動作を安定させることができる。ただし、ロジックソース電源ＤＬＳおよびゲート電源ＤＬＧの供給方法はここで説明した例に限定されるものではない点に留意されたい。
　＜１．３　動作＞
　図４は、本実施形態に係る液晶表示装置２およびホスト１の動作を説明するためのタイミングチャートである。図４の上から順に、ホスト１からＬＣＤドライバＩＣ３０に送信される画像データＩＭＤと、各フレームでの液晶表示パネル１０の駆動状態と、液晶表示パネル１０の画面状態と、ゲートドライバ制御信号と、ソース出力信号ＳＯと、アナログソース電源ＤＡＳと、バックライト制御信号ＢＬＣとを示している（後述の図８および図１０でも同様である。）。本実施形態では上述のように、画面のリフレッシュを行う充電期間と画面のリフレッシュを休止する休止期間とが交互に現れるように液晶表示パネル１０が駆動される。また、本実施形態では、休止期間中にホスト１からＬＣＤドライバＩＣ３０に画像データＩＭＤが送信された直後に、当該休止期間を強制的に充電期間に遷移させる割り込み処理が行われる。この割り込み処理の詳細については後述する。割り込み処理が行われない場合のリフレッシュレートは１Ｈｚであるものとする。すなわち、１フレームの充電期間と５９フレームの休止期間とが交互に現れるようにゲートドライバ４０が動作する。このような充電期間の長さ、および割り込み処理が行われない場合の休止期間の長さは予め定められている。また、以下の説明では、割り込み処理により新たにＲＡＭ３１３に書き込まれる画像データＩＭＤのことを「新たな画像データ」といい、休止期間中、および割り込み処理が行われることなく休止期間から遷移した充電期間中にＲＡＭ３１３に保持されている画像データＩＭＤのことを「現行の画像データ」という。
　ホスト１からＬＣＤドライバＩＣ３０に新たな画像データＩＭＤが送信されていない場合、画像の表示は、すでにＲＡＭ３１３に保持されている現行の画像データＩＭＤ（Ｃｕｒｒｅｎｔ　Ｉｍａｇｅ）に基づいて行われる。まず、充電期間において、ゲートドライバ制御信号に基づいてゲートラインＧＬが走査される（順次選択される。）。充電期間の開始タイミングは、ゲートドライバ制御信号のうちのゲートスタートパルス信号ＧＳＰにより決定される。また、充電期間にアナログソース電源ＤＡＳがソースドライバ３３に供給されているので、現行の画像データＩＭＤに基づいて生成されたソース出力信号ＳＯがソースラインＳＬに印加される。当該充電期間に、現行の画像データＩＭＤに応じた輝度補正信号（バックライト制御信号ＢＬＣ）が生成されるので、当該輝度補正信号に応じたバックライト２０の発光およびソース出力信号ＳＯの補正が行われる。選択されたゲートラインＧＬに対応する画素形成部１１内のＴＦＴ１２がオン状態になると、ソースラインＳＬに印加されたソース出力信号ＳＯの電圧が当該画素形成部１１内の画素容量Ｃｐに書き込まれる。これにより、現行の画像データＩＭＤに応じた画像が表示される。画素容量Ｃｐに書き込まれた電圧は、対応するゲートラインＧＬが次に選択されるまで保持される。最後のゲートラインＧＬの選択終了後、ゲートドライバ制御信号のうちのゲートクリア信号ＣＬＲにより充電期間が終了する。この充電期間は上述のように１フレーム継続する。ＲＡＭ３１３に画像データＩＭＤを保持することにより、画面切替を必要としない場合に、ホスト１からＬＣＤドライバＩＣ３０に改めて画像データＩＭＤを送信することなく画像表示を行うことができる。
　休止期間には、ゲートドライバ制御信号の供給が停止するかまたはゲートドライバ制御信号が固定電位となることにより、ゲートラインＧＬの走査は行われない。すなわち、休止期間には画素容量Ｃｐにソース出力信号ＳＯは書き込まれない。ただし、上述のように画素容量Ｃｐに書き込まれた電圧が保持されているので、現行の画像データＩＭＤに応じた画像が継続して表示される。当該休止期間には、直前の充電期間に引き続き現行の画像データＩＭＤに応じた輝度補正信号が生成されているので、当該輝度補正信号に応じたバックライト２０の発光が行われる。なおこのとき、ソース出力信号ＳＯの出力は停止しているので、当該ソース出力信号ＳＯの補正は必要でない。また、本実施形態ではＴＦＴ１２としてＩＧＺＯ－ＴＦＴが用いられているので、画素容量Ｃｐに書き込まれた電圧を十分に保持できる。休止期間中に割り込み処理が行われない場合には、休止期間は５９フレーム継続する。この休止期間が終了すると、次の充電期間が開始する。このように、充電期間よりも十分に長い休止期間を設けることにより、リフレッシュレート（駆動周波数）を下げることができる。このため、消費電力が低減される。また、休止期間にはアナログソース電源ＤＡＳはソースドライバ３３に供給されないので、消費電力がさらに低減される。なお、本実施形態および後述の各実施形態における充電期間には、実際には僅かな休止期間が含まれているが、これは必須のものではない。
　次に、ホスト１からＬＣＤドライバＩＣ３０に新たな画像データＩＭＤ（Ｉｍａｇｅ　Ａ）が送信される場合、画像の表示は、当該新たな画像データＩＭＤに基づいて行われる。すなわち、液晶表示パネル１０の画面が更新される。また、本実施形態では、休止期間中に新たな画像データＩＭＤが送信された直後に、液晶表示パネル１０の駆動状態を充電期間に遷移させる割り込み処理が行われる。ただし、ここでいう「直後に」とは、例えば「１フレーム後に」ということを意味する。このように、充電期間への遷移に１フレームを必要とするのは、画像データＩＭＤのＲＡＭ３１３への書き込みおよび充電期間を開始するための同期とりなどが必要であるためである。なお、連続する２つのフレームに渡って新たな画像データＩＭＤを受信した場合には、例えば後半のフレームの終了後に充電期間に遷移する。この場合、図４に示すように、割り込み処理による充電期間への遷移に要する期間は、１フレーム＋Ｙフレーム（０＜Ｙ≦１）となる。ただし、割り込み処理による充電期間への遷移に要する期間はここに説明した例に限定されるものではなく、１フレームよりも短い時間で、液晶表示パネル１０の駆動状態を充電期間に遷移させるようにしても良い。
　ホスト１とＬＣＤドライバＩＣ３０との間における画像データＩＭＤの送受信は、上述のようにＤＳＩ規格に基づいて行われる。ＤＳＩ規格では、データはパケット単位で送受信される。ＤＳＩ規格で定められたパケット構成には、ショートパケットおよびロングパケットの２種類がある。ショートパケットは４バイト（固定）のデータで構成され、主に各種制御信号の送受信に用いられる。ロングパケットは最大６５５３５＋６バイトのデータで構成され、画像データなどの送受信に用いられる。本実施形態における画像データＩＭＤの送受信には、ロングパケットが用いられる。
　図５は、本実施形態において画像データＩＭＤの送信に用いられるロングパケットの構成を示す図である。図５に示す各矩形ボックスのデータサイズは１バイトである。「Ｄａｔａ　ＩＤ」はパケットの種類を示す。本実施形態のように「Ｄａｔａ　ＩＤ」が「３９ｈ」である場合、パケットがロングパケットであり、当該ロングパケットによってＲＡＭ３１３（あるいは図２で図示しないその他の記憶部でも良い。）に書き込むべきデータが送信されていることを意味する。「Ｗｏｒｄ　Ｃｏｕｎｔ　下位」および「Ｗｏｒｄ　Ｃｏｕｎｔ　上位」は、ロングパケットで実際に送信すべきデータのバイト数（ただし後述の「２Ｃｈ」または「３Ｃｈ」のバイト数をも含む。）を指定するものである。ここで指定される最大バイト数は６５５３５バイトである。「２Ｃｈ」および「３Ｃｈ」については後述する。「Ｄａｔａ　ｎ」（０≦ｎ≦６５５３４）は、ロングパケットで実際に送信すべきデータであり、本実施形態では画像データＩＭＤに相当する。ここで、１つのロングパケットで送信可能な画像データＩＭＤのサイズは最大で６５５３４バイトであり、これを超える場合には２つ以上のロングパケットに分割して画像データＩＭＤが送信される。「２Ｃｈ」は画像データＩＭＤのサイズに関わらず１つ目のロングパケットであることを示し、この場合、ＲＡＭ３１３のスタートアドレスから画像データＩＭＤの書き込みが行われる。「３ｃｈ」は、一連の画像データＩＭＤに関する２つ目以降のロングパケットであることを示し、この場合、先行のロングパケットで送信された画像データＩＭＤが書き込まれたＲＡＭ３１３のアドレスの次のアドレスから書き込みが行われる。「Ｃｈｅｃｋ　ｓｕｍ」は、「Ｄａｔａ　ｎ」部分のエラーを検出するためのものである。
　本実施形態における割り込み処理は、具体的には以下のように行われる。休止期間においてホスト１が新たな画像データＩＭＤ（Ｉｍａｇｅ　Ａ）を発行すると、図５に示すロングパケットを用いて当該画像データＩＭＤがＬＣＤドライバＩＣ３０内のインターフェースコントローラ３１１に送信される。インターフェースコントローラ３１１は、受信したロングパケットの「Ｄａｔａ　ＩＤ：３９ｈ」を認識した後、「２Ｃｈ」を受け取った段階で、液晶表示パネル１０の駆動状態を休止期間から充電期間に遷移させる処理を行う。具体的には、インターフェースコントローラ３１１は、上述のパネル描画開始信号をタイミングジェネレータ３１２に送信することにより、液晶表示パネル１０の駆動状態を休止期間から充電期間に遷移させる。なお、これと同時にインターフェースコントローラ３１１は「Ｄａｔａ　ｎ」部分の画像データＩＭＤをＲＡＭ３１３に書き込む。以上が割り込み処理である。なお、このような割り込み処理が行われると、休止期間が予め定められていた長さ（５９フレーム）よりも短くなるので、割り込み処理が行われた場合のリフレッシュレートは予め定められていたもの（本実施形態では１Ｈｚ）よりも高くなる。従来では、このような割り込み処理は行われず、休止期間においてホスト１からＬＣＤドライバＩＣ３０に画像データＩＭＤが送信されたとしても、予め長さが定められた休止期間が終了するまで次の充電期間は開始されなかった。
　割り込み処理後の充電期間には、図４に示すように、ＲＡＭ３１３に新たに書き込まれた画像データＩＭＤ（Ｉｍａｇｅ　Ａ）に基づいて生成されたソース出力信号ＳＯの電圧が画素形成部１１内の画素容量Ｃｐに書き込まれる。これにより、新たな画像データＩＭＤに応じた画像が表示される。なお、割り込み処理後の充電期間の動作は、上述の現行の画像データＩＭＤ（Ｃｕｒｒｅｎｔ　Ｉｍａｇｅ）に関する充電期間におけるものと基本的に同様であるので、その他の説明は省略する。ただし、当該充電期間には、新たに書き込まれた画像データＩＭＤに応じた輝度補正信号（バックライト制御信号ＢＬＣ）が生成されるので、当該輝度補正信号に応じたバックライト２０の発光およびソース出力信号ＳＯの補正が行われる。なお、休止期間についても、表示される画像がＲＡＭ３１３に新たに書き込まれた画像データＩＭＤに対応するものであることを除き、上述のとおりなのでその説明を省略する。
　＜１．４　効果＞
　本実施形態によれば、低周波駆動を行う液晶表示装置２において、休止期間中にホスト１からＬＣＤドライバＩＣ３０に画像データＩＭＤが送信された場合に、割り込み処理が行われる。このため、予め長さが定められた休止期間の終了を待たずに、新たな画像データＩＭＤに基づくリフレッシュを行うべき次の充電期間が開始される。これにより、新たな画像データＩＭＤに応じた画面への切替が従来よりも早くなる。したがって、画面切替時間を短縮化しつつ低消費電力化を図ることができる。
　また、本実施形態によれば、充電期間（１フレーム）よりも十分に長い休止期間（５９フレーム）が設定されるので、リフレッシュレートを十分に下げることができる。このため、低消費電力化を十分に図ることができる。
　また、本実施形態によれば、休止期間において、電源供給回路３４によるソースドライバ３３へのアナログソース電源ＤＡＳの供給が停止されるので、さらなる低消費電力化を図ることができる。
　また、本実施形態によれば、画素形成部１１内のＴＦＴ１２としてＩＧＺＯ－ＴＦＴを用いているので、画素容量Ｃｐに書き込まれた電圧を十分に保持できる。このため、充電期間よりも長い休止期間を設けても、画質の劣化が生じにくくなる。
　また、本実施形態によれば、ＣＡＢＣ処理が行われることによりバックライト２０の輝度が制御される共に画像データＩＭＤが補正されるので、バックライト２０の低消費電力化および画像の高画質化を図ることができる。
　＜１．５　変形例＞
　図６は、本発明の第１の実施形態の変形例におけるＬＣＤドライバＩＣ３０の構成を示すブロック図である。上記第１の実施形態におけるＬＣＤドライバＩＣ３０はＤＳＩ規格のコマンドモードに対応したものであるが、本変形例におけるＬＣＤドライバＩＣ３０はＤＳＩ規格のビデオモードに対応したものである。本変形例におけるＬＣＤドライバＩＣ３０では、ＲＡＭ３１３に代えて、記憶部としてのラインメモリ３１５が設けられている。その他の構成は、上記第１の実施形態におけるものと同様であるので、同一の参照符号を付して説明を省略する。なお、ＤＳＩ規格のビデオモードに対応したＬＣＤドライバＩＣ３０の構成はここで示される例に限定されるものではない点に留意されたい。
　ビデオモードでは、ホスト１からＬＣＤドライバＩＣ３０に送信される画像データＩＭＤはＲＧＢデータとなっている。この画像データＩＭＤは、例えばラインメモリ３１５に１ライン単位で保持される。また、ラインメモリ３１５に保持された画像データＩＭＤは１ライン単位で読み出される。本変形における割り込み処理は、以下のように行われる。休止期間においてホスト１が新たな画像データＩＭＤ（Ｉｍａｇｅ　Ａ）を発行すると、ＲＧＢデータである当該画像データＩＭＤがＬＣＤドライバＩＣ３０内のインターフェースコントローラ３１１に送信される。インターフェースコントローラ３１１は、画像データＩＭＤを受け取った段階で、液晶表示パネル１０の駆動状態を休止期間から充電期間に遷移させる処理を行う。また、インターフェースコントローラ３１１は当該ＲＧＢデータをラインメモリ３１５に書き込む。なお、ビデオモードの画像データＩＭＤはＲＧＢデータであるので、上述のコマンドモードにおける「Ｄａｔａ　ＩＤ：３９ｈ」および「２Ｃｈ」は本変形例では使用されない。以上が本変形例による割り込み処理である。このように、画像データＩＭＤの種類がＲＧＢデータであること、および画像データの書き込み・読み出しが１ライン単位で行われることを除き、本変形例の動作は上記第１の実施形態におけるものと基本的に同様である。
　以上のようにして、本変形例によれば、ビデオモードにおいて上記第１の実施形態と同様の効果を奏することができる。
　＜２．第２の実施形態＞
　＜２．１　動作＞
　図７は、本発明の第２の実施形態における駆動制御信号ＣＴを示す図である。なお、本実施形態に係る液晶表示装置２はその動作のみが上記第１の実施形態におけるものと異なり、構成要素については上記第１の実施形態におけるものと同様である。このため、本実施形態の構成要素のうち上記第１の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。図７に示すように、本実施形態における駆動制御信号ＣＴは、タイミングジェネレータ３１２がパネル描画開始信号を受信した直後の３フレームにおいてハイレベルとなり、次にパネル描画開始信号を受信するまでの５７フレームにおいてローレベルとなる。
　図８は、本実施形態に係る液晶表示装置２およびホスト１の動作を説明するためのタイミングチャートである。本実施形態における充電期間は３フレーム設けられ、割り込み処理が行われない場合の休止期間は５７フレーム設けられる。３フレームの充電期間のうち、最初の２フレームは予備充電期間であり、その後の１フレームは本充電期間である。本充電期間は、上記第１の実施形態における１フレームの充電期間に相当するものである。画像データＩＭＤに応じた電圧の書き込みはこの本充電期間（１フレーム）に行われるので、本実施形態において割り込み処理が行われない場合のリフレッシュレートは上記第１の実施形態と同様に１Ｈｚとなる。
　また、本充電期間の開始直前の期間である予備充電期間には、電源供給回路３４によるアナログソース電源ＤＡＳの供給が開始される。本明細書では、このように本充電期間の開始前に予め電源供給回路３４によるアナログソース電源ＤＡＳの供給を開始しておく動作ことを「プリチャージ動作」という。図９は、本実施形態におけるプリチャージ動作について説明するためのタイミングチャートである。アナログソース電源ＤＡＳは、ロジックソース電源ＤＬＳなどに比べて高電圧であり、供給開始から所望の電圧に到達するまで、すなわち安定した電圧を得るまでにある程度の時間を要する。そこで、本実施形態では図９に示すように、２フレームの予備充電期間においてプリチャージ動作を行うことにより、本充電期間において安定したアナログソース電源ＤＡＳが得られる。ＤＡ変換回路よりも大きな電圧の電源が要求される出力アンプ３３１では、このようなプリチャージ動作はより有効である。なお、予備充電期間は２フレーム設ける必要はなく、例えば１フレームまたは３フレームなどでも良い。
　予備充電期間には、例えば、ゲートラインＧＬを走査すると共に、画像データＩＭＤとは関連しない電圧（例えば、ノーマリブラックモードにおいて黒画像に対応する電圧である黒電圧）であるソース出力信号ＳＯを、アナログソース電源ＤＡＳにより動作するＤＡ変換回路および出力アンプ３３１により生成してソースドライバ３３からソースラインＳＬに印加することが望ましい。これにより、本充電期間前に一度画面が黒画像にリセットされるので、直前の休止期間における画面状態に依存しない安定した表示を行うことができる。なお、ソース出力信号ＳＯが出力されることにより出力アンプ３３１の出力がハイインピーダンス状態とならないので、ソース出力信号ＳＯの出力を停止するような場合と異なり、ゲートラインＧＬを走査しても表示が不安定にならない。ただし、予備充電期間において、ゲートラインＧＬの走査を行わずに、ソース出力信号ＳＯの出力を停止しても良い。また、直前の休止期間において画素容量Ｃｐに保持された電圧が黒電圧である（すなわち、画素電極１３の電位と共通電極１４の電位が互いに等しい）ときには、出力アンプ３３１がハイインピーダンス状態であっても画素容量Ｃｐの保持電圧は変動しないので、ゲートラインＧＬを走査するか否かに関わらずソース出力信号ＳＯの出力を停止しても良い。
　割り込み処理が行われることなく休止期間から遷移した充電期間については、予備充電期間および本充電期間の双方において、現行の画像データＩＭＤに応じた輝度補正信号（バックライト制御信号ＢＬＣ）が生成され、当該輝度補正信号に応じたバックライト２０の発光およびソース出力信号ＳＯの補正が行われる。割り込み処理により休止期間から遷移した充電期間については、現行の画像データＩＭＤに応じた輝度補正信号が生成され、当該輝度補正信号に応じたバックライト２０の発光およびソース出力信号ＳＯの補正が行われる。これは、予備充電期間には、新たな画像データＩＭＤに応じた表示がまだ行われないためである。なお、休止期間における輝度補正信号については上記第１の実施形態と同様であり、直前の充電期間と同様の輝度補正信号が引き続き生成される。
　＜２．２　効果＞
　本実施形態によれば、充電期間が予備充電期間および本充電期間からなり、予備充電期間においてプリチャージ動作が行われる。このため、本充電期間において安定したアナログソース電源ＤＡＳが得られる。これにより、本充電期間において画素容量Ｃｐに書き込むべきソース出力信号ＳＯが安定するので、表示品位の低下を抑制できる。
　また、予備充電期間において黒電圧を画素容量Ｃｐに書き込むので、本充電期間前に一度画面が黒画像にリセットされる。これにより、予備充電期間の間に、本充電期間中に必要となる電圧を確保できるので、直前の画面状態に依存しない安定した表示を行うことができる。なお、図８では割り込み処理の有無に関わらず予備充電期間を設けると共に、黒電圧の書き込みを行うものとしているが、本発明はこれに限定されるものではない。例えば、黒電圧の書き込みについては割り込み処理により休止期間から遷移した充電期間の予備充電期間にのみ行い、他の予備充電期間にはゲートラインＧＬの走査を行わないようにしても良い。また例えば、割り込み処理があった場合にのみ予備充電期間を設けるようにしても良い。
　＜３．第３の実施形態＞
　＜３．１　動作＞
　図１０は、本発明の第３の実施形態に係る液晶表示装置２およびホスト１の動作を説明するためのタイミングチャートである。本実施形態の構成要素については上記第１の実施形態におけるものと同様であるので、上記第１の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。また、本実施形態に係る液晶表示装置２の動作については、バックライト制御信号ＢＬＣに関する動作を除き上記第２の実施形態と同様であるので、共通する説明を適宜省略する。図１０に示すように、本実施形態では上記第２の実施形態と同様に、充電期間は３フレーム設けられ、割り込み処理が行われない場合の休止期間は５７フレーム設けられる。３フレームのうち、最初の２フレームは予備充電期間であり、その後の１フレームは本充電期間である。
　割り込み処理が行われることなく休止期間から遷移した充電期間については、上記第２の実施形態と同様に、予備充電期間および本充電期間の双方において、現行の画像データＩＭＤに応じた輝度補正信号（バックライト制御信号ＢＬＣ）が生成され、当該輝度補正信号に応じたバックライト２０の発光およびソース出力信号ＳＯの補正が行われる。一方、割り込み処理により休止期間から遷移した充電期間については、上記第２の実施形態と異なり、予備充電期間および本充電期間の双方において新たな画像データＩＭＤに応じた輝度補正信号が生成され、当該輝度補正信号に応じたバックライト２０の発光およびソース出力信号ＳＯの補正が行われる。このため、本充電期間の開始時点ですでに新たな画像データＩＭＤに応じた輝度補正信号によるバックライト２０の発光およびソース出力信号ＳＯの補正が行われていることになる。なお、休止期間における輝度補正信号については上記第１および第２の実施形態と同様であり、直前の充電期間と同様の輝度補正信号が引き続き生成される。
　＜３．２　効果＞
　本実施形態では、割り込み処理がある場合に予備充電期間において、新たな画像データＩＭＤに応じた輝度補正信号が生成される。このため、本充電期間の開始時点ですでに新たな画像データＩＭＤに応じた輝度補正信号に基づくバックライト２０の発光輝度およびソース出力信号ＳＯの補正が反映されている。これにより、割り込み処理により休止期間から遷移した充電期間の本充電期間において画質が改善された表示を即座に得ることができる。
　＜４．その他＞
　上記各実施形態では、画像補正部としてＣＡＢＣ処理部３２を設けているが、本発明はこれに限定されるものではない。例えば、環境光に応じて画像の補正を行うアンビエントライトプロセシング（Ambient light processing）、画像データＩＭＤに応じて輪郭を強調するシャープネスエンハンスメント（Sharpness enhancement）、画像データＩＭＤに応じてコントラストを強調する（Contrast enhancement）、液晶表示パネル１０の特性に応じた表示を行うための補正を行うカラーマネジメント（Color management）、および画像データＩＭＤに応じて彩度を強調するサチュレーションエンハンスメント（Saturation enhancement）など種々の画質補正機能を実現するための処理部をＣＡＢＣ処理部３２に代えて、あるいはＣＡＢＣ処理部３２と共に設けても良い。これらの画質補正機能を実現するための処理部の動作タイミングは、ＣＡＢＣ処理部３２のものと同様である。
　上記各実施形態では、表示装置として液晶表示装置２を例に挙げて説明しているが、本発明は例えば有機ＥＬ（Electro Luminescence）表示装置にも適用することができる。ただし、有機ＥＬ表示装置はバックライトを要しない自発光型の表示装置であるので、休止期間中は非発光状態となる。有機ＥＬ表示装置における低周波駆動では、非発光状態となる休止期間を設けることにより、有機ＥＬの発光に要する消費電力を低減することができる。なお、画面が点滅するように視認されることを避けるために、例えば充電期間の長さを１フレームとする場合には、画面が点滅するように視認されることを避けるために休止期間の長さは１フレーム程度とすることが望ましい。上記各実施形態に係る液晶表示装置２では、割り込み処理による液晶表示パネル１０の駆動状態の休止期間から充電期間への遷移には１フレームを要するものとしたが、有機ＥＬ表示装置に本発明を適用する場合には、当該遷移に要する時間を１フレームよりも短くすることが望ましい。
　上記各実施形態では、ホスト１とＬＣＤドライバＩＣ３０との間のインターフェースとしてＤＳＩ規格に準拠したものを用いるものとして説明したが、本発明はこれに限定されるものではなく、例えばＭＤＤＩ（Mobile Display Digital Interface）規格に準拠したものなどを用いても良い。その他、本発明の趣旨を逸脱しない範囲で上記各実施形態を種々変形して実施することができる。
　以上により、本発明によれば、画面切替時間を短縮化しつつ低消費電力化を図る、表示装置用の駆動制御装置、それを備える表示装置、および駆動制御方法を提供することができる。
　本発明は、休止駆動の途中で画像が更新された場合に、画面切替時間を短縮化しつつ低消費電力化を図ることが可能な表示装置に適用される。
１…ホスト
２…液晶表示装置
１０…液晶表示パネル
１２…ＴＦＴ（薄膜トランジスタ）
２０…バックライト
３０…ＬＣＤドライバＩＣ（駆動制御装置）
３１…表示制御回路
３２…ＣＡＢＣ処理部（画質補正部）
３３…ソースドライバ（映像信号線駆動部）
３１３…ＲＡＭ（記憶部）
３１５…ラインメモリ（記憶部）
３３１…出力アンプ
３４…電源供給回路
４０…ゲートドライバ（走査信号線駆動部）
５０…バックライト駆動回路
ＢＬＣ…バックライト制御信号
ＣＴ…駆動制御信号
ＤＡＳ…アナログソース電源
ＤＬＳ…ロジックソース電源
ＤＬＧ…ゲート電源
ＩＭＤ…画像データ
ＳＯ…ソース出力信号

Claims (16)

  1. 　複数の走査信号線と、複数の映像信号線と、前記複数の走査信号線および前記複数の映像信号線に対応して設けられた複数の画素形成部とを含む表示パネルの画面を、外部から受け取る画像データに基づいてリフレッシュするための制御を行う表示制御部を備え、
    　前記表示制御部は、
    　　前記画像データを保持するための記憶部を含み、
    　　前記画面をリフレッシュするための充電期間と、前記画面のリフレッシュを休止し、前記充電期間以上の長さが予め定められた休止期間とが交互に現れるように、前記表示パネルを駆動するための駆動制御信号を生成し、
    　　前記休止期間において前記画像データを受け取った場合には、当該画像データの受け取り直後に当該休止期間を前記充電期間に遷移させる割り込み処理を行うことを特徴とする、表示装置用の駆動制御装置。
  2. 　前記表示制御部は、ＤＳＩ（Display Serial Interface）規格に準拠した、前記画像データを外部から受け取るためのインターフェース部を含むことを特徴とする、請求項１に記載の駆動制御装置。
  3. 　前記表示制御部は、
    　　前記インターフェース部を介して前記画像データをパケット単位で受け取り、
    　　前記画像データを伝送するためのパケットのうちの、前記記憶部への当該画像データの書き込みが初回であることを示すデータに基づいて、前記割り込み処理を行うことを特徴とする、請求項２に記載の駆動制御装置。
  4. 　前記充電期間は、前記画像データに応じた電圧を前記複数の映像信号線を介して前記複数の画素形成部に書き込むための本充電期間を含むことを特徴とする、請求項１に記載の駆動制御装置。
  5. 　前記駆動制御信号に応じて、前記複数の映像信号線を駆動する映像信号線駆動部をさらに備えることを特徴とする、請求項４に記載の駆動制御装置。
  6. 　少なくともアナログ信号を生成するための電源を前記映像信号線駆動部に供給する電源供給部をさらに備え、
    　前記電源供給部は、
    　　前記充電期間には、少なくとも前記本充電期間において前記電源を前記映像信号線駆動部に供給し、
    　　前記休止期間には、前記映像信号線駆動部に対する前記電源の供給を停止することを特徴とする、請求項５に記載の駆動制御装置。
  7. 　少なくとも前記割り込み処理により前記休止期間から遷移した前記充電期間は、前記本充電期間の直前に設けられた、前記画像データに応じた電圧の前記複数の画素形成部への書き込みを行わない予備充電期間を含み、
    　前記電源供給部は、前記予備充電期間において前記映像信号線駆動部への前記電源の供給を開始することを特徴とする、請求項６に記載の駆動制御装置。
  8. 　前記映像信号線駆動部は、前記予備充電期間において、前記画像データとは関連しない所定の電圧を印加することを特徴とする、請求項７に記載の駆動制御装置。
  9. 　前記割り込み処理により前記休止期間から遷移した前記充電期間のうちの本充電期間において、当該休止期間に受け取った画像データに応じた画質補正を行う画質補正部をさらに備えることを特徴とする、請求項８に記載の駆動制御装置。
  10. 　前記画質補正部は、前記割り込み処理により前記休止期間から遷移した前記充電期間のうちの予備充電期間において予め、当該休止期間に受け取った画像データに応じた画質補正を行うことを特徴とする、請求項９に記載の駆動制御装置。
  11. 　前記割り込み処理により前記休止期間から遷移した前記充電期間のうちの本充電期間において、当該休止期間に受け取った画像データに応じた画質補正を行う機能を有する画質補正部をさらに備えることを特徴とする、請求項４に記載の駆動制御装置。
  12. 　請求項１から１１までのいずれか１項に記載の駆動制御装置と、
    　前記表示パネルと、
    　前記駆動制御信号に応じて、前記複数の走査信号線を駆動する走査信号線駆動部とを備えることを特徴とする、表示装置。
  13. 　前記画素形成部は、前記走査信号線に制御端子が接続され、前記映像信号線に第１導通端子が接続され、前記表示パネル内の、表示すべき画像に応じた電圧が印加されるべき画素電極に第２導通端子が接続され、チャネル層が酸化物半導体により形成された薄膜トランジスタを含むことを特徴とする、請求項１２に記載の表示装置。
  14. 　複数の走査信号線と、複数の映像信号線と、前記複数の走査信号線および前記複数の映像信号線に対応して設けられた複数の画素形成部とを含む表示パネルの画面を、外部から受け取る画像データに基づいてリフレッシュするための制御を行う駆動制御方法であって、
    　前記画像データを所定の記憶部に保持する保持ステップと、
    　前記画面をリフレッシュするための充電期間と、前記画面のリフレッシュを休止し、前記充電期間以上の長さが予め定められた休止期間とが交互に現れるように、前記複数の走査信号線を駆動するステップと、
    　前記休止期間において前記画像データを受け取った場合には、当該画像データの受け取り直後に当該休止期間を前記充電期間に遷移させる割り込み処理を行う割り込みステップとを備えることを特徴とする、駆動制御方法。
  15. 　ＤＳＩ（Display Serial Interface）規格に従って、前記画像データを外部から受け取る受信ステップをさらに備えることを特徴とする、請求項１４に記載の駆動制御方法。
  16. 　前記受信ステップでは、前記画像データはパケット単位で受け取られ、
    　前記割り込みステップでは、前記画像データを伝送するためのパケットのうちの、前記記憶部への当該画像データの書き込みが初回であることを示すデータに基づいて、前記割り込み処理が行われることを特徴とする、請求項１５に記載の駆動制御方法。
PCT/JP2013/051270 2012-01-30 2013-01-23 駆動制御装置、それを備える表示装置、および駆動制御方法 WO2013115026A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/373,647 US9378694B2 (en) 2012-01-30 2013-01-23 Drive control device, display device including the same, and drive control method
US15/166,710 US9898969B2 (en) 2012-01-30 2016-05-27 Drive control device, display device including the same, and drive control method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-016149 2012-01-30
JP2012016149 2012-01-30

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/373,647 A-371-Of-International US9378694B2 (en) 2012-01-30 2013-01-23 Drive control device, display device including the same, and drive control method
US15/166,710 Continuation US9898969B2 (en) 2012-01-30 2016-05-27 Drive control device, display device including the same, and drive control method

Publications (1)

Publication Number Publication Date
WO2013115026A1 true WO2013115026A1 (ja) 2013-08-08

Family

ID=48905068

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/051270 WO2013115026A1 (ja) 2012-01-30 2013-01-23 駆動制御装置、それを備える表示装置、および駆動制御方法

Country Status (3)

Country Link
US (2) US9378694B2 (ja)
TW (1) TWI540564B (ja)
WO (1) WO2013115026A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014050291A1 (ja) * 2012-09-26 2014-04-03 シャープ株式会社 表示装置およびその駆動方法
WO2016093128A1 (ja) * 2014-12-08 2016-06-16 シャープ株式会社 表示制御装置、表示装置、表示制御装置の制御方法
JP2017502325A (ja) * 2013-12-28 2017-01-19 インテル・コーポレーション 動的バックライト制御能力を利用した適応性部分画面更新
JP2017207750A (ja) * 2016-05-17 2017-11-24 株式会社半導体エネルギー研究所 表示装置およびその動作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102035986B1 (ko) * 2013-11-13 2019-10-24 삼성전자 주식회사 타이밍 컨트롤러와 상기 타이밍 컨트롤러를 포함하는 디스플레이 시스템
US10043490B2 (en) * 2014-12-24 2018-08-07 Synaptics Incorporated Requesting display frames from a display source
CN104537997B (zh) * 2015-01-04 2017-09-22 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
TWI594230B (zh) * 2015-10-08 2017-08-01 瑞鼎科技股份有限公司 顯示裝置及其運作方法
KR102460685B1 (ko) 2016-01-18 2022-11-01 삼성디스플레이 주식회사 유기발광 표시장치 및 그의 구동방법
JP2019184725A (ja) * 2018-04-05 2019-10-24 シャープ株式会社 表示装置
CN108831373A (zh) * 2018-06-14 2018-11-16 冠捷显示科技（厦门）有限公司 一种避免oled烧灼现象的方法
US10674112B2 (en) * 2018-09-18 2020-06-02 Samsung Electronics Co., Ltd. Display driver circuit for adjusting framerate to reduce power consumption
US11176386B2 (en) * 2019-07-08 2021-11-16 Nxp Usa, Inc. System and method for continuous operation of vision/radar systems in presence of bit errors
CN113554967A (zh) * 2021-07-06 2021-10-26 北京奕斯伟计算技术有限公司 像素数据的处理方法、装置、电子设备及存储介质
US11978410B2 (en) * 2022-06-23 2024-05-07 Novatek Microelectronics Corp. Backlight control method and related display driver circuit for variable refresh rate display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196714A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd マトリクス型表示装置及び携帯情報装置
JP2005140959A (ja) * 2003-11-06 2005-06-02 Rohm Co Ltd 表示装置及びこれを用いた携帯機器
JP2011090252A (ja) * 2009-10-26 2011-05-06 Renesas Electronics Corp 半導体集積回路およびその動作方法
JP2011145667A (ja) * 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234131B2 (ja) * 1995-06-23 2001-12-04 株式会社東芝 液晶表示装置
CN1220098C (zh) 2000-04-28 2005-09-21 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
JP3766926B2 (ja) 2000-04-28 2006-04-19 シャープ株式会社 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
JP2003029688A (ja) * 2001-07-11 2003-01-31 Pioneer Electronic Corp 表示パネルの駆動方法
JP3749147B2 (ja) * 2001-07-27 2006-02-22 シャープ株式会社 表示装置
GB2378343B (en) * 2001-08-03 2004-05-19 Sendo Int Ltd Image refresh in a display
KR101089199B1 (ko) * 2004-04-22 2011-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그 구동방법
JP4887727B2 (ja) * 2005-10-20 2012-02-29 ソニー株式会社 画像信号処理装置、カメラシステム、および画像信号処理方法
JP5149725B2 (ja) * 2008-07-22 2013-02-20 キヤノン株式会社 画像処理装置及びその制御方法
KR101779076B1 (ko) * 2010-09-14 2017-09-19 삼성디스플레이 주식회사 화소를 포함하는 유기전계발광 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196714A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd マトリクス型表示装置及び携帯情報装置
JP2005140959A (ja) * 2003-11-06 2005-06-02 Rohm Co Ltd 表示装置及びこれを用いた携帯機器
JP2011090252A (ja) * 2009-10-26 2011-05-06 Renesas Electronics Corp 半導体集積回路およびその動作方法
JP2011145667A (ja) * 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014050291A1 (ja) * 2012-09-26 2014-04-03 シャープ株式会社 表示装置およびその駆動方法
JP2017502325A (ja) * 2013-12-28 2017-01-19 インテル・コーポレーション 動的バックライト制御能力を利用した適応性部分画面更新
WO2016093128A1 (ja) * 2014-12-08 2016-06-16 シャープ株式会社 表示制御装置、表示装置、表示制御装置の制御方法
JP2017207750A (ja) * 2016-05-17 2017-11-24 株式会社半導体エネルギー研究所 表示装置およびその動作方法

Also Published As

Publication number Publication date
TW201333925A (zh) 2013-08-16
TWI540564B (zh) 2016-07-01
US9378694B2 (en) 2016-06-28
US20160275864A1 (en) 2016-09-22
US20140368490A1 (en) 2014-12-18
US9898969B2 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
US9898969B2 (en) Drive control device, display device including the same, and drive control method
JP5885760B2 (ja) 表示装置およびその駆動方法
JP5781215B2 (ja) 表示装置、それを備える電子機器、および表示装置の駆動方法
US8970645B2 (en) Display device, drive method thereof, and electronic device
CN112992069B (zh) 显示控制装置、显示装置、记录介质及控制方法
US9761201B2 (en) Liquid-crystal display device and drive method thereof
JPWO2014050316A1 (ja) 液晶表示装置およびその駆動方法
CN102376244A (zh) 显示设备以及显示设备的像素驱动方法
WO2013121957A1 (ja) 表示パネルの駆動装置、それを備える表示装置、および表示パネルの駆動方法
WO2012165302A1 (ja) 表示制御装置およびその制御方法、並びに表示システム
WO2022028435A1 (en) Apparatus and method for driving display panel in power saving mode
WO2013024776A1 (ja) 表示装置およびその駆動方法
JP2010039136A (ja) 液晶表示装置
JP2010039205A (ja) 液晶表示装置
JP7433060B2 (ja) 表示制御装置、表示装置、制御プログラムおよび制御方法
KR20210063163A (ko) 표시장치 및 그의 구동방법
KR20230094331A (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
KR20120071252A (ko) 액정 표시장치의 타이밍 컨트롤러와 이의 구동방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13742891

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14373647

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13742891

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP