TW201519202A - 時序控制器、包含該時序控制器的顯示系統以及其使用方法 - Google Patents

時序控制器、包含該時序控制器的顯示系統以及其使用方法 Download PDF

Info

Publication number
TW201519202A
TW201519202A TW103139143A TW103139143A TW201519202A TW 201519202 A TW201519202 A TW 201519202A TW 103139143 A TW103139143 A TW 103139143A TW 103139143 A TW103139143 A TW 103139143A TW 201519202 A TW201519202 A TW 201519202A
Authority
TW
Taiwan
Prior art keywords
timing controller
interface
display
data
signal
Prior art date
Application number
TW103139143A
Other languages
English (en)
Other versions
TWI625709B (zh
Inventor
Jae-Chul Lee
Jong-Seon Kim
Yun-Hee Kang
Hyun-Je Park
Myung-Seok Oh
Se-Moon Oh
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201519202A publication Critical patent/TW201519202A/zh
Application granted granted Critical
Publication of TWI625709B publication Critical patent/TWI625709B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Telephone Function (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

本發明提供能夠經由行動產業處理器介面聯盟介面與主機通信並經由顯示介面與顯示器通信的時序控制器，所述時序控制器包含：偵測電路，其偵測所述行動產業處理器介面聯盟介面及所述時序控制器中之至少一者是否在正常地操作，並產生偵測信號；及中斷產生電路，其經由專有線將偵測信號作為中斷傳輸至主機。

Description

時序控制器、包含該時序控制器的顯示系統以及其使用方法 【相關申請案之交叉引用】
本申請案根據35 U.S.C.§ 119(a)主張2013年11月13日提出申請之韓國專利申請案第10-2013-0137345號之優先權，所述案之揭露內容特此以引用的方式全文併入本文中。
實例實施例是有關於時序控制器，且更特定言之，是有關於使用行動產業處理器介面聯盟(Mobile Industry Processor Interface；MIPI®)介面之時序控制器及包含時序控制器之顯示系統。
MIPI顯示串列介面(Display Serial Interface；DSI)為用於攜帶型電子裝置之顯示標準。MIPI支援兩個顯示標準，亦即，視訊模式及命令模式。
在視訊模式中，即時將圖框資料自主機傳輸至顯示驅動器積體電路(integrated circuit；IC)。在視訊模式中，甚至當待傳輸至顯示驅動器IC之影像為靜止影像時，主機仍不斷地傳輸靜止影像至顯示驅動器IC。因此，主機之功率消耗增加。
在命令模式中，圖框資料之傳輸開始是由撕裂效應(tearing effect；TE)信號控制。當靜止影像需要顯示於顯示器上時，顯示驅動器IC週期地讀取儲存於嵌入顯示驅動器IC中之圖框緩衝器中之靜止影像，並傳輸讀出之靜止影像至顯示器。此操作被稱作面板自再新(panel self-refresh；PSR)。
本一般發明概念之特徵及用途將在隨後之描述中部分地得到闡述，且將部分地自該描述而顯而易見，或可藉由實踐一般發明概念而被獲悉。
本一般發明概念之前述及/或其他特徵以及用途可藉由提供能夠經由行動產業處理器介面聯盟(MIPI)介面與主機通信並經由顯示介面與顯示器通信的時序控制器而達成，時序控制器包含偵測MIPI介面及時序控制器中之至少一者是否在正常地操作，並產生偵測信號之偵測電路，以及經由專有線將偵測信號作為中斷傳輸至主機的中斷產生電路。
時序控制器可更包含時脈單工通道模組。偵測電路可基於時脈單工通道模組之輸出信號偵測時序控制器之操作模式自低功率(low power；LP)模式至高速(high speed；HS)模式的轉變，並輸出偵測信號。甚至當在HS模式中時脈單工通道模組之輸 出信號被外部雜訊改變時，時脈單工通道模組仍可回應於偵測信號而維持HS模式。
時序控制器可更包含資料單工通道模組，資料單工通道模組包含能夠控制通信方向之有限狀態機(finite state machine；FSM)。偵測電路可偵測由資料單工通道模組輸出的方向指示信號之變化，並可根據偵測之結果產生偵測信號。FSM可經初始化，使得資料單工通道模組可回應於偵測信號而在接收模式中操作。
時序控制器可更包含將經由MIPI介面自主機接收之MIPI資料變換成顯示資料的接收介面。當在預定時間週期內未接收到包含於由接收介面輸出的顯示資料中之圖框資訊時，偵測電路可產生偵測信號。
時序控制器可更包含將經由MIPI介面自主機接收之MIPI資料變換成顯示資料的接收介面。當包含於由接收介面輸出的顯示資料中之有效負載之大小不同於參考有效負載之大小時，偵測電路可產生偵測信號。
時序控制器可更包含儲存資料之圖框記憶體，及基於關於資料之循環冗餘檢查(cyclic redundancy check；CRC)而產生錯誤偵測信號的CRC電路。中斷產生電路可基於錯誤偵測信號而產生中斷。
時序控制器可更包含儲存用於時序控制器之操作的參數的暫存器組，及當所儲存之參數由主機更新成經更新參數且經更新參數之第一檢查和不同於所儲存之參數的第二檢查和時將經更新參數之第一檢查和設定成參考檢查和的檢查和電路。
時序控制器可更包含儲存用於時序控制器之操作的參數 之暫存器組，及當所儲存之參數未由主機更新且所儲存之參數的第一檢查和不同於先前針對所儲存之參數計算出的第二檢查和時輸出錯誤偵測信號的檢查和電路。中斷產生電路可基於錯誤偵測信號而產生中斷。
所儲存之參數可為圖框速率資訊、解析度資訊或實施於時序控制器中之時脈產生器之設定資訊中的至少一者。
時序控制器可更包含在經由顯示介面傳輸第(N+1)個線資料至顯示器的同時接收來自顯示器之事件信號的處理電路，及在處理電路控制下經由顯示介面重新傳輸第N個線資料至顯示器的線記憶體。
顯示器可包含產生顯示時脈之時脈產生器，及偵測時脈產生器之鎖定狀態之丟失並根據偵測之結果產生事件信號的偵測器。
本一般發明概念亦可藉由提供包含主機、經由MIPI介面與主機通信之時序控制器以及經由顯示介面與時序控制器通信之顯示器的顯示系統而達成。時序控制器可包含偵測MIPI介面及時序控制器中之至少一者是否在正常地操作，並產生偵測信號的偵測電路，及經由專有線將偵測信號作為中斷傳輸至主機的中斷產生電路。
本一般發明概念亦可藉由提供操作包含經由MIPI介面與主機通信並經由顯示介面與顯示器通信的時序控制器之顯示系統的方法而達成，方法包含監視時序控制器、顯示器以及MIPI介面中之至少一者當中的多個操作條件，當經由監視時序控制器、顯示器或MIPI介面中之任一者偵測到異常操作條件時將來自時序 控制器之反饋傳輸至主機，以及回應於來自時序控制器之反饋而控制顯示系統之操作。
在顯示系統操作於高速(HS)模式中的同時，可藉由偵測MIPI介面之時脈單工通道模組之輸出信號的異常增加來偵測異常操作條件，且可回應於來自時序控制器之反饋而操作顯示系統以維持在HS模式中。
可藉由偵測由MIPI介面之資料單工通道模組輸出的方向指示信號之變化來偵測異常操作條件，且可回應於來自時序控制器之反饋而初始化經組態以控制指示信號之方向的有限狀態機(FSM)。
可藉由分析自MIPI介面之傳輸介面輸出的資料，及判定是否在預定時間週期內接收到資料中之圖框資訊而偵測異常操作條件。
可藉由分析自MIPI介面之傳輸介面輸出的資料及判定包含於資料中的有效負載之大小是否不同於參考有效負載之大小來偵測異常操作條件。
可藉由對自主機接收之資料執行循環冗餘檢查(CRC)及經由CRC判定資料是否已被外部雜訊改變來偵測異常操作條件。
本一般發明概念亦可藉由提供經由行動產業處理器介面聯盟(MIPI)介面與主機通信並經由顯示介面與顯示器通信的時序控制器而達成，時序控制器包含用以自主機接收時脈信號及一或多個資料信號之接收介面，用以基於時脈信號之變化或一或多個資料信號之方向的變化而產生第一偵測信號的第一偵測電路， 以及用以基於第一偵測信號傳輸中斷信號至主機的中斷產生電路。
時序控制器可更包括用以分析經由一或多個資料信號接收之資料，並用以基於包含於資料中之圖框資訊是否在預定時間週期內被接收及資料之有效負載之大小是否不同於參考有效負載之大小而產生第二偵測信號的第二偵測電路。中斷產生電路可更基於第二偵測信號傳輸中斷信號至主機。
時序控制器可更包括用以基於對自主機接收之資料執行的循環冗餘檢查(CRC)產生第三偵測信號的CRC電路。中斷產生電路可更基於第三偵測信號傳輸中斷信號至主機。
時序控制器可更包括儲存用於時序控制器之操作的參數之暫存器組，及用以掃描參數並用以基於藉由參數計算出之第一檢查和與先前藉由參數計算出之第二檢查和的比較而產生第四偵測信號的檢查和電路。中斷產生電路可更基於第四偵測信號傳輸中斷信號至主機。
100‧‧‧顯示系統
200‧‧‧主機
201‧‧‧匯流排
205‧‧‧中央處理單元(CPU)
210‧‧‧MIPI主側傳輸介面(MIPI TX)
215‧‧‧中斷偵測器
217‧‧‧資料處理電路
219‧‧‧DSI實體層收發器(D-PHY收發器)
220‧‧‧MIPI介面
221‧‧‧單工通道控制及介面邏輯
300‧‧‧時序控制器
301‧‧‧專有線
310‧‧‧MIPI從屬側接收介面(MIPI RX)
311‧‧‧MIPI PHY層
312‧‧‧中斷產生電路
313‧‧‧第一偵測電路
315‧‧‧MIPI資料鏈路層
317‧‧‧MIPI應用層
319‧‧‧第二偵測電路
320‧‧‧資料處理電路
321‧‧‧寫入控制器
323‧‧‧圖框記憶體
325‧‧‧讀取控制器
327‧‧‧循環冗餘檢查(CRC)電路
330‧‧‧暫存器組
335‧‧‧檢查和電路
340‧‧‧處理電路
345‧‧‧線記憶體
350‧‧‧顯示控制器
360‧‧‧顯示介面
361‧‧‧專有線
400‧‧‧顯示器
401‧‧‧顯示面板
410‧‧‧接收介面
420‧‧‧時脈產生器
430‧‧‧偵測器
A、B、C‧‧‧線
CD‧‧‧爭用偵測器
CLK‧‧‧MIPI時脈信號
DA、DB、DC‧‧‧線資料
DATA0、DATA1‧‧‧MIPI資料信號
DCLK‧‧‧顯示時脈信號
DET1‧‧‧第一偵測信號/經啟動第一偵測信號
DET2‧‧‧第二偵測信號/經啟動第二偵測信號
DET3‧‧‧錯誤偵測信號/經啟動錯誤偵測信號
DET4‧‧‧經啟動錯誤偵測信號
DETP‧‧‧啟動事件信號
Dn、Dp‧‧‧信號線
HS-RX‧‧‧高速接收器
HS-TX‧‧‧高速傳輸器
INT‧‧‧中斷
LP-CD‧‧‧低功率爭用偵測器
LP-RX‧‧‧低功率接收器
LP-TX‧‧‧低功率傳輸器
RT‧‧‧終端電阻器
RX‧‧‧接收器
S110、S120、S130、S140、S210、S220、S230、S240、S310、S320、S330、S410、S420、S430、S440、S510、S520、S530、S540、S610、S620、S630、S640、S650、S650、S670、S710、S720、S730、S740‧‧‧操作
TX‧‧‧傳輸器
結合隨附圖式，自實施例之以下描述，本一般發明概念之此等及/或其他特徵以及用途將變得顯而易見且更易於瞭解。
圖1為說明根據本一般發明概念之例示性實施例的顯示系統之方塊圖。
圖2為說明根據本一般發明概念之例示性實施例的包含於圖1中所說明之顯示系統中的時序控制器之方塊圖。
圖3為說明行動產業處理器介面聯盟(MIPI)之通用單工通 道模組功能之圖。
圖4為說明根據本一般發明概念之例示性實施例的增強包含於圖1中所說明之顯示系統中的MIPI介面之系統級可靠性的方法之流程圖。
圖5為說明根據本一般發明概念之另一例示性實施例的增強包含於圖1中所說明之顯示系統中的MIPI介面之系統級可靠性的方法之流程圖。
圖6為說明根據本一般發明概念之另一例示性實施例的增強包含於圖1中所說明之顯示系統中的MIPI介面之系統級可靠性的方法之流程圖。
圖7為說明根據本一般發明概念之另一例示性實施例的增強包含於圖1中所說明之顯示系統中的MIPI介面之系統級可靠性的方法之流程圖。
圖8為說明根據本一般發明概念之例示性實施例的增強儲存於圖2中所說明之時序控制器之圖框記憶體中的資料之可靠性的方法之流程圖。
圖9為說明根據本一般發明概念之例示性實施例的增強儲存於包括於圖2中所說明之時序控制器中之暫存器組中的參數之可靠性的方法之流程圖。
圖10為說明根據本一般發明概念之例示性實施例的增強圖1中所說明之顯示介面之可靠性的方法之流程圖。
圖11為說明根據本一般發明概念之例示性實施例的圖10中所說明之方法的圖。
現將詳細參考本一般發明概念之實施例，實施例之實例是在隨附圖式中說明，圖式中相同參考數字通篇指代相同元件。下文在參看諸圖的同時描述實施例，以便解釋本一般發明概念。
然而，此一般發明概念可以許多不同形式體現且不應被解釋為限於本文中所陳述的實施例。實情為，提供此等實施例以使得此揭露內容將為詳盡且完整的，且此揭露內容將會把一般發明概念之範疇完整地傳達給所屬領域中具通常知識者。在圖式中，層及區域之大小及相對大小為了清楚可被誇示。
應理解，當元件被稱作「連接」或「耦接」至另一元件時，其可直接連接或耦接至另一元件或者可存在介入元件。與此對比，當元件被稱作「直接連接」或「直接耦接」至另一元件時，不存在任何介入元件。如本文中所使用，術語「及/或」包含相關聯列出之項目中之一或多者中的任一者或全部組合，且可簡化為「/」。
應理解，儘管術語第一、第二等可在本文中用以描述各種元件，但此等元件不應受此等術語限制。此等術語僅用以區分一元件與另一元件。舉例而言，第一信號可被稱為第二信號，且類似地，在不脫離本一般發明概念之教示情況下第二信號可被稱為第一信號。
本文中使用之術語僅為描述特定實施例之目的且不意欲限制一般發明概念。如本文中所使用，單數形式「一」以及「所述」意欲亦包含複數形式，除非上下文另有清晰指示。應進一步理解，術語「包括」或「包含」在於此說明書中使用時指定所陳 述特徵、區域、整體、步驟、操作、元件及/或組件之存在，但並不排除一或多個其他特徵、區域、整體、步驟、操作、元件、組件及/或其群組之存在或添加。
除非另有界定，否則本文使用之全部術語(包含技術及科學術語)的意義與一般發明概念所屬領域中具通常知識之一般者通常理解的意義相同。應更理解，諸如在普通使用之詞典中所定義之術語的術語應解譯為具有與其在相關技術及/或本申請案之情況下的含義一致之含義，且不應按理想化或過於形式化的意義來解譯，除非本文中明確地如此定義。
描述中界定之物質(諸如，詳細構造及元件)經提供以輔助對例示性實施例之全面理解。因此，顯而易見例示性實施例可在沒有彼等特別界定之物質的情況下進行。又，未詳細地描述先前技術中已知的功能或元件，因為其將以不必要的細節混淆例示性實施例。
圖1為說明根據本一般發明概念之實施例的顯示系統100之方塊圖。參看圖1，顯示系統100包括主機200、時序控制器300以及顯示器400。可藉由使用能夠使用行動產業處理器介面聯盟(MIPI®)或MIPI協定之裝置來實施顯示系統100。
裝置可為(例如)行動裝置，諸如行動電話、智慧型電話、平板型個人電腦(tablet personal computer；PC)、個人數位助理(personal digital assistant；PDA)、企業數位助理(enterprise digital assistant；EDA)、數位照相機、數位攝影機、攜帶型多媒體播放器(portable multimedia player；PMP)、個人導航裝置或攜帶型導航裝置(portable navigation device；PND)、行動上網裝置 (mobile internet device；MID)、隨身電腦(wearable computer)、家用電器電腦或其類似者。
主機200可控制時序控制器300之操作。主機200及時序控制器300可經由MIPI介面220而彼此通信。舉例而言，可藉由使用積體電路(IC)、系統單晶片(system-on-chip；SoC)、應用處理器(application processor；AP)或行動AP來實施主機200。
在此說明書中，為便於解釋而將MIPI或MIPI協定描述為實施例，但本一般發明概念之技術精神(亦即，藉以將關於連接於主機與時序控制器之間的介面是否正常之資訊及/或關於時序控制器是否正常之資訊傳輸至主機的技術)可應用於包含不同於MIPI及MIPI協定的介面之顯示系統。
主機200包含中央處理單元(central processing unit；CPU)205、MIPI主側傳輸介面210(下文中，稱作MIPI TX 210)、中斷偵測器215以及資料處理電路217。CPU 205可經由匯流排201控制MIPI TX 210、中斷偵測器215及/或資料處理電路217。CPU 205可包含一或多個核心。
MIPI TX 210包含一時脈單工通道模組及一或多個資料單工通道模組。時脈單工通道模組及一或多個資料單工通道模組可各自實施為(例如)DSI實體層(DSI physical layer；D-PHY)收發器219內之互連或電路，如圖3中說明。每一單工通道模組可分別包含充當高速傳輸器(HS-TX)、高速接收器(HS-RX)、低功率傳輸器(LP-TX)、低功率接收器(LP-RX)以及低功率爭用偵測器(low-power contention detector；LP-CD)的互連或電路。
參看圖3，傳輸器TX可包含LP-TX及HS-TX，接收器 RX可包含HS-RX、LP-RX以及終端電阻器(或終端阻抗)RT，且連接偵測器CD可包含LP-CD。當每一單工通道模組在HS接收模式中時，可啟用終端電阻器RT。
如圖3中說明之D-PHY收發器219可由單工通道控制及介面邏輯221控制。在本說明書中，如由所屬領域中具通常知識之一般者理解，可參考由行動產業處理器介面聯盟提供之規範。因此，省略對D-PHY收發器219以及單工通道控制及介面邏輯221之詳細解釋。
回頭參看圖1，中斷偵測器215可經由專有(或專用)線301自時序控制器300接收中斷(或中斷信號)INT，且可傳輸對應於中斷INT之信號至CPU 205及/或MIPI TX 210。
CPU 205可解譯(或分析)對應於中斷INT之信號，根據解譯(或分析)之結果來判定MIPI介面220之狀態及/或時序控制器300之狀態，並根據判定之結果來控制MIPI TX 210之操作及/或資料處理電路217之操作。
資料處理電路217可表示能夠處理待經由MIPI TX 210傳輸至時序控制器300之資料(例如，靜止影像資料、運動影像資料及/或參數)的功能電路。
連接於主機200與時序控制器300之間的MIPI介面220包含一時脈單工通道及一或多個資料單工通道。
時脈單工通道將具有根據操作模式(例如，低功率(LP)模式及高速(HS)模式)之不同頻率及不同擺動位準的MIPI時脈信號CLK傳輸至時序控制器300。每一資料單工通道將具有根據操作模式之不同頻率及不同擺動位準的MIPI資料信號DATA0、 DATA1、...及其類似者傳輸至時序控制器300。
時序控制器300包含MIPI從屬側接收介面310(下文中，稱作MIPI RX 310)及顯示控制器350。將參看圖2詳細地描述時序控制器300之結構及操作。
MIPI RX 310包含一時脈單工通道模組及一或多個資料單工通道模組。如圖3中所說明，每一單工通道模組可使用一或多個D-PHY收發器219來實施且可包含HS-TX、HS-RX、LP-TX、LP-RX以及LP-CD。
回頭參看圖1，時序控制器300經由顯示介面360傳輸顯示資料至顯示器400。時序控制器300可藉由使用晶片、IC、處理器或其類似者來實施。為了便於解釋，顯示介面360可(例如)藉由使用增強型減少電壓差動信號傳輸(enhanced reduced voltage differential signal transmission；eRVDS)介面來實施，但本一般發明概念不限於此。
時序控制器300可回應於經由專有(或專用)線361自顯示器400接收的啟動事件信號(DETP)而重新傳輸在正被傳輸之當前線資料之前的線資料至顯示器400。
顯示器400包含顯示面板401、接收介面410、時脈產生器420以及偵測器430。顯示面板401可顯示對應於經由接收介面410接收之顯示資料的影像。接收介面410可將顯示資料變換成適用於顯示面板401之形式。
時脈產生器420提供顯示時脈信號DCLK至能夠處理顯示資料之處理電路(未說明)。舉例而言，時脈產生器420可藉由使用鎖相迴路(phase-locked loop；PLL)或延遲鎖定迴路 (delay-locked loop；DLL)來實施。
偵測器430可監視時脈產生器420是否維持鎖定狀態，且當時脈產生器420丟失鎖定狀態時可產生啟動事件信號DETP。舉例而言，當時脈產生器420受外部雜訊影響時，時脈產生器420可丟失鎖定狀態。外部雜訊可為暫時性雜訊，例如，類似於靜電放電(electrostatic discharge；ESD)。
圖2為圖1中說明的時序控制器300之詳細方塊圖。參看圖1及圖2，時序控制器300包含MIPI RX 310、中斷產生電路312、第二偵測電路319、資料處理電路320、暫存器組330、檢查和電路335、處理電路340、線記憶體345以及顯示控制器350。
時序控制器300可藉由使用(例如)積體電路(IC)或半導體晶片來實施。MIPI RX 310可經由MIPI介面220自主機200接收MIPI時脈信號CLK及MIPI資料DATA0、DATA1、...及其類似者。
MIPI RX 310可傳輸在視訊串流中經由MIPI介面220接收的MIPI資料。MIPI RX 310包含MIPI PHY層311、第一偵測電路313、MIPI資料鏈路層315以及MIPI應用層317。
因為除第一偵測電路313外的MIPI PHY層311、MIPI資料鏈路層315以及MIPI應用層317中之每一者的結構及功能實質上與MIPI規範中界定的對應層中之每一者的彼等結構及功能相同，所以將省略對其之詳細描述。
第一偵測電路313可偵測MIPI介面220之常態或異常態及/或時序控制器300之常態或異常態，可根據偵測之結果產生第一偵測信號DET1，並可傳輸第一偵測信號DET1至MIPI PHY層 311及/或中斷產生電路312。可(例如)根據外部雜訊判定MIPI介面220之常態或異常態及/或時序控制器300之常態或異常態。
根據本一般發明概念之例示性實施例，第一偵測電路313可實施於與MIPI PHY層311相同的層中，實施於與MIPI資料鏈路層315相同的層中，或實施於MIPI PHY層311與MIPI資料鏈路層315之間。
圖4說明根據本一般發明概念之例示性實施例的增強圖1中所說明之顯示系統100中的MIPI介面220之系統級可靠性的方法之流程圖。
參看圖1至圖4，當在操作S110中時序控制器300之操作模式基於經由MIPI介面220之時脈單工通道接收的MIPI時脈信號CLK而自LP模式轉變至HS模式時，第一偵測電路313偵測轉變，並根據偵測之結果控制實施於MIPI RX 310之MIPI PHY層311之時脈單工通道模組中的HS-RX之終端電阻器RT及有限狀態機(FSM)(未說明)。根據控制，在操作S120中，時序控制器300之MIPI RX 310可在HS模式中操作。
當HS-RX之終端電阻器RT及FSM被控制時，在操作S130中，儘管臨時外部雜訊(例如，ESD)流入MIPI介面220中且其後MIPI HS時脈信號CLK突然改變，但MIPI RX 310可仍在HS模式中操作。一般而言，當經由MIPI介面220接收的MIPI HS時脈信號之位準突然由於外部雜訊增加時，時序控制器300通常自HS模式轉變至LP模式。
然而，根據本一般發明概念之例示性實施例，當時序控制器300之操作模式自LP模式轉變至HS模式時，第一偵測電路 313控制實施於MIPI PHY層311中之時脈單工通道模組，使得MIPI RX 310可維持HS模式。因此，在操作S130中，儘管經由MIPI介面220接收的MIPI HS時脈信號CLK之位準突然由於外部雜訊增加，但實施於時脈單工通道模組中之HS-RX仍可維持啟用狀態，且LP-RX可維持停用狀態。
第一偵測電路313偵測到MIPI PHY層311之時脈單工通道模組之輸出信號突然異常地增加，並將根據偵測之結果啟動的第一偵測信號DET1傳輸至中斷產生電路312。本文中，時脈單工通道模組之輸出信號之異常增加不包括自HS模式至LP模式之正常轉變。
在操作S140中，中斷產生電路312經由專有線301傳輸中斷INT至主機200之中斷偵測器215。中斷偵測器215經由匯流排201傳輸對應於中斷INT之信號至CPU 205。
CPU 205可解譯自中斷偵測器215接收之信號，並可根據解譯之結果判定MIPI介面220及/或時序控制器300是否在正常地操作。換言之，CPU 205可基於信號判定外部雜訊已流入MIPI介面220及/或時序控制器300中。
習知主機無法自時序控制器300接收有關關於MIPI介面220及/或時序控制器300是否在正常操作的判定之結果的反饋。因此，習知主機週期地初始化時脈單工通道或時脈單工通道模組。然而，根據本一般發明概念之實施例的主機200可經由中斷INT自時序控制器300接收有關關於MIPI介面220及/或時序控制器300是否在正常操作的判定之結果的反饋。
因此，主機200不需要週期地初始化時脈單工通道。因 此，MIPI介面220之系統級可靠性增加。可藉由使用或(OR)閘、多工器或用以選擇性地將偵測信號作為中斷信號自時序控制器300傳遞至主機200的其他電路來實施中斷產生電路312。
圖5說明根據本一般發明概念之另一例示性實施例的增強圖1中所說明之顯示系統100中的MIPI介面220之系統級可靠性的方法之流程圖。參看圖1、圖2及圖5，MIPI協定之資料單工通道互連模組可被雙向地界定，如圖3中所說明。
一般而言，時序控制器300之MIPI RX 310的資料單工通道模組在接收模式中操作。換言之，在LP模式中，啟用低功率接收器(LP-RX)，且停用低功率傳輸器(LP-TX)。在HS模式中，啟用高速接收器(HS-RX)，且停用高速傳輸器(HS-TX)。
當外部雜訊流入MIPI介面220及/或時序控制器300中，且因此MIPI RX 310之資料單工通道模組自接收模式改變至傳輸模式時，MIPI RX 310不能接收MIPI資料。舉例而言，當MIPI RX 310之資料單工通道模組包含能夠控制通信方向之FSM時，在操作S210中，第一偵測電路313監視由資料單工通道模組輸出的方向指示信號之變化。
舉例而言，假定當資料單工通道模組在接收模式中操作時，方向指示信號是在低位準中，且當資料單工通道模組在傳輸模式中操作時，方向指示信號是在高位準中，當資料單工通道模組在正常接收模式中操作時，方向指示信號是在低位準中。
然而，當方向指示信號之位準歸因於已流入MIPI介面220及/或時序控制器300中的外部雜訊而自低位準異常地轉變至高位準時，MIPI RX 310不能接收MIPI資料，且因此時序控制器 300發生故障。
為了防止時序控制器300之故障，習知主機週期地初始化資料單工通道。然而，根據本一般發明概念之實施例，在操作S220中，第一偵測電路313偵測由資料單工通道模組輸出的方向指示信號之變化並產生根據偵測結果而啟動之第一偵測信號DET1。第一偵測電路313傳輸經啟動第一偵測信號DET1至資料單工通道模組之FSM。
在操作S230中，回應於經啟動第一偵測信號DET1，FSM可經初始化，使得資料單工通道模組可在接收模式中操作。儘管資料單工通道模組由於外部雜訊自接收模式改變至傳輸模式，但資料單工通道模組可在FSM之控制下自動地返回至接收模式。
又，第一偵測電路313傳輸第一偵測信號DET1至中斷產生電路312。
在操作S240中，中斷產生電路312經由專有線301傳輸中斷INT至主機200之中斷偵測器215。中斷偵測器215經由匯流排201傳輸對應於中斷INT之信號至CPU 205。
CPU 205可解譯自中斷偵測器215接收之信號，並可根據解譯之結果判定MIPI介面220及/或時序控制器300異常。換言之，基於信號，CPU 205可判定外部雜訊已流入MIPI介面220及/或時序控制器300中。
習知主機不能自時序控制器300接收有關MIPI介面220及/或時序控制器300異常之判定的反饋。因此，習知主機週期地初始化資料單工通道或資料單工通道模組。
然而，根據本發明概念之實施例的主機200可經由中斷 INT自時序控制器300接收有關MIPI介面220及/或時序控制器300異常的判定之反饋。因此，主機200不需要週期地初始化資料單工通道或資料單工通道模組。因此，MIPI介面220及/或時序控制器300之效率及系統級可靠性增加。
圖6說明根據本一般發明概念之另一例示性實施例的增強圖1中所說明之顯示系統100中的MIPI介面220之系統級可靠性的方法之流程圖。
第二偵測電路319可分析由MIPI RX 310輸出之資料(例如，靜止影像資料、運動影像資料或視訊串流)，且可根據分析之結果產生第二偵測信號DET2。當經由MIPI介面220傳輸之資料轉變成完全不可預測狀態時，時序控制器300無法執行任何操作或任何回答。
當在操作S310中，未在預定時間週期內接收到包含於由MIPI RX 310輸出的資料(例如，視訊串流)中之圖框資訊(例如，圖框標頭)時，第二偵測電路319可產生經啟動第二偵測信號DET2。另一方面，當在操作S310中，在預定時間週期內接收到包含於由MIPI RX 310輸出的資料(例如，視訊串流)中之圖框資訊時，在操作S320中，圖框資訊可由資料處理電路320處理。
經啟動第二偵測信號DET2被傳輸至中斷產生電路312。在操作S330中，中斷產生電路312傳輸對應於經啟動第二偵測信號DET2之中斷INT至主機200之中斷偵測器215。中斷偵測器215經由匯流排201傳輸對應於中斷INT之信號至CPU 205。
CPU 205可解譯自中斷偵測器215接收之信號，並可根據解譯之結果判定MIPI介面220及/或時序控制器300異常。換 言之，基於信號，CPU 205可判定外部雜訊已流入MIPI介面220及/或時序控制器300中。
習知主機不能自時序控制器300接收有關MIPI介面220及/或時序控制器300異常之判定的反饋。然而，根據本發明概念之實施例的主機200可經由中斷INT自時序控制器300接收有關MIPI介面220及/或時序控制器300異常的判定之反饋。因此，主機200可經由MIPI介面220重新傳輸圖框資訊及/或有效負載至時序控制器300。
圖7說明根據本一般發明概念之另一例示性實施例的增強圖1中所說明之顯示系統100中的MIPI介面220之系統級可靠性的方法之流程圖。參看圖1、圖2及圖7，第二偵測電路319可分析由MIPI RX 310輸出的資料(例如，視訊串流)，且可根據分析之結果產生第二偵測信號DET2。
在操作S410中，第二偵測電路319接收包含於由MIPI RX 310輸出的資料(例如，視訊串流)中之有效負載，並在操作S420中判定所接收有效負載之大小是否等於參考有效負載之大小。舉例而言，有效負載可位於圖框標頭之間。
參考有效負載之大小具有預定範圍。舉例而言，參考有效負載之大小可取決於實際有效負載之大小及敏感度。敏感度可判定參考有效負載之大小的允許範圍。
當所接收有效負載之大小等於參考有效負載之大小時(或當所接收有效負載之大小在參考有效負載之大小的預定範圍內時)，在操作S430中，所接收有效負載可由資料處理電路320處理。另一方面，當所接收有效負載之大小不同於參考有效負載 之大小時(或當接收有效負載之大小超出參考有效負載之大小的預定範圍時)，第二偵測電路319產生經啟動第二偵測信號DET2。
經啟動第二偵測信號DET2被傳輸至中斷產生電路312。在操作S440中，中斷產生電路312經由專有線301傳輸對應於經啟動第二偵測信號DET2之中斷INT至主機200之中斷偵測器215。中斷偵測器215經由匯流排201傳輸對應於中斷INT之信號至CPU 205。
CPU 205可解譯自中斷偵測器215接收之信號，並可根據解譯之結果判定MIPI介面220及/或時序控制器300異常。換言之，基於信號，CPU 205可判定外部雜訊已流入MIPI介面220及/或時序控制器300中。
習知主機不能自時序控制器300接收有關MIPI介面220及/或時序控制器300異常之判定的反饋。然而，根據本一般發明概念之例示性實施例的主機200可經由中斷INT自時序控制器300接收有關MIPI介面220及/或時序控制器300之常態或異常態的反饋。因此，主機200可經由MIPI介面220重新傳輸圖框資訊及/或有效負載至時序控制器300。
資料處理電路320可將由MIPI RX 310輸出之資料寫入至圖框記憶體323，或可讀取經寫入至圖框記憶體323之資料。根據實施例，資料可為(例如)靜止影像資料、運動影像資料或視訊串流。
資料處理電路320包含寫入控制器321、圖框記憶體323、讀取控制器325以及循環冗餘檢查(CRC)電路327。寫入控制器321可將由MIPI RX 310輸出之資料寫入至圖框記憶體 323。讀取控制器325可讀取經寫入至圖框記憶體323之資料，並可傳輸經讀取資料至處理電路340。根據實施例，寫入控制器321及讀取控制器325可一體式地形成於控制器中。
圖8說明根據本一般發明概念之例示性實施例的增強儲存於圖2中所說明之時序控制器300之圖框記憶體323中的資料之可靠性的方法之流程圖。CRC電路327可稱作CRC檢查器。
CRC電路327可對儲存於圖框記憶體323中之資料(例如，靜止影像資料、運動影像資料或視訊串流)執行CRC，且可根據CRC之結果產生錯誤偵測信號DET3。
在操作S510中，CRC電路327可經由CRC判定儲存於圖框記憶體323中之資料是否已被外部雜訊改變。當在操作S510中判定資料尚未改變時，CRC電路327可週期地執行操作S510。
當時序控制器300支援面板自更新(PSR)時，CRC電路327可計算關於輸入至圖框記憶體323之新資料(例如，靜止影像資料)的CRC。可與關於圖框記憶體323之讀取操作同步地更新計算出之CRC。
當在操作S510中經由CRC判定儲存於圖框記憶體323中之資料已改變時，CRC電路327可產生經啟動錯誤偵測信號DET3並可傳輸經啟動錯誤偵測信號DET3至中斷產生電路312。
中斷產生電路312可經由專有線301傳輸對應於經啟動錯誤偵測信號DET3之中斷INT至主機200之中斷偵測器215(操作S520)。中斷偵測器215經由匯流排201傳輸對應於中斷INT之信號至CPU 205。
CPU 205可解譯自中斷偵測器215接收之信號，並可根 據解譯之結果判定MIPI介面220及/或時序控制器300異常。換言之，基於信號，CPU 205可判定外部雜訊已流入MIPI介面220及/或時序控制器300之圖框記憶體323中。
習知主機不能自時序控制器300接收有關MIPI介面220及/或時序控制器300之圖框記憶體323是否已受雜訊影響的反饋。然而，根據本一般發明概念之例示性實施例的主機200可經由中斷INT自時序控制器300接收有關MIPI介面220及/或時序控制器300之圖框記憶體323是否已受外部雜訊影響的反饋。因此，主機200可經由MIPI介面220重新傳輸與未受外部雜訊影響之資料相同的原始資料至時序控制器300(操作S530)。
資料處理電路321可將原始資料寫入至圖框記憶體323。因此，儲存於圖框記憶體323中之資料可被更新(操作S540)。舉例而言，可藉由使用嵌入式動態隨機存取記憶體(eDRAM)來實施圖框記憶體323。當原始資料經重新寫入至圖框記憶體323時，可移除顯示器400上產生的視覺假影。
圖9說明根據本一般發明概念之例示性實施例的增強儲存於圖2中所說明之暫存器組330中的參數之可靠性的方法之流程圖。參看圖1、圖2及圖9，暫存器組330可儲存用於時序控制器300之操作的一或多個參數。根據例示性實施例，可藉由使用特定功能暫存器(SFR)或專用暫存器(SPR)來實施暫存器組330。
參數可包含各種資訊中之任一者，諸如，關於待由時序控制器300處理的資料之圖框速率的資訊、關於實施於時序控制器300中之時脈產生器(例如，PLL)之設定的資訊，及/或關於顯示面板401之解析度的資訊。
當儲存於暫存器組330中之參數被外部資訊改變時，時序控制器300可不根據參數之重要性執行正常操作。
檢查和電路335可週期地掃描(或讀取)儲存於暫存器組330中之參數，且可比較當前針對參數計算之第一檢查和與先前針對參數計算之第二檢查和。換言之，在儲存於暫存器組330中之參數由主機200更新後，亦即，在操作S610中判定感測到關於參數之覆寫後，在操作S620中，檢查和電路335計算經更新當前參數之第一檢查和並比較計算出之第一檢查和與針對先前參數計算之第二檢查和。
當在操作S620中判定第一檢查和不同於第二檢查和時，在操作S630中，檢查和電路335可將第一檢查和設定為參考檢查和。當在操作S620中判定第一檢查和與第二檢查和相同時，在操作S640中，檢查和電路335可將第二檢查和(亦即，先前檢查和)維持為參考檢查和。
另一方面，當在操作S610中判定儲存於暫存器組330中之參數未由主機200更新(亦即，未感測到關於參數之覆寫)，且在操作S650中判定未更新參數之第一檢查和不同於先前針對未更新參數計算之第二檢查和時，檢查和電路335輸出經啟動錯誤偵測信號DET4。
在操作S660中，中斷產生電路312經由專有線301傳輸對應於經啟動錯誤偵測信號DET4之中斷INT至主機200之中斷偵測器215。中斷偵測器215經由匯流排201傳輸對應於經啟動中斷INT之信號至CPU 205。
CPU 205可解譯自中斷偵測器215接收之信號，並可根 據解譯之結果判定儲存於暫存器組330中之參數已被外部雜訊改變。
習知主機不能自時序控制器300接收有關儲存於暫存器組330中之參數是否已受外部雜訊影響的反饋。然而，根據本一般發明概念之例示性實施例的主機200可經由中斷INT自時序控制器300接收有關儲存於暫存器組330中之參數是否已受外部雜訊影響的反饋。因此，主機200可經由MIPI介面220重新傳輸與儲存於暫存器組330中之參數相同且未受外部雜訊影響的原始參數至時序控制器300。
在操作S670中，資料處理電路321可接收原始參數並可將所接收原始參數寫入至暫存器組330。
處理電路340可處理由資料處理電路320輸出之資料，且可傳輸經處理資料至線記憶體345。處理電路340可回應於由顯示器400輸出並經由專有(或專用)線361接收之經啟動事件信號DETP而控制線記憶體345之操作。
顯示控制器350可經由顯示介面360傳輸以線為單位自線記憶體345接收之線資料(例如，顯示資料)至顯示器400之接收介面410。
圖10說明根據本一般發明概念之例示性實施例的增強圖1中說明的顯示介面360之可靠性的方法之流程圖。圖11為圖10中說明的方法之概念圖。參看圖1、圖2、圖10及圖11，當時脈產生器420歸因於外部雜訊之影響而丟失鎖定狀態同時顯示資料正經由顯示介面360傳輸至顯示器400時，在顯示面板401上可發生視訊假影。
舉例而言，如圖11之線(A)中所說明，可分別針對第(N-1)個線及第N個線正常地傳輸線資料DA及線資料DB。線資料DA及線資料DB相應地由顯示面板401接收(如線(B)中所說明)，並顯示於顯示面板401上(如線(C)處所說明)。然而，當在操作S710中偵測到外部雜訊(例如，靜電放電)已流入時脈產生器420中同時第(N+1)個線資料DC正經由顯示控制器350、顯示介面360以及接收介面410自線記憶體345傳輸至顯示面板401時，時脈產生器420可丟失鎖定狀態。
偵測器430可偵測時脈產生器420之鎖定狀態的丟失(操作S720)，且可經由專有線361傳輸經啟動事件信號DETP至時序控制器300之處理電路340(操作S730)。本文中，經啟動信號表示具有低位準及高位準中之一者的信號。
處理電路340可基於經啟動事件信號DETP經由顯示控制器350、顯示介面360以及接收介面410重新傳輸先前線資料(亦即，第N個線資料DB)至顯示面板401(操作S740)。第N個線資料DB顯示於第N個線及第(N+1)個線中之每一者中。然而，可藉由第N個線資料DB減少顯示面板401上的視覺假影。
根據本發明概念之實施例的基於MIPI之時序控制器可傳輸關於MIPI介面是否為正常之資訊及關於時序控制器是否為正常之資訊至主機。
因此，主機可基於資訊控制時序控制器之操作。由時序控制器控制的顯示器可傳輸關於包含於顯示器中的時脈產生器之鎖定狀態之丟失的資訊至時序控制器。因此，時序控制器可執行控制顯示器上產生之視覺假影的操作。
雖然已特別展示並描述本一般發明概念之幾個實施例，但所屬領域中具通常知識之一般者應瞭解可在不脫離一般發明概念之精神及原理情況下對此等實施例進行改變，在隨附申請專利範圍及其均等物中界定一般發明概念之範疇。
300‧‧‧時序控制器
310‧‧‧MIPI從屬側接收介面/MIPI RX
311‧‧‧MIPI PHY層
312‧‧‧中斷產生電路
313‧‧‧第一偵測電路
315‧‧‧MIPI資料鏈路層
317‧‧‧MIPI應用層
319‧‧‧第二偵測電路
320‧‧‧資料處理電路
321‧‧‧寫入控制器
323‧‧‧圖框記憶體
325‧‧‧讀取控制器
327‧‧‧循環冗餘檢查(CRC)電路
330‧‧‧暫存器組
335‧‧‧檢查和電路
340‧‧‧處理電路
345‧‧‧線記憶體
350‧‧‧顯示控制器
DET1‧‧‧第一偵測信號/經啟動第一偵測信號
DET2‧‧‧第二偵測信號/經啟動第二偵測信號
DET3‧‧‧錯誤偵測信號/經啟動錯誤偵測信號
DET4‧‧‧經啟動錯誤偵測信號
DETP‧‧‧啟動事件信號
INT‧‧‧中斷

Claims (25)

  1. 一種時序控制器，能夠經由行動產業處理器介面聯盟介面與主機通信並經由顯示介面與顯示器通信，所述時序控制器包括：偵測電路，偵測所述行動產業處理器介面聯盟介面及所述時序控制器中之至少一者是否在正常地操作，並產生偵測信號；以及中斷產生電路，經由專有線將所述偵測信號作為中斷傳輸至所述主機。
  2. 如申請專利範圍第1項所述之時序控制器，更包括：時脈單工通道模組，其中所述偵測電路基於所述時脈單工通道模組之輸出信號偵測所述時序控制器之操作模式自低功率模式至高速模式的轉變，並輸出所述偵測信號，且甚至當在所述高速模式中所述時脈單工通道模組之所述輸出信號被外部雜訊改變時，所述時脈單工通道模組仍回應於所述偵測信號而維持所述高速模式。
  3. 如申請專利範圍第1項所述之時序控制器，更包括：資料單工通道模組，包含能夠控制通信方向之有限狀態機，其中所述偵測電路偵測由所述資料單工通道模組輸出的方向指示信號之變化，並根據所述偵測之結果產生所述偵測信號，且所述有限狀態機經初始化，使得所述資料單工通道模組可回應於所述偵測信號而在接收模式中操作。
  4. 如申請專利範圍第1項所述之時序控制器，更包括：接收介面，將經由所述行動產業處理器介面聯盟介面自所述主機接收之行動產業處理器介面聯盟資料變換成顯示資料， 其中當在預定時間週期內未接收到包含於由所述接收介面輸出的所述顯示資料中之圖框資訊時，所述偵測電路產生所述偵測信號。
  5. 如申請專利範圍第1項所述之時序控制器，更包括：接收介面，將經由所述行動產業處理器介面聯盟介面自所述主機接收之行動產業處理器介面聯盟資料變換成顯示資料，其中當包含於由所述接收介面輸出的所述顯示資料中之有效負載之大小不同於參考有效負載之大小時，所述偵測電路產生所述偵測信號。
  6. 如申請專利範圍第1項所述之時序控制器，更包括：圖框記憶體，儲存資料；以及循環冗餘檢查電路，基於關於所述資料之循環冗餘檢查而產生錯誤偵測信號，其中所述中斷產生電路基於所述錯誤偵測信號而產生所述中斷。
  7. 如申請專利範圍第1項所述之時序控制器，更包括：暫存器組，儲存用於所述時序控制器之操作的參數；以及檢查和電路，當所儲存之所述參數由所述主機更新成經更新參數且所述經更新參數之第一檢查和不同於所儲存之所述參數的第二檢查和時將所述經更新參數之第一檢查和設定成參考檢查和。
  8. 如申請專利範圍第1項所述之時序控制器，更包括：暫存器組，儲存用於所述時序控制器之操作的參數；以及檢查和電路，當所儲存之所述參數未由所述主機更新且所儲 存之所述參數之第一檢查和不同於先前針對所儲存之所述參數計算出的第二檢查和時輸出錯誤偵測信號，其中所述中斷產生電路基於所述錯誤偵測信號而產生所述中斷。
  9. 如申請專利範圍第8項所述之時序控制器，其中所儲存之所述參數包括圖框速率資訊、解析度資訊或實施於所述時序控制器中之時脈產生器之設定資訊中的至少一者。
  10. 如申請專利範圍第1項所述之時序控制器，更包括：處理電路，接收來自所述顯示器之事件信號同時經由所述顯示介面傳輸第(N+1)個線資料至所述顯示器；以及線記憶體，在所述處理電路之控制下經由所述顯示介面重新傳輸第N個線資料至所述顯示器。
  11. 一種顯示系統，包括：主機；時序控制器，經由行動產業處理器介面聯盟介面與所述主機通信；以及顯示器，經由顯示介面與所述時序控制器通信，其中所述時序控制器包括：偵測電路，偵測所述行動產業處理器介面聯盟介面及所述時序控制器中之至少一者是否在正常地操作，並產生偵測信號；以及中斷產生電路，經由專有線將所述偵測信號作為中斷傳輸至所述主機。
  12. 如申請專利範圍第11項所述之顯示系統，其中所述時序 控制器更包括時脈單工通道模組，所述偵測電路基於所述時脈單工通道模組之輸出信號偵測所述時序控制器之操作模式自低功率模式至高速模式的轉變，並輸出所述偵測信號，且甚至當在所述高速模式中所述時脈單工通道模組之所述輸出信號被外部雜訊改變時，所述時脈單工通道模組仍回應於所述偵測信號而維持所述高速模式。
  13. 如申請專利範圍第11項所述之顯示系統，其中所述時序控制器更包括包含能夠控制通信方向之有限狀態機之資料單工通道模組，所述偵測電路偵測由所述資料單工通道模組輸出的方向指示信號之變化，並根據偵測之結果產生所述偵測信號，且所述有限狀態機經初始化，使得所述資料單工通道模組可回應於所述偵測信號而在接收模式中操作。
  14. 如申請專利範圍第11項所述之顯示系統，其中所述時序控制器更包括將經由所述行動產業處理器介面聯盟介面自所述主機接收的所述行動產業處理器介面聯盟資料變換成顯示資料之接收介面，且當在預定時間週期內未接收到包含於由所述接收介面輸出的所述顯示資料中之圖框資訊時，所述偵測電路產生所述偵測信號。
  15. 如申請專利範圍第11項所述之顯示系統，其中所述時序控制器更包括將經由所述行動產業處理器介面聯盟介面自所述主機接收的所述行動產業處理器介面聯盟資料變換成顯示資料之接收介面，且 當包含於由所述接收介面輸出的所述顯示資料中之有效負載之大小不同於參考有效負載之大小時，所述偵測電路產生所述偵測信號。
  16. 如申請專利範圍第11項所述之顯示系統，其中所述時序控制器更包括：圖框記憶體，儲存資料；以及循環冗餘檢查電路，基於關於所述資料之循環冗餘檢查產生錯誤偵測信號，所述中斷產生電路基於所述錯誤偵測信號產生所述中斷，且所述主機再新儲存於所述圖框記憶體中之所述資料並傳輸原始資料至所述時序控制器。
  17. 如申請專利範圍第11項所述之顯示系統，其中所述時序控制器更包括：暫存器組，儲存用於所述時序控制器之操作的參數；以及檢查和電路，當所儲存之所述參數由所述主機更新成經更新參數且所述經更新參數之第一檢查和不同於所儲存之所述參數的第二檢查和時將所述經更新參數之所述第一檢查和設定成參考檢查和，且所述經更新參數由所述主機輸出。
  18. 如申請專利範圍第11項所述之顯示系統，其中所述時序控制器更包括：暫存器組，儲存用於所述時序控制器之操作的參數；以及檢查和電路，當所儲存之所述參數未由所述主機更新且所儲存之所述參數之第一檢查和不同於先前針對所儲存之所述參數計 算出的第二檢查和時輸出錯誤偵測信號，且所述中斷產生電路基於所述錯誤偵測信號產生所述中斷。
  19. 如申請專利範圍第11項所述之顯示系統，其中所述時序控制器更包括：處理電路，在經由所述顯示介面傳輸第(N+1)個線資料至所述顯示器的處理的同時接收來自所述顯示器之事件信號；以及線記憶體，在所述處理電路之控制下經由所述顯示介面重新傳輸第N個線資料至所述顯示器。
  20. 如申請專利範圍第19項所述之顯示系統，其中所述顯示器包括：時脈產生器，產生顯示時脈；以及偵測器，偵測所述時脈產生器之鎖定狀態之丟失並根據偵測之結果產生所述事件信號。
  21. 一種操作包含經由行動產業處理器介面聯盟介面與主機通信並經由顯示介面與顯示器通信的時序控制器之顯示系統的方法，包括：監視所述時序控制器、所述顯示器以及所述行動產業處理器介面聯盟介面中之至少一者當中的多個操作條件；當經由對所述時序控制器、所述顯示器或所述行動產業處理器介面聯盟介面中之任一者的所述監視而偵測到異常操作條件時，傳輸來自所述時序控制器之反饋至所述主機；以及回應於來自所述時序控制器之所述反饋而控制所述顯示系統之操作。
  22. 如申請專利範圍第21項所述之操作顯示系統的方法，其 中在所述顯示系統正操作於高速模式中的同時藉由偵測所述行動產業處理器介面聯盟介面之時脈單工通道模組之輸出信號的異常增加而偵測所述異常操作條件，且其中操作所述顯示系統以回應於來自所述時序控制器之所述反饋而維持於所述高速模式中。
  23. 如申請專利範圍第21項所述之操作顯示系統的方法，其中藉由偵測由所述行動產業處理器介面聯盟介面之資料單工通道模組輸出的方向指示信號之改變而偵測所述異常操作條件，且其中回應於來自所述時序控制器之所述反饋而初始化經組態以控制所述指示信號之方向的有限狀態機。
  24. 如申請專利範圍第21項所述之操作顯示系統的方法，其中所述異常操作條件是藉由以下動作而偵測：分析自所述行動產業處理器介面聯盟介面之傳輸介面輸出的資料；以及判定是否在預定時間週期內接收到所述資料中之圖框資訊。
  25. 如申請專利範圍第21項所述之操作顯示系統的方法，其中所述異常操作條件是藉由以下動作而偵測：分析自所述行動產業處理器介面聯盟介面之傳輸介面輸出的資料；以及判定包含於所述資料中之有效負載之大小是否不同於參考有效負載之大小。
TW103139143A 2013-11-13 2014-11-12 時序控制器、包含該時序控制器的顯示系統以及其使用方法 TWI625709B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130137345A KR102035986B1 (ko) 2013-11-13 2013-11-13 타이밍 컨트롤러와 상기 타이밍 컨트롤러를 포함하는 디스플레이 시스템
??10-2013-0137345 2013-11-13

Publications (2)

Publication Number Publication Date
TW201519202A true TW201519202A (zh) 2015-05-16
TWI625709B TWI625709B (zh) 2018-06-01

Family

ID=53043432

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139143A TWI625709B (zh) 2013-11-13 2014-11-12 時序控制器、包含該時序控制器的顯示系統以及其使用方法

Country Status (4)

Country Link
US (1) US9892483B2 (zh)
KR (1) KR102035986B1 (zh)
CN (1) CN104636101B (zh)
TW (1) TWI625709B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150090634A (ko) * 2014-01-29 2015-08-06 삼성전자주식회사 디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법
JP2015177364A (ja) * 2014-03-14 2015-10-05 シナプティクス・ディスプレイ・デバイス合同会社 レシーバ回路、表示パネルドライバ、表示装置及びレシーバ回路の動作方法
US9406282B2 (en) * 2014-05-12 2016-08-02 Apple Inc. Display protection for invalid timing signals
JP6883377B2 (ja) * 2015-03-31 2021-06-09 シナプティクス・ジャパン合同会社 表示ドライバ、表示装置及び表示ドライバの動作方法
US10168760B2 (en) * 2015-12-01 2019-01-01 Intel Corporation Power management of user interfaces with coordinated ultra-low power states
KR102468653B1 (ko) 2016-03-11 2022-11-21 삼성디스플레이 주식회사 표시 패널의 구동 장치
CN109155871B (zh) * 2016-04-26 2020-11-13 麦克赛尔株式会社 影像输出系统、影像输出装置和连接线缆
US10698522B2 (en) * 2016-04-27 2020-06-30 Qualcomm Incorporated Variable rate display interfaces
US10614747B2 (en) * 2017-01-31 2020-04-07 Synaptics Incorporated Device and method for driving display panel in response to image data
TWI601123B (zh) * 2017-02-09 2017-10-01 Chipone Technology (Beijing)Co Ltd Display driver and flat panel display
CN107240381B (zh) * 2017-07-31 2019-11-26 京东方科技集团股份有限公司 一种显示装置的显示方法及显示装置
KR102392336B1 (ko) * 2017-11-15 2022-04-28 삼성전자주식회사 디스플레이 구동 장치 및 이를 포함하는 디스플레이 시스템
KR102417633B1 (ko) * 2017-12-20 2022-07-06 삼성전자주식회사 디스플레이에 표시된 콘텐트의 표시 위치에 기반하여, 콘텐트를 수신할 수 있는 상태에 대응하는 신호의 출력 타이밍을 제어하기 위한 전자 장치 및 방법
US10923017B2 (en) * 2018-05-04 2021-02-16 Beijing Boe Optoelectronics Technology Co., Ltd. Method for processing image data with enhanced grayscale level for display panel
KR102565948B1 (ko) 2018-08-27 2023-08-11 삼성디스플레이 주식회사 전자 장치 및 전자 장치의 구동 방법
US11806062B2 (en) 2018-09-07 2023-11-07 Cilag Gmbh International Surgical modular energy system with a segmented backplane
CN109243346A (zh) * 2018-10-15 2019-01-18 四川长虹电器股份有限公司 Oled屏模组状态监测的方法
KR102699835B1 (ko) 2019-06-25 2024-08-30 삼성디스플레이 주식회사 적응적 리프레쉬를 수행하는 표시 장치
US11663994B2 (en) 2019-07-03 2023-05-30 Magnachip Semiconductor, Ltd. Chip solution device for driving display panel comprising display driving integrated circuit (IC) and display control IC
US11176386B2 (en) 2019-07-08 2021-11-16 Nxp Usa, Inc. System and method for continuous operation of vision/radar systems in presence of bit errors
KR102676219B1 (ko) 2019-09-04 2024-06-20 삼성디스플레이 주식회사 전자 장치 및 전자 장치의 구동 방법
CN114064554A (zh) * 2020-07-31 2022-02-18 格科微电子（上海）有限公司 从机设备及配置其mipi的线序的方法
DE102021118045A1 (de) * 2020-10-12 2022-04-14 Samsung Electronics Co., Ltd. Anzeigesystem und anzeige-steuerverfahren für das ansteuern mit niedriger frequenz und niedriger leistung
US11980411B2 (en) 2021-03-30 2024-05-14 Cilag Gmbh International Header for modular energy system
US12004824B2 (en) * 2021-03-30 2024-06-11 Cilag Gmbh International Architecture for modular energy system
US11950860B2 (en) 2021-03-30 2024-04-09 Cilag Gmbh International User interface mitigation techniques for modular energy systems
US12040749B2 (en) 2021-03-30 2024-07-16 Cilag Gmbh International Modular energy system with dual amplifiers and techniques for updating parameters thereof
US11978554B2 (en) 2021-03-30 2024-05-07 Cilag Gmbh International Radio frequency identification token for wireless surgical instruments
US11963727B2 (en) 2021-03-30 2024-04-23 Cilag Gmbh International Method for system architecture for modular energy system
CN113920936B (zh) * 2021-10-18 2024-03-12 京东方科技集团股份有限公司 一种信号监测电路、显示控制电路及显示装置
KR20230057175A (ko) * 2021-10-21 2023-04-28 삼성전자주식회사 무선 통신으로 테스트 가능한 반도체 집적회로
CN114286034A (zh) * 2021-12-23 2022-04-05 南昌虚拟现实研究院股份有限公司 一种mipi电阻网络系统及方法
CN114325355B (zh) * 2021-12-31 2024-08-27 龙迅半导体（合肥）股份有限公司 一种芯片测试系统和方法
CN114817114B (zh) * 2022-05-13 2023-08-15 广芯微电子(苏州)有限公司 一种mipi接口、及其控制方法、装置及介质

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0102059B1 (en) * 1982-08-25 1990-11-22 Nec Corporation Data transmission device for loop transmission system
US5559966A (en) * 1992-11-06 1996-09-24 Intel Corporation Method and apparatus for interfacing a bus that operates at a plurality of operating potentials
US5631952A (en) * 1994-10-18 1997-05-20 Motorola, Inc. Apparatus and method for modem wake-up with autobaud function
US6760854B2 (en) 2000-01-15 2004-07-06 Cirrus Logic, Inc. Method and apparatus for handling a framing error at a serial interface by forcing invalid commands to be read upon determine the command is invalid
ATE306163T1 (de) * 2002-04-16 2005-10-15 Bosch Gmbh Robert Verfahren zur überwachung einer zugriffsablaufsteuerung für ein kommunikationsmedium einer kommunikationssteuerung eines kommunikationssystems
JP2006527848A (ja) * 2003-06-16 2006-12-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ タイミング・クロージャ監視回路および方法
JP3786120B2 (ja) * 2004-03-09 2006-06-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US7362739B2 (en) 2004-06-22 2008-04-22 Intel Corporation Methods and apparatuses for detecting clock failure and establishing an alternate clock lane
US7671628B2 (en) * 2006-01-13 2010-03-02 Motorola, Inc. Bus interface and method for conveying multi-level communication signals between a communication bus and a device coupled to a communication bus
US7694204B2 (en) 2006-03-09 2010-04-06 Silicon Image, Inc. Error detection in physical interfaces for point-to-point communications between integrated circuits
US7876313B2 (en) 2006-09-29 2011-01-25 Intel Corporation Graphics controller, display controller and method for compensating for low response time in displays
US7680973B2 (en) * 2007-06-08 2010-03-16 Igt Sideband signal for USB with interrupt capability
US8294482B2 (en) 2008-03-14 2012-10-23 Apple Inc. Systems and methods for testing a peripheral interfacing with a processor according to a high-speed serial interface protocol
WO2009124911A1 (en) 2008-04-07 2009-10-15 Nxp B.V. Mobile phone with low-power media rendering sub-system
US8207759B2 (en) 2009-03-12 2012-06-26 Fairchild Semiconductor Corporation MIPI analog switch for automatic selection of multiple inputs based on clock voltages
CN102461133A (zh) * 2009-06-26 2012-05-16 诺基亚公司 处理用户输入的方法、设备和计算机程序代码
TWI518500B (zh) * 2010-07-27 2016-01-21 聯詠科技股份有限公司 資料傳輸檢測裝置、資料傳輸檢測方法及其電子裝置
TW201246157A (en) 2011-05-13 2012-11-16 Novatek Microelectronics Corp Display interface circuit
US8886988B2 (en) 2011-05-19 2014-11-11 Novatek Microelectronics Corp. Method of calibrating signal skews in MIPI and related transmission system
EP2724207A4 (en) * 2011-06-24 2015-01-21 Intel Corp METHOD FOR CONTROLLING THE POWER CONSUMPTION OF A SYSTEM
DE102012107954A1 (de) * 2011-09-02 2013-03-07 Samsung Electronics Co. Ltd. Anzeigetreiber, Betriebsverfahren davon, Host zum Steuern des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host
US8704819B2 (en) * 2011-09-06 2014-04-22 Sharp Kabushiki Kaisha Display device and method for driving same
KR101885341B1 (ko) 2011-10-20 2018-08-07 삼성전자 주식회사 디스플레이 드라이버와 이미지 데이터 처리 장치의 동작 방법
US8892918B2 (en) * 2011-10-31 2014-11-18 Conexant Systems, Inc. Method and system for waking on input/output interrupts while powered down
US8644782B2 (en) * 2011-11-14 2014-02-04 Apple Inc. Agile clocking with receiver PLL management
KR101861723B1 (ko) * 2011-12-20 2018-05-30 삼성전자주식회사 티어링과 플리커를 방지하기 위한 동기 신호를 조절하는 장치들과 그 방법
US8640008B2 (en) 2011-12-23 2014-01-28 Arm Limited Error recovery in a data processing apparatus
CA2861700A1 (en) 2011-12-29 2013-07-04 Bayer Intellectual Property Gmbh Polymer compositions with improved adhesion
CN102567134B (zh) 2012-01-06 2015-01-07 威盛电子股份有限公司 存储器模块的错误检查与校正系统以及方法
US9378694B2 (en) * 2012-01-30 2016-06-28 Sharp Kabushiki Kaisha Drive control device, display device including the same, and drive control method
KR20130103859A (ko) * 2012-03-12 2013-09-25 삼성전자주식회사 디스플레이 드라이버의 동작 방법 및 디스플레이 제어 시스템
US9015393B2 (en) * 2012-03-13 2015-04-21 Nokia Corporation Master-slave interface
US9323320B2 (en) * 2012-05-18 2016-04-26 Mediatek Singapore Pte. Ltd. Weighted control in a voltage scaling system
KR102009885B1 (ko) * 2012-10-30 2019-08-12 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
TWI536862B (zh) * 2012-11-06 2016-06-01 聯詠科技股份有限公司 資料傳送系統及方法
TWI518516B (zh) * 2012-11-13 2016-01-21 Novatek Microelectronics Corp 匯流排偵測與控制方法及其匯流排偵測與控制裝置與行動產業處理器 介面系統 Bus Detection and Control Method and Bus Detection and Control Device and Mobile Industry Processor Interface System Thereof
TWI514152B (zh) * 2013-04-16 2015-12-21 Novatek Microelectronics Corp 可動態調整畫面更新頻率之顯示方法及顯示系統

Also Published As

Publication number Publication date
CN104636101B (zh) 2019-05-03
CN104636101A (zh) 2015-05-20
TWI625709B (zh) 2018-06-01
KR102035986B1 (ko) 2019-10-24
US9892483B2 (en) 2018-02-13
KR20150055250A (ko) 2015-05-21
US20150130822A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
TWI625709B (zh) 時序控制器、包含該時序控制器的顯示系統以及其使用方法
TWI575499B (zh) 調整同步訊號以避免不連續和閃爍的裝置以及方法
JP6210187B2 (ja) 集積回路装置、物理量測定装置、電子機器および移動体
TWI670643B (zh) 主機及包括其之多重顯示系統
US9366712B2 (en) Determination of physical connectivity status of devices based on electrical measurement
KR20070116940A (ko) 온도 판정 및 통신 장치와, 그 방법
US20100042874A1 (en) Device testing method and architecture
KR102565948B1 (ko) 전자 장치 및 전자 장치의 구동 방법
KR20160073294A (ko) 터치 센서 정보의 통신을 위한 장치, 시스템 및 방법
JP5454702B2 (ja) 集積回路、電圧値取得方法および送受信システム
JP7109272B2 (ja) 半導体集積回路、ブリッジチップ、ディスプレイシステム、自動車
TWI646522B (zh) 攜帶型裝置的顯示系統以及應用處理器
WO2021150653A1 (en) Eusb2 to usb 2.0 data transmission with surplus sync bits
US10909062B2 (en) Circuit device and electronic apparatus
US8107575B2 (en) Method and circuit for changing modes without dedicated control pin
US7826402B2 (en) Signal transfer systems and methods
JP6763715B2 (ja) タイミングコントローラ、その制御方法、それを用いた電子機器
US11500808B1 (en) Peripheral device having an implied reset signal
JP6773868B1 (ja) 送信装置、送信方法及びプログラム
US20120119789A1 (en) Peak Detector Extension System
JP2003152745A (ja) データ伝送システム、送信装置及び受信装置
WO2024112352A1 (en) Flexible bus communication
JP2010088068A (ja) データ転送制御装置、集積回路装置及び電子機器