DE102021118045A1 - Anzeigesystem und anzeige-steuerverfahren für das ansteuern mit niedriger frequenz und niedriger leistung - Google Patents

Anzeigesystem und anzeige-steuerverfahren für das ansteuern mit niedriger frequenz und niedriger leistung Download PDF

Info

Publication number
DE102021118045A1
DE102021118045A1 DE102021118045.7A DE102021118045A DE102021118045A1 DE 102021118045 A1 DE102021118045 A1 DE 102021118045A1 DE 102021118045 A DE102021118045 A DE 102021118045A DE 102021118045 A1 DE102021118045 A1 DE 102021118045A1
Authority
DE
Germany
Prior art keywords
display
synchronization signal
frame
generate
frame data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021118045.7A
Other languages
English (en)
Inventor
Changju Lee
Yonjun Shin
Hoonmo Yang
Sungchul Yoon
Junghak Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200173549A external-priority patent/KR20220048409A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102021118045A1 publication Critical patent/DE102021118045A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline

Abstract

Ein Anzeigesystem, das einen Host-Prozessor und eine integrierte Anzeigetreiberschaltung enthält, kann bereitgestellt werden. Der Host-Prozessor kann ein Taktsignal erzeugen, das zwischen einem hohen Pegel und einem niedrigen Pegel schwingt, ein erstes Synchronisationssignal basierend auf dem Taktsignal erzeugen und ausgeben, einen Wakeup-Interrupt durch Messen eines Frame-Aktualisierungszeitraums einer Anzeigetafel erzeugen, Framedaten basierend auf dem ersten Synchronisationssignal durch Aktivieren eines Bildbereitstellungspfades basierend auf dem Wakeup-Interrupt erzeugen, und die Framedaten für jeden Frame-Aktualisierungszeitraum ausgeben. Die integrierte Anzeigetreiberschaltung kann das erste Synchronisationssignal und die Framedaten von dem Host-Prozessor empfangen und die Anzeigetafel so steuern, dass ein den Framedaten entsprechendes Framebild auf der Anzeigetafel basierend auf dem ersten Synchronisationssignal angezeigt wird, ohne die Framedaten zu speichern.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht eine Priorität gemäß 35 USC § 119 für die koreanische Patentanmeldung Nr. 10-2020-0130886 , die am 12. Oktober 2020 eingereicht wurde, und für die koreanische Patentanmeldung Nr. 10-2020-0173549 , die am 11. Dezember 2020 eingereicht wurde, beim koreanischen Amt für geistiges Eigentum (KIPO) und deren Inhalt hier durch Verweis in vollem Umfang aufgenommen ist.
  • HINTERGRUND
  • 1. Technisches Gebiet
  • Beispielhafte Ausführungsformen beziehen sich allgemein auf integrierte Halbleiterschaltungen und insbesondere auf Anzeigesysteme zum Ansteuern mit niedriger Frequenz und niedriger Leistung sowie auf Anzeige-Steuerverfahren, die von den Anzeigesystemen ausgeführt werden.
  • 2. Stand der Technik
  • Mit der Entwicklung der Informationstechnologie wird eine Anzeigevorrichtung wichtig, um Informationen für einen Benutzer bereitzustellen. Verschiedene Anzeigevorrichtungen wie Flüssigkristallanzeigen (LCDs), Plasmabildschirme und Elektrolumineszenzanzeigen haben an Popularität gewonnen. Unter diesen haben Elektrolumineszenzanzeigen eine schnelle Reaktionszeit und einen reduzierten Stromverbrauch, unter Verwendung von Leuchtdioden (LEDs) oder organischen Leuchtdioden (OLEDs), die Licht durch Rekombination von Elektronen und Löchern emittieren. In letzter Zeit wurden Anzeigetafeln und Anzeigevorrichtungen erforscht, die mit einer niedrigen Frequenz getrieben werden können, und es wurden verschiedene Verfahren zum Ansteuern und/oder Steuern der Anzeigetafeln und der Anzeigevorrichtungen mit der niedrigen Frequenz erforscht.
  • KURZFASSUNG
  • Mindestens eine Ausführungsform der vorliegenden Offenbarung stellt ein Anzeigesystem bereit, das in der Lage ist, eine Niederfrequenz-Ansteuerung und eine Niederleistungs-Ansteuerung ohne einen Frame-Puffer, der in einer integrierten Anzeigetreiberschaltung enthalten ist, effizient zu implementieren.
  • Mindestens eine beispielhafte Ausführungsform der vorliegenden Offenbarung stellt ein Anzeige-Steuerverfahren bereit, das durch das Anzeigesystem ausgeführt wird.
  • Gemäß einigen beispielhaften Ausführungsformen kann ein Anzeigesystem einen Host-Prozessor und eine integrierte Anzeigetreiberschaltung enthalten. Der Host-Prozessor kann so konfiguriert sein, dass er ein Taktsignal erzeugt, das zwischen einem hohen Pegel und einem niedrigen Pegel schwingt, ein erstes Synchronisationssignal basierend auf dem Taktsignal erzeugt und ausgibt, einen Wakeup-Interrupt erzeugt, indem er einen Frame-Aktualisierungszeitraum einer Anzeigetafel misst, Framedaten basierend auf dem ersten Synchronisationssignal erzeugt, indem er einen Bildbereitstellungspfad basierend auf dem Wakeup-Interrupt aktiviert, und die Framedaten für jeden Frame-Aktualisierungszeitraum ausgibt. Die integrierte Anzeigetreiberschaltung kann das erste Synchronisationssignal und die Framedaten vom Host-Prozessor empfangen und die Anzeigetafel so steuern, dass ein den Framedaten entsprechendes Framebild auf der Anzeigetafel basierend auf dem ersten Synchronisationssignal angezeigt wird, ohne die Framedaten zu speichern.
  • Gemäß einigen beispielhaften Ausführungsformen kann ein Anzeigesystem eine integrierte Anzeigetreiberschaltung und einen Host-Prozessor enthalten. Die integrierte Anzeigetreiberschaltung kann konfiguriert sein, eine Anzeigetafel zu steuern und ein erstes Synchronisationssignal zu erzeugen und auszugeben. Der Host-Prozessor kann so konfiguriert sein, dass er das erste Synchronisationssignal von der integrierten Anzeigetreiberschaltung empfängt, einen Wakeup-Interrupt durch Messen eines Frame-Aktualisierungszeitraums der Anzeigetafel erzeugt, Framedaten basierend auf dem ersten Synchronisationssignal erzeugt, indem er einen Bildbereitstellungspfad basierend auf dem Wakeup-Interrupt aktiviert, und die Framedaten für jeden Frame-Aktualisierungszeitraum ausgibt. Die integrierte Anzeigetreiberschaltung kann die Framedaten vom Host-Prozessor empfangen und die Anzeigetafel so steuern, dass ein den Framedaten entsprechendes Framebild auf der Anzeigetafel basierend auf dem ersten Synchronisationssignal angezeigt wird, ohne die Framedaten zu speichern.
  • Gemäß einigen beispielhaften Ausführungsformen kann ein Anzeigesystem eine Taktquelle, einen Wakeup-Timer, ein Steuer-/Statusregister, einen Timing-Generator, eine Verzögerungseinheit, eine Bildverarbeitungseinheit und einen Video-Timer enthalten. Die Taktquelle kann so konfiguriert sein, dass sie ein Taktsignal erzeugt, das periodisch zwischen einem hohen Pegel und einem niedrigen Pegel schwingt. Der Wakeup-Timer kann so konfiguriert sein, dass er einen Frame-Aktualisierungszeitraum einer Anzeigetafel misst. Das Steuer-/Statusregister kann so konfiguriert sein, dass es einen Wakeup-Interrupt basierend auf einem Messergebnis von dem Wakeup-Timer erzeugt. Der Timing-Generator kann so konfiguriert sein, dass er ein erstes Synchronisationssignal basierend auf dem Taktsignal erzeugt, um das erste Synchronisationssignal an eine integrierte Anzeigetreiberschaltung auszugeben, oder ein zweites Synchronisationssignal von der Anzeigetreiberschaltung empfängt, und ein erstes vertikales Synchronisationssignal und ein erstes horizontales Synchronisationssignal basierend auf dem Taktsignal und einem der ersten und zweiten Synchronisationssignale erzeugt. Die Verzögerungseinheit kann konfiguriert sein, das erste Synchronisationssignal oder das zweite Synchronisationssignal zu verzögern. Die Bildverarbeitungseinheit kann so konfiguriert sein, dass sie basierend auf dem Wakeup-Interrupt aktiviert wird und Framedaten erzeugt. Der Video-Timer kann so konfiguriert sein, dass er ein Timing der Framedaten basierend auf dem ersten vertikalen Synchronisationssignal und dem ersten horizontalen Synchronisationssignal steuert und die Framedaten ausgibt. Das erste und das zweite Synchronisationssignal können über einen ersten Kanal ausgegeben oder empfangen werden, und die Framedaten können über einen zweiten Kanal ausgegeben werden, der sich von dem ersten Kanal unterscheidet. Der Wakeup-Timer, das Steuer-/Statusregister und der Timing-Generator können sich in einem ersten Leistungsbereich befinden, der immer aktiviert ist. Die Bildverarbeitungseinheit und der Video-Timer können sich in einem zweiten Leistungsbereich befinden, der sich von dem ersten Leistungsbereich unterscheidet und so konfiguriert sein kann, dass er basierend auf dem Wakeup-Interrupt selektiv aktiviert wird. Das Anzeigesystem kann so konfiguriert sein, dass es selektiv in einem ersten Operationsmodus, in dem das erste Synchronisationssignal im Timing-Generator erzeugt wird, oder in einem zweiten Operationsmodus arbeitet, in dem das zweite Synchronisationssignal von der integrierten Anzeigetreiberschaltung empfangen wird.
  • Gemäß einigen beispielhaften Ausführungsformen kann ein Anzeige-Steuerverfahren enthalten: Erzeugen und Ausgeben eines ersten Synchronisationssignals durch einen Host-Prozessor basierend auf einem Taktsignal, das periodisch zwischen einem hohen Pegel und einem niedrigen Pegel schwingt, das Erzeugen eines Wakeup-Interrupts durch den Host-Prozessor durch Messen eines Frame-Aktualisierungszeitraums einer Anzeigetafel, Erzeugen von Framedaten durch den Host-Prozessor basierend auf dem ersten Synchronisationssignal durch Aktivieren eines Bildbereitstellungspfads basierend auf dem Wakeup-Interrupt, Ausgeben der Framedaten für jeden Frame-Aktualisierungszeitraum durch den Host-Prozessor, Empfangen des ersten Synchronisationssignals und der Framedaten von dem Host-Prozessor durch die integrierte Anzeigetreiberschaltung, und Steuern der Anzeigetafel durch die integrierte Anzeigetreiberschaltung, so dass ein Framebild entsprechend den Framedaten auf der Anzeigetafel basierend auf dem ersten Synchronisationssignal angezeigt wird, ohne die Framedaten zu speichern.
  • Gemäß einigen beispielhaften Ausführungsformen kann ein Anzeige-Steuerverfahren enthalten: Erzeugen und Ausgeben eines ersten Synchronisationssignals durch eine integrierte Anzeigetreiberschaltung, Empfangen des ersten Synchronisationssignals von der integrierten Anzeigetreiberschaltung durch einen Host-Prozessor, Erzeugen eines Wakeup-Interrupts durch Messen eines Frame-Aktualisierungszeitraums einer Anzeigetafel durch den Host-Prozessor, Erzeugen, durch den Host-Prozessor, von Framedaten basierend auf dem ersten Synchronisationssignal durch Aktivieren eines Bildbereitstellungspfades basierend auf dem Wakeup-Interrupt, Ausgeben der Framedaten durch den Host-Prozessor für jeden Frame-Aktualisierungszeitraum, Empfangen der Framedaten von dem Host-Prozessor durch die integrierte Anzeigetreiberschaltung und Steuern der Anzeigetafel durch die integrierte Anzeigetreiberschaltung, so dass ein den Framedaten entsprechendes Framebild auf der Anzeigetafel basierend auf dem ersten Synchronisationssignal angezeigt wird, ohne die Framedaten zu speichern.
  • In dem Anzeigesystem und dem Anzeige-Steuerverfahren gemäß einigen beispielhaften Ausführungsformen kann die integrierte Anzeigetreiberschaltung 310a so implementiert sein, dass sie den Frame-Puffer nicht enthält. Beispielsweise kann der Host-Prozessor den Frame-Aktualisierungszeitraum der Anzeigetafel messen, den Bildbereitstellungspfad aktivieren, wenn die Frame-Aktualisierung oder die Aktualisierung der Anzeigetafel gewünscht wird, und einen neuen Frame basierend auf der Emissionszeit der Anzeigetafel an die integrierte Anzeigetreiberschaltung senden. Ferner kann ein Signal für die Synchronisation zwischen dem Host-Prozessor und der integrierten Anzeigetreiberschaltung von einem der Host-Prozessoren oder der integrierten Anzeigetreiberschaltung erzeugt und dem anderen der Host-Prozessoren oder der integrierten Anzeigetreiberschaltung bereitgestellt werden. Dementsprechend können die Niederfrequenz-Ansteuerung und die Niederleistungs-Ansteuerung effizient implementiert werden.
  • Figurenliste
  • Veranschaulichende, nicht einschränkende beispielhafte Ausführungsformen werden aus der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen besser verstanden.
    • 1 ist ein Blockdiagramm, das ein Anzeigesystem gemäß einer beispielhaften Ausführungsform veranschaulicht.
    • 2 ist ein Blockdiagramm, das ein Beispiel für ein Anzeigesystem von 1 veranschaulicht.
    • 3 ist ein Diagramm zum Beschreiben der Leistungsbereiche eines Host-Prozessors, der in einem Anzeigesystem von 2 enthalten ist.
    • 4, 5 und 6 sind Blockdiagramme, die Beispiele für eine Videomodus-Steuerung veranschaulichen, die in einem Host-Prozessor enthalten ist, der in einem Anzeigesystem von 2 enthalten ist.
    • 7 und 8 sind Blockdiagramme, die Beispiele für eine Anzeigesteuerung veranschaulichen, die in einem Host-Prozessor enthalten ist, der zu einem Anzeigesystem von 2 gehört.
    • 9 ist ein Blockdiagramm, das eine Anzeigevorrichtung veranschaulicht, die in einem Anzeigesystem gemäß einer beispielhaften Ausführungsform enthalten ist.
    • 10 ist ein Diagramm, das ein Beispiel für ein Pixel veranschaulicht, das in einer Anzeigetafel enthalten ist, die in einer Anzeigevorrichtung von 9 enthalten ist.
    • 11A-11D, 12A-12D sind Diagramme zum Beschreiben einer Operation einer Anzeigevorrichtung, die in einem Anzeigesystem von 1 enthalten ist.
    • 13 ist ein Blockdiagramm, das ein Anzeigesystem gemäß einer Ausführungsform veranschaulicht.
    • 14 ist ein Blockdiagramm, das ein Beispiel für ein Anzeigesystem von 13 veranschaulicht.
    • 15 ist ein Blockdiagramm, das ein Beispiel für eine Videomodus-Steuerung veranschaulicht, die in einem Host-Prozessor enthalten ist, der in einem Anzeigesystem von 14 enthalten ist.
    • 16 ist ein Blockdiagramm, das ein Anzeigesystem gemäß einer beispielhaften Ausführungsform veranschaulicht.
    • 17 ist ein Blockdiagramm, das ein Beispiel für ein Anzeigesystem von 16 veranschaulicht.
    • 18 ist ein Blockdiagramm, das ein Beispiel für eine Videomodus-Steuerung veranschaulicht, die in einem Host-Prozessor enthalten ist, der in einem Anzeigesystem von 17 enthalten ist.
    • 19 ist ein Flussdiagramm, das ein Anzeige-Steuerverfahren gemäß einer beispielhaften Ausführungsform veranschaulicht.
    • 20 ist ein Flussdiagramm, das ein Beispiel der Schritte S310 und S410 in 19 veranschaulicht.
    • 21 ist ein Flussdiagramm, das ein Anzeige-Steuerverfahren gemäß einer beispielhaften Ausführungsform veranschaulicht.
    • 22 ist ein Blockdiagramm, das ein elektronisches System veranschaulicht, das ein Anzeigesystem gemäß einer beispielhaften Ausführungsform enthält.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Verschiedene beispielhafte Ausführungsformen werden unter Bezugnahme auf die beiliegenden Zeichnungen, in denen einige beispielhafte Ausführungsformen dargestellt sind, ausführlicher beschrieben. Die vorliegende Offenbarung kann jedoch in vielen verschiedenen Formen ausgeführt werden und sollte nicht als auf die hier dargelegten beispielhaften Ausführungsformen beschränkt verstanden werden. Gleiche Bezugszeichen beziehen sich in dieser Anmeldung auf gleiche Elemente.
  • 1 ist ein Blockdiagramm, das ein Anzeigesystem gemäß einer beispielhaften Ausführungsform veranschaulicht.
  • Bezugnehmend auf 1 enthält ein Anzeigesystem 100 einen Host-Prozessor 200 und eine Anzeigevorrichtung 300. Die Anzeigevorrichtung 300 enthält eine integrierte Anzeigetreiber(DDI)-Schaltung 310 und eine Anzeigetafel 350. Das Anzeigesystem 100 kann ferner einen ersten Kanal CH11 und einen zweiten Kanal CH2 enthalten.
  • Der Host-Prozessor 200 erzeugt ein Taktsignal, das immer hin- und her geschaltet wird, und erzeugt und gibt ein erstes Synchronisationssignal ESYNC basierend auf dem Taktsignal aus. Der Host-Prozessor 200 erzeugt einen Wakeup-Interrupt durch Messen eines Frame-Aktualisierungszeitraums der Anzeigetafel 350, erzeugt Framedaten FDAT basierend auf dem ersten Synchronisationssignal ESYNC, indem er einen Bildbereitstellungspfad aktiviert, basierend auf dem Wakeup-Interrupt, und gibt die Framedaten FDAT für jeden (oder jeden) Frame-Aktualisierungszeitraum aus.
  • In einigen beispielhaften Ausführungsformen kann der Host-Prozessor 200 in Form eines Anwendungsprozessors (AP) implementiert sein. Ein Beispiel aus 1 kann als AP-zentrische Schnittstelle (oder als Host-zentrische Schnittstelle) bezeichnet werden, bei der der Host-Prozessor 200 das erste Synchronisationssignal ESYNC erzeugt. Detaillierte Konfigurationen und Operationen des Host-Prozessors 200 werden unter Bezugnahme auf 2 und die folgenden Figuren beschrieben.
  • Die integrierte Anzeigetreiberschaltung 310 empfängt das erste Synchronisationssignal ESYNC und die Framedaten FDAT von dem Host-Prozessor 200 und steuert die Anzeigetafel 350 so, dass ein Framebild entsprechend den Framedaten FDAT auf der Anzeigetafel 350 basierend auf dem ersten Synchronisationssignal ESYNC angezeigt wird, ohne die Framedaten FDAT zu speichern. Die integrierte Anzeigetreiberschaltung 310 kann so implementiert sein, dass sie keinen Frame-Puffer (z. B. Graphik-Direktzugriffsspeicher, GRAM) enthält, der die Framedaten FDAT speichert. Detaillierte Konfigurationen und Operationen der integrierten Anzeigetreiberschaltung 310 werden unter Bezugnahme auf 2 und die folgenden Figuren beschrieben.
  • In einigen beispielhaften Ausführungsformen kann das erste Synchronisationssignal ESYNC von dem Host-Prozessor 200 zu der integrierten Anzeigetreiberschaltung 310 über den ersten Kanal CH11 gesendet werden, und die Framedaten FDAT können von dem Host-Prozessor 200 zu der integrierten Anzeigetreiberschaltung 310 über den zweiten Kanal CH2 gesendet werden, der sich von dem ersten Kanal CH11 unterscheidet. Mit anderen Worten, der erste Kanal CH11 zum Senden des ersten Synchronisationssignals ESYNC und der zweite Kanal CH2 zum Senden der Framedaten FDAT können individuell, unabhängig und/oder getrennt gebildet werden.
  • In einigen beispielhaften Ausführungsformen kann der zweite Kanal CH2 basierend auf einem der verschiedenen Anzeige-Schnittstellen-Standards implementiert sein, z. B. einer der Schnittstellen MIPI (Mobile Industry Processor Interface), HDMI (High Definition Multimedia Interface), DP (Display Port), LPDP (Low Power Display Port) oder ALPDP (Advanced Low Power Display Port).
  • Die Anzeigetafel 350 kann das Framebild basierend auf der integrierten Anzeigetreiberschaltung 310 oder unter deren Steuerung anzeigen.
  • In einigen beispielhaften Ausführungsformen kann die Anzeigetafel 350 relativ gute (oder ausgezeichnete, hervorragende, herausragende) Halteeigenschaften haben. Zum Beispiel kann die Anzeigetafel 350 eine organische lichtemittierende Anzeigetafel auf Oxidbasis sein. Zum Beispiel kann die Anzeigetafel 350 ein Bild für maximal etwa eine Sekunde mit einer einzigen Aktualisierung halten, und somit kann die Anzeigetafel 350 mit relativ niedriger Frequenz getrieben werden, selbst wenn die integrierte Anzeigetreiberschaltung 310 keinen Frame-Puffer enthält, wodurch der Stromverbrauch reduziert wird. Detaillierte Konfigurationen und Operationen der Anzeigetafel 350 und der Anzeigevorrichtung 300, die die Anzeigetafel 350 enthält, werden unter Bezugnahme auf 9 und die folgenden Figuren beschrieben.
  • Nachfolgend werden einige beispielhafte Ausführungsformen im Detail basierend auf einem Beispiel beschrieben, bei dem der zweite Kanal CH2 basierend auf dem MIPI-Standard implementiert ist. Die beispielhaften Ausführungsformen sind jedoch nicht darauf beschränkt und können auf verschiedene Beispiele angewendet werden, bei denen der zweite Kanal CH2 basierend auf einer von verschiedenen anderen Schnittstellen-standards für Anzeigen implementiert ist.
  • 2 ist ein Blockdiagramm, das ein Beispiel für ein Anzeigesystem aus 1 veranschaulicht.
  • Bezugnehmend auf 2 enthält ein Anzeigesystem 100a einen Host-Prozessor 200a und eine integrierte Anzeigetreiberschaltung 310a. Das Anzeigesystem 100a kann ferner den ersten Kanal CH11 und den zweiten Kanal CH2 enthalten. Zur besseren Veranschaulichung wird die Anzeigetafel 350 in 1 weggelassen.
  • Der Host-Prozessor 200a kann eine Videomodus-Steuerung 210 und eine Anzeigesteuerung 230 enthalten. Der Host-Prozessor 200a kann ferner einen ersten Pin 205, eine Datenverarbeitungseinheit 220, eine Taktquelle (z. B. einen Taktgenerator) 240 und einen Sender (TX) 250 enthalten.
  • Die Taktquelle 240 kann ein Taktsignal CLK erzeugen, das immer hin- und her geschaltet wird (z. B. regelmäßig oder periodisch zwischen einem hohen Pegel und einem niedrigen Pegel schwingt). Das Taktsignal CLK kann zum Beispiel verwendet werden, um verschiedene Komponenten anzusteuern und verschiedene Signale im Host-Prozessor 200a zu erzeugen. Die Taktquelle 240 kann z. B. einen Ringoszillator, einen RC-Oszillator, einen Quarzoszillator oder einen temperaturkompensierten Quarzoszillator (TCXO) enthalten, aber beispielhafte Ausführungsformen sind darauf nicht beschränkt.
  • Die Videomodus-Steuerung 210 kann das erste Synchronisationssignal ESYNC basierend auf dem Taktsignal CLK erzeugen, kann einen Wakeup-Interrupt WIRQ durch Messen des Frame-Aktualisierungszeitraums der Anzeigetafel 350 erzeugen, und kann ein erstes vertikales Synchronisationssignal VSYNC1 und ein erstes horizontales Synchronisationssignal HSYNC1 basierend auf dem Taktsignal CLK, dem ersten Synchronisationssignal ESYNC und dem Wakeup-Interrupt WIRQ erzeugen. Detaillierte Konfigurationen der Videomodus-Steuerung 210 werden unter Bezugnahme auf 4, 5 und 6 beschrieben.
  • Die Videomodus-Steuerung 210 kann sich immer in einem aktivierten Zustand befinden (z. B. kann sie immer aktiviert sein). Zum Beispiel, selbst wenn der Host-Prozessor 200a die Framedaten FDAT nicht erzeugt und ausgibt und in einen Leerlaufmodus eintritt, kann die Videomodus-Steuerung 210 immer einen aktiven Modus halten, ohne in den Leerlaufmodus einzutreten. Der Leerlaufmodus kann als Schlafmodus, Standby-Modus, Abschaltmodus, Energiesparmodus oder ähnliches bezeichnet werden.
  • Das erste Synchronisationssignal ESYNC kann ein Signal sein, das für die Synchronisation zwischen dem Host-Prozessor 200a und der integrierten Anzeigetreiberschaltung 310a verwendet wird. Zum Beispiel kann das erste Synchronisationssignal ESYNC einem horizontalen Synchronisationssignal entsprechen, das in der Anzeigevorrichtung 300 verwendet wird. Um z. B. das Flimmern aufgrund des leichten Versatzes (oder der Differenz) des horizontalen Synchronisationssignals zu minimieren oder zu verhindern, und um das horizontale Synchronisationssignal aufgrund der Taktvariation zu minimieren oder zu verhindern, kann der Host-Prozessor 200a das erste Synchronisationssignal ESYNC erzeugen, das gemeinsam von dem Host-Prozessor 200a und der integrierten Anzeigetreiberschaltung 310a verwendet wird, und kann das erste Synchronisationssignal ESYNC mit der integrierten Anzeigetreiberschaltung 310a teilen. Zum Beispiel kann das erste Synchronisationssignal ESYNC immer und/oder kontinuierlich erzeugt und der integrierten Anzeigetreiberschaltung 310a bereitgestellt werden, unabhängig von der Übertragung der Framedaten FDAT (z. B. auch, wenn die Framedaten FDAT nicht gesendet werden).
  • Das erste vertikale Synchronisationssignal VSYNC1 und das erste horizontale Synchronisationssignal HSYNC 1 können Signale sein, die zur Steuerung und/oder Einstellung eines Timings der Framedaten FDAT innerhalb des Host-Prozessors 200a verwendet werden.
  • Die Datenverarbeitungseinheit 220 kann eine allgemeine Operation des Host-Prozessors 200a steuern und kann Rohdaten RDAT bereitstellen, die zum Erzeugen der Framedaten FDAT verwendet werden. Die Datenverarbeitungseinheit 220 kann z. B. eine zentrale Verarbeitungseinheit (CPU) o. ä. enthalten.
  • Die Anzeige-Steuerung 230 kann Operationen der Anzeigevorrichtung 300 und der integrierten Anzeigetreiberschaltung 310a steuern und kann die Framedaten FDAT basierend auf dem ersten vertikalen Synchronisationssignal VSYNC1, dem ersten horizontalen Synchronisationssignal HSYNC1, dem ersten Synchronisationssignal ESYNC und den Rohdaten RDAT erzeugen und ausgeben. Die Framedaten FDAT können zum Beispiel in Form eines Pakets erzeugt und ausgegeben werden. Die Anzeigesteuerung 230 kann als Display Processing Unit (DPU) bezeichnet werden. Detaillierte Konfigurationen der Anzeigesteuerung 230 werden unter Bezugnahme auf 7 und 8 beschrieben.
  • Die Datenverarbeitungseinheit 220 und die Anzeigesteuerung 230 können basierend auf dem Wakeup-Interrupt WIRQ selektiv freigegeben (oder aktiviert) werden.
  • Wenn z. B. die Erzeugung und Ausgabe der Framedaten FDAT nicht gewünscht ist, können die Datenverarbeitungseinheit 220 und die Anzeigesteuerung 230 in den Leerlaufmodus gehen. Wenn die Erzeugung und Ausgabe der Framedaten FDAT erwünscht ist, kann der Operationsmodus der Datenverarbeitungseinheit 220 und der Anzeigesteuerung 230 basierend auf dem Wakeup-Interrupt WIRQ vom Leerlaufmodus in den aktiven Modus umgeschaltet (oder geändert) werden. Ein Pfad, über den die Datenverarbeitungseinheit 220 die Rohdaten RDAT bereitstellt, und ein Pfad, über den die Anzeigesteuerung 230 die Framedaten FDAT erzeugt und ausgibt, kann dem mit Bezug auf 1 beschriebenen Bildbereitstellungspfad entsprechen, der im Host-Prozessor 200a enthalten ist und basierend auf dem Wakeup-Interrupt WIRQ aktiviert wird.
  • Der erste Pin 205 kann mit dem ersten Kanal CH11 verbunden sein, der das erste Synchronisationssignal ESYNC an die integrierte Anzeigetreiberschaltung 310a sendet. Ein Pin kann zum Beispiel ein Kontaktpin oder ein Kontaktpad sein, aber beispielhafte Ausführungsformen sind darauf nicht beschränkt.
  • Der Sender 250 kann mit dem zweiten Kanal CH2 verbunden sein, der die Framedaten FDAT an die integrierte Anzeigetreiberschaltung 310a sendet. Der Sender 250 kann zum Beispiel basierend auf dem MIPI-Standard implementiert werden.
  • Obwohl in 2 nicht veranschaulicht, kann der Host-Prozessor 200a ferner einen Systembus, eine Speichereinheit, eine Speichervorrichtung, eine Mehrzahl von Funktionsmodulen und eine integrierte Schaltung zur Energieverwaltung (PMIC) enthalten. Der Systembus kann einem Pfad zur Signalübertragung zwischen den Komponenten im Host-Prozessor 200a entsprechen. Die Speichereinheit und die Speichervorrichtung können Befehle und Daten für die Operation des Host-Prozessors 200a speichern. Die Mehrzahl der Funktionsmodule kann verschiedene Funktionen des Host-Prozessors 200a ausführen. Die integrierte Schaltung zur Energieverwaltung kann den Komponenten im Host-Prozessor 200a eine Betriebsspannung bereitstellen und die oben beschriebene Umschaltung zwischen dem Leerlaufmodus und dem aktiven Modus steuern.
  • In einigen beispielhaften Ausführungsformen kann der Speicher eine flüchtige Speichervorrichtung enthalten, wie z. B. einen dynamischen Direktzugriffsspeicher (DRAM), einen statischen Direktzugriffsspeicher (SRAM), einen mobilen DRAM oder ähnliches. In einigen beispielhaften Ausführungsformen kann der Speicher eine nichtflüchtige Speichervorrichtung enthalten, wie z.B. einen löschbaren programmierbaren Festwertspeicher (EPROM), einen elektrisch löschbaren programmierbaren Festwertspeicher (EEPROM), einen Flash-Speicher, einen Phasenwechsel-Direktzugriffsspeicher (PRAM), einen Widerstands-Direktzugriffsspeicher (RRAM), einen Nano-Floating-Gate-Speicher (NFGM), einen Polymer-Direktzugriffsspeicher (PoRAM), einen magnetischen Direktzugriffsspeicher (MRAM), einen ferroelektrischen Direktzugriffsspeicher (FRAM) oder ähnliches. In einigen beispielhaften Ausführungsformen kann die Speichervorrichtung ferner eine eingebettete Multimedia-Karte (eMMC), einen universellen Flash-Speicher (UFS), eine Festkörperlaufwerk (SSD), ein Festplattenlaufwerk (HDD), eine CD-ROM oder ähnliches enthalten.
  • In einigen beispielhaften Ausführungsformen kann die Mehrzahl der Funktionsmodule ein Kommunikationsmodul enthalten, das eine Kommunikationsfunktion ausführt (z.B., ein CDMA-Modul (Code Division Multiple Access), ein LTE(Long Term Evolution)-Modul, ein RF(Radio Frequency)-Modul, ein UWB(Ultra Wideband)-Modul, ein WLAN(Wireless Local Area Network)-Modul, ein WIMAX(Worldwide Interoperability for a Microwave Access)-Modul oder ähnliches), ein Kameramodul, das eine Kamerafunktion ausführt, ein Eingangs-/Ausgangs-(E/A)-Modul, das ein Anzeigemodul, das eine Anzeigefunktion ausführt, und ein Touchpanel-Modul, das eine Berührungserkennungsfunktion ausführt, enthält, und ein Audiomodul, das ein Mikrofon (MIC)-Modul, ein Lautsprechermodul oder dergleichen enthält, das eine E/A von Audiosignalen ausführt. In einigen beispielhaften Ausführungsformen kann die Mehrzahl der Funktionsmodule ferner ein GPS(Global Positioning System)-Modul, ein Gyroskopmodul oder Ähnliches enthalten.
  • Die integrierte Anzeigetreiberschaltung 310a kann eine Timing-Steuerung 330 und einen Zeilen-/Spaltentreiber 340 enthalten und darf keinen Frame-Puffer (z. B. einen GRAM) enthalten. Die integrierte Anzeigetreiberschaltung 310a kann ferner einen zweiten Pin 305 und einen Empfänger (RX) 320 enthalten.
  • Der zweite Pin 305 kann mit dem ersten Kanal CH11 verbunden sein, der das erste Synchronisationssignal ESYNC empfängt, das von dem Host-Prozessor 200a bereitgestellt wird. Der zweite Pin 305 kann zum Beispiel ähnlich wie der erste Pin 205 implementiert sein.
  • Der Empfänger 320 kann mit dem zweiten Kanal CH2 verbunden werden, der die Framedaten FDAT empfängt, die von dem Host-Prozessor 200a bereitgestellt werden. Der Empfänger 320 kann zum Beispiel basierend auf dem MIPI-Standard implementiert sein.
  • Die Timing-Steuerung 330 kann ein erstes Steuersignal CS1, ein zweites Steuersignal CS2 und ein Datensignal DS basierend auf dem ersten Synchronisationssignal ESYNC und den Framedaten FDAT erzeugen, ohne die Framedaten FDAT zu speichern.
  • Der Zeilen-/Spaltentreiber 340 kann eine Mehrzahl von Datenspannungen (z.B. eine Datenspannung VDAT in 10) und eine Mehrzahl von Scan-Signalen (z.B. ein Scan-Signal SSC in 10) erzeugen, die der Anzeigetafel 350 basierend auf dem ersten Steuersignal CS1, dem zweiten Steuersignal CS2 und dem Scan-Signal DS bereitgestellt werden. Die Anzeigetafel 350 kann das Framebild entsprechend den Framedaten FDAT basierend auf der Mehrzahl von Datenspannungen und der Mehrzahl von Scan-Signalen anzeigen.
  • Wie oben beschrieben, kann die integrierte Anzeigetreiberschaltung 310a keinen Frame-Puffer enthalten, und daher kann die oben beschriebene Operation der Timing-Steuerung 330 und des Zeilen-/Spaltentreibers 340 (z. B. die Operation der Steuerung der Anzeigetafel 350 zur Anzeige des Frame-Bildes) ohne Speicherung der Frame-Daten FDAT ausgeführt werden. Eine detaillierte Konfiguration der Anzeigevorrichtung, die die integrierte Anzeigetreiberschaltung 310a enthält, wird unter Bezugnahme auf 9 und 10 beschrieben.
  • Der erste Kanal CH11 kann eine einzelne Leitung enthalten, die den ersten Pin 205 mit dem zweiten Pin 305 elektrisch verbindet. Der erste Kanal CH11 kann zum Beispiel eine unidirektionale oder bidirektionale Signalleitung darstellen, die das erste Synchronisationssignal ESYNC senden kann.
  • Der zweite Kanal CH2 kann eine Mehrzahl von Drähten enthalten, die den Sender 250 mit dem Empfänger 320 elektrisch verbinden. Der zweite Kanal CH2 kann zum Beispiel eine bidirektionale digitale Schnittstelle darstellen, die einen digitalen Strom (z.B. eine Sequenz von Bits) senden kann.
  • In einigen beispielhaften Ausführungsformen kann die Operation des Sendens des ersten Synchronisationssignals ESYNC und der Framedaten FDAT während eines Videomodus des MIPI-Standards ausgeführt werden, aber die beispielhaften Ausführungsformen sind darauf nicht beschränkt.
  • Im Anzeigesystem 100a gemäß einigen beispielhaften Ausführungsformen kann die integrierte Anzeigetreiberschaltung 310a so implementiert sein, dass sie den Frame-Puffer nicht enthält. Zum Beispiel kann der Host-Prozessor 200a den Frame-Aktualisierungszeitraum der Anzeigetafel 350 messen, den Bildbereitstellungspfad aktivieren, wenn die Frame-Aktualisierung oder die Aktualisierung der Anzeigetafel gewünscht wird, und basierend auf der Sendezeit der Anzeigetafel 350 ein neues Frame an die integrierte Anzeigetreiberschaltung 310a senden. Ferner kann nur ein Frame an die integrierte Anzeigetreiberschaltung 310a gesendet werden, da die integrierte Anzeigetreiberschaltung 310a keinen Frame-Puffer enthält. Ferner kann der Host-Prozessor 200a das erste Synchronisationssignal ESYNC über den ersten Kanal CH11 bereitstellen, der separat und/oder unabhängig von dem zweiten Kanal CH2 zum Senden der Framedaten FDAT gebildet wird, für die Synchronisation mit der integrierten Anzeigetreiberschaltung 310a. Dementsprechend können die Niederfrequenz-Ansteuerung und die Niederleistungs-Ansteuerung effizient realisiert werden.
  • 3 ist ein Diagramm zur Beschreibung der Leistungsbereiche eines Host-Prozessors, der in einem Anzeigesystem von 2 enthalten ist.
  • Unter Bezugnahme auf 2 und 3 kann der Host-Prozessor 200a (z. B. der Anwendungsprozessor) eine Mehrzahl von Leistungsbereichen 10 und 20 enthalten, die sich voneinander unterscheiden. Zum Beispiel kann die Mehrzahl der Leistungsbereiche 10 und 20 einen ersten Leistungsbereich 10 und einen zweiten Leistungsbereich 20 enthalten. Beispielsweise kann der erste Leistungsbereich 10 einem „always-powered“-Bereich entsprechen, in dem sowohl im aktiven Modus als auch im Idle-Modus des Host-Prozessors 200a Energie bereitgestellt wird, und der zweite Leistungsbereich 20 kann einem „power-save“-Bereich entsprechen, in dem die Energie im Idle-Modus des Host-Prozessors 200a blockiert wird.
  • Gemäß einigen beispielhaften Ausführungsformen kann der aktive Modus darstellen, dass der Host-Prozessor 200a aktiviert ist und ein Betriebssystem (OS) läuft. Der Idle-Modus kann einen heruntergefahrenen Modus darstellen, in dem zumindest ein Teil des Host-Prozessors 200a deaktiviert ist.
  • In einigen beispielhaften Ausführungsformen, wie in 3 veranschaulicht, kann die Videomodus-Steuerung 210 im ersten Leistungsbereich 10 angeordnet sein, und die Datenverarbeitungseinheit 220 und die Anzeigesteuerung 230 können im zweiten Leistungsbereich 20 enthalten sein. Wie oben beschrieben, kann die Videomodus-Steuerung 210 den Wakeup-Interrupt WIRQ erzeugen, und die Datenverarbeitungseinheit 220 und die Anzeigesteuerung 230 können basierend auf dem Wakeup-Interrupt WIRQ selektiv aktiviert werden.
  • Die Datenverarbeitungseinheit 220 und die Anzeigesteuerung 230 können z. B. die Leistungsansteuerungsschaltungen PG1 bzw. PG2 enthalten. Die Schaltungen PG1 und PG2 können als Antwort auf den Wakeup-Interrupt WIRQ selektiv Energieversorgung für die Datenverarbeitungseinheit 220 bzw. die Anzeigesteuerung 230 auswählen. So können die Datenverarbeitungseinheit 220 und die Anzeigesteuerung 230 unabhängig voneinander mit Strom versorgt und aktiviert werden.
  • 4, 5 und 6 sind Blockdiagramme, die Beispiele für eine Videomodus-Steuerung veranschaulichen, die in einem Host-Prozessor enthalten ist, der in einem Anzeigesystem von 2 enthalten ist.
  • Wie in 4 dargestellt, kann eine Videomodus-Steuerung 210a einen Wakeup-Timer 213, ein Steuer-/Statusregister 214 und einen Timing-Generator 216 enthalten. Die Videomodus-Steuerung 210a kann ferner eine Verzögerungseinheit 218 enthalten.
  • Der Wakeup-Timer 213 kann den Frame-Aktualisierungszeitraum der Anzeigetafel 350 messen und ein Messergebnis MR ausgeben. Mit anderen Worten, der Wakeup-Timer 213 kann ein Timing für die Aktualisierung der Anzeigetafel 350 messen (z. B. eine Tafel-Entladezeit).
  • In einigen beispielhaften Ausführungsformen kann der Frame-Aktualisierungszeitraum, der durch den Wakeup-Timer 213 gemessen wird, mit einer Halteeigenschaft der Anzeigetafel 350 verknüpft sein oder mit dieser in Beziehung stehen. Wenn z.B. die minimale Ansteuerungsfrequenz der Anzeigetafel 350 etwa 1 Hz beträgt, z.B. wenn die Anzeigetafel 350 ein Bild maximal etwa eine Sekunde lang mit einer einzigen Aktualisierung halten kann, kann der Wakeup-Timer 213 etwa eine Sekunde messen, was einer Zeit entspricht, die der minimalen Ansteuerungsfrequenz entspricht.
  • Das Steuer-/Statusregister 214 kann basierend auf dem Messergebnis MR, das von dem Wakeup-Timer 213 bereitgestellt wird, den Wakeup-Interrupt WIRQ erzeugen. Das Steuer-/Statusregister 214 kann zum Beispiel ein spezielles Funktionsregister (SFR) enthalten. Das Steuer-/Statusregister 214 kann auch als Interrupt-Steuerung bezeichnet werden.
  • Der Timing-Generator 216 kann das erste Synchronisationssignal ESYNC basierend auf dem Taktsignal CLK erzeugen, und die Verzögerungseinheit 218 kann das erste Synchronisationssignal ESYNC verzögern und ausgeben. Beispielsweise kann der Timing-Generator 216 ein Signal ESYNC' erzeugen, das dem ersten Synchronisationssignal ESYNC entspricht, und die Verzögerungseinheit 218 kann das Signal ESYNC' verzögern und das verzögerte Signal als das erste Synchronisationssignal ESYNC ausgeben. Wie oben beschrieben, kann das erste Synchronisationssignal ESYNC ein Signal sein, das für die Synchronisation zwischen dem Host-Prozessor 200a und der integrierten Anzeigetreiberschaltung 310a verwendet wird, und daher kann das erste Synchronisationssignal ESYNC immer hin- und her geschaltet werden und kann immer einen aktiven Zustand halten. Zum Beispiel kann die Verzögerungseinheit 218 ein Verzögerungselement enthalten, um den Versatz zwischen dem ersten Synchronisationssignal ESYNC und einem Synchronisationssignal, das über die serielle Schnittstelle von der Anzeigesteuerung 230 ausgegeben wird, auszugleichen.
  • Der Timing-Generator 216 kann das erste vertikale Synchronisationssignal VSYNC1 und das erste horizontale Synchronisationssignal HSYNC1 basierend auf dem Messergebnis MR, dem Taktsignal CLK und dem ersten Synchronisationssignal ESYNC erzeugen. Wenn zum Beispiel der Wakeup-Interrupt WIRQ erzeugt oder ausgegeben wird, kann der Timing-Generator 216 das erste vertikale Synchronisationssignal VSYNC1 und das erste horizontale Synchronisationssignal HSYNC1 erzeugen und der Anzeige-Steuerung 230 bereitstellen. Wie oben beschrieben, können das erste vertikale Synchronisationssignal VSYNC1 und das erste horizontale Synchronisationssignal HSYNC1 Signale sein, die zur Steuerung und/oder Einstellung des Timings der Framedaten FDAT innerhalb des Host-Prozessors 200a verwendet werden, und daher können das erste vertikale Synchronisationssignal VSYNC1 und das erste horizontale Synchronisationssignal HSYNC1 nur erzeugt werden, wenn die Timing-Steuerung 230 aktiviert ist. Das erste vertikale Synchronisationssignal VSYNC1 und das erste horizontale Synchronisationssignal HSYNC 1 können als Video-Synchronisationssignale bezeichnet werden.
  • Mit anderen Worten, der Wakeup-Timer 213 kann eine Komponente sein, die die Zeit für die Aktualisierung der Anzeigetafel 350 misst, um im Voraus zu erkennen, wann die Aktualisierung der Anzeigetafel gewünscht ist. Das Steuer-/Statusregister 214 kann eine Komponente sein, die das Anzeigesystem 10a wenn gewünscht aufweckt und die Operation des Sendens des anzuzeigenden Frames an die Anzeigetafel 350 steuert. Der Timing-Generator 216 kann eine Komponente sein, die das Signal für die Synchronisation zwischen dem Host-Prozessor 200a und der integrierten Anzeigetreiberschaltung 310a erzeugt.
  • Bezugnehmend auf 5 kann eine Videomodus-Steuerung 210b einen Wakeup-Timer 213b, ein Steuer-/Statusregister 214 und einen Timing-Generator 216 enthalten. Die Videomodus-Steuerung 210b kann ferner eine Verzögerungseinheit 218 enthalten. Die Beschreibungen, die im Zusammenhang mit 4 erwähnt werden, werden weggelassen.
  • Die Videomodus-Steuerung 210b kann im Wesentlichen die gleiche sein wie die Videomodus-Steuerung 210a von 4, außer dass der Host-Prozessor 200a ferner einen Modusselektor 260 enthält und eine Operation des Wakeup-Timers 213b teilweise geändert ist.
  • Der Modusselektor 260 kann den Frame-Aktualisierungszeitraum der Anzeigetafel 350 festlegen und kann Frame-Einstellungsinformationen FRI ausgeben. Zum Beispiel kann der Modusselektor 260 den Frame-Aktualisierungszeitraum in einem Bereich von der minimalen Ansteuerungsfrequenz bis zu einer einstellbaren maximalen Ansteuerungsfrequenz der Anzeigetafel 350 festlegen, basierend auf der Art der Framebilder, der Art der Anwendungen, der Einstellung des Benutzers, usw. Beispielsweise kann der Frame-Aktualisierungszeitraum auf ca. 60 Hz festgelegt werden, was einer normalen Ansteuerungsfrequenz entspricht, auf ca. 10 Hz festgelegt werden, was niedriger als die normale Ansteuerungsfrequenz ist, oder auf ca. 1 Hz festgelegt werden, was der minimalen Ansteuerungsfrequenz entspricht.
  • Der Wakeup-Timer 213b kann den Frame-Aktualisierungszeitraum der Anzeigetafel 350 messen, der durch den Modusselektor 260 festgelegt wird, basierend auf der Frame-Einstellungsinformation FRI, die von dem Modusselektor 260 bereitgestellt wird, und kann das Messergebnis MR ausgeben.
  • Bezugnehmend auf 6 kann eine Videomodus-Steuerung 210c ein Steuer-/Statusregister 214c und einen Timing-Generator 216c enthalten. Die Videomodus-Steuerung 210c kann ferner eine Verzögerungseinheit 218 enthalten. Die Beschreibungen, die im Zusammenhang mit 4 erwähnt wurden, werden weggelassen.
  • Die Videomodus-Steuerung 210c kann im Wesentlichen die gleiche sein wie die Videomodus-Steuerung 210a von 4, außer dass der Host-Prozessor 200a ferner einen globalen Timer 270 enthält und der Wakeup-Timer 213 weggelassen ist und die Operationen des Steuer-/Statusregisters 214c und des Timing-Generators 216c teilweise geändert sind.
  • Der globale Timer 270 kann Zeitinformationen TM erzeugen und die Zeitinformationen TM für den gesamten Host-Prozessor 200a bereitstellen. Zum Beispiel kann die Zeitinformation TM dem Steuer-/Statusregister 214c und dem Timing-Generator 216c bereitgestellt werden. Der globale Timer 270 kann auch als System-Timer bezeichnet werden.
  • Das Steuer-/Statusregister 214c kann den Wakeup-Interrupt WIRQ basierend auf der Zeitinformation TM erzeugen, die von dem globalen Timer 270 bereitgestellt wird.
  • Der Timing-Generator 216c kann das erste vertikale Synchronisationssignal VSYNC1 und das erste horizontale Synchronisationssignal HSYNC1 basierend auf der Zeitinformation TM, dem Taktsignal CLK und dem ersten Synchronisationssignal ESYNC erzeugen.
  • 7 und 8 sind Blockdiagramme, die Beispiele für eine Anzeigesteuerung veranschaulichen, die in einem Host-Prozessor enthalten ist, der in einem Anzeigesystem von 2 enthalten ist.
  • Bezugnehmend auf 7 kann eine Anzeigesteuerung 230a eine Bildverarbeitungseinheit 232 und einen Video-Timer 234 enthalten.
  • Die Bildverarbeitungseinheit 232 kann selektiv basierend auf dem Wakeup-Interrupt WIRQ aktiviert werden und kann die Framedaten FDAT basierend auf den Rohdaten RDAT erzeugen, die von der Datenverarbeitungseinheit 220 bereitgestellt werden, wenn sie aktiviert ist. Zum Beispiel kann die Bildverarbeitungseinheit 232 Daten FDAT' erzeugen, die den Framedaten FDAT entsprechen.
  • In einigen beispielhaften Ausführungsformen, die jedoch nicht im Detail veranschaulicht sind, kann die Bildverarbeitungseinheit 232 einen Mischer enthalten, der eine Mehrzahl von Schichten mischt, und eine Anzeigequalitätsverbesserung, die mindestens einen Algorithmus zur Verbesserung der Anzeigequalität (oder einen Algorithmus zur Verbesserung der Bildqualität) ausführt.
  • Mischen stellt eine Operation zur Berechnung eines Pixelwertes dar, der tatsächlich unter mehreren Schichten (z.B. Bildern), die einen Bildschirm bilden, angezeigt wird. Wenn das Mischen ausgeführt wird, kann ein Pixelwert erhalten werden, der tatsächlich auf jedem Pixel angezeigt wird. Wenn z.B. nur eine Schicht auf einem Pixel angeordnet ist, kann ein Pixelwert, der in der einen Schicht enthalten ist, so wie er ist, erhalten werden. Wenn zwei oder mehr Schichten auf einem Pixel angeordnet sind, kann ein Pixelwert erhalten werden, der in einer Schicht unter den zwei oder mehr Schichten enthalten ist, oder es kann ein neuer Pixelwert basierend auf den Pixelwerten erhalten werden, die in den zwei oder mehr Schichten enthalten sind. Das Mischen kann als Vermischen und/oder Zusammensetzen bezeichnet werden.
  • In einigen beispielhaften Ausführungsformen kann der mindestens eine Algorithmus zur Verbesserung der Anzeigequalität eine Detailverbesserung (DE), eine Skalierung (oder Scaler), eine adaptive Tone-Map-Steuerung (ATC), eine Farbton-Sättigungs-Steuerung (HSC), ein Gamma und ein De-Gamma, ein Android-Open-Source-Projekt (AOSP), eine Farbgamut-Steuerung (CGC), ein Dithering (oder Dither), eine Rund-Ecken-Anzeige (RCD), ein Sub-Pixel-Rendering (SPR) oder Ähnliches enthalten. Die DE kann einen Algorithmus zur Schärfung eines Bildumrisses darstellen. Die Skalierung kann einen Algorithmus darstellen, der eine Größe eines Bildes ändert. Die ATC kann einen Algorithmus zur Verbesserung der Sichtbarkeit im Freien darstellen. Die HSC kann einen Algorithmus zur Verbesserung des Farbtons und der Sättigung für Farben darstellen. Das Gamma kann einen Algorithmus zur Gammakorrektur oder -kompensation darstellen. Der AOSP kann einen Algorithmus zur Verarbeitung einer durch das Android-Betriebssystem definierten Bildkonvertierungsmatrix darstellen (z. B. einen Modus für eine farbbehinderte Person oder einen Nachtmodus). Der CGC kann einen Algorithmus zur Anpassung der Farbkoordinaten einer Anzeigetafel darstellen. Das Dithering kann einen Algorithmus darstellen, um den Farbeffekt von hohen Bits unter Verwendung begrenzter Farben auszudrücken. Der RCD kann einen Algorithmus zur Verarbeitung von abgerundeten Ecken einer Anzeigetafel darstellen. Der SPR kann einen Algorithmus zum Erhöhen der Auflösung darstellen. Die beispielhaften Ausführungsformen sind jedoch nicht darauf beschränkt, und der mindestens eine Algorithmus zur Verbesserung der Anzeigequalität kann ferner verschiedene andere Algorithmen enthalten.
  • Der Video-Timer 234 kann das Timing der Framedaten FDAT basierend auf dem ersten vertikalen Synchronisationssignal VSYNC1, dem ersten horizontalen Synchronisationssignal HSYNC1 und dem ersten Synchronisationssignal ESYNC steuern. Zum Beispiel kann der Video-Timer 234 die Framedaten FDAT ausgeben, indem er ein Timing der Daten FDAT' einstellt.
  • Mit anderen Worten, der Video-Timer 234 kann eine Komponente sein, die einen neuen Frame basierend auf der Lichtemissionszeit der Anzeigetafel 350 startet, nur einen Frame sendet und Timing-Informationen basierend auf dem Synchronisationssignal erzeugt. Zum Beispiel kann der Video-Timer 234 nur einen Frame im Videomodus senden und die Zeitinformationen über eine serielle Schnittstelle der Anzeige (DSI) erzeugen.
  • Bezugnehmend auf 8 kann eine Anzeige-Steuerung 230b eine Bildverarbeitungseinheit 232 und einen Video-Timer 234 enthalten. Die Anzeige-Steuerung 230b kann ferner die Videomodus-Steuerung 210 enthalten. Die Beschreibungen, die im Zusammenhang mit 7 erwähnt wurden, werden weggelassen.
  • Die Anzeigesteuerung 230b kann im Wesentlichen die gleiche sein wie die Anzeigesteuerung 230a von 7, mit der Ausnahme, dass die Videomodus-Steuerung 210 in der Anzeigesteuerung 230b enthalten und/oder angeordnet ist. Die Videomodus-Steuerung 210 kann wie unter Bezugnahme auf 4, 5 und 6 beschrieben implementiert werden.
  • 9 ist ein Blockdiagramm, das eine Anzeigevorrichtung veranschaulicht, die in einem Anzeigesystem gemäß einer beispielhaften Ausführungsform enthalten ist.
  • Wie in 9 gezeigt, enthält eine Anzeigevorrichtung 700 eine Anzeigetafel 710 und eine integrierte Anzeigetreiberschaltung. Die integrierte Anzeigetreiberschaltung kann einen Datentreiber 720, einen Scan-Treiber 730, eine Energieversorgung 740 und eine Timing-Steuerung 750 enthalten.
  • Die Anzeigetafel 710 arbeitet (z. B. zeigt ein Bild an) basierend auf Bilddaten (z. B. basierend auf Framedaten). Die Anzeigetafel 710 kann über eine Mehrzahl von Datenleitungen D1, D2, ..., DM mit dem Datentreiber 720 verbunden sein und kann über eine Mehrzahl von Scan-Treibern S1, S2, ..., SN mit dem Scan-Treiber 730 verbunden sein. Die Mehrzahl der Datenleitungen D1, D2, ..., DM kann sich in einer ersten Richtung erstrecken, und die Mehrzahl der Abtastleitungen S1, S2, ..., SN kann sich in einer zweiten Richtung erstrecken, die die erste Richtung kreuzt (z. B. im Wesentlichen senkrecht dazu).
  • Die Anzeigetafel 710 kann eine Mehrzahl von Pixeln PX enthalten, die in einer Matrixform mit einer Mehrzahl von Zeilen und einer Mehrzahl von Spalten angeordnet sind. Wie mit Bezug auf 10 beschrieben wird, kann jedes der Mehrzahl von Pixeln PX ein lichtemittierendes Element und mindestens einen Transistor zum Ansteuern des lichtemittierenden Elements enthalten. Jedes der Mehrzahl von Pixeln PX kann elektrisch mit einer jeweiligen der Mehrzahl von Datenleitungen D1, D2, ..., DM und einer jeweiligen der Mehrzahl von Abtastleitungen S1, S2, ..., SN verbunden sein.
  • In einigen beispielhaften Ausführungsformen kann die Anzeigetafel 710 eine selbstemittierende Anzeigetafel sein, die Licht emittiert, ohne eine Hintergrundbeleuchtungseinheit zu verwenden. Zum Beispiel kann die Anzeigetafel 710 eine organische lichtemittierende Anzeigetafel sein, die eine organische lichtemittierende Diode (OLED) als lichtemittierendes Element enthält.
  • In einigen beispielhaften Ausführungsformen kann die Anzeigetafel 710 relativ gute (z. B. ausgezeichnete) Halteeigenschaften haben, die in der Lage sind, die Niederfrequenz-Ansteuerung auszuführen. Zum Beispiel kann die Anzeigetafel 710 eine organische lichtemittierende Anzeigetafel auf Oxidbasis sein, die eine organische lichtemittierende Diode als lichtemittierendes Element enthält und den mindestens einen Transistor enthält, der polykristallines Niedertemperaturoxid (LTPO) enthält.
  • Beispielhafte Ausführungsformen sind jedoch nicht darauf beschränkt, und die Anzeigetafel 710 kann eine Flüssigkristall-Anzeigetafel (LCD) sein, die eine Hintergrundbeleuchtungseinheit enthält und in der Lage ist, die Niederfrequenz-Ansteuerung auszuführen.
  • In einigen beispielhaften Ausführungsformen kann jedes der Mehrzahl von Pixeln PX, die in der Anzeigetafel 710 enthalten sind, verschiedene Konfigurationen haben, abhängig von einem Ansteuerungsschema der Anzeigevorrichtung 700. Zum Beispiel kann die Anzeigevorrichtung 700 mit einem analogen oder einem digitalen Ansteuerungsschema getrieben werden. Während das analoge Ansteuerungsschema Graustufen unter Verwendung variabler Spannungspegel entsprechend der Eingangsdaten erzeugt, erzeugt das digitale Ansteuerungsschema Graustufen unter Verwendung variabler Zeitdauer, in der die Leuchtdiode Licht emittiert. Das analoge Ansteuerungsschema ist schwierig zu implementieren, da es eine integrierte Schaltung (IC) benötigt, die kompliziert herzustellen ist, wenn die Anzeige groß ist und eine hohe Auflösung gewünscht wird. Das digitale Ansteuerungsschema hingegen kann die gewünschte hohe Auflösung durch eine einfachere IC-Struktur leicht erreichen. Ein Beispiel für jedes der Mehrzahl von Pixeln PX wird unter Bezugnahme auf 10 beschrieben.
  • Die Timing-Steuerung 750 kann die gesamten Operationen der Anzeigevorrichtung 700 steuern. Zum Beispiel kann die Zeitsteuerungssteuerung 750 das erste Synchronisationssignal ESYNC vom Host-Prozessor 200 empfangen und basierend auf dem ersten Synchronisationssignal ESYNC vorbestimmte Steuersignale CS1, CS2 und CS3 an den Datentreiber 720, den Scan-Treiber 730 und die Energieversorgung 740 liefern, um die Operationen der Anzeigevorrichtung 700 zu steuern. Zum Beispiel können die Steuersignale CS1, CS2 und CS3 ein vertikales Synchronisationssignal und ein horizontales Synchronisationssignal enthalten, die innerhalb der Anzeigevorrichtung 700 verwendet werden.
  • Die Timing-Steuerung 750 kann die Framedaten FDAT von dem Host-Prozessor 200 empfangen und erzeugt ein Datensignal DS zur Anzeige eines Bildes basierend auf den Framedaten FDAT. Zum Beispiel können die Framedaten FDAT rote Bilddaten, grüne Bilddaten und blaue Bilddaten enthalten. Ferner können die Framedaten FDAT weiße Bilddaten enthalten. In einigen beispielhaften Ausführungsformen können die Framedaten FDAT magentafarbene Bilddaten, gelbe Bilddaten, cyanfarbene Bilddaten oder Ähnliches enthalten.
  • Der Datentreiber 720 kann basierend auf dem Steuersignal CS1 und dem Datensignal DS eine Mehrzahl von Datenspannungen erzeugen und die Mehrzahl von Datenspannungen über die Mehrzahl von Datenleitungen D1, D2, ..., DM auf die Anzeigetafel 710 anwenden. Der Datentreiber 720 kann z. B. einen Digital-Analog-Wandler (DAC) enthalten, der das Datensignal DS in digitaler Form in die Mehrzahl der Datenspannungen in analoger Form umwandelt.
  • Der Scan-Treiber 730 kann basierend auf dem Steuersignal CS2 eine Mehrzahl von Scan-Signalen erzeugen und die Mehrzahl von Scan-Signalen über die Mehrzahl von Scan-Leitungen S1, S2, ..., SN auf die Anzeigetafel 710 anwenden. Die Mehrzahl der Abtastzeilen S1, S2, ..., SN können basierend auf der Mehrzahl der Scan-Signale sequentiell aktiviert werden.
  • Die Timing-Steuerung 750 kann der Timing-Steuerung 330 in 2 entsprechen, und der Datentreiber 720 und der Scan-Treiber 730 können dem Zeilen-/Spaltentreiber 340 in 2 entsprechen.
  • In einigen beispielhaften Ausführungsformen können der Datentreiber 720, der Scan-Treiber 730 und die Timing-Steuerung 750 als eine integrierte Schaltung implementiert sein. In einigen anderen beispielhaften Ausführungsformen können der Datentreiber 720, der Scan-Treiber 730 und die Timing-Steuerung 750 als zwei oder mehr integrierte Schaltungen implementiert sein. Ein Treibermodul, das mindestens die Timing-Steuerung 750 und den Datentreiber 720 enthält, kann als eingebetteter Timing-Steuerung-Datentreiber (TED) bezeichnet werden.
  • Die Energieversorgung 740 kann basierend auf dem Steuersignal CS3 eine erste Energieversorgungsspannung ELVDD und eine zweite Energieversorgungsspannung ELVSS an die Anzeigetafel 710 liefern. Zum Beispiel kann die erste Energieversorgungsspannung ELVDD eine hohe Energieversorgungsspannung und die zweite Energieversorgungsspannung ELVSS eine niedrige Energieversorgungsspannung sein.
  • In einigen beispielhaften Ausführungsformen können zumindest einige der Elemente, die in der integrierten Anzeigetreiberschaltung enthalten sind, auf der Anzeigetafel 710 angeordnet, z. B. direkt befestigt, oder mit der Anzeigetafel 710 in einer Art Bandträgergehäuse (TCP) verbunden sein. In einigen beispielhaften Ausführungsformen können zumindest einige der Elemente, die in der integrierten Anzeigetreiberschaltung enthalten sind, auf der Anzeigetafel 710 integriert sein. In einigen beispielhaften Ausführungsformen können die Elemente, die in der integrierten Anzeigetreiberschaltung enthalten sind, jeweils mit separaten Schaltungen/Modulen/Chips implementiert sein. In einigen anderen beispielhaften Ausführungsformen können einige der Elemente, die in der integrierten Anzeigetreiberschaltung enthalten sind, auf der Basis einer Funktion in einer Schaltung/Modul/Chip kombiniert werden oder ferner in eine Mehrzahl von Schaltungen/Modulen/Chips aufgeteilt werden.
  • 10 ist ein Diagramm, das ein Beispiel für ein Pixel veranschaulicht, das in einer Anzeigetafel enthalten ist, die in einer Anzeigevorrichtung von 9 enthalten ist.
  • Bezugnehmend auf 10 kann jedes Pixel PX einen Schalttransistor TS, einen Speicherkondensator CST, einen Treibertransistor TD und eine organische Leuchtdiode EL enthalten.
  • Der Schalttransistor TS kann eine erste Elektrode haben, die mit einer Datenleitung Di verbunden ist, eine zweite Elektrode, die mit dem Speicherkondensator CST verbunden ist, und eine Gate-Elektrode, die mit einer Abtastleitung Sj verbunden ist. Der Schalttransistor TS kann eine vom Datentreiber 720 empfangene Datenspannung VDAT an den Speicherkondensator CST als Antwort auf ein vom Scan-Treiber 730 empfangenes Scan-Signal SSC übertragen.
  • Der Speicherkondensator CST kann eine erste Elektrode haben, die mit der ersten Energieversorgungsspannung ELVDD verbunden ist, und eine zweite Elektrode, die mit einer Gate-Elektrode des Treibertransistors TD und der zweiten Elektrode des Speicherkondensators CST verbunden ist. Der Speicherkondensator CST kann die durch den Schalttransistor TS übertragene Datenspannung VDAT speichern.
  • Der Treibertransistor TD kann eine erste Elektrode haben, die mit der ersten Energieversorgungsspannung ELVDD verbunden ist, eine zweite Elektrode, die mit der organischen Leuchtdiode EL verbunden ist, und die Gate-Elektrode, die mit dem Speicherkondensator CST verbunden ist. Der Treibertransistor TD kann in Abhängigkeit von der im Speicherkondensator CST gespeicherten Datenspannung VDAT ein- oder ausgeschaltet werden.
  • Die organische Leuchtdiode EL kann eine Anodenelektrode haben, die mit dem Treibertransistor TD verbunden ist, und eine Kathodenelektrode, die mit der zweiten Energieversorgungsspannung ELVSS verbunden ist. Die organische Leuchtdiode EL kann basierend auf einem Strom, der von der ersten Energieversorgungsspannung ELVDD zu der zweiten Energieversorgungsspannung ELVSS fließt, Licht emittieren, während der Treibertransistor TD eingeschaltet ist. Die Helligkeit des Pixels PX kann sich erhöhen, wenn der durch die organische Leuchtdiode EL fließende Strom zunimmt.
  • In einigen beispielhaften Ausführungsformen können der Schalttransistor TS und der Treibertransistor TD LTPO enthalten. Zum Beispiel kann der Treibertransistor TD ein Niedertemperatur-Polysilizium (LTPS)-Dünnschichttransistor (TFT) sein, der LTPS enthält, und der Schalttransistor TS kann ein Oxid-TFT sein, der einen Oxid-Halbleiter enthält. Der LTPS-TFT kann wegen seiner relativ hohen Elektronenbeweglichkeit zum Stromansteuern geeignet oder angemessen sein. Der Oxid-TFT kann wegen des relativ geringen Leckstroms für eine Schaltung geeignet oder angemessen sein. Wenn der LTPS TFT und der Oxid-TFT zusammen verwendet werden, können somit verbesserte Eigenschaften (z.B. die hervorragenden Halteeigenschaften) erzielt werden. Ein Pixel, das sowohl den LTPS TFT als auch den Oxid-TFT enthält, kann als LTPO-Pixel bezeichnet werden, und eine Anzeigetafel, die das LTPO-Pixel enthält, kann als Hybrid-Oxid-Tafel (HOP) bezeichnet werden.
  • Obwohl 10 ein organisches Leuchtdiodenpixel als Beispiel für jedes Pixel PX veranschaulicht, das in der Anzeigetafel 710 enthalten sein kann, versteht es sich, dass die beispielhaften Ausführungsformen nicht auf das organische Leuchtdiodenpixel beschränkt sind und auf beliebige Pixel verschiedener Typen und Konfigurationen angewendet werden können.
  • 11A, 11B, 11C, 11D, 12A, 12B, 12C und 12D sind Diagramme zur Beschreibung einer Operation einer Anzeigevorrichtung, die in einem Anzeigesystem von 1 enthalten ist.
  • Bezugnehmend auf 11A, 11B, 11C und 11D kann die integrierte Anzeigetreiberschaltung 310, die in der Anzeigevorrichtung 300 enthalten ist, die Anzeigetafel 350 ansteuern, indem sie ein Frameintervall TF in eine Mehrzahl von Unter-Intervallen (z. B. N Unter-Intervalle, wobei N eine natürliche Zahl größer oder gleich eins ist) unterteilt. Das eine Frameintervall TF kann ein Zeitintervall darstellen, in dem ein Framebild auf der Anzeigetafel 350 angezeigt wird. Zum Beispiel, N=2M, wobei M Null oder eine natürliche Zahl größer oder gleich Eins ist.
  • 11A veranschaulicht zum Beispiel ein Beispiel, bei dem N=1 ist. Mit anderen Worten, das Frameintervall TF darf nicht in Unter-Abschnitte unterteilt werden. In 11A und den folgenden Figuren können fette vertikale Linien einen Start- und einen Endpunkt des Frameintervalls TF angeben und z. B. Impulse anzeigen, die in einem vertikalen Synchronisationssignal enthalten sind.
  • 11B veranschaulicht ein Beispiel, bei dem N=2 und das Frameintervall TF in zwei Abschnitte TSFla und TSF2a unterteilt ist. Ähnlich veranschaulicht 11C ein Beispiel, bei dem N=4 ist und das Frameintervall TF in vier Abschnitte TSF1b, TSF2b, TSF3b und TSF4b unterteilt ist. 11D veranschaulicht ein Beispiel, bei dem N=32 ist und das Frameintervall TF in zweiunddreißig Abschnitte unterteilt ist. Die beispielhaften Ausführungsformen sind jedoch nicht darauf beschränkt. In einigen beispielhaften Ausführungsformen kann N auf einen optimierten Wert geändert werden, der für eine Konfiguration des Anzeigesystems 100 geeignet ist.
  • In einigen beispielhaften Ausführungsformen kann der Zeilen-/Spaltentreiber 340 eine Operation zur Anzeige des Framebildes in dem ersten Unter-Intervall starten, das als erstes erscheint oder ankommt, nachdem die Framedaten FDAT unter der Mehrzahl von Unter-Intervallen empfangen wurden. Die Operation der Anzeige des Framebildes basierend auf dem Unter-Intervall wird unter Bezugnahme auf 12D im Detail beschrieben.
  • Bezugnehmend auf 12A, 12B und 12C kann die Anzeigevorrichtung 300 basierend auf verschiedenen Ansteuerungsfrequenzen arbeiten.
  • 12A veranschaulicht ein Beispiel, bei dem die Anzeigevorrichtung 300 basierend auf einer ersten Ansteuerfrequenz DFREQ1 arbeitet. Die erste Ansteuerungsfrequenz DFREQ1 kann z. B. etwa 60 Hz betragen, was der normalen Ansteuerungsfrequenz entspricht. In einem Beispiel von 12A können die Framedaten FDAT, die den Framebildern F1, F2, F3, F4, F5, F6, F7, F8, F9, F10, F11, F12, F13 und F14 entsprechen, für jedes Frame erzeugt und bereitgestellt werden, und die Anzeigetafel 350 kann während jedes Frames ein jeweiliges der Framebilder F1 bis F14 anzeigen. Mit anderen Worten, in einem Beispiel von 12A können alle Frames aktive Frames ⓐ sein, die aktuelle Framebilder anzeigen.
  • 12B veranschaulicht ein Beispiel, bei dem die Anzeigevorrichtung 300 basierend auf einer zweiten Ansteuerungsfrequenz DFREQ2 arbeitet. Die zweite Ansteuerungsfrequenz DFREQ2 kann zum Beispiel etwa 10 Hz betragen. In einem Beispiel von 12B können die Framedaten FDAT, die den Framebildern F1, F7 und F13 entsprechen, für jedes der (6K+1)-ten Frames erzeugt und bereitgestellt werden, wobei K Null oder eine natürliche Anzahl größer oder gleich Eins ist, und die Anzeigetafel 350 kann ein jeweiliges der Framebilder F1, F7 und F13 während jedes der (6K+1)-ten Frames anzeigen. Während der verbleibenden (oder Rest-, Rest-) Frames, die nicht die (6K+1)-ten Frames sind, kann das Framebild, das im vorherigen Frame angezeigt wurde, ohne das Erzeugen und Bereitstellen der Framedaten FDAT gehalten werden, und die Komponenten zum Erzeugen und Bereitstellen der Framedaten FDAT innerhalb des Anzeigesystems 100 können in den Leerlaufmodus eintreten. Mit anderen Worten, in einem Beispiel von 12B können nur die (6K+1)-ten Frames aktive Frames ⓐ sein, und die restlichen Frames können Leerlauf-Frames ⓘ sein.
  • 12C veranschaulicht ein Beispiel, bei dem die Anzeigevorrichtung 300 basierend auf einer dritten Ansteuerfrequenz DFREQ3 arbeitet. Die dritte Ansteuerungsfrequenz DFREQ3 kann z. B. etwa 1 Hz betragen, was die minimale Ansteuerungsfrequenz ist. In einem Beispiel von 12C können die Framedaten FDAT, die dem Framebild F1 entsprechen, erzeugt und für jedes der (60K+1)-ten Frames bereitgestellt werden, und die Anzeigetafel 350 kann das Framebild F1 während jedes der (60K+1)-ten Frames bereitstellen. Während der verbleibenden Frames, die nicht die (60K+1)-ten Frames sind, kann das Framebild, das im vorherigen Frame angezeigt wurde, gehalten werden. Mit anderen Worten, in einem Beispiel von 12C können nur die (60K+1)-ten Frames aktive Frames ⓐ sein, und die restlichen Frames können Leerlauf-Frames ⓘ sein.
  • In einigen beispielhaften Ausführungsformen kann jede der 12B und 12C einen Modus für die Anzeige eines Standbildes (oder statischen Bildes, gestoppten Bildes) darstellen.
  • Bezugnehmend auf 12D kann, wenn die Niederfrequenz-Ansteuerung wie in 12B und 12C veranschaulicht ausgeführt wird, ein Startpunkt eines neuen Frames unter Verwendung der in 11B, 11C und 11D veranschaulichten Mehrzahl von Unter-Intervallen gesteuert und/oder eingestellt werden.
  • Wie das Beispiel von 11D veranschaulicht 12D ein Beispiel, bei dem N=32 und das Frameintervall TF in zweiunddreißig Abschnitte unterteilt ist. In 12D können VSS, HSS und DAT ein vertikales Synchronisationssignal, ein horizontales Synchronisationssignal bzw. ein Datensignal darstellen, die in der Anzeigevorrichtung 300 verwendet werden.
  • Wenn der Startpunkt des neuen Frames gesteuert und/oder eingestellt wird, kann eine Funktion zum Starten des neuen Frames ohne Unterschied in der Anzeigequalität bereitgestellt werden, indem die Lichtemissionszeit der Anzeigetafel 350 in N Unter-Intervalle unterteilt wird. Wenn der Modus der Operation vom Leerlaufmodus in den aktiven Modus umgeschaltet wird (z.B. wenn der angezeigte Frame vom Leerlaufframe ⓘ in den aktiven Frame ⓐ gewechselt wird), kann nicht bis zum Start eines nächsten FrameIntervalls gewartet werden, selbst wenn gültige Daten VALID_DATA nach einem Start eines aktuellen Frames empfangen werden, und der neue Frame kann zu einem Zeitpunkt gestartet werden, der im frühesten Unter-Intervall unter den geteilten N Unter-Intervallen in einem aktuellen Frame-Intervall erscheint. In einem Beispiel von 12D kann der neue Frame zum Zeitpunkt t1 (z. B. zu einem Startpunkt eines dritten Unter-Intervalls unter zweiunddreißig Unter-Intervallen) gestartet werden, wenn die gültigen Daten VALID_DATA im aktuellen Frameintervall empfangen werden. In 12D kann VBP vor den gültigen Daten VALID_DATA ein Back-Porch-Intervall darstellen, und VFP nach den gültigen Daten VALID_DATA ein Front-Porch-Intervall.
  • Wenn die Niederfrequenz-Ansteuerung durch das Anzeigesystem 100 gemäß einigen beispielhaften Ausführungsformen durchgeführt wird, können die Daten nur im aktiven Frame ⓐ übertragen werden, und die meisten Komponenten des Anzeigesystems 100 können im Idle-Frame ⓘ in den Idle-Modus geschaltet werden, selbst wenn die integrierte Anzeigetreiberschaltung 310 keinen Frame-Puffer enthält. Dementsprechend kann der Stromverbrauch reduziert werden.
  • 13 ist ein Blockdiagramm, das ein Anzeigesystem gemäß einer beispielhaften Ausführungsform veranschaulicht. Die Beschreibungen, die im Zusammenhang mit 1 erwähnt werden, werden weggelassen.
  • Wie in 13 dargestellt, enthält ein Anzeigesystem 101 einen Host-Prozessor 201 und eine Anzeigevorrichtung 301. Die Anzeigevorrichtung 301 enthält eine integrierte Anzeigetreiberschaltung 311 und eine Anzeigetafel 350. Das Anzeigesystem 101 kann ferner einen ersten Kanal CH12 und einen zweiten Kanal CH2 enthalten.
  • Das Anzeigesystem 101 kann im Wesentlichen dasselbe sein wie das Anzeigesystem 100 von 1, außer dass ein erstes Synchronisationssignal ESYNC, das für die Synchronisation zwischen dem Host-Prozessor 201 und der integrierten Anzeigetreiberschaltung 311 verwendet wird, von der integrierten Anzeigetreiberschaltung 311 erzeugt und dem Host-Prozessor 201 bereitgestellt wird.
  • Die integrierte Anzeigetreiberschaltung 311 steuert die Anzeigetafel 350 und erzeugt und gibt das erste Synchronisationssignal ESYNC aus. Das erste Synchronisationssignal ESYNC kann im Wesentlichen dasselbe sein wie das erste Synchronisationssignal ESYNC in 1. Ein Beispiel aus 13 kann als DDI-zentrische Schnittstelle bezeichnet werden, bei der die integrierte Anzeigetreiberschaltung 311 das erste Synchronisationssignal ESYNC erzeugt.
  • Der Host-Prozessor 201 empfängt das erste Synchronisationssignal ESYNC von der integrierten Anzeigetreiberschaltung 311. Der Host-Prozessor 201 erzeugt einen Wakeup-Interrupt durch Messen eines Frame-Aktualisierungszeitraums der Anzeigetafel 350, erzeugt Framedaten FDAT basierend auf dem ersten Synchronisationssignal ESYNC, indem er einen Bildbereitstellungspfad aktiviert, der auf dem Wakeup-Interrupt basiert, und gibt die Framedaten FDAT für jeden Frame-Aktualisierungszeitraum aus.
  • Die integrierte Anzeigetreiberschaltung 311 empfängt die Framedaten FDAT von dem Host-Prozessor 201 und steuert die Anzeigetafel 350 so, dass ein Framebild entsprechend den Framedaten FDAT auf der Anzeigetafel 350 basierend auf dem ersten Synchronisationssignal ESYNC angezeigt wird, ohne die Framedaten FDAT zu speichem. Die integrierte Anzeigetreiberschaltung 311 kann so implementiert sein, dass sie keinen Frame-Puffer enthält, der die Frame-Daten FDAT speichert.
  • In einigen beispielhaften Ausführungsformen kann das erste Synchronisationssignal ESYNC von der integrierten Anzeigetreiberschaltung 311 an den Host-Prozessor 201 über den ersten Kanal CH12 gesendet werden, und die Framedaten FDAT können von dem Host-Prozessor 201 an die integrierte Anzeigetreiberschaltung 311 über den zweiten Kanal CH2 gesendet werden, der sich von dem ersten Kanal CH12 unterscheidet.
  • 14 ist ein Blockdiagramm, das ein Beispiel für ein Anzeigesystem aus 13 veranschaulicht. Die Beschreibungen, die im Zusammenhang mit 2 erwähnt werden, werden weggelassen.
  • Bezugnehmend auf 14 enthält ein Anzeigesystem 101a einen Host-Prozessor 201a und eine integrierte Anzeigetreiberschaltung 311 a. Das Anzeigesystem 101a kann ferner den ersten Kanal CH12 und den zweiten Kanal CH2 enthalten.
  • Der Host-Prozessor 201a kann eine Videomodus-Steuerung 211 und eine Anzeigesteuerung 230 enthalten. Der Host-Prozessor 200a kann ferner einen ersten Pin 207, eine Datenverarbeitungseinheit 220, eine Taktquelle 240 und einen Sender 250 enthalten.
  • Der Host-Prozessor 201a kann im Wesentlichen derselbe sein wie der Host-Prozessor 200a in 2, außer dass das erste Synchronisationssignal ESYNC von der integrierten Anzeigetreiberschaltung 311a empfangen wird und die Operationen der Videomodus-Steuerung 211 und des ersten Pins 207 teilweise geändert sind.
  • Die Videomodus-Steuerung 211 kann einen Wakeup-Interrupt WIRQ durch Messen des Frame-Aktualisierungszeitraums der Anzeigetafel 350 erzeugen und kann ein erstes vertikales Synchronisationssignal VSYNC1 und ein erstes horizontales Synchronisationssignal HSYNC1 basierend auf einem Taktsignal CLK, dem ersten Synchronisationssignal ESYNC und dem Wakeup-Interrupt WIRQ erzeugen. Die Videomodus-Steuerung 211 kann immer einen aktivierten Zustand haben.
  • Der erste Pin 207 kann mit dem ersten Kanal CH12 verbunden sein, der das erste Synchronisationssignal ESYNC empfängt, das von der integrierten Anzeigetreiberschaltung 311a bereitgestellt wird.
  • Die integrierte Anzeigetreiberschaltung 311a kann eine Timing-Steuerung 331 und einen Zeilen-/Spaltentreiber 340 enthalten und darf keinen Frame-Puffer enthalten. Die integrierte Anzeigetreiberschaltung 311a kann ferner einen zweiten Pin 307 und einen Empfänger 320 enthalten.
  • Die integrierte Anzeigetreiberschaltung 311a kann im Wesentlichen die gleiche sein wie die integrierte Anzeigetreiberschaltung 310a in 2, außer dass die integrierte Anzeigetreiberschaltung 311a das erste Synchronisationssignal ESYNC erzeugt und die Operationen der Timing-Steuerung 331 und des zweiten Pins 307 teilweise geändert sind.
  • Die Timing-Steuerung 331 kann das erste Synchronisationssignal ESYNC erzeugen und kann ein erstes Steuersignal CS1, ein zweites Steuersignal CS2 und ein Datensignal DS basierend auf dem ersten Synchronisationssignal ESYNC und den Framedaten FDAT erzeugen, ohne die Framedaten FDAT zu speichern. Obwohl in 14 nicht veranschaulicht, kann die integrierte Anzeigetreiberschaltung 311a ferner eine Taktquelle enthalten, die ein Taktsignal zum Erzeugen des ersten Synchronisationssignals ESYNC erzeugt.
  • Der zweite Pin 307 kann mit dem ersten Kanal CH12 verbunden sein, der das erste Synchronisationssignal ESYNC an den Host-Prozessor 201a sendet.
  • Im Anzeigesystem 101a gemäß einigen beispielhaften Ausführungsformen kann die integrierte Anzeigetreiberschaltung 311a so implementiert sein, dass sie den Frame-Puffer nicht enthält. Zum Beispiel kann der Host-Prozessor 201a den Frame-Aktualisierungszeitraum der Anzeigetafel 350 messen, den Bildbereitstellungspfad aktivieren, wenn die Frame-Aktualisierung oder die Aktualisierung der Anzeigetafel gewünscht wird, und basierend auf der Emissionszeit der Anzeigetafel 350 ein neues Frame an die integrierte Anzeigetreiberschaltung 311a senden. Ferner kann die integrierte Anzeigetreiberschaltung 311a das erste Synchronisationssignal ESYNC über den ersten Kanal CH12 bereitstellen, der separat und/oder unabhängig von dem zweiten Kanal CH2 zum Senden der Framedaten FDAT gebildet wird, für die Synchronisation mit dem Host-Prozessor 201a. Dementsprechend können die Niederfrequenz-Ansteuerung und die Niederleistungs-Ansteuerung effizient realisiert werden.
  • 15 ist ein Blockdiagramm, das ein Beispiel für eine Videomodus-Steuerung veranschaulicht, die in einem Host-Prozessor enthalten ist, der in einem Anzeigesystem von 14 enthalten ist. Die Beschreibungen, die im Zusammenhang mit 4 erwähnt werden, werden weggelassen.
  • Wie in 15 gezeigt, kann eine Videomodus-Steuerung 211a einen Wakeup-Timer 213, ein Steuer-/Statusregister 214 und einen Timing-Generator 215 enthalten. Die Videomodus-Steuerung 211a kann ferner eine Verzögerungseinheit 219 enthalten.
  • Die Videomodus-Steuerung 211a kann im Wesentlichen die gleiche sein wie die Videomodus-Steuerung 210a von 4, außer dass das erste Synchronisationssignal ESYNC von der integrierten Anzeigetreiberschaltung 311a empfangen wird und die Operationen des Timing-Generators 215 und der Verzögerungseinheit 219 teilweise geändert werden. Der Wakeup-Timer 213 und das Steuer-/Statusregister 214 können im Wesentlichen die gleichen sein, wie sie in 4 beschrieben sind.
  • Die Verzögerungseinheit 219 kann das erste Synchronisationssignal ESYNC verzögern und dem Timing-Generator 215 bereitstellen, und der Timing-Generator 215 kann das erste vertikale Synchronisationssignal VSYNC1 und das erste horizontale Synchronisationssignal HSYNC1 basierend auf dem Messergebnis MR, dem Taktsignal CLK und dem ersten Synchronisationssignal ESYNC erzeugen. Zum Beispiel kann die Verzögerungseinheit 219 das erste Synchronisationssignal ESYNC verzögern, um ein Signal ESYNC'' zu erzeugen, und der Timing-Generator 215 kann das Signal ESYNC'' als das erste Synchronisationssignal ESYNC empfangen. Zum Beispiel kann die Verzögerungseinheit 219 ein Verzögerungselement enthalten, um den Versatz zwischen dem ersten Synchronisationssignal ESYNC, das von der integrierten Anzeigetreiberschaltung 311a empfangen wird, und einem Synchronisationssignal, das über die serielle Schnittstelle von der Anzeigesteuerung 230 ausgegeben wird, anzupassen.
  • 16 ist ein Blockdiagramm, das ein Anzeigesystem gemäß einer beispielhaften Ausführungsform veranschaulicht. Die Beschreibungen, die im Zusammenhang mit 1 und 13 erwähnt werden, werden weggelassen.
  • Wie in 16 dargestellt, enthält ein Anzeigesystem 102 einen Host-Prozessor 202 und eine Anzeigevorrichtung 302. Die Anzeigevorrichtung 302 enthält eine integrierte Anzeigetreiberschaltung 312 und eine Anzeigetafel 350. Das Anzeigesystem 102 kann ferner erste Kanäle CH11 und CH12 und einen zweiten Kanal CH2 enthalten.
  • Das Anzeigesystem 102 kann im Wesentlichen dasselbe sein wie das Anzeigesystem 100 von 1, außer dass ein Synchronisationssignal, das für die Synchronisation zwischen dem Host-Prozessor 202 und der integrierten Anzeigetreiberschaltung 312 verwendet wird, ein erstes Synchronisationssignal ESYNC1 enthält, das von dem Host-Prozessor 202 erzeugt wird, und ein zweites Synchronisationssignal ESYNC2, das von der integrierten Anzeigetreiberschaltung 312 erzeugt wird.
  • Das erste Synchronisationssignal ESYNC 1 kann im Wesentlichen dasselbe sein wie das erste Synchronisationssignal ESYNC in 1, und eine Operation zum Erzeugen des ersten Synchronisationssignals ESYNC1 durch den Host-Prozessor 202 kann im Wesentlichen dieselbe sein wie die mit Bezug auf 1 beschriebene. Das zweite Synchronisationssignal ESYNC2 kann im Wesentlichen dasselbe sein wie das erste Synchronisationssignal ESYNC in 13, und eine Operation zum Erzeugen des zweiten Synchronisationssignals ESYNC2 durch die integrierte Anzeigetreiberschaltung 312 kann im Wesentlichen dieselbe sein wie die unter Bezugnahme auf 13 beschriebene.
  • In einigen beispielhaften Ausführungsformen kann das Anzeigesystem 102 selektiv in einem ersten Operationsmodus und einem zweiten Operationsmodus arbeiten. Während des ersten Operationsmodus kann das Anzeigesystem 102 das erste Synchronisationssignal ESYNC1 erzeugen und basierend auf dem ersten Synchronisationssignal ESYNC1 arbeiten. Während des zweiten Modus der Operation kann das Anzeigesystem 102 das zweite Synchronisationssignal ESYNC2 erzeugen und basierend auf dem zweiten Synchronisationssignal ESYNC2 arbeiten. Der erste Operationsmodus kann als APzentrierter Modus bezeichnet werden, und das Anzeigesystem 102 kann im ersten Operationsmodus implementiert und betrieben werden, wie mit Bezug auf 1 bis 12 beschrieben. Der zweite Operationsmodus kann als DDI-zentrierter Modus bezeichnet werden, und das Anzeigesystem 102 kann im zweiten Operationsmodus implementiert und betrieben werden, wie unter Bezugnahme auf 13 bis 15 beschrieben. Beispielsweise können der erste Kanal CH12 und das zweite Synchronisationssignal ESYNC2 im ersten Operationsmodus deaktiviert oder abgeschaltet sein, und der erste Kanal CH11 und das erste Synchronisationssignal ESYNC1 können im zweiten Operationsmodus deaktiviert oder abgeschaltet sein.
  • In einigen beispielhaften Ausführungsformen kann einer der ersten Kanäle CH11 und CH12 weggelassen werden. Beispielsweise kann nur ein erster Kanal verwendet werden, das erste Synchronisationssignal ESYNC1 kann von dem Host-Prozessor 202 zu der integrierten Anzeigetreiberschaltung 312 über den einen ersten Kanal in dem ersten Operationsmodus gesendet werden, und das zweite Synchronisationssignal ESYNC2 kann von der integrierten Anzeigetreiberschaltung 312 zu dem Host-Prozessor 202 über den einen ersten Kanal in dem zweiten Operationsmodus gesendet werden.
  • 17 ist ein Blockdiagramm, das ein Beispiel für ein Anzeigesystem aus 16 veranschaulicht. Die Beschreibungen, die im Zusammenhang mit 2 und 14 erwähnt werden, werden weggelassen.
  • Bezugnehmend auf 17 enthält ein Anzeigesystem 102a einen Host-Prozessor 202a und eine integrierte Anzeigetreiberschaltung 312a. Das Anzeigesystem 101a kann ferner die ersten Kanäle CH11 und CH12 und den zweiten Kanal CH2 enthalten.
  • Der Host-Prozessor 202a kann eine Videomodus-Steuerung 212 und eine Anzeigesteuerung 230 enthalten. Der Host-Prozessor 202a kann ferner erste Pins 205 und 207, eine Datenverarbeitungseinheit 220, eine Taktquelle 240 und einen Sender 250 enthalten.
  • Der Host-Prozessor 202a kann im Wesentlichen derselbe sein wie der Host-Prozessor 200a in 2, mit der Ausnahme, dass der Host-Prozessor 202a zusätzlich das zweite Synchronisationssignal ESYNC2 empfängt. Die Videomodus-Steuerung 212 kann im ersten Operationsmodus ähnlich wie die Videomodus-Steuerung 210 in 2 und im zweiten Operationsmodus ähnlich wie die Videomodus-Steuerung 211 in 14 arbeiten.
  • Die integrierte Anzeigetreiberschaltung 312a kann eine Timing-Steuerung 332 und einen Zeilen-/Spaltentreiber 340 enthalten und darf keinen Frame-Puffer enthalten. Die integrierte Anzeigetreiberschaltung 312a kann ferner zweite Pins 305 und 307 und einen Empfänger 320 enthalten.
  • Die integrierte Anzeigetreiberschaltung 312a kann im Wesentlichen die gleiche sein wie die integrierte Anzeigetreiberschaltung 310a in 2, mit der Ausnahme, dass die integrierte Anzeigetreiberschaltung 312a zusätzlich das zweite Synchronisationssignal ESYNC2 erzeugt. Die Timing-Steuerung 332 kann im ersten Operationsmodus ähnlich wie die Timing-Steuerung 330 in 2 und im zweiten Operationsmodus ähnlich wie die Timing-Steuerung 331 in 14 arbeiten.
  • 18 ist ein Blockdiagramm, das ein Beispiel für eine Videomodus-Steuerung veranschaulicht, die in einem Host-Prozessor enthalten ist, der in einem Anzeigesystem von 17 enthalten ist. Die Beschreibungen, die im Zusammenhang mit 4 und 15 erwähnt werden, werden weggelassen.
  • Bezugnehmend auf 18 kann eine Videomodus-Steuerung 212a einen Wakeup-Timer 213, ein Steuer-/Statusregister 214 und einen Timing-Generator 217 enthalten. Die Videomodus-Steuerung 212a kann ferner Verzögerungseinheiten 218 und 219 enthalten.
  • Die Videomodus-Steuerung 212a kann im Wesentlichen die gleiche sein wie die Videomodus-Steuerung 210a aus 4, mit der Ausnahme, dass die Videomodus-Steuerung 212a zusätzlich das zweite Synchronisationssignal ESYNC2 empfängt. Der Timing-Generator 217 kann im ersten Operationsmodus ähnlich wie der Timing-Generator 216 in 4 und im zweiten Operationsmodus ähnlich wie der Timing-Generator 215 in 15 arbeiten. Die Signale ESYNC1' und ESYNC2" können im Wesentlichen die gleichen sein wie die Signale ESYNC' und ESYNC'' in 4 bzw. 15.
  • Obwohl nicht im Detail veranschaulicht, können die Videomodus-Steuerungen 211a und 212a in 15 und 18 wie unter Bezugnahme auf 5 und 6 beschrieben implementiert werden, die Anzeigesteuerung 230 in 14 und 17 kann wie unter Bezugnahme auf 7 und 8 beschrieben implementiert werden, und die Anzeigevorrichtungen 301 und 302 in 13 und 16 können wie unter Bezugnahme auf 11A, 11B, 11C, 11D, 12A, 12B, 12C und 12D beschrieben arbeiten.
  • 19 ist ein Flussdiagramm, das ein Anzeige-Steuerverfahren gemäß einer beispielhaften Ausführungsform veranschaulicht.
  • Bezugnehmend auf 1, 2 und 19 wird in einem Anzeige-Steuerverfahren gemäß einer Ausführungsform ein erstes Synchronisationssignal ESYNC basierend auf einem Taktsignal CLK erzeugt und ausgegeben (Schritt S110). Der Schritt S110 kann durch den Host-Prozessor 200 ausgeführt werden. 19 veranschaulicht die Operation in der AP-zentrischen Schnittstelle (oder einem AP-zentrischen Modus).
  • Ein Wakeup-Interrupt WIRQ wird durch die Messung eines Frame-Aktualisierungszeitraums der Anzeigetafel 350 erzeugt (Schritt S210). Der Schritt S210 kann durch den Host-Prozessor 200 ausgeführt werden. Zum Beispiel kann Schritt S210 ausgeführt werden, wie in 4, 5 und 6 beschrieben.
  • Framedaten FDAT werden basierend auf dem ersten Synchronisationssignal ESYNC erzeugt, indem ein Bildbereitstellungspfad aktiviert wird, der auf dem Wakeup-Interrupt WIRQ basiert (Schritt S310), und die Framedaten FDAT werden für jeden Frame-Aktualisierungszeitraum ausgegeben (Schritt S410). Die Schritte S310 und S410 können durch den Host-Prozessor 200 ausgeführt werden. Die Schritte S310 und S410 werden unter Bezugnahme auf 20 im Detail beschrieben.
  • Das erste Synchronisationssignal ESYNC und die Framedaten FDAT werden empfangen (Schritt S510), und die Anzeigetafel 350 wird so gesteuert, dass ein Framebild, das den Framedaten FDAT entspricht, auf der Anzeigetafel 350 basierend auf dem ersten Synchronisationssignal ESYNC angezeigt wird, ohne die Framedaten FDAT zu speichern (Schritt S610). Die Schritte S510 und S610 können durch die integrierte Anzeigetreiberschaltung 310 ausgeführt werden. Beispielsweise kann Schritt S610 ausgeführt werden, wie unter Bezugnahme auf 11A, 11B, 11C, 11D, 12A, 12B, 12C und 12D beschrieben.
  • 20 ist ein Flussdiagramm, das ein Beispiel für die Schritte S310 und S410 in 19 veranschaulicht.
  • Unter Bezugnahme auf 2, 19 und 20 kann in Schritt S310 die Anzeigesteuerung 230 basierend auf dem Wakeup-Interrupt WIRQ aktiviert werden (Schritt S312), die Framedaten FDAT können erzeugt werden (Schritt S314), und ein erstes vertikales Synchronisationssignal VSYNC1 und ein erstes horizontales Synchronisationssignal HSYNC1 können erzeugt werden (Schritt S316). In Schritt S410 kann ein Timing der Framedaten FDAT basierend auf dem ersten vertikalen Synchronisationssignal VSYNC1 und dem ersten horizontalen Synchronisationssignal HSYNC1 gesteuert werden (Schritt S412). Die Schritte S312 und S316 können durch die Videomodus-Steuerung 210 ausgeführt werden, und die Schritte S314 und S412 können durch die Anzeigesteuerung 230 ausgeführt werden. Beispielsweise können die Schritte S312, S314, S316 und S412 wie in 4 bis 8 beschrieben ausgeführt werden.
  • 21 ist ein Flussdiagramm, das ein Anzeige-Steuerverfahren gemäß einer beispielhaften Ausführungsform veranschaulicht. Die Beschreibungen, die im Zusammenhang mit 19 erwähnt werden, werden weggelassen.
  • Unter Bezugnahme auf 13 und 21 wird in einem Anzeige-Steuerverfahren gemäß einer beispielhaften Ausführungsform ein erstes Synchronisationssignal ESYNC erzeugt und ausgegeben (Schritt S120), und das erste Synchronisationssignal ESYNC wird empfangen (Schritt S130). Der Schritt S120 kann durch die integrierte Anzeigetreiberschaltung 311 ausgeführt werden, und der Schritt S130 kann durch den Host-Prozessor 201 ausgeführt werden. 21 veranschaulicht die Operation in der DDI-zentrischen Schnittstelle (oder einem DDI-zentrischen Modus).
  • Danach können die Schritte S210, S310 und S410 im Wesentlichen die gleichen sein wie in 19 beschrieben. Danach werden die Framedaten FDAT empfangen (Schritt S520). Der Schritt S520 kann durch die integrierte Anzeigetreiberschaltung 311 ausgeführt werden. Danach kann der Schritt S610 im Wesentlichen derselbe sein wie in 19 beschrieben.
  • 22 ist ein Blockdiagramm, das ein elektronisches System veranschaulicht, das ein Anzeigesystem gemäß einer beispielhaften Ausführungsform enthält.
  • Bezugnehmend auf 22 kann ein elektronisches System 1000 als eine datenverarbeitende Vorrichtung implementiert werden, die eine mobile Industrie-Prozessor-Schnittstelle (MIPI) verwendet oder unterstützt. Das elektronische System 1000 kann einen Anwendungsprozessor 1110, einen Bildsensor 1140, eine Anzeigevorrichtung 1150, usw. enthalten. Das elektronische System 1000 kann ferner einen Funkfrequenz (RF)-Chip 1160, ein globales Positionierungssystem (GPS) 1120, einen Speicher 1170, ein Mikrofon (MIC) 1180, einen dynamischen Direktzugriffsspeicher (DRAM) 1185 und einen Lautsprecher 1190 enthalten. Darüber hinaus kann das elektronische System 1000 die Kommunikation unter Verwendung eines Ultrabreitbandes (UWB) 1210, eines drahtlosen lokalen Netzwerks (WLAN) 1220, eines weltweiten interoperablen Mikrowellenzugriffs (WIMAX) 1230 usw. ausführen.
  • Der Anwendungsprozessor 1110 kann eine Steuerung oder ein Prozessor sein, der die Operationen des Bildsensors 1140 und der Anzeigevorrichtung 1150 steuert.
  • Der Anwendungsprozessor 1110 kann einen DSI-Host 1111 (Display Serial Interface) enthalten, der eine serielle Kommunikation mit einer DSI-Vorrichtung 1151 der Anzeigevorrichtung 1150 ausführt, einen CSI-Host 1112 (Camera Serial Interface), der eine serielle Kommunikation mit einer CSI-Vorrichtung 1141 des Bildsensors 1140 ausführt, eine physikalische Schicht (PHY) 1113, die eine Datenkommunikation mit einer PHY 1161 des HF-Chips 1160 basierend auf einer MIPI-DigRF ausführt, und einen DigRF MASTER 1114, der die Datenkommunikation der physikalischen Schicht 1161 steuert. Ein DigRF SLAVE 1162 des RF-Chips 1160 kann durch den DigRF MASTER 1114 gesteuert werden.
  • In einigen beispielhaften Ausführungsformen kann der DSI-Host 1111 einen Serialisierer (SER) enthalten, und die DSI-Vorrichtung 1151 kann einen Deserialisierer (DES) enthalten. In einigen beispielhaften Ausführungsformen kann der CSI-Host 1112 einen Deserialisierer (DES) enthalten, und die CSI-Vorrichtung 1141 kann einen Serialisierer (SER) enthalten.
  • Der Anwendungsprozessor 1110 kann gemäß einigen beispielhaften Ausführungsformen ein Host-Prozessor oder ein Anwendungsprozessor sein, die DSI-Vorrichtung 1151 kann gemäß einigen beispielhaften Ausführungsformen eine integrierte Anzeigetreiberschaltung sein, und der Anwendungsprozessor 1110 und die DSI-Vorrichtung 1151 können gemäß einigen beispielhaften Ausführungsformen das Anzeigesystem bilden und das Verfahren zur Anzeige-Steuerung durchführen.
  • Die erfindungsgemäßen Konzepte können auf verschiedene elektronische Vorrichtungen und Systeme angewendet werden, die die Anzeigevorrichtungen und die Anzeigesysteme enthalten. Zum Beispiel kann das erfindungsgemäße Konzept auf Systeme wie einen Personal Computer (PC), einen Server-Computer, ein Rechenzentrum, eine Workstation, ein Mobiltelefon, ein Smartphone, einen Tablet-Computer, einen Laptop-Computer, einen Personal Digital Assistant (PDA), einen tragbaren Multimedia-Player (PMP), eine Digitalkamera eine tragbare Spielkonsole, ein Musikabspielgerät, ein Camcorder, ein Videoplayer, eine Navigationsvorrichtung, eine tragbare Vorrichtung, eine Internet-der-Dinge-(IoT)-Vorrichtung, eine Internet-of-Everything-(IoE)-Vorrichtung, ein E-Book-Reader, eine Virtual-Reality-(VR)-Vorrichtung, eine Augmented-Reality-(AR)-Vorrichtung, eine Roboter-Vorrichtung, eine Drohne, usw.
  • Verschiedene Elemente (z. B. Videomodus-Steuerung, Datenverarbeitungseinheit, Anzeigesteuerung, Taktquelle, Sender, Empfänger, Wakeup-Timer, Steuer-/Statusregister, Timing-Generator, Verzögerungseinheit, Bildverarbeitungseinheit, Video-Timer, Modusselektor, globaler Timer, Zeilen-/Spalten-Treiber, Timing-Steuerung, Th-Scan-Treiber und Datentreiber), die als Blackboxen offenbart sind, können funktionale Einheiten des Host-Prozessors 220a sein und können als Verarbeitungsschaltungen wie Hardware, einschließlich logischer Schaltungen, oder als Kombination aus Hardware und Software wie ein Prozessor, der Software ausführt, implementiert sein. Die Verarbeitungsschaltung kann z. B. eine zentrale Verarbeitungseinheit (CPU), eine arithmetische Logikeinheit (ALU), einen digitalen Signalprozessor, einen Mikrocomputer, ein feldprogrammierbares Gate-Array (FPGA), ein Ein-Chip-System (SoC), eine programmierbare Logikeinheit, einen Mikroprozessor, eine anwendungsspezifische integrierte Schaltung (ASIC) usw. enthalten, ist aber nicht darauf beschränkt.
  • Das Vorstehende veranschaulicht einige beispielhafte Ausführungsformen und ist nicht als Einschränkung derselben zu verstehen. Obwohl einige beispielhafte Ausführungsformen beschrieben wurden, wird der Fachmann leicht erkennen, dass viele Modifikationen an den beispielhaften Ausführungsformen möglich sind, ohne wesentlich von den neuen Lehren und Vorteilen der beispielhaften Ausführungsformen abzuweichen. Dementsprechend sollen alle derartigen Modifikationen im Rahmen der beispielhaften Ausführungsformen, wie sie in den Ansprüchen definiert sind, enthalten sein. Daher ist es zu verstehen, dass das Vorstehende verschiedene beispielhafte Ausführungsformen veranschaulicht und nicht als auf die spezifischen ausgeführten beispielhaften Ausführungsformen beschränkt zu verstehen ist, und dass Modifikationen an den offenbarten beispielhaften Ausführungsformen sowie andere beispielhafte Ausführungsformen in den Anwendungsbereich der beigefügten Ansprüche enthalten sein sollen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020200130886 [0001]
    • KR 1020200173549 [0001]

Claims (20)

  1. Anzeigesystem, das aufweist: einen Host-Prozessor, der konfiguriert ist, ein Taktsignal zu erzeugen, das periodisch zwischen einem hohen Pegel und einem niedrigen Pegel schwingt, ein erstes Synchronisationssignal basierend auf dem Taktsignal zu erzeugen und auszugeben, einen Wakeup-Interrupt durch Messen eines Frame-Aktualisierungszeitraums einer Anzeigetafel zu erzeugen, Framedaten basierend auf dem ersten Synchronisationssignal zu erzeugen durch Aktivieren eines Bildbereitstellungspfads basierend auf dem Wakeup-Interrupt, und die Framedaten für jeden Frame-Aktualisierungszeitraum auszugeben; und eine integrierte Anzeigetreiberschaltung, die konfiguriert ist, das erste Synchronisationssignal und die Framedaten von dem Host-Prozessor zu empfangen und die Anzeigetafel so zu steueren, dass ein den Framedaten entsprechendes Framebild auf der Anzeigetafel basierend auf dem ersten Synchronisationssignal angezeigt wird, ohne die Framedaten zu speichern.
  2. Anzeigesystem nach Anspruch 1, wobei: das erste Synchronisationssignal von dem Host-Prozessor zu der integrierten Anzeigetreiberschaltung über einen ersten Kanal gesendet wird; und die Framedaten von dem Host-Prozessor zu der integrierten Anzeigetreiberschaltung über einen zweiten Kanal gesendet werden, der sich von dem ersten Kanal unterscheidet.
  3. Anzeigesystem nach Anspruch 1, wobei der Host-Prozessor enthält: eine Taktquelle, die konfiguriert ist, das Taktsignal zu erzeugen; eine Videomodus-Steuerung, die konfiguriert ist, das erste Synchronisationssignal und den Wakeup-Interrupt zu erzeugen, und basierend auf dem Taktsignal und dem ersten Synchronisationssignal und dem Wakeup-Interrupt ein erstes vertikales Synchronisationssignal und ein erstes horizontales Synchronisationssignal zu erzeugen, wobei die Videomodus-Steuerung immer in einem aktivierten Zustand ist; und eine Anzeigesteuerung, die konfiguriert ist, basierend auf dem Wakeup-Interrupt selektiv aktiviert zu werden und die Framedaten zu erzeugen und auszugeben, basierend auf dem ersten vertikalen Synchronisationssignal und dem ersten horizontalen Synchronisationssignal.
  4. Anzeigesystem nach Anspruch 3, wobei die Videomodus-Steuerung in einem ersten Leistungsbereich ist, und die Anzeigesteuerung in einem zweiten Leistungsbereich ist, der sich von dem ersten Leistungsbereich unterscheidet.
  5. Anzeigesystem nach Anspruch 3, wobei die Videomodus-Steuerung enthält: einen Wakeup-Timer, der konfiguriert ist, den Frame-Aktualisierungszeitraum zu messen; ein Steuer-/Statusregister, das konfiguriert ist, den Wakeup-Interrupt basierend auf einem Messergebnis von dem Wakeup-Timer zu erzeugen; und einen Timing-Generator, der konfiguriert ist, das erste Synchronisationssignal basierend auf dem Taktsignal zu erzeugen, und das erste vertikale Synchronisationssignal und das erste horizontale Synchronisationssignal basierend auf dem Messergebnis, dem Taktsignal und dem ersten Synchronisationssignal zu erzeugen.
  6. Anzeigesystem nach Anspruch 5, wobei der Frame-Aktualisierungszeitraum, der durch den Wakeup-Timer gemessen wird, mit einer Halteeigenschaft der Anzeigetafel verknüpft ist.
  7. Das Anzeigesystem nach Anspruch 5, wobei der Host-Prozessor ferner enthält: einen Modusselektor, der konfiguriert ist, den Frame-Aktualisierungszeitraum festzulegen, und wobei der Wakeup-Timer konfiguriert ist, den Frame-Aktualisierungszeitraum zu messen, der durch den Modusselektor festgelegt ist.
  8. Anzeigesystem nach Anspruch 3, wobei die Videomodus-Steuerung enthält: ein Steuer-/Statusregister, das konfiguriert ist, den Wakeup-Interrupt basierend auf Zeitinformationen von einem globalen Timer außerhalb der Videomodus-Steuerung zu erzeugen; und einen Timing-Generator, der konfiguriert ist, das erste Synchronisationssignal basierend auf dem Taktsignal zu erzeugen, und das erste vertikale Synchronisationssignal und das erste horizontale Synchronisationssignal basierend auf der Zeitinformation, dem Taktsignal und dem ersten Synchronisationssignal zu erzeugen.
  9. Anzeigesystem nach Anspruch 3, wobei die Anzeigesteuerung enthält: eine Bildverarbeitungseinheit, die konfiguriert ist, die Framedaten zu erzeugen; und einen Video-Timer, der konfiguriert ist, ein Timing der Framedaten basierend auf dem ersten vertikalen Synchronisationssignal und dem ersten horizontalen Synchronisationssignal zu steuern.
  10. Anzeigesystem nach Anspruch 3, wobei die integrierte Anzeigetreiberschaltung enthält: eine Timing-Steuerung, die konfiguriert ist, ein erstes Steuersignal, ein zweites Steuersignal und ein Datensignal basierend auf dem ersten Synchronisationssignal und den Framedaten zu erzeugen, ohne die Framedaten zu speichern; und einen Zeilen-/Spaltentreiber, der konfiguriert ist, eine Mehrzahl von Datenspannungen und eine Mehrzahl von Scan-Signalen basierend auf dem ersten Steuersignal, dem zweiten Steuersignal und dem Datensignal zu erzeugen und die Mehrzahl von Datenspannungen und die Mehrzahl von Scan-Signalen der Anzeigetafel bereitzustellen.
  11. Anzeigesystem nach Anspruch 10, wobei der Zeilen-/Spaltentreiber konfiguriert ist, jedes Frame-Intervall in eine Mehrzahl von Unter-Intervallen zu unterteilen und eine Operation zum Anzeigen des Framebilds in einem ersten Unter-Intervall zu starten, das zuerst erscheint, nachdem die Framedaten unter der Mehrzahl von Unter-Intervallen empfangen werden.
  12. Anzeigesystem, das aufweist: eine integrierte Anzeigetreiberschaltung, die konfiguriert ist, eine Anzeigetafel zu steuern und ein erstes Synchronisationssignal zu erzeugen und auszugeben; und einen Host-Prozessor, der konfiguriert ist, das erste Synchronisationssignal von der integrierten Anzeigetreiberschaltung zu empfangen, einen Wakeup-Interrupt durch Messen eines Frame-Aktualisierungszeitraums der Anzeigetafel zu erzeugen, Framedaten basierend auf dem ersten Synchronisationssignal zu erzeugen durch Aktivieren eines Bildbereitstellungspfads basierend auf dem Wakeup-Interrupt, und die Framedaten für jeden Frame-Aktualisierungszeitraum auszugeben, und wobei die integrierte Schaltung des Anzeigetreibers konfiguriert ist, die Framedaten von dem Host-Prozessor zu empfangen und die Anzeigetafel so zu steuern, dass ein den Framedaten entsprechendes Framebild auf der Anzeigetafel basierend auf dem ersten Synchronisationssignal angezeigt wird, ohne die Framedaten zu speichern.
  13. Anzeigesystem nach Anspruch 12, wobei das erste Synchronisationssignal von der integrierten Anzeigetreiberschaltung zu dem Host-Prozessor über einen ersten Kanal gesendet wird, und die Framedaten von dem Host-Prozessor zu der integrierten Anzeigetreiberschaltung über einen zweiten Kanal gesendet werden, der sich von dem ersten Kanal unterscheidet.
  14. Anzeigesystem nach Anspruch 12, wobei der Host-Prozessor enthält: eine Videomodus-Steuerung, die konfiguriert ist, den Wakeup-Interrupt zu erzeugen, ein erstes vertikales Synchronisationssignal und ein erstes horizontales Synchronisationssignal basierend auf einem Taktsignal und dem ersten Synchronisationssignal und dem Wakeup-Interrupt zu erzeugen, wobei die Videomodus-Steuerung immer in einem aktivierten Zustand ist; und eine Anzeigesteuerung, die konfiguriert ist, basierend auf dem Wakeup-Interrupt selektiv aktiviert zu werden und die Framedaten zu erzeugen und auszugeben, basierend auf dem ersten vertikalen Synchronisationssignal und dem ersten horizontalen Synchronisationssignal.
  15. Anzeigesystem nach Anspruch 14, wobei: die Videomodus-Steuerung in einem ersten Leistungsbereich ist, und die Anzeigesteuerung in einem zweiten Leistungsbereich ist, der sich von dem ersten Leistungsbereich unterscheidet.
  16. Anzeigesystem nach Anspruch 14, wobei die Videomodus-Steuerung enthält: einen Wakeup-Timer, der konfiguriert ist, den Frame-Aktualisierungszeitraum zu messen; ein Steuer-/Statusregister, das konfiguriert ist, den Wakeup-Interrupt basierend auf einem Messergebnis von dem Wakeup-Timer zu erzeugen; und einen Timing-Generator, der konfiguriert ist, das erste vertikale Synchronisationssignal und das erste horizontale Synchronisationssignal basierend auf dem Taktsignal, dem ersten Synchronisationssignal und dem Messergebnis zu erzeugen.
  17. Anzeigesystem nach Anspruch 14, wobei die integrierte Anzeigetreiberschaltung enthält: eine Timing-Steuerung, die konfiguriert ist, das erste Synchronisationssignal zu erzeugen, und ein erstes Steuersignal, ein zweites Steuersignal und ein Datensignal basierend auf dem ersten Synchronisationssignal und den Framedaten zu erzeugen, ohne die Framedaten zu speichern; und einen Zeilen-/Spaltentreiber, der konfiguriert ist, eine Mehrzahl von Datenspannungen und eine Mehrzahl von Scan-Signalen basierend auf dem ersten Steuersignal, dem zweiten Steuersignal und dem Datensignal zu erzeugen, und die Mehrzahl von Datenspannungen und die Mehrzahl von Scan-Signalen der Anzeigetafel bereitzustellen.
  18. Anzeigesystem nach Anspruch 17, wobei der Zeilen-/Spaltentreiber konfiguriert ist, jedes Frame-Intervall in eine Mehrzahl von Unter-Intervallen zu unterteilen, und eine Operation zum Anzeigen des Frame-Bildes in einem ersten Unter-Intervall zu starten, das zuerst erscheint, nachdem die Framedaten unter der Mehrzahl von Unter-Intervallen empfangen werden.
  19. Anzeige-Steuerverfahren, das folgendes aufweist: Erzeugen und Ausgeben, durch einen Host-Prozessor, eines ersten Synchronisationssignals basierend auf einem Taktsignal, das periodisch zwischen einem hohen Pegel und einem niedrigen Pegel schwingt; Erzeugen, durch den Host-Prozessor, eines Wakeup-Interrupts durch Messen eines Frame-Aktualisierungszeitraums einer Anzeigetafel; Erzeugen, durch den Host-Prozessor, von Framedaten basierend auf dem ersten Synchronisationssignal durch Aktivieren eines Bildbereitstellungspfades basierend auf dem Wakeup-Interrupt; Ausgeben, durch den Host-Prozessor, der Framedaten für jeden Frame-Aktualisierungszeitraum; Empfangen, durch eine integrierte Anzeigetreiberschaltung, des ersten Synchronisationssignals und der Framedaten von dem Host-Prozessor; und Steuern der Anzeigetafel durch die integrierte Anzeigetreiberschaltung, so dass ein den Framedaten entsprechendes Framebild auf der Anzeigetafel basierend auf dem ersten Synchronisationssignal angezeigt wird, ohne die Framedaten zu speichern.
  20. Anzeige-Steuerverfahren, das folgendes aufweist: Erzeugen und Ausgeben, durch eine integrierte Anzeigetreiberschaltung, eines ersten Synchronisationssignals; Empfangen, durch einen Host-Prozessor, des ersten Synchronisationssignals von der integrierten Anzeigetreiberschaltung; Erzeugen, durch den Host-Prozessor, eines Wakeup-Interrupts durch Messen eines Frame-Aktualisierungszeitraums einer Anzeigetafel; Erzeugen, durch den Host-Prozessor, von Framedaten basierend auf dem ersten Synchronisationssignal durch Aktivieren eines Bildbereitstellungspfades basierend auf dem Wakeup-Interrupt; Ausgeben, durch den Host-Prozessor, der Framedaten für jeden Frame-Aktualisierungszeitraum; Empfangen, durch die integrierte Anzeigetreiberschaltung, der Framedaten von dem Host-Prozessor; und Steuern der Anzeigetafel durch die integrierte Anzeigetreiberschaltung, so dass ein den Framedaten entsprechendes Framebild auf der Anzeigetafel basierend auf dem ersten Synchronisationssignal angezeigt wird, ohne die Framedaten zu speichern.
DE102021118045.7A 2020-10-12 2021-07-13 Anzeigesystem und anzeige-steuerverfahren für das ansteuern mit niedriger frequenz und niedriger leistung Pending DE102021118045A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2020-0130886 2020-10-12
KR20200130886 2020-10-12
KR1020200173549A KR20220048409A (ko) 2020-10-12 2020-12-11 저주파 구동 및 저전력 구동을 위한 디스플레이 시스템 및 디스플레이 제어 방법
KR10-2020-0173549 2020-12-11

Publications (1)

Publication Number Publication Date
DE102021118045A1 true DE102021118045A1 (de) 2022-04-14

Family

ID=80818549

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021118045.7A Pending DE102021118045A1 (de) 2020-10-12 2021-07-13 Anzeigesystem und anzeige-steuerverfahren für das ansteuern mit niedriger frequenz und niedriger leistung

Country Status (4)

Country Link
US (2) US11532269B2 (de)
CN (1) CN114420038A (de)
DE (1) DE102021118045A1 (de)
TW (1) TW202219936A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817525B (zh) * 2022-05-25 2023-10-01 宏碁股份有限公司 電子裝置與其螢幕切換方法
CN116092452B (zh) * 2023-01-05 2023-10-20 荣耀终端有限公司 一种刷新率切换方法及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200130886A (ko) 2019-05-02 2020-11-23 현대자동차주식회사 자율주행 차량용 엔터테인먼트 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8854344B2 (en) * 2010-12-13 2014-10-07 Ati Technologies Ulc Self-refresh panel time synchronization
US9165537B2 (en) 2011-07-18 2015-10-20 Nvidia Corporation Method and apparatus for performing burst refresh of a self-refreshing display device
KR101158876B1 (ko) * 2012-03-09 2012-06-25 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
US8884977B2 (en) 2012-08-24 2014-11-11 Analogix Semiconductor, Inc. Panel self refreshing with changing dynamic refresh rate
US9584642B2 (en) 2013-03-12 2017-02-28 Google Technology Holdings LLC Apparatus with adaptive acoustic echo control for speakerphone mode
KR102102177B1 (ko) * 2013-09-03 2020-05-29 삼성전자 주식회사 반도체 장치 및 그 구동 방법
KR102035986B1 (ko) * 2013-11-13 2019-10-24 삼성전자 주식회사 타이밍 컨트롤러와 상기 타이밍 컨트롤러를 포함하는 디스플레이 시스템
DE212015000194U1 (de) 2014-08-06 2017-05-31 Apple Inc. Verkleinerte Benutzeroberflächen für Batteriemanagement
US20160042720A1 (en) 2014-08-09 2016-02-11 Himax Technologies Limited Panel self-refresh system and method
WO2016036416A1 (en) 2014-09-02 2016-03-10 Apple Inc. Button functionality

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200130886A (ko) 2019-05-02 2020-11-23 현대자동차주식회사 자율주행 차량용 엔터테인먼트 방법

Also Published As

Publication number Publication date
US11817050B2 (en) 2023-11-14
US20230110768A1 (en) 2023-04-13
US11532269B2 (en) 2022-12-20
TW202219936A (zh) 2022-05-16
US20220114957A1 (en) 2022-04-14
CN114420038A (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
CN110021263B (zh) 像素电路及其驱动方法、显示面板
US20210027696A1 (en) Display device
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
US10497323B2 (en) Pixel circuit, method for driving the same, display panel and display device
US11854477B2 (en) Display device and pixel circuit thereof
WO2019233120A1 (zh) 像素电路及其驱动方法、显示面板
US11386844B2 (en) Display device and method for driving the same
CN108630151B (zh) 像素电路及其驱动方法、阵列基板及显示装置
US9135859B2 (en) Organic light-emitting diode display for minimizing power consumption in standby mode, circuit and method for driving thereof
WO2019062579A1 (zh) 像素电路及其驱动方法、显示装置
KR102636598B1 (ko) 화소 구동 회로를 포함한 전계발광 표시장치
WO2023005648A1 (zh) 像素电路及其驱动方法、阵列基板和显示装置
WO2020151007A1 (zh) 像素驱动电路及其驱动方法、显示面板
DE102011081498A1 (de) Anzeigevorrichtung mit organischen lichtemittierenden Dioden und Niedrigenergie-Betriebsverfahren für dieselbe
US11308876B2 (en) Pixel driving circuit, driving method thereof and display device
KR102627276B1 (ko) 구동회로, 표시장치 및 이의 구동방법
DE102021118045A1 (de) Anzeigesystem und anzeige-steuerverfahren für das ansteuern mit niedriger frequenz und niedriger leistung
KR20180033001A (ko) 유기발광표시패널, 유기발광표시장치, 데이터 드라이버 및 저전력 구동 방법
KR20120077792A (ko) 에미션 구동장치 및 이를 이용한 유기발광다이오드 표시장치
US11527199B2 (en) Pixel circuit including discharge control circuit and storage control circuit and method for driving pixel circuit, display panel and electronic device
US20230104904A1 (en) Display device
WO2023092405A1 (zh) 显示面板的控制方法及控制装置、显示装置
CN108735161B (zh) 像素电路及其驱动方法、oled显示面板及显示装置
KR20220144449A (ko) 표시 장치 및 그 구동 방법
KR102498500B1 (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
R012 Request for examination validly filed