KR20070116940A - 온도 판정 및 통신 장치와, 그 방법 - Google Patents

온도 판정 및 통신 장치와, 그 방법 Download PDF

Info

Publication number
KR20070116940A
KR20070116940A KR1020077025035A KR20077025035A KR20070116940A KR 20070116940 A KR20070116940 A KR 20070116940A KR 1020077025035 A KR1020077025035 A KR 1020077025035A KR 20077025035 A KR20077025035 A KR 20077025035A KR 20070116940 A KR20070116940 A KR 20070116940A
Authority
KR
South Korea
Prior art keywords
memory
temperature
event
thermal
thermal sensor
Prior art date
Application number
KR1020077025035A
Other languages
English (en)
Other versions
KR100954733B1 (ko
Inventor
산딥 자인
데이비드 와트
준 쉬
애니메시 미스라
존 할버트
메릭 이스바라
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20070116940A publication Critical patent/KR20070116940A/ko
Application granted granted Critical
Publication of KR100954733B1 publication Critical patent/KR100954733B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/42—Circuits effecting compensation of thermal inertia; Circuits for predicting the stationary value of a temperature
    • G01K7/425—Thermal management of integrated systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Debugging And Monitoring (AREA)

Abstract

여러 메모리 디바이스를 포함하는 메모리 모듈의 관점에서 열 관리 및 통신을 설명한다. 일례에서, 본 발명은 복수의 메모리 셀을 포함하는 제 1 메모리 디바이스의 온도를 판정하는 단계와, 제 1 메모리 디바이스의 온도를 판정한 후, 복수의 메모리 셀을 포함하는 제 2 메모리 디바이스의 온도를 판정하는 단계와, 제 1 온도 및 제 2 온도의 평가에 기초하여 알람을 발생시키는 단계를 포함한다. 다른 예에서, 본 발명은 복수의 메모리 디바이스를 포함하는 메모리 모듈의 메모리 디바이스상의 열 이벤트를 검출하는 단계와, 메모리 모듈의 이벤트 버스의 상태를 검출하는 단계와, 이벤트 버스가 차지되지 않은 상태이면 이벤트 버스상에 경보를 송신하는 단계를 포함한다.

Description

온도 판정 및 통신 장치와, 그 방법{TEMPERATURE DETERMINATION AND COMMUNICATION FOR MULTIPLE DEVICES OF A MEMORY MODULE}
본 발명은 메모리 시스템에서의 열 제어에 관한 것으로, 특히 고체 상태 메모리 디바이스의 동작 온도를 결정하고 통신하는 것에 관한 것이다.
RAM(random access memory)와 같은 반도체 메모리의 온도는 그 동작 레벨(메모리 셀로의 판독 및 기록 비율)과 환경에 의해 대부분 결정된다. 온도가 너무 높으면, 메모리에 저장되는 데이터는 오염되거나 손실될 수 있다.
또한, 고체 상태 메모리의 온도가 증가함에 따라 메모리는 더 빠른 비율로 전하를 잃는다. 메모리가 전하를 잃게 되면, 그 메모리 셀에 저장된 데이터를 잃게 된다. RAM 칩은 손실된 데이터를 주기적 간격으로 복원하는 셀프-리프레쉬 회로를 갖는다. 온도가 증가함에 따라 셀프-리프레쉬 비율은 데이터 손실을 피하기 위해 증가되어야 한다. 이는 전력 손실을 증가시킨다.
리프레쉬 비율을 낮게 유지하고 메모리 손상 또는 데이터 손실을 피하기 위해, 메모리 온도에 관한 일부 정보가 알려져야 한다. 온도 정보가 정확할수록, 메 모리는 더 고온으로 실행하도록 허용될 수 있고 데이터 손실의 위험 없이 리프레쉬비율이 더 낮아질 것이다. 온도 정보가 신뢰할 수 없거나 정확하지 않은 경우, 메모리는 더 느린 액세스 비율로 실행되고 에러에 대한 약간의 마진을 제공하기 위해 리프레쉬 비율은 더 빨라질 필요가 있다. 또한, 정확한 온도 정보는 냉각 팬 및 기타 열 제어부를 제어하는 데 사용될 수 있다.
흔히 메모리는 DRAM(Dynamic Random Access Memory) 칩과 같은 여러 유사 또는 동일 IC(Integrated Circuit) 칩을 포함하는 모듈로 패키징된다. 각 칩의 온도는 그 사용 레벨, 이용 가능한 냉각 및 고유 특성에 따라 상이할 수 있다. 메모리 모듈상의 기타 디바이스도 상이한 온도를 가질 수 있다. 이러한 메모리 모듈의 모든 측면을 정확하게 모니터링하기 위해, 고가의 열 회로가 각 DRAM 칩마다 요구되며 각 DRAM 칩의 상이한 부분에 대해서도 요구될 수 있다. 또한, 통신 시스템은 모든 정보를 해석하고 필요한 경우 어떤 동작을 취하게 할 수 있는 디바이스로 모든 온도 정보를 전송해야 한다. 이 추가 회로는 메모리 모듈의 비용을 현저하게 증가시킬 수 있다.
본 발명의 실시예의 다양한 장점은 첨부된 도면을 참조하여 다음의 상세한 설명과 첨부된 청구범위를 판독하여 당업자에게 명백할 것이다.
도 1은 본 발명의 실시예에 따른 메모리 모듈의 블록도이다.
도 2는 도 1의 원격 온도 센서의 블록도이다.
도 3은 인가된 전류에 응답하는 열 다이오드의 전압 그래프이다.
도 4는 본 발명의 일실시예에 따른 메모리 디바이스의 온도를 측정하는 프로세스 흐름도이다.
도 5는 본 발명의 다른 실시예에 따른 메모리 모듈의 블록도이다.
도 6은 본 발명의 일실시예에 따른 EVENT# 라인상에 어서팅되는 신호의 타이밍 도면이다.
도 7은 본 발명의 다른 실시예에 따른 EVENT# 라인상에 어서팅되는 신호의 타이밍 도면이다.
도 8은 본 발명의 일실시예에 따른 메모리 모듈의 직렬 버스를 지나 온도 정보를 통신하는 프로세스 흐름도이다.
도 9는 본 발명의 실시예를 구현하기에 적합한 컴퓨터 시스템의 블록도이다.
도 1은 원하는 수의 구성요소에 관한 정확한 온도 정보를 제공할 수 있는 메모리 모듈의 일례를 도시하고 있다. 메모리 유닛(10)은 노트북 개인용 컴퓨터(PC)에서 전형적으로 사용되는 종류의 표준 또는 SO-DIMM(small outline dual inline memory module)일 수 있다. DIMM(10)은, 240-핀, 144-핀 또는 64-비트 전송을 지원하는 72-핀 구성 또는 DIMM(Dual In-line Memory Module)에 대응하는 상이한 전송률에 대한 광범위한 상이한 핀 구성의 임의의 다른 것을 가질 수 있는 전기 콘택트 커넥터(18)를 갖는다. 이와 달리, 메모리 유닛(10)은 데스트탑 PC에서 보다 공통적으로 사용되는 마이크로 DIMM 또는 풀-사이즈 DIMM일 수 있다.
도 1에서, 메모리 모듈(10)은 DRAM 칩과 같은 개별 메모리 칩 세트 12A, 12B, 12C, 12D를 갖는데, 그 중 4개만이 도시되어 있다. 실시예에 따라 더 많거나 더 적을 수 있다. 각 DRAM 디바이스는 메모리 버스(도시 생략)를 통해 어드레싱될 수 있는 수백만 개의 메모리 셀을 포함한다. 메모리 버스는 다수의 콘택트 커넥터(18)를 통해 메모리 제어기 또는 프로세서와 같은 외부 부품에 결합된다. 시스템의 정상 동작 중에, 모듈상의 각 DRAM 디바이스는 상이한 온도를 가질 수 있으며 온도는 시간이 지남에 따라 상이한 비율로 변경될 수 있다. 온도 차이는 여러 요소에 의존할 것인데, 예를 들어 시스템 내의 기류, 디바이스 위치, 디바이스의 열 상수, 모듈의 레이아웃 등이 있다.
각 메모리 디바이스(12)의 온도를 추적하기 위해, 각 메모리 디바이스는 하나 이상의 열 센서, 가령, 열 다이오드를 포함하는데, 이는 그 온도 및 인가되는 전압에 따라 특정 전압을 발생시킨다. 도 1의 예에서, 하나의 열 다이오드(14A, 14B, 14C, 14D)는 4개의 DRAM 디바이스 각각에 배치된다. 그러나, 상이한 위치의 온도를 감지하기 위해 더 많은 다이오드가 각 디바이스에 배치되어 평균값을 제공하거나 더 상세한 정보를 제공할 수 있다.
이와 달리, 더 적은 수의 센서가 사용되어 더 고온의 위치의 디바이스 일부만 또는 디바이스들이 열 센서를 가질 수 있다. 또한, 열 다이오드는 다른 온도 중요 부품에 배치될 수 있는데, 가령, RDIMM(Registered DIMM) 및 FBD(Fully Buffered DIMM)상의 버퍼 또는 리피터 디바이스 또는 메모리 서브시스템에서 사용되는 PLL(Phase Locked Loop) 등에 배치될 수 있다. 열 다이오드는 모두 DRAM 디바이스의 각각의 핀에 접속되는 단자를 갖는다. 이들 핀은 각 다이오드에 공급되는 구동 전류 및 측정될 대응 전압을 허용한다.
또한, 모듈은 열 다이오드 단자의 각각에 결합되는 원격 온도 센서를 포함한다. 원격 온도 센서는 시스템 및 레이아웃 제한 또는 임의의 기타 고려사항에 기초하여 모듈상의 임의의 위치에 배치될 수 있다. 예를 들어, 원격 온도 센서는 메모리 모듈의 중심 또는 모듈의 지식 또는 동작 환경에 기초하여 잘 알려진 고온 위치에 배치될 수 있다. 원격 온도 센서는 예를 들어 SPD(Serial Presence Detect) 디바이스에 배치되고 모듈상의 SPD 디바이스의 리소스를 공유하도록 구성될 수 있다. 원격 온도 센서는 전력 및 통신을 위해 메모리 모듈의 콘택트(18)에도 결합된다. 이 센서는 이들 리소스를 SPD 또는 다른 디바이스와 공유하거나, 전용 통신 링크 또는 버스를 포함하는 전용 리소스를 사용할 수 있다.
다른 예로서, 원격 온도 센서는 개별 모듈상에 배치될 수 있다. 예를 들어, 마더보드에 결합되는 하나 이상의 모듈을 지원하는 컴퓨터 시스템에서, 원격 온도 센서는 마더보드로 이동될 수 있다. 마더보드로부터, 원격 온도 센서는 다수의 메모리 디바이스 및 메모리 시스템 부품의 온도를 측정할 수 있다. 중앙 열 관리가 각 메모리 모듈의 비용을 감소시킬 수 있다. 중앙 열 관리 시스템이 다양한 여러 종류의 메모리 모듈을 운영할 수 있도록, 각 메모리 모듈은 메모리를 구비할 수 있는데, 가령, 열 저항, 열 온도 상수, 열 다이오드에 대한 전류/전압 곡선 및 열 다이오드의 개수 및 배치와 같은 메모리 모듈의 열 매개 변수에 관한 정보를 포함하는 EEPROM이 있다.
일례에서, 원격 온도 센서는 I2C(inter integrated circuit) 버스(20)(가령, I2C 사양, 버전 2.1, 필립스 반도체, 2000년 1월)에 결합되는데, 이는 물질적으로 2개의 액티브 와이어 및 하나의 접지 접속으로 구성될 수 있다. 직렬 데이터 라인(SDA) 및 직렬 클록 라인(SCL)으로 불리는 액티브 와이어는 모두 양방향적이다.
이와 달리, 원격 온도 센서는 SMBus 프레임워크(20)(가령, SMBus 사양, 버전 2.0, SBS Implementer Forum, 2000년 3월) 하에서 동작할 수 있다. SMBus 인터페이스는 자신의 백본으로서 I2C를 사용하고, 개별적 제어 라인을 사용하는(tripping) 대신에 부품이 전후로 메시지를 전달할 수 있게 한다. 이러한 방안은 개인용 컴퓨터 아키텍처의 시스템 메모리에 대해 특히 유용하다.
도 2를 참조하면, 원격 온도 센서는 SPD 디바이스 또는 어떤 다른 위치에 상주하는 열 센서 및 제어 로직을 포함한다. 열 센서 로직은 독립형 온도 센서 또는 버퍼 또는 PLL 디바이스와 같은 어떤 다른 이용 가능한 디바이스에 장착될 수 있다. 열 다이오드상의 접속 핀은 명령에 따라 상이한 열 센서 사이를 전환하는 멀티플렉서(24)에 모두 결합된다. 주기적 폴링 회로(22)는 선택 신호를 접속된 멀티플렉서(24)에 발생시켜서 열 다이오드로부터 온도 전압을 판독한다.
열 다이오드가 선택되면, 멀티플렉서를 통해 이상적인 전류원(26)으로부터 열 다이오드로 전류가 보내진다. 관련된 디바이스의 온도에 따라, 다이오드 밴드갭 양단의 전압은 전압 센서(28)에 의해 감지될 수 있다. 감지된 전압은 ADC(아날로그 대 디지털 변환기)로 공급되어 데이터를 시스템의 나머지로 전송될 수 있는 디지털 포맷으로 변환한다. 이와 달리, 룩업 테이블을 사용하여 디지털 온도를 결정할 수 있다. 디지털 온도 값은 다른 회로에 의해 사용되기 위해 온도 핀 출력(32)상에 공급될 수 있다.
또한, 디지털 온도는 적합한 레지스터(35)에 저장되는 하나 이상의 임계값에 비교되기 위해 비교기(34)에 공급될 수 있다. 비교값에 기초하여, 알람이 발생될 수 있다(38). 이들은 과도한 온도 조건, 또는 애플리케이션에 적합한 임의의 다양한 다른 온도 관련 조건을 표시하는 데 사용될 수 있다.
비교기(34) 이전에, 온도는 교정 회로(40)에 의해 처리될 수 있다. 다양한 상이한 교정 방안이 적용될 수 있다. 일실시예에서, 원격 온도 센서(16)는 DRAM 디바이스(12) 및 온도 다이오드(14)의 중요한 열 특성을 포함한다. 이 정보는 열 계수, 열 저항, 열 다이오드의 전류/전압 곡선, 교정 정보 등을 포함할 수 있다. 이 정보는 각 디바이스에 대해 온도 판독의 정확성을 증가시키는 데 사용된다.
보다 정확한 전압 판독을 얻기 위해, 2개 이상의 상이한 전류 레벨, I1, I2가 하나 이상의 열 다이오드에 적용될 수 있다. 상이한 전류 레벨이 한번에 하나씩 다이오드로 주입되어 수 나노초의 간격만큼 이격될 수 있으며, 2개 이상의 대응 상이한 전압 V1, V2가 캡쳐되어 ADC에서 샘플링될 수 있다. 상이한 전류는 온도 판독에 대해 2개 이상의 추가적인 데이터 포인트를 제공한다. 판독은 측정 다이오드 온도에 측정되는 전류/전압 곡선에 적용될 수 있는데, 가령, 도 3에 도시된 곡선이 있다. 이 곡선은 교정 에러를 소거하는 데 사용될 수 있다. 데이터 포인트는 거짓 알람을 일으킬 수 있는 전압 판독의 가짜 스파이크를 소거하기 위해 평균화된다. 데이터 포인트의 수는 정확성을 더 높이기 위해 증가될 수 있다.
도 3을 보다 상세히 참조하면, 수직축 상의 전류 대 수평축 상의 전압의 그래프를 도시한다. 열 다이오드와 같은 열 센서의 특성 동작을 나타내는 T1 및 T2로 표시된 2개의 곡선이 존재한다. 최초 온도 T1에서, 열 센서는 T1 곡선을 제시할 것이다. T1 곡선은 I1 전류에 의해 구동되어, 다이오드는 V1 전압을 발생시킬 것이라는 것을 보여준다. I2 전유에 의해 구동되어, 다이오드는 V2 전압을 발생시킬 것이며, I3 전류에 의해 구동되어, 다이오드는 V3 전압을 발생시킬 것이다. 온도가 변하며 대응 전압도 T2 곡선에 의해 도시된 바와 같이 변한다.
이들 3개의 전압을 열 센서에 인가함으로써, 3개의 측정된 전압이 얻어질 수 있다. 전압은, 예를 들어 룩업 테이블에 저장된 다양한 곡선에 비교된다. 곡선에 대한 3개의 점을 구성함으로써 온도 판정의 정확성을 높일 수 있다. 곡선을 스케일링함으로써, 시스템의 임의의 오프셋이 보상될 수 있다.
곡선(T2)은 온도(T2)에서 열 센서가 동일한 3개의 입력 전류에서 상이한 전압을 어떻게 발생시키는지의 예로서 도시되어 있으며, 이 곡선은 상이한 형상을 가질 것이다. 전압 판독을 올바른 형상에 일치시킴으로써, 판독이 일정량만큼 벗어나더라도 정확하게 전류가 판정될 수 있다. 이들 곡선은 교정 회로(40)에 저장되고 보다 정확한 온도 판정을 제공하기 위해 적용될 수 있다.
도 4는 온도를 판정하고 알람 또는 리포트를 발생시키기 위해 도 1 및 2의 하드웨어 구성에 적용될 수 있는 프로세스를 도시하고 있다. 도 4에서, SDRAMS과 같은 다수의 메모리 디바이스의 온도가 예를 들어 멀티플렉서를 순차적으로 사용하여 폴링될 수 있다. 블록(43)에서, 첫 번째 전류가 첫 번째 열 센서에 인가된다. 전술한 바와 같이, 열 센서는 SDRAM과 같은 첫 번째 메모리 디바이스 또는 임의의 다른 열 감지 디바이스 내에 내장될 수 있다. 이러한 디바이스는 여러 메모리 디바이스를 포함하는 메모리 모듈의 일부일 수 있다. 전류는, 예를 들어, 멀티플렉서를 첫 번째 열 센서로 스위칭한 후 멀티플렉서를 통해 전류원을 첫 번째 센서로 구동함으로써 인가될 수 있다.
블록(44)에서, 첫 번째 열 센서의 전압이 검출된다. 이 전압은 전류가 인가된 직후 열 센서에 결합되는 멀티플렉서를 통해 검출될 수 있다. 그 후, 전압은 블록(45)에서 첫 번째 메모리 디바이스의 온도를 표시하는 온도 값으로 변환될 수 있다. 이는 스레스홀딩(thresholding), ADC 또는 다양한 다른 방식 중 하나를 통해 수행될 수 있다. 전술한 바와 같이, 온도는 여러 상이한 전류를 열 센서에 인가한 후 전압의 각각을 곡선에 비교함으로써 판정될 수도 있다.
다음 열 센서에 유사한 프로세스가 적용된다. 블록(46)에서, 동일 또는 다른 메모리 디바이스와 관련될 수 있는 두 번째 센서에 전류가 인가된다. 두 번째 열 센서에 접속하기 위해 멀티플렉서를 스위칭함으로써 상이한 열 센서에 전류를 인가하도록 동일한 전류원이 사용될 수 있다. 전류는 첫 번째 전류와 동일하거나 상이한 전류일 수 있다. 블록(47)에서, 최종 전압이 검출되고, 블록(48)에서, 전압은 온도 관련 신호로 변환된다. 전류 인가 및 온도 측정은 임의의 원하는 순서로 순차적으로 블록(49)에서 나머지 열 센서 모두에 적용될 수 있다. 일실시예에서, 열 센서에는 순서(ordering)가 할당되고 각 열 센서는 차례로 멀티플렉서에 접속된다. 각 열 센서로부터 온도가 얻어진 후, 다른 각각으로부터 온도를 얻기 위해 사이클이 반복된다. 과도 온도 또는 다른 이벤트가 검출되면, 이는 열 관리자, 메모리 관리자 또는 어떤 다른 디바이스로 통신된다. 이 디바이스는 메모리 모듈 또는 외부장치의 일부일 수 있다.
도 5는 다른 메모리 모듈 구성을 도시하고 있다. 도 5의 예에서, 도 1에서와 같이, 메모리 모듈(50)은 SDRAM 칩과 같은 다수의 메모리 디바이스(52A, 52B, 52C, 52D)를 갖는다. 4개의 칩이 도시되었지만, 더 많거나 적은 수의 칩이 사용될 수 있다. 도 5의 개별 메모리 디바이스 각각은 열 센서 제어 블록(TSCB)(54A, 54B, 54C, 54D)을 포함하는데, 이는 동일한 개방 드레인 신호(56)(EVENT#)에 결합된다. 개방 드레인 신호는 임피던스를 통해 메모리 모듈의 전기적 다수의 콘택트 커넥터(62)상에 콘택트(60)로 VCC(58)의 전력 우물을 접속시킨다. 커넥터는 도1과 관련하여 전술한 바와 같이 다양한 상이한 형태의 계수를 가질 수 있고, 240개, 172개 또는 어떤 다른 개수의 콘택트 또는 핀을 가질 수 있다.
각 메모리 디바이스의 TCSB는 동일한 디자인을 가질 수 있다. 도 5의 예에서, TCSB는 구성이 각각 동일하고 통신 버스로서 기능하는 동일한 개방 드레인 라인(56)으로의 액세스를 공유한다. 도 5에서, 메모리 디바이스의 52A 중 하나의 TCSB(54A)가 보다 상세히 도시되어 있다. 블록은 로직 블록(66)에 결합되는 열 센서(64)를 포함한다. 열 센서는 다이오드를 포함하는 다양한 상이한 형태를 취할 수 있다. 로직 블록은 다이오드용 전류원과, 전류가 다이오드에 인가되면 다이오드 양단의 전압을 감지하는 전압 검출기를 포함할 수 있다. 이 로직 블록은 다양한 교정, 오프셋 및 교정 회로를 포함하여 전압을 신뢰할 수 있는 온도 값으로 변환할 수 있다.
일실시예에서, 열 센서의 온도 값은 하나 이상의 임계값에 비교되며, 적합한 경우에는 이벤트 신호(71, 73)가 발생된다. 이벤트 신호는 로직 블록 및 3개의 상태 인에이블 버퍼(75)에 인가된다. 일실시예에서, 열 센서는 온도에 관련되는 열 전압을 로직 블록에 인가하고 이진 하이 또는 로우 신호를 버퍼에 인가한다. 로직 블록은 열 전압을 사용하여 온도를 판정한다. 다른 실시예에서, 로직 블록에 인가되는 신호는 버퍼에 인가되는 신호와 동일하다.
인에이블 버퍼의 상태에 따라, 로직 블록은 이벤트 라인(56)에 개방 드레인을 적용하는 이벤트 게이트(68)를 구동한다. 열 센서는 아날로그 전압 비교기를 사용하여 다이오드 전압을 아날로그 임계값에 비교하고 이벤트를 발생시킨다. 다른 실시예로서, 도 1 및 2와 관련하여 전술한 로직 방안 중 하나가 열 센서 또는 로직 블록에서 사용될 수 있다.
3개의 상태 인에이블 버퍼는 EVENT# 버스가 여러 메모리 칩 또는 여러 메모리 디바이스들 사이에서 공유될 수 있게 하도록 사용될 수 있는 구성의 일례이다. 3개의 상태 인에이블 버스는 하나의 입력의 열 센서로부터의 이벤트 신호를 수신한다. 그 다른 입력상에는, EVENT# 라인을 수신한다. EVENT# 라인이 하이이면, 인에이블 버퍼는 디스에이블을 로직 블록으로 송신한다. 이는 다른 디바이스가 라인을 사용하고 있음을 의미한다. EVENT# 라인이 로우이고 열 센서 입력이 로우이면, 인에이블 버퍼도 디스에이블을 로직 블록으로 송신한다. 이는 EVENT# 라인이 사용 중이 아니지만 열 센서에 이벤트가 없음을 의미한다. EVENT# 라인이 로우이고 열 센서 입력이 하이이면, 인에이블 버퍼는 인에이블을 로직 블록으로 송신한다. 이는 로직 블록이 그렇지 않은 경우 차지되지 않을 EVENT# 라인상에 이벤트를 설정할 수 있게 한다.
인에이블 버퍼는 단일 라인이 임의의 수의 열 감지 제어 블록에 의해 공유되게 한다. 일부 애플리케이션에서는, 메모리 디바이스 중 하나가 과열되는 경우에 동일한 열 교정 측정이 적용될 것이므로 어느 메모리 디바이스가 EVENT# 라인에 먼저 액세스되도록 허용되는지는 중요하지 않을 것이다. 일부 애플리케이션에서는, 모든 메모리 디바이스가 리포트할 시간을 가질 수 있도록 충분히 신속하게 온도 및 경보가 통신될 수 있으므로 어느 메모리 디바이스가 EVENT# 라인에 먼저 액세스할지는 중요하지 않을 것이다. 인에이블 버퍼는 다수의 디바이스들이 단일 직렬 버스상에서 통신할 수 있도록 하는 일례로서 제공된다. 더 간단하거나 더 복잡한 다양한 공유 및 중재 방안 중 하나가 사용될 수 있다. 이들은 수립된 복잡한 직렬 버스 프로토콜을 포함할 수 있다.
또한, EVENT# 라인으로의 로직 블록의 단일 핀 인터페이스가 사용되어 열 이벤트 정보를 외부 메모리 제어기로 송신할 수 있다. 단일 핀 인터페이스를 사용하여, 각 메모리 디바이스 또는 DRAM에 대한 각 로직 블록에 의해 수집되는 열 정보가 외부 시스템으로 통신될 수 있다. 이는 시스템으로 하여금 메모리 모듈상의 가장 고온의 DRAM을 식별할 수 있게 하며 그 온도 및 그 열 상태를 판정한다.
외부 메모리 제어기는 접속된 메모리 모듈 모두의 모든 로직 블록의 임계 온도 값을 프로그래밍하는 데 사용될 수 있다. 임계값은 메모리 디바이스마다 동일할 수 있지만, 상이한 임계값이 디바이스마다 사용될 수 있다. 이와 달리, 각 메모리 모듈 또는 각 메모리 디바이스는 자신 고유의 임계 정보를 포함할 수 있다. 다른 실시예에서, 각 메모리 모듈은 온도 임계값을 포함하는 판독 전용 메모리를 가질 수 있다. 이 정보는 메모리 제어기에 의해 판독된 후 판독 전용 메모리로부터 판독된 임계값은 각 메모리 디바이스의 로직 블록으로 기록된다.
메모리 디바이스 중 하나는, 예를 들어, 임계를 지나는 온도로 인해 열 이벤트가 발생하였는지를 판정한 후, 대응 로직 블록은 EVENT# 라인 핀을 로우로 폴링하고(pull) 임계가 도달한 외부 메모리 제어기에 표시할 수 있다. 전술한 바와 같이, 인에이블 버퍼 또는 임의의 다른 중재 방안을 사용하여, EVENT# 핀을 로우로 폴링함으로써 사용되지 않는 EVENT# 핀에 관해 조건부로 될 수 있다. 일실시예에서, EVENT# 신호는 메모리 제어기에 통보하는 인터럽트로서 기능하며, 메모리 제어기는 이벤트에 관한 정보를 요청함으로써 응답한다. 그 후, EVENT# 라인은 메모리 제어기에 온도 정보를 통신하는 단일 직렬 인터페이스로서 사용될 수 있다.
다수의 메모리 랭크 또는 다수의 메모리 채널 또는 다수의 메모리 모듈을 갖는 컴퓨팅 시스템에서, EVENT# 라인이 사용되어 정기적 간격으로 메모리 온도 및 상태에 관한 주기적 정보를 통신하는 데 사용될 수 있다. 메모리 제어기 또는 시스템 소프트웨어는 온도 변화의 등급(rates)을 판정하기 위해 온도 정보를 사용할 수 있다. 이는 시스템 열을 더 잘 모니터링하고 제어할 수 있게 한다. 가장 고온의 DRAM이 관심 대상인 애플리케이션에서, 공유되는 EVENT# 신호는 가장 고온인 DRAM에 대한 인터럽트 가능한 버스로서 사용되어 리포트를 인터럽트하고 사용할 수 있다.
EVENT# 라인 또는 임의의 다른 통신 라인이 사용되어 다양한 상이한 방식으로 통신할 수 있다. 도 6 및 도 7과 관련하여 몇 가지 예가 제공된다. 도 6 및 도 7은 시간이 지남에 따라 EVENT# 라인상에 어서팅되는 전압을 도시한다. 도 6에서, 메모리 제어기는 메모리 칩 로직 블록에 의해 사용되는 임계값을 제어한다. 도 7에서, 로직 블록은 제어기로부터의 요청에 응답하여 직렬 온도 데이터를 제공한다.
도 6을 참조하면, 가장 좌측의 시간 라인의 시작 부분(603)에서, EVENT# 라인이 개방 드레인으로 설정되고 신호는 액티브 로우이다. 메모리 제어기는 로직 블록 또는 열 센서의 제 1 온도 임계값을 설정하였다. 이는 전술한 방안 중 하나에 기초하여 수행되거나 초기 온도 임계값이 로직 블록으로 프로그래밍될 수 있다. 임계값은 개별 제어 또는 메모리 버스를 사용하여 통신될 수 있거나, 임계값이 직렬 버스로서 EVENT# 라인을 사용하여 프로그래밍될 수 있다.
시간 라인상의 뒤이은 시간(605)에서, 로직 블록(66) 중 하나는 EVENT# 라인을 어서팅하고, 열 이벤트가 존재한다고, 즉, 열 다이오드의 온도가 임계 온도를 초과했다고 제어기에 시그날링한다. 그 후, 제어기는 이벤트의 수신 확인을 로직 블록에 통보하고, 이벤트는 뒤이은 시간점(607)에서 클리어된다. 일실시예에서, 제어기는 EVENT#가 검출되거나 클리어되는 즉시 임계 온도값을 다시 프로그래밍한다. 다시, 이는 개별 제어 버스상에 존재하거나, EVENT# 라인을 사용하여 수행될 수 있다(도시 생략).
2개의 임계값은 제어기가 낮은 온도 임계값(T1)을 초기에 프로그래밍하도록 사용될 수 있다. 일단 T1에 도달되면, 로직 블록은 EVENT#를 어서팅함으로써 제어기에 통보한다. 이에 응답하여, 제어기는 DRAM 로직 블록 내부에 이벤트 비트를 클리어하고, DRAM 로직 블록은 EVENT#를 시작하거나 디어서팅한다(taked off or deasserts). 그 후, 메모리 제어기는 더 높은 온도값(T2)을 프로그래밍한다. 일단 메모리가 T2에 도달하면, 로직 블록은 T2가 도달되었음을 제어기에 통보한다(609). 제어기는 레지스터(611)를 다시 클리어한다. 그 후, 제어기는 다른 온도 임계값을 프로그래밍하거나 어떤 교정 또는 보상 동작을 취할 수 있다.
어떤 환경에서는, 메모리 디바이스의 온도가 제 1 임계값을 초과하여 장애가 시작될 수 있다. 이 경우, 더 높은 임계값은 교차될 것이며 메모리 제어기는 어떤 시간동안 메모리 디바이스에 관한 열 정보를 얻지 않을 것이다. 메모리 디바이스에 관한 유용한 정보를 계속 수신하기 위해, 타이머 또는 타임 아웃이 사용될 수 있다. T1에서의 첫 번째 이벤트를 수신하고 임계값을 T2로 재설정한 후, 제어기는 타이머를 설정할 수 있다. 타이머가 만료되기 전에 T2에 도달되지 않으면, 제어기는 임계값을 다시 T1으로 재설정할 수 있다. 이는 메모리 제어기로 하여금 메모리 디바이스가 여전히 제 1 임계값 위에 존재하는지를 체크할 수 있게 한다. 이벤트가 수신되면, 두 번째, 더 높은 임계값이 다시 플러그인될 수 있다.
도 7의 실시예는 도 5의 실시예와 유사한 상태로 703에서 시작하는데, 액티브 로우 신호와 로직 블록 또는 열 센서가 초기 임계값을 메모리에 유지한다. 유사하게, 일단 감지된 온도가 제 1 임계값을 초과하면, 로직 블록은 이벤트(705)를 어서팅한다. 제어기는 이벤트를 수신하면 수신 확인을 통보하고 로직 블록(707) 내부에 이벤트 비트를 클리어한다. 그 후, 로직 블록은 EVENT# 라인(709)을 연속적으로 사용하여 그 온도 데이터를 전송할 수 있다.
직렬 온도 값의 구성은 임의의 구현에 적합하도록 구성될 수 있다. 비트의 수, 중복의 양 및 수신 확인에 대한 필요성은 임의의 특정 애플리케이션의 필요를 수용하도록 모두 설정될 수 있다. 다양한 상이한 사전 정의된 비트 패턴 또는 코드가 특정 값을 송신하는 데 사용될 수 있다. 도 7의 예에서, 4비트 데이터 워드가 EVENT# 라인상에서 제어기로 전송된다. 연속적인 데이터 전송은 다양한 상이한 클록 중 하나에 기초할 수 있다. 일실시예에서, 메모리 디바이스 또는 DRAM 클록은 기본 기준 클록으로서 사용될 수 있다. 더 느린 기준 클록이 사용되어 전력을 절감하거나 에러를 감소시킬 수 있다.
전술한 바와 같이, EVENT# 라인은 개방 드레인 신호일 수 있고, 메모리 모듈상의 모든 메모리 디바이스의 모든 로직 블록들 사이에서 공유될 수 있다. 열 버스로서 EVENT# 라인을 사용하는 경우, 로직 블록 중 하나가 이 버스를 통한 배타적 제어를 어서팅할 수 있다. 이는 전송 중에 다른 로직 블록이 EVENT# 라인을 구동하는 것을 방지할 수 있다. 일실시예에서, 모든 로직 블록이 EVENT#를 내부적으로 모니터링하기 때문에 로직 블록은 배타적 제어를 요구한다. 하나의 로직 블록이 제어기로 EVENT# 신호를 트리거링하면, 다른 로직 블록은 트리거를 검출하고 어떤 시간 간격동안 라인의 사용을 피하거나 온도값 전송이 종료될 것이다.
도 8은 본 발명의 일실시예에 따른 도 5의 열 감지 제어 블록 내에 존재할 수 있는 프로세스를 도시하고 있다. 도 8에 도시된 바와 같이, 블록(81)에서 열 이벤트가 검출된다. 이는 열 센서, 로직 블록 또는 조정되는 동작에 의해 수행될 수 있다. 도시된 실시예에서, 이벤트는 인에이블 버퍼에서 검출된다.
블록(82)에서, 접속되는 이벤트 버스의 상태가 검출된다. 이는 도 5의 EVENT# 라인 또는 다른 디바이스로 이벤트를 통신하는 데 사용될 수 있는 임의의 다른 버스에 대응할 수 있다. 이벤트 버스는 열 또는 메모리 제어기와 같은 외부 디바이스에 결합될 수 있거나 메모리 모듈상의 디바이스에 결합될 수 있다. 도 5의 예에서, 이벤트 버스 상태는 인에이블 버퍼에 의해 검출된다.
블록(83)에서, 이벤트 버스가 차지되지 않는 상태인 경우 경보가 이벤트 버스상에 송신된다. 경보는 특정 상태로 핀을 폴링하거나 다른 종류의 신호를 송신함으로써 송신될 수 있다. 이벤트 버스가 차지되면, 경보는 이벤트 서브의 상태가 변경될 때까지 경보는 대기할 수 있다. 전술한 바와 같이, 경보가 송신된 후, 특정 구현에 따라 임계값 데이터 또는 온도 숫자와 같은 온도 정보 또한 이벤트 버스상으로 송신될 수 있다. 이와 달리, 이벤트 버스는 경보를 송신하는 데에만 사용될 수 있다.
도 9는 본 발명의 일부 실시예의 애플리케이션에서 사용될 수 있는 컴퓨터 시스템의 일례를 도시하고 있다. 도 9의 시스템 예에서, MCH 911은 CPU 또는 프로세서 코어(913, 915)에 각각 결합되는 한 쌍의 FSB(전방측 버스)를 갖는다. 2개보다 많거나 적은 수의 프로세서 코어 및 FSB가 사용될 수 있다. 임의의 수의 상이한 CPU 및 칩셋이 사용될 수 있다. 노스 브릿지는 FSB를 통해 프로세서 코어로부터의 판독, 기록 및 불러오기(fetch)를 수신하고 수행한다. 또한, 노스 브릿지는 인스트럭션과 데이터가 저장될 수 있는 도 1 및 도 5에 도시된 것와 유사한 DIMM(Dual In-line Memory Modules)과 같은 시스템 메모리(967)로의 인터페이스와, ICH(입력 출력 제어기 허브)(965)로의 인터페이스를 갖는다.
MCH는 명령어 및 데이터가 메모리 모듈로 송신되고 불러올 수 있는 시스템 메모리를 가질 수 있다. 명령어는 온도 임계값 및 온도 판독 명령어를 포함할 수 있다. 또한, MCH는 I2C 또는 SMBus와 같은 이벤트 버스, 또는 다른 열 버스를 가질 수 있어서, 시스템 메모리 버스와 무관하게 메모리 모듈과 통신할 수 있다. MCH는 메모리 모듈로부터의 메모리 정보에 응답하여 열 측정을 적용하는 메모리 모듈에 대한 열 관리 시스템을 포함할 수 있다. 열 측정은 트래픽 비율 및 리프레시 비율을 조정하는 기능과 다른 냉각 디바이스를 동작시키는 기능을 포함할 수 있다.
또한, MCH는 PCI(peripheral component interconnect) Express 또는 AGP(accelerated graphics port) 인터페이스와 같은 인터페이스를 구비하여 그래픽 제어기(941)와 결합되는데, 이는 디스플레이(937)에 그래픽 및 가능한 음향을 제공한다. PCI Express 인터페이스는 또한 다른 고속 디바이스를 결합하는 데 사용될 수 있다. 도 9의 예에서, 6개의 x4 PCI Express 레인이 도시되어 있다. 2개의 레인은 TCP/IP(전송 제어 프로토콜/인터넷 프로토콜) 오프로드 엔진(917)에 접속되는데, 이는 기가비트 이더넷 제어기(939)와 같은 TCP/IP 디바이스에 접속할 수 있다. 2개의 레인은 SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks) 또는 기타 인터페이스를 사용하여 저장 디바이스(921)를 지원할 수 있는 I/O 프로세서 노드(919)에 접속한다. 2개 이상의 레인이 PCI-X(925) 및 PCI(927) 디바이스를 접속하는 인터페이스를 지원할 수 있는 PCI 변환기 허브(923)에 접속한다. PCI Express 인터페이스는 본 명세서에 도시된 것보다 많거나 적은 수의 디바이스를 지원할 수 있다. 또한, PCI Express 및 AGP가 설명되었지만, 설명한 것 대신하여 또는 그에 부가하여 MCH가 다른 프로토콜 및 인터페이스를 지원하도록 구성될 수 있다.
ICH(965)는 광범위한 상이한 디바이스에 가능한 접속성을 제공한다. 잘 수립된 협약 및 프로토콜이 이들 접속을 위해 사용될 수 있다. 접속은 LAN(Local Area Network) 포트(969), USB 허브(971) 및 로컬 BIOS(Basic Input/Output System) 플래쉬 메모리(973)을 포함할 수 있다. SIO(Super Input/Output) 포트(975)는 버튼과 디스플레이를 구비한 전방 패널(977), 키보드(979), 마우스(981) 및 IR 블래스터(blasters) 또는 원격 제어 센서와 같은 적외선 디바이스(985)를 제공할 수 있다. 또한, I/O 포트는 플로피 디스크, 병렬 포트, 직렬 포트 접속을 지원할 수 있다. 이와 달리, 이들 디바이스의 하나 이상은 USB, PCI 또는 임의의 다른 종류의 버스 또는 상호 접속으로부터 지원될 수 있다.
또한, ICH는 디스크 드라이브(987, 989) 또는 기타 대형 메모리 디바이스로의 접속을 위한 IDE(Integrated Device Electronics) 버스 또는 SATA(serial advanced technology attachment) 버스를 제공할 수 있다. 대형 저장장치는 하드 디스크 드라이브 및 광학 드라이브를 포함할 수 있다. 그래서, 예를 들어, 소프트웨어 프로그램, 파라미터 또는 사용자 데이터가 하드 디스크 드라이브 또는 기타 드라이브상에 저장될 수 있다. PCI(Peripheral Component Interconnect) 버스(991)가 ICH에 결합되고 광범위한 디바이스 및 포트가 ICH에 결합되게 한다. 도 9의 예는 WAN(Wide Area Network) 포트(993), 무선 포트(995), 데이터 카드 커넥터(997) 및 영상 어댑터 카드(999)를 포함한다. PCI 포트로의 접속을 위해 이용 가능한 더 많은 디바이스가 존재하며 더 많은 가능한 기능이 존재한다. PCI 디바이스는 로컬 장비 또는 근접한 컴퓨터로의 접속을 허용할 수 있다. 또한, 프린터, 스캐너, 레코더, 디스플레이 등과 같은 다양한 주변 장치로의 접속을 허용할 수 있다. 또한, 더 많은 원격 장비 또는 임의의 수의 상이한 인터페이스로의 유선 또는 무선 접속을 허용할 수 있다.
임의의 부착된 디바이스의 특정한 성질이 원하는 디바이스 용도에 적응될 수 있다. 하나 이상의 디바이스, 버스 또는 상호접속이 이 시스템으로부터 소거될 수 있도 다른 것이 추가될 수 있다. 예를 들어, PCI 버스상에서, AGP 버스 상에서, PCI Express 버스 또는 호스트 제어기의 통합된 그래픽 부분을 통해 영상이 제공될 수 있다.
도 9에 도시된 바와 같이, ICH는 MCH에 결합되고 또한 시스템 메모리(10)에 데이터를 송신하고 그로부터 데이터를 불러오는 CPU(중앙 처리 유닛)(36)에 결합된다. 도시된 실시예에서, 시스템 메모리는 MCH로 메모리 데이터를 송신하고 그로부터 수신하여 MCH는 메모리의 리프레시 비율을 제어한다. ICH는 시스템 메모리로부터 다른 디바이스(도시 생략)로 저장된 데이터를 통신한다. 이들 3개의 디바이스 중 하나 이상이 단일 유닛으로 통합될 수 있다. MCH는 CPU 또는 ICH에 포함될 수 있고 모든 3개의 디바이스의 기능은 단일 칩으로 결합될 수 있다. ICH는 열 관리 및 제어 기능을 수행하는 데 사용될 수 있거나, 개별 열 관리 디바이스(도시 생략)가 직접 또는 간접적으로 온도 정보를 수신하고 이 정보에 기초하여 열 측정치를 적용하는 데 사용될 수 있다.
전술한 예보다 많거나 적은 장착된 메모리 유닛, 메모리 모듈, 열 센서, 열 관리 또는 컴퓨터 시스템이 소정 구현을 위해 바람직할 수 있다는 것을 인식해야 한다. 그러므로, 전술한 예의 구성은 가격 제한, 성능 요구조건, 기술적 향상 또는 기타 환경과 같은 다양한 요소에 의존하여 구현에 따라서 변할 수 있다. 또한, 본 발명의 실시예는 전술한 예와는 다른 종류의 메모리 시스템 및 다른 열 환경에 적응될 수 있다. 또한, 전술한 스탠바이 및 전력 모드의 특정 종류가 상이한 애플리케이션에 적합하게 구성될 수 있다.
본 발명의 실시예는 범용 컴퓨터, 모드 분배 로직, 메모리 제어기 또는 프로세스를 수행하는 기타 전자 디바이스를 프로그래밍하는 데 사용될 수 있는 인스트럭션을 저장한 기계-판독 가능한 매체를 포함할 수 있는 컴퓨터 프로그램 제품으로서 제공될 수 있다. 기계-판독 가능한 매체는 플로피 디스켓, 광 디스크, CD-ROM, 자기-광학 디스크, ROM, RAM, EPROM, EEPROM, 자기 또는 광학 카드, 플래시 메모리 또는 전자 인스트럭션을 저장하기에 적합한 다른 종류의 매체 또는 기계-판독 가능한 매체를 포함할 수 있으며, 이에 한정되지 않는다. 또한, 본 발명의 실시예는 컴퓨터 프로그램 제품으로서도 다운로드될 수 있는데, 이 프로그램은 통신 링크(가령, 모뎀 또는 네트워크 접속)를 통해 반송파 또는 기타 전파 매체에 포함되는 데이터 신호에 의해 원격 컴퓨터 또는 제어기로부터 요청 컴퓨터 또는 제어기로 전송될 수 있다.
이상의 설명에서, 다양한 특정 세부사항을 설정하였다. 하지만, 본 발명의 실시예는 이들 특정 세부사항 없이 실시될 수 있음을 이해할 것이다. 예를 들어, 잘 알려진 균등한 재료가 전술한 재료 대신에 배치될 수 있으며, 이와 유사하게 잘 알려진 균등한 기술이 개시된 특정 프로세싱 기술 대신에 사용될 수 있다. 다른 예에서는, 설명의 이해를 모호하게 하지 않기 위해 잘 알려진 회로, 구조 및 기술은 상세히 도시되지 않았다.
여러 예의 관점에서 본 발명의 실시예를 설명하였지만, 본 발명은 전술한 실시예에 한정되지 않으며 첨부된 청구범위의 사상 및 범위 내에서 수정 및 대체하여 실시될 수 있음을 당업자는 인식할 것이다. 따라서, 상세한 설명은 한정하는 것이 아닌 예시적인 것으로 간주된다.

Claims (23)

  1. 각각이 복수의 메모리 셀 및 하나의 열 센서를 포함하는 복수의 메모리 디바이스와,
    상기 열 센서 각각에 결합되는 멀티플렉서와,
    상기 멀티플렉서에 결합되어 상기 열 센서에 전류를 공급하는 전류원과,
    전류가 인가되면 상기 열 센서 각각으로부터 전압을 검출하는 전압 검출기와,
    상기 검출된 전압에 기초하여 각 메모리 디바이스에 대한 온도를 판정하는 온도 회로를 포함하는
    장치.
  2. 제 1 항에 있어서,
    상기 전류원은 각 열 센서에 복수의 상이한 전류를 공급하고,
    상기 전압 검출기는 각 열 센서로부터 복수의 상이한 전압을 검출하며,
    각 상이한 전압은 상이한 전류에 대응하는
    장치.
  3. 제 2 항에 있어서,
    상기 온도 회로는 각 열 센서로부터 검출된 상이한 전압들을 결합하여 각 메 모리 디바이스에 대한 온도를 판정하는
    장치.
  4. 제 3 항에 있어서,
    상기 회로는 각 열 센서에 대해 상기 검출된 상이한 전압을 전류/전압 곡선에 적용하여 각 메모리 디바이스에 대한 온도를 판정하는
    장치.
  5. 각각이 복수의 메모리 셀 및 하나의 열 센서를 포함하는 복수의 메모리 디바이스와,
    상기 열 센서에 결합되어 상기 열 센서 각각에 순차적으로 전류를 인가하는 전류원과,
    상기 열 센서 각각에 결합되어 전류가 인가되면 상기 열 센서 각각으로부터 전압을 검출하는 전압 검출기와,
    상기 검출된 전압에 기초하여 각 메모리 디바이스에 대해 온도를 판정하는 온도 회로와,
    상기 판정된 온도를 수신하고 이에 기초하여 열 측정을 적용하는 메모리 제어기를 포함하는
    장치.
  6. 제 5 항에 있어서,
    상기 메모리 제어기를 상기 온도 회로에 접속하는 버스를 더 포함하되,
    상기 온도 회로는 상기 버스를 사용하여 상기 판정된 온도를 상기 메모리 제어기로 송신하는
    장치.
  7. 제 5 항에 있어서,
    상기 판정된 온도를 임계값과 비교하여 상기 복수의 메모리 디바이스 중 임의의 하나에 대한 온도가 임계값을 초과하면 상기 메모리 제어기에 알람을 송신하는 비교기를 더 포함하는
    장치.
  8. 제 1 전류를 제 1 열 센서에 인가하는 단계 - 상기 열 센서는 제 1 메모리 디바이스에 내장되고, 상기 메모리 디바이스는 복수의 메모리 셀을 포함함 - 와,
    인가된 상기 제 1 전류로부터 얻어진 상기 열 센서의 전압을 검출하는 단계와,
    상기 검출된 전압을 상기 제 1 메모리 디바이스의 온도를 표시하는 제 1 온도로 변환하는 단계와,
    상기 제 1 전류를 상기 제 1 열 센서에 인가한 후에 제 2 전류를 제 2 열 센 서에 인가하는 단계 - 상기 제 2 열 센서는 제 2 메모리 디바이스에 내장됨 - 와,
    인가된 상기 제 2 전류로부터 얻어진 상기 제 2 열 센서의 전압을 검출하는 단계와,
    상기 검출된 전압을 상기 제 2 메모리 디바이스의 온도를 표시하는 제 2 온도로 변환하는 단계를 포함하는
    방법.
  9. 제 8 항에 있어서,
    상기 제 1 온도 및 제 2 온도를 임계값에 비교하는 단계와,
    상기 제 1 온도 및 제 2 온도 중 하나가 상기 임계값을 초과하면 알람을 발생시키는 단계를 더 포함하는
    방법.
  10. 제 8 항에 있어서,
    통신 버스를 통해 상기 제 1 온도 및 상기 제 2 온도를 외부 디바이스로 통신하는 단계를 더 포함하는
    방법.
  11. 제 8 항에 있어서,
    상기 제 1 전류를 인가하는 단계는, 상기 제 1 열 센서와 전류원을 접속시키 기 위해 상기 제 1 열 센서와 상기 전류원 사이에 결합되는 멀티플렉서를 스위칭하는 단계를 더 포함하는
    방법.
  12. 제 8 항에 있어서,
    제 3 전류를 상기 제 1 열 센서에 인가하는 단계와,
    인가된 상기 제 3 전류로부터 얻어진 상기 제 1 열 센서의 제 2 전압을 검출하는 단계를 더 포함하되,
    상기 변환 단계는, 상기 제 1 열 센서의 상기 제 1 및 제 2 검출된 전압을 상기 제 1 메모리 디바이스의 온도를 표시하는 온도로 변환하는 단계를 포함하는
    방법.
  13. 메모리 모듈상의 복수의 열 센서 - 각 열 센서는 상기 메모리 모듈의 개별 메모리 디바이스에 열적으로 결합됨 - 와,
    상기 메모리 모듈상의 복수의 열 제어 블록 - 각 제어 블록은 개별 열 센서를 가짐 - 과,
    상기 열 제어 블록 각각에 결합되는 이벤트 라인을 포함하되,
    상기 열 제어 블록은 상기 이벤트 라인을 공유하여 상기 개별 메모리 디바이스에 관한 열 정보를 통신하는
    장치.
  14. 제 13 항에 있어서,
    상기 열 정보는 이벤트를 포함하고,
    상기 열 제어 블록 중 임의의 하나는 상기 이벤트 라인이 다른 열 제어 블록에 의해 이미 사용 중이 아닌 경우에만 상기 이벤트 라인상에 이벤트를 어서팅(asserting)할 수 있는
    장치.
  15. 제 13 항에 있어서,
    상기 이벤트 라인은 상기 메모리 모듈의 단일 외부 커넥터를 포함하는
    장치.
  16. 제 13 항에 있어서,
    각 열 제어 블록은, 상기 이벤트 라인상에 이벤트를 어서팅하기 전에 상기 이벤트 라인이 사용 중인지를 판정하는 회로를 포함하는
    장치.
  17. 이벤트 라인으로의 인터페이스를 갖는 메모리 제어기와,
    상기 이벤트 라인으로의 인터페이스를 갖는 메모리 모듈을 포함하되,
    상기 메모리 모듈은 또한 복수의 열 센서를 포함하며, 각 센서는 상기 메모 리 모듈의 개별 메모리 디바이스에 열적으로 결합되고, 각각이 개별 열 센서를 갖는 복수의 열 제어 블록은 상기 메모리 모듈상에 존재하며,
    상기 이벤트 라인은 상기 열 제어 블록의 각각에 결합되고, 상기 열 제어 블록은 상기 이벤트 라인을 공유하여 상기 개별 메모리 디바이스에 관한 열 정보를 상기 메모리 제어기로 통신하는
    장치.
  18. 제 17 항에 있어서,
    각 열 제어 블록은, 상기 이벤트 라인상에 이벤트를 어서팅하기 전에 상기 이벤트 라인이 사용 중인지를 판정하는 회로를 포함하는
    장치.
  19. 제 17 항에 있어서,
    상기 메모리 제어기와 상기 메모리 모듈을 접속시키는 시스템 메모리 버스를 더 포함하되,
    상기 열 제어 블록은 상기 시스템 메모리 버스를 통해 상기 메모리 제어기로부터 명령 및 파라미터 값을 수신하는
    장치.
  20. 복수의 메모리 디바이스를 포함하는 메모리 모듈의 메모리 디바이스상에 열 이벤트를 검출하는 단계와,
    상기 메모리 모듈의 이벤트 버스의 상태를 검출하는 단계와,
    상기 이벤트 버스가 차지되지 않은 상태이면 상기 이벤트 버스상에 경보를 송신하는 단계를 포함하는
    방법.
  21. 제 20 항에 있어서,
    상기 경보의 수신 확인을 수신하는 단계와, 상기 이벤트 버스상에 온도 표시를 송신하는 단계를 더 포함하는
    방법.
  22. 제 20 항에 있어서,
    수신 확인을 수신하는 단계는, 명령 버스상에 수신 확인을 수신하는 단계를 포함하는
    방법.
  23. 제 20 항에 있어서,
    온도 표시를 송신하는 단계는, 다수의 비트 값을 연속적으로 송신하는 단계를 포함하는
    방법.
KR1020077025035A 2005-03-30 2006-03-30 메모리 모듈 및 이를 포함하는 장치와, 메모리 모듈의 구성요소들의 동작 온도를 검출하는 방법 KR100954733B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/093,905 US7260007B2 (en) 2005-03-30 2005-03-30 Temperature determination and communication for multiple devices of a memory module
US11/093,905 2005-03-30

Publications (2)

Publication Number Publication Date
KR20070116940A true KR20070116940A (ko) 2007-12-11
KR100954733B1 KR100954733B1 (ko) 2010-04-23

Family

ID=36676592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077025035A KR100954733B1 (ko) 2005-03-30 2006-03-30 메모리 모듈 및 이를 포함하는 장치와, 메모리 모듈의 구성요소들의 동작 온도를 검출하는 방법

Country Status (5)

Country Link
US (1) US7260007B2 (ko)
KR (1) KR100954733B1 (ko)
CN (1) CN101133457B (ko)
TW (1) TWI306612B (ko)
WO (1) WO2006105543A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9104571B2 (en) 2011-05-02 2015-08-11 SK Hynix Inc. Monitoring device of integrated circuit
KR20190091097A (ko) * 2018-01-26 2019-08-05 삼성전자주식회사 메모리 모듈의 정보를 실시간으로 모니터링하는 방법 및 시스템

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102389A1 (ja) * 2003-05-16 2004-11-25 Fujitsu Limited 初期設定装置、初期設定方法、初期設定プログラムおよび情報処理装置
US7187053B2 (en) * 2003-06-26 2007-03-06 International Business Machines Corporation Thermal sensing method and system
US8732644B1 (en) 2003-09-15 2014-05-20 Nvidia Corporation Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits
US8775997B2 (en) 2003-09-15 2014-07-08 Nvidia Corporation System and method for testing and configuring semiconductor functional circuits
US8775112B2 (en) 2003-09-15 2014-07-08 Nvidia Corporation System and method for increasing die yield
US8711161B1 (en) 2003-12-18 2014-04-29 Nvidia Corporation Functional component compensation reconfiguration system and method
US7116600B2 (en) * 2004-02-19 2006-10-03 Micron Technology, Inc. Memory device having terminals for transferring multiple types of data
US7304905B2 (en) * 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
US7523285B2 (en) * 2004-08-20 2009-04-21 Intel Corporation Thermal memory control
US8723231B1 (en) 2004-09-15 2014-05-13 Nvidia Corporation Semiconductor die micro electro-mechanical switch management system and method
US8711156B1 (en) 2004-09-30 2014-04-29 Nvidia Corporation Method and system for remapping processing elements in a pipeline of a graphics processing unit
KR100611505B1 (ko) * 2004-12-17 2006-08-11 삼성전자주식회사 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법
JP4754235B2 (ja) * 2005-02-21 2011-08-24 Ｎｔｎ株式会社 回転伝達装置
US7450456B2 (en) * 2005-03-30 2008-11-11 Intel Corporation Temperature determination and communication for multiple devices of a memory module
US7548477B2 (en) * 2005-05-23 2009-06-16 Infineon Technologies Flash Gmbh & Co. Kg Method and apparatus for adapting circuit components of a memory module to changing operating conditions
US7451053B2 (en) * 2005-09-29 2008-11-11 Hynix Semiconductor Inc. On die thermal sensor of semiconductor memory device and method thereof
KR100656431B1 (ko) * 2005-11-09 2006-12-11 주식회사 하이닉스반도체 트랜지스터를 이용한 온도 감지 장치
US8412872B1 (en) * 2005-12-12 2013-04-02 Nvidia Corporation Configurable GPU and method for graphics processing using a configurable GPU
US8417838B2 (en) 2005-12-12 2013-04-09 Nvidia Corporation System and method for configurable digital communication
KR100691374B1 (ko) * 2006-01-20 2007-03-12 삼성전자주식회사 오프셋 데이터의 제어가 용이한 반도체 장치의 디지털 온도검출회로
US7590473B2 (en) * 2006-02-16 2009-09-15 Intel Corporation Thermal management using an on-die thermal sensor
JP4949013B2 (ja) * 2006-04-03 2012-06-06 ハイニックス セミコンダクター インク 温度感知装置を備えた半導体メモリ素子及びその駆動方法
US8118483B2 (en) 2006-06-21 2012-02-21 Intel Corporation Thermal sensor having toggle control
JP4836693B2 (ja) * 2006-07-06 2011-12-14 株式会社リコー 温度検出回路、温度検出回路を有する半導体装置及び温度検出方法
CN200944065Y (zh) * 2006-07-21 2007-09-05 鸿富锦精密工业（深圳）有限公司 能测量温度的移动存储设备
US7681776B2 (en) * 2006-08-01 2010-03-23 Raytheon Company Methods and apparatus for efficiently generating profiles for circuit board work/rework
US7500078B2 (en) * 2006-08-25 2009-03-03 Dell Products L.P. Thermal control of memory modules using proximity information
US7830690B2 (en) * 2006-10-30 2010-11-09 Intel Corporation Memory module thermal management
US8122265B2 (en) * 2006-12-29 2012-02-21 Intel Corporation Power management using adaptive thermal throttling
US20080317086A1 (en) * 2007-06-22 2008-12-25 Santos Ishmael F Self-calibrating digital thermal sensors
US8724483B2 (en) 2007-10-22 2014-05-13 Nvidia Corporation Loopback configuration for bi-directional interfaces
JP4372189B2 (ja) 2007-12-27 2009-11-25 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ
US8182139B2 (en) * 2008-05-30 2012-05-22 Apple Inc. Calibration of temperature sensing circuitry in an electronic device
US8572333B2 (en) 2008-12-30 2013-10-29 Micron Technology, Inc. Non-volatile memory with extended operating temperature range
US7984250B2 (en) * 2008-12-31 2011-07-19 Intel Corporation Dynamic updating of thresholds in accordance with operating conditons
US8687639B2 (en) 2009-06-04 2014-04-01 Nvidia Corporation Method and system for ordering posted packets and non-posted packets transfer
US9176909B2 (en) 2009-12-11 2015-11-03 Nvidia Corporation Aggregating unoccupied PCI-e links to provide greater bandwidth
US9331869B2 (en) 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver
US8540422B2 (en) * 2010-10-04 2013-09-24 Cameron Health, Inc. Electrical component behavior analysis tools
US8472274B2 (en) * 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
EP2505978B1 (en) * 2011-03-28 2017-05-10 Nxp B.V. Temperature sensor, electronic device and temperature measurement method
US9490003B2 (en) * 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
TWI430094B (zh) * 2011-09-22 2014-03-11 Phison Electronics Corp 記憶體儲存裝置、記憶體控制器與溫度管理方法
CN103077102A (zh) * 2011-10-25 2013-05-01 鸿富锦精密工业（深圳）有限公司 计算机开机侦测系统
US9330031B2 (en) 2011-12-09 2016-05-03 Nvidia Corporation System and method for calibration of serial links using a serial-to-parallel loopback
US9396787B2 (en) 2011-12-23 2016-07-19 Intel Corporation Memory operations using system thermal sensor data
WO2013147913A1 (en) * 2012-03-31 2013-10-03 Intel Corporation Delay-compensated error indication signal
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US9250666B2 (en) 2012-11-27 2016-02-02 International Business Machines Corporation Scalable data collection for system management
CN103853673A (zh) * 2012-12-06 2014-06-11 鸿富锦精密工业（深圳）有限公司 固态硬盘及支持所述固态硬盘的主板
CN103870345A (zh) * 2012-12-10 2014-06-18 鸿富锦精密工业（深圳）有限公司 固态硬盘及支持所述固态硬盘的主板
US9342443B2 (en) 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
CN103500000A (zh) * 2013-09-29 2014-01-08 广东欧科空调制冷有限公司 数据机房用制冷系统
US10193377B2 (en) * 2013-10-30 2019-01-29 Samsung Electronics Co., Ltd. Semiconductor energy harvest and storage system for charging an energy storage device and powering a controller and multi-sensor memory module
US9909934B2 (en) * 2014-02-28 2018-03-06 Nxp Usa, Inc. Systems and methods for calibrating a temperature detection module
TWI493162B (zh) * 2014-09-12 2015-07-21 Jogtek Corp 無線溫度記錄器校正裝置及無線溫度記錄器校正系統
CN105424226B (zh) * 2014-09-19 2018-07-27 骏达电通股份有限公司 无线温度记录器校正装置及无线温度记录器校正系统
US9583206B2 (en) * 2014-10-02 2017-02-28 Sandisk Technologies Llc Data storage device having reflow awareness
US10877530B2 (en) * 2014-12-23 2020-12-29 Intel Corporation Apparatus and method to provide a thermal parameter report for a multi-chip package
CN105067151A (zh) * 2015-08-04 2015-11-18 西安昆仑工业（集团）有限责任公司 基于信号调理的火炮温度参量测试装置及方法
US10088880B2 (en) * 2015-08-27 2018-10-02 Intel Corporation Thermal monitoring of memory resources
TWI619069B (zh) * 2015-09-02 2018-03-21 輝達公司 記憶體管理系統和方法
US10352775B2 (en) * 2015-09-25 2019-07-16 Micron Technology, Inc. Systems and methods for reducing temperature sensor reading variation due to device mismatch
KR20180081190A (ko) * 2017-01-05 2018-07-16 에스케이하이닉스 주식회사 온도를 측정할 수 있는 메모리 모듈 및 이를 이용하는 시스템
KR20180088193A (ko) * 2017-01-26 2018-08-03 삼성전자주식회사 적응적 열 저항 및 열 용량을 사용하는 열 관리 장치 및 방법
KR20190016191A (ko) * 2017-08-08 2019-02-18 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR101940223B1 (ko) 2018-03-02 2019-04-11 (주)씨앤씨테크 서버 컴퓨터용 메모리 테스트를 위한 온도제어장치
CN110310694B (zh) * 2018-03-20 2021-04-13 合肥格易集成电路有限公司 一种温度检测电路和闪存
CN109029761B (zh) * 2018-06-06 2020-06-05 上海申矽凌微电子科技有限公司 一种多阈值温度传感器开关器件及其控制方法
EP3815084A4 (en) * 2018-06-26 2022-03-30 Rambus Inc. MEMORY DEVICE INCLUDING NON-UNIFORM REFRESH
WO2020086516A1 (en) * 2018-10-24 2020-04-30 The Climate Corporation A cartridge-based sensor system for monitoring properties of field soils and wastewater
KR20190104868A (ko) 2019-01-09 2019-09-11 (주)씨앤씨테크 서버 컴퓨터용 메모리 테스트를 위한 온도제어장치
US10777296B2 (en) * 2019-02-08 2020-09-15 Dell Products L.P. Information handling system and method to dynamically detect and recover from thermally induced memory failures
US11100972B2 (en) * 2019-02-12 2021-08-24 Micron Technology, Inc. Refresh rate control for a memory device
US20200258566A1 (en) * 2019-02-12 2020-08-13 Micron Technology, Inc. Refresh rate management for memory
CN113393878B (zh) * 2020-03-11 2024-05-14 深圳市江波龙电子股份有限公司 一种dram的电压控制电路、内存条及电子设备
US11467729B2 (en) 2020-06-29 2022-10-11 Microsoft Technology Licensing, Llc Allocating memory and redirecting memory writes in a cloud computing system based on temperature of memory modules
EP3961633A4 (en) * 2020-06-30 2022-08-17 Changxin Memory Technologies, Inc. SEMICONDUCTOR DEVICE
US11740137B2 (en) 2020-09-29 2023-08-29 AyDeeKay LLC Multi-sensing PTAT for multiple-location temperature sensing
US11988565B2 (en) * 2021-05-06 2024-05-21 Apple Inc. Process-insensitive sensor circuit
TW202343249A (zh) * 2022-04-28 2023-11-01 十銓科技股份有限公司 全智能記憶體之顯示方法及結構

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875142A (en) * 1997-06-17 1999-02-23 Micron Technology, Inc. Integrated circuit with temperature detector
US6008685A (en) 1998-03-25 1999-12-28 Mosaic Design Labs, Inc. Solid state temperature measurement
US6021076A (en) 1998-07-16 2000-02-01 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
US6453218B1 (en) * 1999-03-29 2002-09-17 Intel Corporation Integrated RAM thermal sensor
US6484232B2 (en) 2000-11-30 2002-11-19 Compaq Information Technologies Group, L.P. Adaptive calibration technique for high speed memory devices
US6937958B2 (en) 2002-02-19 2005-08-30 Sun Microsystems, Inc. Controller for monitoring temperature
KR100418400B1 (ko) * 2002-03-21 2004-02-11 삼성전자주식회사 반도체 메모리 장치의 비트 라인 센스 인에이블 신호발생회로
US6809914B2 (en) 2002-05-13 2004-10-26 Infineon Technologies Ag Use of DQ pins on a ram memory chip for a temperature sensing protocol
US7051137B2 (en) * 2002-10-31 2006-05-23 Intel Corporation Event delivery
DE10313605B4 (de) 2003-03-26 2009-03-19 Qimonda Ag Vorrichtung und Verfahren zum Steuern mehrerer Speicherbausteine
US7428644B2 (en) 2003-06-20 2008-09-23 Micron Technology, Inc. System and method for selective memory module power management
CN1567211A (zh) * 2003-06-23 2005-01-19 华邦电子股份有限公司 利用温度检测调整动态随机存取存储器更新时间的方法与装置
EP1503527A2 (en) * 2003-07-30 2005-02-02 Matsushita Electric Industrial Co., Ltd. Optical/electrical converting device and method
US7304905B2 (en) 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
US7145823B2 (en) * 2004-06-30 2006-12-05 Intel Corporation Method and apparatus to implement a temperature control mechanism on a memory device
JP2006023671A (ja) * 2004-07-09 2006-01-26 Sharp Corp 画像形成装置及びそれを用いた画像形成方法
US7454586B2 (en) * 2005-03-30 2008-11-18 Intel Corporation Memory device commands

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9104571B2 (en) 2011-05-02 2015-08-11 SK Hynix Inc. Monitoring device of integrated circuit
KR20190091097A (ko) * 2018-01-26 2019-08-05 삼성전자주식회사 메모리 모듈의 정보를 실시간으로 모니터링하는 방법 및 시스템

Also Published As

Publication number Publication date
US20060221741A1 (en) 2006-10-05
TW200643974A (en) 2006-12-16
TWI306612B (en) 2009-02-21
US7260007B2 (en) 2007-08-21
CN101133457B (zh) 2010-04-14
CN101133457A (zh) 2008-02-27
KR100954733B1 (ko) 2010-04-23
WO2006105543A2 (en) 2006-10-05
WO2006105543A3 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
KR100954733B1 (ko) 메모리 모듈 및 이를 포함하는 장치와, 메모리 모듈의 구성요소들의 동작 온도를 검출하는 방법
US7450456B2 (en) Temperature determination and communication for multiple devices of a memory module
US7454586B2 (en) Memory device commands
TWI343057B (en) Dynamic power control of a memory device thermal sensor
TWI625709B (zh) 時序控制器、包含該時序控制器的顯示系統以及其使用方法
JP4347329B2 (ja) デバイス間の配電を管理する方法およびシステム（改善された電力管理および熱分散のための選択的オンダイ終端）
US20060236027A1 (en) Variable memory array self-refresh rates in suspend and standby modes
CN100444084C (zh) 计算机系统中的扼制存储器
US7233538B1 (en) Variable memory refresh rate for DRAM
US7400945B2 (en) On-die temperature monitoring in semiconductor devices to limit activity overload
EP2939239B1 (en) Improved refresh rate performance based on in-system weak bit detection
US7436202B2 (en) Method and apparatus for calibrating driver impedance
US10388399B2 (en) Memory device, memory system, and operating method of memory device
US8014971B2 (en) Method for validation of thermal solution for an electronic component
US20040199730A1 (en) Device and method for controlling one or more memory modules
US11249539B2 (en) DDR5 client PMIC power up sequence and state transitions
US20190207842A1 (en) System including master device and slave device, and operation method of the system
US20230229606A1 (en) Method and apparatus to reset components in a sideband bus interface in a memory module
US20160062448A1 (en) Semiconductor device, semiconductor system, and method for controlling the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee