KR100418400B1 - 반도체 메모리 장치의 비트 라인 센스 인에이블 신호발생회로 - Google Patents

반도체 메모리 장치의 비트 라인 센스 인에이블 신호발생회로 Download PDF

Info

Publication number
KR100418400B1
KR100418400B1 KR10-2002-0015413A KR20020015413A KR100418400B1 KR 100418400 B1 KR100418400 B1 KR 100418400B1 KR 20020015413 A KR20020015413 A KR 20020015413A KR 100418400 B1 KR100418400 B1 KR 100418400B1
Authority
KR
South Korea
Prior art keywords
signal
sensing
selection
response
temperature
Prior art date
Application number
KR10-2002-0015413A
Other languages
English (en)
Other versions
KR20030075929A (ko
Inventor
이형용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0015413A priority Critical patent/KR100418400B1/ko
Publication of KR20030075929A publication Critical patent/KR20030075929A/ko
Application granted granted Critical
Publication of KR100418400B1 publication Critical patent/KR100418400B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로를 공개한다. 그 회로는 주변 온도를 감지하는 온도 센서, 온도 센서의 출력신호를 입력하여 고온, 상온, 저온에 따라 제1, 제2, 제3선택신호를 각각 발생하는 선택신호 발생회로, 리플레쉬 명령에 응답하여 센싱 신호를 발생하는 센싱 신호 발생회로, 제1선택신호에 응답하여 센싱 신호의 펄스폭을 감소하고, 제2선택신호에 응답하여 센싱 신호의 펄스폭을 유지하고, 제3선택신호에 응답하여 센싱 신호의 펄스폭을 신장하는 펄스폭 조절회로, 및 펄스폭 조절회로의 출력신호를 입력하여 센스 인에이블 신호를 발생하는 센스 인에이블 신호 발생회로로 구성되어 있다. 따라서, 리플레쉬 동작 수행시에 온도 변화에 따라 비트 라인 센스 인에이블 신호의 인에이블 타임을 가변함으로써 안정적인 셀 액티브 리스토어 동작을 수행할 수 있다.

Description

반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로{Bit line sense enable signal generator of semiconductor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 온도 변화에 따라 센스 인에이블 신호를 가변적으로 발생할 수 있는 반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로에 관한 것이다.
일반적으로, 동적 반도체 메모리 장치의 메모리 셀은 하나의 트랜지스터와하나의 캐패시터로 구성되며, 캐패시터에 전하의 형태로 데이터가 저장된다. 그런데, 캐패시터가 완벽하지 않기 때문에 캐패시터에 저장된 전하는 누설 전류에 의해서 쉽게 소멸된다. 따라서, 캐패시터에 저장된 전하가 완전히 소멸되기 전에 데이터를 리드하고 라이트하는 동작을 반복적으로 수행하며, 이와 같은 동작을 리플레쉬 동작이라고 한다.
리플레쉬 동작은 반전 로우 어드레스 스트로우브 신호(RASB)를 "하이"레벨에서 "로우"레벨로 천이하여 로우 어드레스에 해당하는 워드 라인을 인에이블한 뒤 비트 라인 센스 증폭기를 활성화시킴으로써 이루어진다. 이때, 인에이블된 워드 라인에 연결된 모든 메모리 셀들의 캐패시터와 비트 라인쌍사이에 전하 공유 동작이 수행되고, 비트 라인쌍사이에 전압 차가 소정 전압이상이 되면 비트 라인 센스 증폭기가 센스 인에이블 신호에 응답하여 온되어 비트 라인쌍의 전압을 증폭함으로써 셀 액티브 리스토어 동작이 수행된다. 따라서, 해당 워드 라인에 연결된 모든 메모리 셀들이 리플레쉬된다.
일반적으로, 리플레쉬 동작 수행시에 고온에서는 상온에서보다 긴 센스 증폭기 인에이블 타임이 요구되고, 저온에서는 상온에서보다 짧은 센스 증폭기 인에이블 타임이 요구된다. 그런데, 종래의 동적 반도체 메모리 장치는 리플레쉬 동작 수행시에 온도 변화에 무관하게 센스 증폭기 인에이블 타임이 동일하도록 설계되어 있었다. 따라서, 종래의 동적 반도체 메모리 장치는 효과적인 셀 액티브 리스토어 동작을 수행할 수 없다는 문제가 있었다.
또한, 액티브 동작 수행시에 저온에서는 상온에서보다 센스 증폭기 인에이블신호의 인에이블 타임이 빨라지게 된다. 그런데, 종래의 동적 반도체 메모리 장치는 센스 증폭기 인에이블 신호의 인에이블 타임이 온도에 무관하게 동일한 타이밍에서 인에이블되도록 설계되어 있었다. 따라서, 종래의 동적 반도체 메모리 장치는 액티브 동작 수행시에 저온에서 비트 라인쌍의 전하 공유 동작이 충분하게 이루어지지 않은 상태에서 비트 라인 센스 증폭기가 온되어 증폭 동작을 수행하기 때문에 안정적인 동작이 이루어질 수 없다는 문제가 있었다.
본 발명의 목적은 리플레쉬 동작 수행시에 온도 변화에 따라 비트 라인 센스인에이블 신호의 인에이블 타임을 가변함으로써 안정적인 셀 액티브 리스토어 동작을 수행할 수 있는 반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로를 제공하는데 있다.
본 발명의 다른 목적은 액티브 동작 수행시에 저온에서 비트 라인쌍의 전하 공유 동작 마아진을 확보할 수 있는 반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로는 주변 온도를 감지하는 온도 감지 수단, 상기 온도 감지 수단의 출력신호를 입력하여 고온, 상온, 저온에 따라 제1, 제2, 제3선택신호를 각각 발생하는 선택신호 발생수단, 리플레쉬 명령에 응답하여 센싱 신호를 발생하는 센싱 신호 발생수단, 상기 제1선택신호에 응답하여 상기 센싱 신호의 펄스폭을 감소하고, 상기 제2선택신호에 응답하여 상기 센싱 신호의 펄스폭을 유지하고, 상기제3선택신호에 응답하여 상기 센싱 신호의 펄스폭을 신장하는 펄스폭 조절수단, 및 상기 펄스폭 조절수단의 출력신호를 입력하여 센스 인에이블 신호를 발생하는 센스 인에이블 신호 발생수단을 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로는 주변 온도를 감지하는 온도 감지 수단, 상기 온도 감지 수단의 출력신호를 입력하여 상온, 저온에 따라 제1, 제2선택신호를 각각 발생하는 선택신호 발생수단, 액티브 동작시에 반전 로우 어드레스 스트로우브 신호에 응답하여 센싱 신호를 발생하는 센싱 신호 발생수단, 상기 제1선택신호에 응답하여 상기 센싱 신호를 그대로 출력하고, 상기 제2선택신호에 응답하여 상기 센싱 신호를 지연하여 출력하는 제1선택수단, 상기 제1선택신호에 응답하여 상기 제1선택수단으로부터 출력되는 상기 센싱 신호를 출력하고, 상기 제2선택신호에 응답하여 상기 제1선택수단으로부터 출력되는 지연된 센싱 신호를 출력하는 제2선택수단, 및 상기 제2선택수단의 출력신호를 입력하여 센스 인에이블 신호를 발생하는 센스 인에이블 신호 발생수단을 구비하는 것을 특징으로 한다.
상기 목적과 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로는 주변 온도를 감지하는 온도 감지 수단, 리플레쉬 동작시에 상기 온도 감지 수단의 출력신호를 입력하여 고온, 상온, 저온에 따라 제1, 제2, 제3선택신호를 각각 발생하는 제1선택신호 발생수단, 리플레쉬 동작시에 리플레쉬 명령에 응답하고, 액티브 동작시에 반전 로우 어드레스 스트로우브 신호에 응답하여 센싱 신호를 발생하는 센싱 신호 발생수단, 상기 제1선택신호에 응답하여 상기 센싱 신호의 펄스폭을 감소하고, 상기 제2선택신호에 응답하여 상기 센싱 신호의 펄스폭을 유지하고, 상기 제3선택신호에 응답하여 상기 센싱 신호의 펄스폭을 신장하는 펄스폭 조절수단, 액티브 동작시에 상기 온도 감지 수단의 출력신호를 입력하여 고온, 저온에 따라 제4, 제5선택신호를 각각 발생하는 제2선택신호 발생수단, 상기 제4선택신호에 응답하여 상기 센싱 신호를 그대로 출력하고, 상기 제5선택신호에 응답하여 상기 센싱 신호를 지연하여 출력하는 제1선택수단, 상기 제4선택신호에 응답하여 상기 제1선택수단으로부터 출력되는 상기 센싱 신호를 출력하고, 상기 제5선택신호에 응답하여 상기 제1선택수단으로부터 출력되는 지연된 센싱 신호를 출력하는 제2선택수단, 및 리플레쉬 동작시에는 상기 펄스폭 조절수단의 출력신호를 입력하고, 액티브 동작시에 상기 제2선택수단의 출력신호를 입력하여 센스 인에이블 신호를 발생하는 센스 인에이블 신호 발생수단을 구비하는 것을 특징으로 한다.
도1은 본 발명의 반도체 메모리 장치의 리플레쉬 동작 수행시의 비트 라인 센스 인에이블 신호 발생회로의 실시예의 블록도이다.
도2는 도1에 나타낸 반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로의 온도에 따른 동작을 나타내는 동작 타이밍도이다.
도3은 본 발명의 반도체 메모리 장치의 액티브 동작시의 비트 라인 센스 인에이블 신호 발생회로의 실시예의 구성을 나타내는 블록도이다.
도4는 도3에 나타낸 반도체 메모리 장치의 비트 라인 센스 증폭기 인에이블 신호 발생회로의 동작을 설명하기 위한 동작 타이밍도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로를 설명하면 다음과 같다.
도1은 본 발명의 반도체 메모리 장치의 리플레쉬 동작 수행시의 비트 라인 센스 인에이블 신호 발생회로의 실시예의 블록도로서, 온도 센서(10), 선택신호 발생회로(12), iRAS신호 발생회로(14), 센싱 신호 발생회로(16), 펄스폭 조절회로(18), 논리합 회로(20), 및 센스 인에이블 신호 발생회로(22)로 구성되어 있다.
도1에서, 펄스폭 조절회로(18)는 펄스폭 감소회로(18-1), 펄스폭 유지회로(18-2), 및 펄스폭 신장회로(18-3)로 구성되어 있다.
도1에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
온도 센서(10)는 주변 온도를 감지한다. 선택신호 발생회로(12)는 온도 센서로부터 출력되는 신호를 입력하여 고온, 상온, 저온인지를 판단하여 선택신호를 발생한다. iRAS신호 발생회로(14)는 리플레쉬 명령(REF)에 응답하여 내부 로우 어드레스 스트로우브 신호(iRAS)를 발생한다. 센싱 신호 발생회로(16)는 내부 로우 어드레스 스트로우브 신호(iRAS)와 내부 리플레쉬 어드레스 카운터(미도시)에 의해서 발생되는 어드레스(Ai)에 응답하여 센싱 신호(SE)를 발생한다. 펄스폭 감소회로(18-1)는 선택신호 발생회로(12)로부터 출력되는 선택신호에 응답하여 센싱 신호(SE)의 펄스폭을 감소하여 신호(PSE)를 발생한다. 즉, 선택신호 발생회로(12)가 저온임을 판단하면 펄스폭 감소회로(18-1)가 선택되어 센싱 신호(SE)의 펄스폭을 감소한다. 펄스폭 유지회로(18-2)는 선택신호 발생회로(12)로부터 출력되는 선택신호에 응답하여 센싱 신호(SE)의 펄스폭을 유지하여 신호(MSE)를 발생한다. 즉, 선택신호 발생회로(12)가 상온임을 판단하면 펄스폭 감소회로(18-2)가 선택되어 센싱 신호(SE)의 펄스폭을 유지한다. 펄스폭 신장회로(18-3)는 선택신호 발생회로(12)로부터 출력되는 선택신호에 응답하여 센싱 신호(SE)의 펄스폭을 신장하여 신호(ESE)를 발생한다. 즉, 선택신호 발생회로(12)가 고온임을 판단하면 펄스폭 신장회로(18-3)가 선택되어 센싱 신호(SE)의 펄스폭을 신장한다. 논리합 회로(20)는 신호들(PSE, MSE, ESE)을 논리합하여 신호(PSE)를 발생한다. 센스 인에이블 신호 발생회로(22)는 신호(PSE)를 입력하여 센스 인에이블 신호(SAE)를 발생한다.
즉, 도1에 나타낸 본 발명의 반도체 메모리 장치의 센스 인에이블 신호 발생회로는 리플레쉬 동작시에 온도 센서(10)에 의해서 온도 변화를 감지하여, 저온인 경우에는 센싱 신호(SE)의 펄스폭을 감소하고, 상온인 경우에는 센싱 신호(SE)의 펄스폭을 유지하고, 고온인 경우에는 센싱 신호(SE)의 펄스폭을 신장함으로써 센스 인에이블 신호(SAE)의 인에이블 타임을 조절하게 된다.
따라서, 리플레쉬 동작시에 온도 변화에 따라 센스 인에이블 신호(SAE)의 인에이블 타임을 조절함으로써 온도 변화에 따라 효과적인 셀 액티브 리스토어 타임을 보장할 수 있다.
도2는 도1에 나타낸 반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로의 온도에 따른 동작을 나타내는 동작 타이밍도이다.
리플레쉬 명령(REF)이 인가되면, 주기(T)를 가지고 내부 로우 어드레스 스트로우브 신호(iRAS)가 발생된다. 상온에서 발생되는 센스 인에이블 신호(SAE)의 인에이블 타임은 T1이고, 고온에서는 센스 인에이블 신호(SAE)의 인에이블 타임은 T1보다 큰 T2이고, 저온에서는 센스 인에이블 신호(SAE)의 인에이블 타임은 T1보다 작은 T3가 된다.
즉, 도1에 나타낸 본 발명의 반도체 메모리 장치의 센스 인에이블 신호 발생회로는 리플레쉬 동작 수행시에 리플레쉬 주기를 고정하고, 센스 인에이블 신호(SAE)의 인에이블 타임을 조절함으로써 온도 변화에 따라 적절한 셀 액티브 리스토어 타임을 확보할 수 있다.
도3은 본 발명의 반도체 메모리 장치의 액티브 동작시의 비트 라인 센스 인에이블 신호 발생회로의 실시예의 구성을 나타내는 블록도로서, 온도 센서(30), 선택신호 발생회로(32), iRAS신호 발생회로(34), 센싱 신호 발생회로(36), 제1, 2선택회로들(38, 42), 지연회로(40), 및 센스 인에이블 신호 발생회로(44)로 구성되어 있다.
도3에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
온도 센서(30)는 주변 온도를 감지한다. 선택신호 발생회로(32)는 온도 센서(30)로부터 출력되는 신호를 입력하여 상온인지, 저온인지를 판단하여 선택신호를 발생한다. iRAS신호 발생회로(34)는 액티브 명령(ACT)과 반전 로우 어드레스 스트로우브 신호(RASB)에 응답하여 내부 로우 어드레스 스트로우브 신호(iRAS)를 발생한다. 센싱 신호 발생회로(36)는 내부 로우 어드레스 스트로우브 신호(iRAS)를 입력하여 센싱 신호(SE)를 발생한다. 제1선택회로(38)는 선택신호 발생회로(32)로부터 출력되는 선택신호에 응답하여 제2선택회로(42)로 센싱 신호(SE)를 출력하거나, 지연회로(40)로 센싱 신호(SE)를 출력한다. 즉, 선택신호 발생회로(32)가 상온임을 판단하면 센싱 신호(SE)를 제2선택회로(42)로 출력하고, 저온임을 판단하면 센싱 신호(SE)를 지연회로(40)로 출력한다. 제2선택회로(42)는 선택신호 발생회로(32)로부터 출력되는 선택신호에 응답하여 제1선택회로(38)의 출력신호를 출력하거나, 지연회로(40)의 출력신호를 출력한다. 센스 인에이블 신호 발생회로(44)는 제2선택회로(42)의 출력신호를 입력하여 센스 인에이블 신호(SAE)를 발생한다.
도4는 도3에 나타낸 반도체 메모리 장치의 비트 라인 센스 증폭기 인에이블 신호 발생회로의 동작을 설명하기 위한 동작 타이밍도이다.
액티브 명령(ACT)이 인가되면, 반전 로우 어드레스 스트로우브 신호(RASB)에 응답하여 내부 로우 어드레스 스트로우브 신호(iRAS)를 발생한다. 상온에서 센스 인에이블 신호(SAE)는 비트 라인쌍의 전압 차가 소정 전압이상으로 벌어진 적당한 타이밍에 인에이블된다. 그러나, 저온에서 종래의 반도체 메모리 장치의 센스 인에이블 신호(SAE)는 점선으로 나타낸 바와 같이 비트 라인쌍의 전압 차가 소정 전압이상으로 벌어지기 전에 인에이블되나, 본 발명의 반도체 메모리 장치는 지연회로(40)를 통하여 지연함으로써 센스 인에이블 신호(SAE)의 인에이블 시점을 상온에서의 센스 인에이블 신호(SAE)의 인에이블 시점으로 지연한다.
따라서, 본 발명의 반도체 메모리 장치의 비트 라인 센스 증폭기는 액티브 동작시에 메모리 셀의 캐패시터와 비트 라인쌍사이에 충분한 전하 공유 동작이 수행된 후에 비트 라인쌍이 증폭되기 때문에 안정된 동작을 수행할 수 있다.
상술한 실시예에서는 본 발명의 반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로를 리플레쉬 동작시의 비트 라인 센스 인에이블 신호 발생회로와 액티브 동작시의 비트 라인 센스 인에이블 신호 발생회로로 분리하여 도시하였지만, 도1에 나타낸 비트 라인 센스 인에이블 신호 발생회로와 도3에 나타낸 비트 라인 센스 인에이블 신호 발생회로를 함께 구비하도록 구성할 수도 있다.
본 발명의 반도체 메모리 장치가 도1 및 도3에 나타낸 비트 라인 센스 인에이블 신호 발생회로를 함께 구비하는 경우에는 리플레쉬 동작시에는 센스 인에이블 신호의 인에이블 타임을 조절하여 셀 액티브 리스토어 타임을 확보하고, 액티브 동작시에는 센스 인에이블 신호의 인에이블 시점을 지연하여 비트 라인쌍사이에 충분한 전하 공유 동작이 이루어진 후 비트 라인 센스 증폭기가 동작하도록 함으로써 안정된 동작을 수행할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로는 리플레쉬 및/또는 액티브 동작 수행시에 온도 변화에 따라 비트 라인 센스 인에이블 신호의 인에이블 타임 및/또는 시점을 조절함으로써 안정된 동작을 수행할 수 있다.

Claims (3)

  1. 주변 온도를 감지하는 온도 감지 수단;
    상기 온도 감지 수단의 출력신호를 입력하여 고온, 상온, 저온에 따라 제1, 제2, 제3선택신호를 각각 발생하는 선택신호 발생수단;
    리플레쉬 동작시에 리플레쉬 명령에 응답하여 센싱 신호를 발생하는 센싱 신호 발생수단;
    상기 제1선택신호에 응답하여 상기 센싱 신호의 펄스폭을 감소하고, 상기 제2선택신호에 응답하여 상기 센싱 신호의 펄스폭을 유지하고, 상기 제3선택신호에 응답하여 상기 센싱 신호의 펄스폭을 신장하는 펄스폭 조절수단; 및
    상기 펄스폭 조절수단의 출력신호를 입력하여 센스 인에이블 신호를 발생하는 센스 인에이블 신호 발생수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로.
  2. 주변 온도를 감지하는 온도 감지 수단;
    상기 온도 감지 수단의 출력신호를 입력하여 상온, 저온에 따라 제1, 제2선택신호를 각각 발생하는 선택신호 발생수단;
    액티브 동작시에 반전 로우 어드레스 스트로우브 신호에 응답하여 센싱 신호를 발생하는 센싱 신호 발생수단;
    상기 제1선택신호에 응답하여 상기 센싱 신호를 그대로 출력하고, 상기 제2선택신호에 응답하여 상기 센싱 신호를 지연하여 출력하는 제1선택수단;
    상기 제1선택신호에 응답하여 상기 제1선택수단으로부터 출력되는 상기 센싱 신호를 출력하고, 상기 제2선택신호에 응답하여 상기 제1선택수단으로부터 출력되는 지연된 센싱 신호를 출력하는 제2선택수단; 및
    상기 제2선택수단의 출력신호를 입력하여 센스 인에이블 신호를 발생하는 센스 인에이블 신호 발생수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로.
  3. 주변 온도를 감지하는 온도 감지 수단;
    리플레쉬 동작시에 상기 온도 감지 수단의 출력신호를 입력하여 고온, 상온, 저온에 따라 제1, 제2, 제3선택신호를 각각 발생하는 제1선택신호 발생수단;
    리플레쉬 동작시에 리플레쉬 명령에 응답하고, 액티브 동작시에 반전 로우 어드레스 스트로우브 신호에 응답하여 센싱 신호를 발생하는 센싱 신호 발생수단;
    상기 제1선택신호에 응답하여 상기 센싱 신호의 펄스폭을 감소하고, 상기 제2선택신호에 응답하여 상기 센싱 신호의 펄스폭을 유지하고, 상기 제3선택신호에 응답하여 상기 센싱 신호의 펄스폭을 신장하는 펄스폭 조절수단;
    액티브 동작시에 상기 온도 감지 수단의 출력신호를 입력하여 고온, 저온에 따라 제4, 제5선택신호를 각각 발생하는 제2선택신호 발생수단;
    상기 제4선택신호에 응답하여 상기 센싱 신호를 그대로 출력하고, 상기 제5선택신호에 응답하여 상기 센싱 신호를 지연하여 출력하는 제1선택수단;
    상기 제4선택신호에 응답하여 상기 제1선택수단으로부터 출력되는 상기 센싱 신호를 출력하고, 상기 제5선택신호에 응답하여 상기 제1선택수단으로부터 출력되는 지연된 센싱 신호를 출력하는 제2선택수단; 및
    리플레쉬 동작시에는 상기 펄스폭 조절수단의 출력신호를 입력하고, 액티브 동작시에 상기 제2선택수단의 출력신호를 입력하여 센스 인에이블 신호를 발생하는 센스 인에이블 신호 발생수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 비트 라인 센스 인에이블 신호 발생회로.
KR10-2002-0015413A 2002-03-21 2002-03-21 반도체 메모리 장치의 비트 라인 센스 인에이블 신호발생회로 KR100418400B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0015413A KR100418400B1 (ko) 2002-03-21 2002-03-21 반도체 메모리 장치의 비트 라인 센스 인에이블 신호발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0015413A KR100418400B1 (ko) 2002-03-21 2002-03-21 반도체 메모리 장치의 비트 라인 센스 인에이블 신호발생회로

Publications (2)

Publication Number Publication Date
KR20030075929A KR20030075929A (ko) 2003-09-26
KR100418400B1 true KR100418400B1 (ko) 2004-02-11

Family

ID=32225730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0015413A KR100418400B1 (ko) 2002-03-21 2002-03-21 반도체 메모리 장치의 비트 라인 센스 인에이블 신호발생회로

Country Status (1)

Country Link
KR (1) KR100418400B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260007B2 (en) * 2005-03-30 2007-08-21 Intel Corporation Temperature determination and communication for multiple devices of a memory module

Also Published As

Publication number Publication date
KR20030075929A (ko) 2003-09-26

Similar Documents

Publication Publication Date Title
KR0166402B1 (ko) 반도체 집적회로
US6384674B2 (en) Semiconductor device having hierarchical power supply line structure improved in operating speed
US7319361B2 (en) Internal voltage generation circuit of a semiconductor device
US7580303B2 (en) Semiconductor memory having a precharge voltage generation circuit for reducing power consumption
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
KR100680441B1 (ko) 안정적인 승압 전압을 발생하는 승압 전압 발생기
US5455803A (en) Semiconductor device which operates at a frequency controlled by an external clock signal
KR20040092772A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 코아전압생성방법
US6614707B2 (en) Power supply circuit stably supplying power supply potential even to load consuming rapidly changing current and semiconductor memory device with same
KR20040008333A (ko) 반도체 메모리 장치 내부전원전압발생기를 제어하는 회로및 방법
JP3681877B2 (ja) 半導体装置の内部クロック発生回路及び内部クロック発生方法
KR100263256B1 (ko) 광범위한 범위의 전력 공급 전압에 걸쳐 작동할 수 있는 자체 차단형 센스 증폭기
KR20080066249A (ko) 반도체 메모리 장치의 리프레시 주파수 제어회로
JP3574506B2 (ja) 半導体記憶装置
US7724588B2 (en) Overdrive write method, write amplifier power generating circuit, and semiconductor memory device including the same
JP4005279B2 (ja) Ｄｒａｍ装置及びそれのセンシング方法
KR100418400B1 (ko) 반도체 메모리 장치의 비트 라인 센스 인에이블 신호발생회로
KR100527552B1 (ko) 반도체 메모리장치
KR100745072B1 (ko) 내부전압 방전회로
KR20010004581A (ko) 온도감지기를 가진 셀프 리프레시 전류 감소 회로
US6320810B1 (en) Semiconductor memory device allowing reduction in current consumption
US6563756B2 (en) Memory device with reduced refresh noise
JP5583319B2 (ja) 半導体記憶装置及びその制御方法
KR100668869B1 (ko) 반도체 메모리 장치의 프리차지 제어 회로
KR20050059790A (ko) 감지증폭기의 오버 드라이빙 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee