CN113393878B - 一种dram的电压控制电路、内存条及电子设备 - Google Patents

一种dram的电压控制电路、内存条及电子设备 Download PDF

Info

Publication number
CN113393878B
CN113393878B CN202010167846.XA CN202010167846A CN113393878B CN 113393878 B CN113393878 B CN 113393878B CN 202010167846 A CN202010167846 A CN 202010167846A CN 113393878 B CN113393878 B CN 113393878B
Authority
CN
China
Prior art keywords
dram
voltage
singlechip
memory bank
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010167846.XA
Other languages
English (en)
Other versions
CN113393878A (zh
Inventor
程振
李志雄
钟衍徽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Longsys Electronics Co Ltd
Original Assignee
Shenzhen Longsys Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Longsys Electronics Co Ltd filed Critical Shenzhen Longsys Electronics Co Ltd
Priority to CN202010167846.XA priority Critical patent/CN113393878B/zh
Publication of CN113393878A publication Critical patent/CN113393878A/zh
Application granted granted Critical
Publication of CN113393878B publication Critical patent/CN113393878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

本申请提供一种DRAM的电压控制电路，包括：单片机，与内存条上的SPD芯片连接；调压电路，与所述单片机连接，并与所述内存条上的至少一个DRAM连接，用于响应所述单片机的指令，对所述至少一个DRAM中的一个的电压进行调压。本申请实现了对DRAM的电压控制，无需在DRAM内单独设计调压电路，实现简单，成本低且周期短，并且通过相互连接的单片机和调压电路，大大提高DRAM颗粒运行的稳定性和兼容性。

Description

一种DRAM的电压控制电路、内存条及电子设备
技术领域
本申请的所公开实施例涉及电路技术领域，且更具体而言，涉及一种DRAM的电压控制电路、内存条及电子设备。
背景技术
为了满足加快DRAM(动态随机存取存储器，Dynamic Random Access Memory)颗粒的运行频率或者在特定频率下增强其运行稳定性的需求，通常需要对DRAM颗粒内部进行升压。目前，对DRAM颗粒内部进行升压，一般在DRAM颗粒内部设计升压电路。
然而，在DRAM颗粒内设计升压电路需要在设计制造DRAM颗粒之时一起设计，不适用于大批量推广，成本高。并且，DRAM颗粒内已设计的升压电路之后，该DRAM颗粒在某个平台上可以正常工作，例如Intel平台，但在其他平台上不能正常工作，即该DRAM颗粒会出现挑主板的现象。
申请内容
根据本申请的实施例，本申请提出一种DRAM的电压控制电路、内存条及电子设备，以解决上述问题。
根据本申请的第一方面，公开一种实例性的DRAM的电压控制电路，包括：单片机，与内存条上的SPD芯片连接；调压电路，与所述单片机连接，并与所述内存条上的至少一个DRAM连接，用于响应所述单片机的指令，对所述至少一个DRAM中的一个的电压进行调压。
在一些实施例中，所述调压包括升压、降压和稳压中的至少一个。
在一些实施例中，还包括：ADC电路，与所述单片机匹配且连接，并与所述内存条所连接的主板的接口连接。
在一些实施例中，所述单片机通过I2C总线与所述SPD芯片连接。
根据本申请的第二方面，公开一种实例性的内存条，包括PCB板以及设置于所述PCB板上的至少一个DRAM、SPD芯片和控制芯片，其中所述控制芯片包括：单片机，与所述SPD芯片连接；调压电路，与所述单片机连接，并与所述至少一个DRAM连接，用于响应所述单片机的指令，对所述至少一个DRAM中的一个的电压进行调压。
在一些实施例中，所述调压包括升压、降压和稳压中的至少一个。
在一些实施例中，所述PCB板上还设置有内存接口，其中所述内存接口与主板上的接口连接；所述控制芯片还包括：ADC电路，与所述单片机匹配且连接，并与所述主板的接口连接。
在一些实施例中，所述单片机通过I2C总线与所述SPD芯片连接。
在一些实施例中，所述内存条为DIMM。
根据本申请的第二方面，公开一种实例性的电子设备，包括主板和设置于所述主板上且如第二方面所述的内存条。
本申请的有益效果有：通过相互连接的单片机和调压电路，实现对DRAM的电压控制，无需在DRAM内单独设计调压电路，实现简单，成本低且周期短，并且通过相互连接的单片机和调压电路，大大提高DRAM颗粒运行的稳定性和兼容性。
附图说明
下面将结合附图及实施方式对本申请作进一步说明，附图中：
图1是本申请实施例的DRAM的电压控制电路的结构示意图。
图2是本申请实施例的内存条的结构示意图。
图3是本申请实施例的电子设备的简化结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本申请的技术方案，下面结合附图和具体实施方式对本申请的技术方案做进一步详细描述。
如图1所示，为本申请实施例的DRAM的电压控制电路的结构示意图。该电压控制电路100可以应用于内存条。该内存条可以为DIMM(Dual-Inline-Memory-Modules，双列直插式内存模块)，例如，SO-DIMM(Small Outline DIMM Module，小外形双列直插式内存模块)、UDIMM、ecc DIMM等，也可以为SIMM(single in-line memory module，单边接触内存模块)，本申请并不对此进行限定。
内存条上设置有SPD(Serial Presence Detect，模组存在的串行检测)芯片和至少一个DRAM。
其中，SPD芯片是一个可擦写的ROM，例如EEPROM(Electrically ErasableProgrammable Read Only Memory，电擦除可编程只读存储器其记录该内存条上每个DRAM的信息(统称SPD信息)，也就是说，SPD芯片用于存储内存条上每个DRAM的信息。该SPD信息包括内存条的芯片及模组厂商、工作频率、工作电压、速度、容量、电压、行与列地址带宽、行地址/列地址数量、位宽、各种主要操作时序等参数。该EEPROM的容量可为256字节，实际上，在SPD中，JEDEC规定的标准信息只用了128个字节，另外的128字节，属于厂商的专用区。一般地，一个字节至少对应一种参数，有的参数需要多个字节来表述(如产品序列号，生产商在JEDEC组织中的代码)。
每个DRAM在内存条上可称为DRAM颗粒。DRAM颗粒分布于内存条上。
其中，该电压控制电路100包括单片机110和调压电路120，其中，单片机110与内存条上的SPD芯片连接。调压电路120与所述单片机110连接，并与所述内存条上的至少一个DRAM连接。调压电路120用于响应所述单片机110的指令，对所述至少一个DRAM中的一个的电压进行调压。
其中，单片机110的指令是单片机110生成的，具体地，单片机110自SPD芯片获取每个DRAM的SPD信息，并根据相应的SPD信息确定相应的DRAM的电压的稳定性和纹波，进而确定该DRAM的电压的调压量，此时，根据该调压量生成一指令，该指令携带该调压量。
在一些实施例中，调压电路120执行的调压包括升压、降压和稳压中的至少一个。具体地，在一示例中，调压电路120包括升压电路，升压电路用于对所述至少一个DRAM中的一个的电压进行升压。在一示例中，调压电路120包括降压电路，降压电路用于对所述至少一个DRAM中的一个的电压进行降压。在又一示例中，调压电路120包括稳压电路，稳压电路用于对所述至少一个DRAM中的一个的电压进行稳压。需要说明的是，本申请的升压电路、降压电路和稳压电路不做限定及描述，能实现相应的升压、降压和稳压即可。
例如，单片机110自SPD芯片获取某个DRAM‘X’的SPD信息，并根据该SPD信息确定该DRAM‘X’的电压的稳定性和纹波，进而确定该DRAM‘X’的电压的上升量为Y，此时，单片机110根据该上升量Y生成一指令，该指令携带该上升量Y，接着将该指令传输给调压电路120。调压电路120响应该指令，对该DRAM‘A’的电压进行升压，即将该DRAM‘A’的电压上升Y。
以DRAM为DDR4为例说明根据DRAM的电压的稳定性和纹波确定该DRAM的电压的调整量，DRAM为DDR4的电压波动要求在1.2V-60mV到1.2V+60mV之内，且纹波只对VREFCA有要求，为-12mV到+12mV之间。假设获得的电压VDDreal<1.14V，且已知调压电路的纹波＝+-Vripple时，可以确定将电压VDDreal上升到1.14+Vripple，即上升量为1.14+Vripple-VDDreal。
假如获得的电压VDDreal>1.26V，且已知调压电路的纹波＝+-Vripple时，可以确定将电压VDDreal降压到1.26-Vripple，即下降量为VDDreal-(1.26-Vripple)。
假如获得的电压VDDreal上下波动超过了1.14V和1.26V，则在已知调压电路的纹波＝+-Vripple的情况下，可以确定将电压VDDreal稳压到1.2+Vripple。
在一应用情景中，某个SODIMM的兼容性差，例如，在intel平台上可以正常工作，而在AMD平台上不能正常工作，即出现挑主板的现象，通过本申请的上述方案，对该SODIMM进行调压后，在AMD平台的兼容性变好，实现百分百开机兼容。
本实施例中，通过相互连接的单片机110和调压电路120，实现对DRAM的电压控制，无需在DRAM内单独设计调压电路，实现简单，成本低且周期短，并且通过相互连接的单片机110和调压电路120，大大提高DRAM颗粒运行的稳定性和兼容性。
在一些实施例中，如图1所示，该电压控制电路100还包括ADC电路130。该ADC电路130与所述单片机110匹配且连接，并与所述内存条所连接的主板的接口连接。该ADC电路130用于获取主板的接口所提供的电压给单片机110，从而单片机110确定DRAM的电压的稳定性和纹波。
例如，单片机110为89C51单片机，则ADC电路130可以为ADC0809。本申请仅以举例说明，并不限于此。
本实施例中，通过与单片机110匹配且连接的ADC电路130，进一步使得单片机110确定DRAM的电压的稳定性和纹波，实现对DRAM的电压控制。
在一些实施例中，所述单片机110通过I2C总线与所述SPD芯片连接。I2C总线为一种同步串行总线，在本申请中，单片机110称为主设备，SPD芯片称为从设备，单片机110通过I2C总线自SPD芯片获取SPD信息。
如图2所示，为本申请实施例的内存条的结构示意图。该内存条200可以为DIMM(Dual-Inline-Memory-Modules，双列直插式内存模块)，例如，SO-DIMM(Small OutlineDIMM Module，小外形双列直插式内存模块)、UDIMM、ecc DIMM等，也可以为SIMM(singlein-line memory module，单边接触内存模块)，本申请并不对此进行限定。
下面将对内存条200中与本申请相关的部分进行详细描述，本领域技术人员可以理解，内存条200中其他部分也应在本申请的范围内。
该内存条200包括PCB板210以及设置于所述PCB板210上的至少一个DRAM 220、SPD芯片230和控制芯片240。
其中，关于DRAM 220和SPD芯片230的描述详见上述实施例的说明，在此不再说明。
其中，该控制芯片240包括单片机241和调压电路242，其中，单片机241与内存条200上的SPD芯片230连接。调压电路242与所述单片机241连接，并与所述内存条200上的至少一个DRAM 220连接。调压电路242用于响应所述单片机241的指令，对所述至少一个DRAM220中的一个的电压进行调压。
其中，单片机241的指令是单片机241生成的，具体地，单片机241自SPD芯片230获取每个DRAM 220的SPD信息，并根据相应的SPD信息确定相应的DRAM 220的电压的稳定性和纹波，进而确定该DRAM 220的电压的调压量，此时，根据该调压量生成一指令，该指令携带该调压量。
在一些实施例中，调压电路242执行的调压包括升压、降压和稳压中的至少一个。具体地，在一示例中，调压电路242包括升压电路，升压电路用于对所述至少一个DRAM 220中的一个的电压进行升压。在一示例中，调压电路242包括降压电路，降压电路用于对所述至少一个DRAM 220中的一个的电压进行降压。在又一示例中，调压电路242包括稳压电路，稳压电路用于对所述至少一个DRAM 220中的一个的电压进行稳压。需要说明的是，本申请的升压电路、降压电路和稳压电路不做限定及描述，能实现相应的升压、降压和稳压即可。
例如，单片机241自SPD芯片230获取某个DRAM‘X’的SPD信息，并根据该SPD信息确定该DRAM‘X’的电压的稳定性和纹波，进而确定该DRAM‘X’的电压的上升量为Y，此时，单片机241根据该上升量Y生成一指令，其中，该指令携带该上升量Y，接着将该指令传输给调压电路242。调压电路242响应该指令，对该DRAM‘A’的电压进行升压，即将该DRAM‘A’的电压上升Y。
在一应用情景中，某个SODIMM的兼容性差，例如，在intel平台上可以正常工作，而在AMD平台上不能正常工作，即出现挑主板的现象，通过本申请的上述方案，对该SODIMM进行调压后，在AMD平台的兼容性变好，实现百分百开机兼容。
本实施例中，通过相互连接的单片机241和调压电路242，实现对DRAM的电压控制，无需在DRAM内单独设计调压电路，实现简单，成本低且周期短，并且通过相互连接的单片机241和调压电路242，大大提高DRAM颗粒运行的稳定性和兼容性。
在一些实施例中，如图2所示，PCB板210上还设置有内存接口250，其中所述内存接口250与主板上的接口连接。
该控制芯片240还包括ADC电路243。该ADC电路243与所述单片机241匹配且连接，并与主板的接口连接。该ADC电路243用于获取主板的接口所提供的电压给单片机241，从而单片机241进一步确定DRAM 220的电压的稳定性和纹波。
例如，单片机241为89C51单片机，则ADC电路243可以为ADC0809。本申请仅以举例说明，并不限于此。
本实施例中，通过与单片机241匹配且连接的ADC电路243，进一步使得单片机241确定DRAM 220的电压的稳定性和纹波，实现对DRAM 220的电压控制。
在一些实施例中，所述单片机241通过I2C总线与所述SPD芯片230连接。I2C总线为一种同步串行总线，在本申请中，单片机241称为主设备，SPD芯片230称为从设备，单片机241通过I2C总线自SPD芯片230获取SPD信息。
如图3所示，为本申请实施例的电子设备的简化结构示意图。该电子设备300可以为台式电脑、平板电脑、笔记本等使用DRAM的设备。需要说明的是，图3是基于正视的视角。
下面将对电子设备300中与本申请相关的部分进行详细描述，本领域技术人员可以理解，电子设备300中其他部分也应在本申请的范围内。
该电子设备300包括主板310和设置于所述主板310上的内存条。其中，主板310可以为Intel平台，也可以为AMD平台。内存条为上述实施例的内存条200，相关描述详见上述实施例的说明，在此不再说明。内存条200与主板310的连接方式并不限于图3中所示的方式。
所属领域的技术人员易知，可在保持本申请的教示内容的同时对装置及方法作出诸多修改及变动。因此，以上公开内容应被视为仅受随附权利要求书的范围的限制。

Claims (8)

1.一种DRAM的电压控制电路，其特征在于，包括：
单片机，与内存条上的SPD芯片连接，根据所述SPD芯片的信息确定所述内存条上的至少一个DRAM的电压的稳定性和纹波，以确定所述至少一个DRAM的调压量，进而生成指令，所述指令携带所述调压量；
调压电路，与所述单片机连接，并与所述内存条上的至少一个DRAM连接，用于响应所述单片机的所述指令，对所述至少一个DRAM中的一个的电压进行调压；
其中，所述调压包括升压、降压和稳压中的至少一个。
2.如权利要求1中所述的DRAM的电压控制电路，其特征在于，还包括：
ADC电路，与所述单片机匹配且连接，并与所述内存条所连接的主板的接口连接。
3.如权利要求1中所述的DRAM的电压控制电路，其特征在于，所述单片机通过I2C总线与所述SPD芯片连接。
4.一种内存条，其特征在于，包括PCB板以及设置于所述PCB板上的至少一个DRAM、SPD芯片和控制芯片，其中所述控制芯片包括：
单片机，与所述SPD芯片连接，根据所述SPD芯片的信息确定所述内存条上的至少一个DRAM的电压的稳定性和纹波，以确定所述至少一个DRAM的调压量，进而生成指令，所述指令携带所述调压量；
调压电路，与所述单片机连接，并与所述至少一个DRAM连接，用于响应所述单片机的所述指令，对所述至少一个DRAM中的一个的电压进行调压；
所述调压包括升压、降压和稳压中的至少一个。
5.如权利要求4中所述的内存条，其特征在于，所述PCB板上还设置有内存接口，其中所述内存接口与主板上的接口连接；
所述控制芯片还包括：
ADC电路，与所述单片机匹配且连接，并与所述主板的接口连接。
6.如权利要求4中所述的内存条，其特征在于，所述单片机通过I2C总线与所述SPD芯片连接。
7.如权利要求4-6中任一项所述的内存条，其特征在于，所述内存条为DIMM。
8.一种电子设备，其特征在于，包括主板和设置于所述主板上且如权利要求4-7中任一项所述的内存条。
CN202010167846.XA 2020-03-11 2020-03-11 一种dram的电压控制电路、内存条及电子设备 Active CN113393878B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010167846.XA CN113393878B (zh) 2020-03-11 2020-03-11 一种dram的电压控制电路、内存条及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010167846.XA CN113393878B (zh) 2020-03-11 2020-03-11 一种dram的电压控制电路、内存条及电子设备

Publications (2)

Publication Number Publication Date
CN113393878A CN113393878A (zh) 2021-09-14
CN113393878B true CN113393878B (zh) 2024-05-14

Family

ID=77615457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010167846.XA Active CN113393878B (zh) 2020-03-11 2020-03-11 一种dram的电压控制电路、内存条及电子设备

Country Status (1)

Country Link
CN (1) CN113393878B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1196753A (ja) * 1997-09-19 1999-04-09 Nippon Steel Corp 半導体記憶装置
WO2006105543A2 (en) * 2005-03-30 2006-10-05 Intel Corporation Temperature determination and communication for multiple devices of a memory module
CN101178928A (zh) * 2006-11-07 2008-05-14 恩益禧电子股份有限公司 半导体器件和存储器
CN101587144A (zh) * 2009-06-19 2009-11-25 李曙光 太阳能电池组电度表
CN205384552U (zh) * 2015-12-31 2016-07-13 深圳市嘉合劲威电子科技有限公司 内存条及应用该内存条的主板
CN106294083A (zh) * 2016-08-30 2017-01-04 深圳市金泰克半导体有限公司 一种多条内存条协同闪烁特效灯控制系统及其实现方法
CN107112043A (zh) * 2015-01-28 2017-08-29 惠普发展公司有限责任合伙企业 支持不同类型的存储器装置
WO2021169442A1 (zh) * 2020-02-24 2021-09-02 杭州海康威视数字技术股份有限公司 一种监控设备和摄像机
CN217113079U (zh) * 2022-04-28 2022-08-02 成都谱景允升科技有限公司 一种基于单片机的oled电源管理显控装置
CN115995241A (zh) * 2021-10-20 2023-04-21 深圳市江波龙电子股份有限公司 内存条及电子设备

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1196753A (ja) * 1997-09-19 1999-04-09 Nippon Steel Corp 半導体記憶装置
WO2006105543A2 (en) * 2005-03-30 2006-10-05 Intel Corporation Temperature determination and communication for multiple devices of a memory module
CN101178928A (zh) * 2006-11-07 2008-05-14 恩益禧电子股份有限公司 半导体器件和存储器
CN101587144A (zh) * 2009-06-19 2009-11-25 李曙光 太阳能电池组电度表
CN107112043A (zh) * 2015-01-28 2017-08-29 惠普发展公司有限责任合伙企业 支持不同类型的存储器装置
CN205384552U (zh) * 2015-12-31 2016-07-13 深圳市嘉合劲威电子科技有限公司 内存条及应用该内存条的主板
CN106294083A (zh) * 2016-08-30 2017-01-04 深圳市金泰克半导体有限公司 一种多条内存条协同闪烁特效灯控制系统及其实现方法
WO2021169442A1 (zh) * 2020-02-24 2021-09-02 杭州海康威视数字技术股份有限公司 一种监控设备和摄像机
CN115995241A (zh) * 2021-10-20 2023-04-21 深圳市江波龙电子股份有限公司 内存条及电子设备
CN217113079U (zh) * 2022-04-28 2022-08-02 成都谱景允升科技有限公司 一种基于单片机的oled电源管理显控装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
贾雪绒 ; .DRAM中一种减少电压端口的方法.电子世界.2016,126. *

Also Published As

Publication number Publication date
CN113393878A (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
US7762818B2 (en) Multi-function module
US9269437B2 (en) Isolation switching for backup memory
US7372320B2 (en) Voltage regulation with active supplemental current for output stabilization
US7327612B2 (en) Method and apparatus for providing the proper voltage to a memory
US20090257184A1 (en) Dram module with solid state disk
US20110235260A1 (en) Dram module with solid state disk
US20080002370A1 (en) Scalable memory DIMM designs with vertical stackup connector
CN101231878B (zh) 存储器系统以及存储器存取方法
US20120110363A1 (en) Method and system for power-efficient and non-signal-degrading voltage regulation in memory subsystems
CN113393878B (zh) 一种dram的电压控制电路、内存条及电子设备
US20120311249A1 (en) Memory system, memory control method, and recording medium storing memory control program
US20130262885A1 (en) Power supply device for solid state drive
US9576615B1 (en) Memory module with power management system and method of operation thereof
CN104679207A (zh) 包括用于管理存储器的电力的存储器控制器的系统
US7310240B2 (en) Method for increasing stability of system memory through enhanced quality of supply power
US20050266711A1 (en) Method and apparatus for increasing computer memory performance
CN211207228U (zh) 一种自适应匹配lpddr4内存条和ddr4内存条的装置
CN107507637A (zh) 一种低功耗双列直插式存储器及其增强驱动方法
CN205450912U (zh) 内存模组及应用该内存模组的电子装置
US10332568B2 (en) Memory apparatus and memory module including a power management integrated circuit
WO2020223947A1 (en) Memory module connector
CN206148142U (zh) 铁电随机存取存储器的电源时序控制电路
US20060010313A1 (en) Methods and devices for DRAM initialization
CN218570074U (zh) 一种用于兼容lpddr4x的供电回路及电子设备
CN217719031U (zh) NAND Flash的参考电压维持电路和固态硬盘

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant