TWI306612B - Temperature determination and communication for multiple devices of a memory module - Google Patents

Temperature determination and communication for multiple devices of a memory module Download PDF

Info

Publication number
TWI306612B
TWI306612B TW095110979A TW95110979A TWI306612B TW I306612 B TWI306612 B TW I306612B TW 095110979 A TW095110979 A TW 095110979A TW 95110979 A TW95110979 A TW 95110979A TW I306612 B TWI306612 B TW I306612B
Authority
TW
Taiwan
Prior art keywords
memory
thermal
temperature
event
current
Prior art date
Application number
TW095110979A
Other languages
English (en)
Other versions
TW200643974A (en
Inventor
Sandeep Jain
Jun Shi
Animesh Mishra
David Wyatt
John Halbert
Melik Isbara
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200643974A publication Critical patent/TW200643974A/zh
Application granted granted Critical
Publication of TWI306612B publication Critical patent/TWI306612B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/42—Circuits effecting compensation of thermal inertia; Circuits for predicting the stationary value of a temperature
    • G01K7/425—Thermal management of integrated systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Debugging And Monitoring (AREA)

Description

1306612 九、發明說明： 【發^明戶斤屬之^技彳軒貝域^】 發明領域 本揭露内容有關於記憶體系統内之熱控制，且特別是 5關於判定和通訊固態記憶體裝置之操作溫度。 疋 C先前技J 發明背景 千等體圮憶體之溫度，例如 10 15 20 體）主咖要係由其活動程度（讀取和寫入記憶體晶胞之速率〜) ^其％境狀。若溫度魏高，則儲存在記雜之資料 能損壞或遺失。 另外，隨著-固態記憶體溫度之增加，記憶體以較高 ^率失去f荷。若記憶體失去電荷，其便失去儲存在其 電晶胞之資料。RAM晶片具有在週期性區間儲存失去 二:Γί新電路。隨溫度增加，自我復新率必須提高 免遺失貝料。這會增加電力消耗。 知、首2持低復新率和避免記憶體損害或資料遺失，必須 可記憶體溫度的某些資訊。越準確的溫度資訊，越 率。^熱5己憶體之執行和無資料遺失風險之較低復新 低存:;二:不可靠或不準確’則記憶體在比所需要更 資訊亦可！^新率下執行以提供錯誤邊際。準確溫度 來控制冷卻風扇和其他熱控制。 常封裝於包含多個類似或相同1c(積體電路) 、”且，例如DRAM(動態隨機存取記憶體）晶片。 1306612 各個晶片之溫度可不同，視其使用程度、可用冷卻、及其 獨特特徵而定。記憶體模組上其他裝置也可具有不同溫 度。為準確監測此一記憶體模組之所有層面，各個DRAM 晶片需要昂貴的熱電路，或甚至各個DRAM晶片之不同部 5 件。另外，需要一通訊系統來轉移所有溫度資訊到可直譯 資訊和造成某些動作進行之一裝置，若有需要的話。此額 外電路可能顯著增加記憶體模組之成本。 L發明内容3 發明概要 10 根據本發明之一實施例，係特地提出一種裝置，其包 含：多個記憶體裝置，各個記憶體裝置含有多個記憶體晶 胞及一熱感測器；耗接至該等熱感測器中的每一熱感測器 之一多工器；耦接至該多工器以提供一電流給該等熱感測 器之一電流源；用以在施加一電流時檢測來自該等熱感測 15 器中的每一熱感測器之一電壓的一電壓檢測器；以及用以 根據該檢測電壓來為各個記憶體裝置判定一溫度的一溫度 電路。 圖式簡單說明 熟於此技術領域者將可由下列說明書與所附申請專利 20 範圍，及參考所附圖式，而明瞭本發明實施例之諸多優點， 其中： 第1圖係依據一本發明實施例之一記憶體模組之一方 塊圖； 第2圖係第1圖之遠端溫度感測器之一方塊圖； 1306612 第3圖係一熱二極體響應於所施電流之電壓圖； 第4圖係依據一本發明實施例之測量記憶體裝置之溫 度步驟流程圖； 第5圖係依據另一本發明實施例之一記憶體模組之一 5方塊圖； 第6圖係依據本發明之一實施例在一 E 乂£1^7#線上宣告 ^號之^一時間圖； % 第7圖另係依據本發明之一實施例在一 EVENT#線上宣 告信號之一時間圖； 1〇 第8圖係依據本發明之-實施例，通訊-記憶體模组的 ' 串列匯/;IL排上之溫度資訊的一步驟流程圖；以及 帛9圖係適於實施本發明之實施例之—電腦系統之一 方塊圖。 C實施方式：j 15 較佳實施例之詳細說明 • 第1關示'記㈣模組範例，其可提供所有有關構件 之準確溫度資訊。記憶體單元10可為標準型或傳統上用於 - 筆記型個人電腦(PC)之或咖細(小型雙同軸記憶體 模組）。DIMM10具有-電氣接觸連接器18，其可具有支援 2〇 64位元轉換之-針腳、144針腳、或似十腳組配、或任 何其他對應於-DIMM(雙直插記憶體模組）結構或任何其 他結構用於不同轉換率的各種不同針腳組配。記憶體單元 ίο可另可選擇地為-微型DIMM、或更常用於桌上型之 一全尺寸DIMM。
7 1306612 第1圖中，記憶體模組10具有一組個別記憶體晶片 12A、12B、12C、12D’例如DRAM晶片，其只顯示四個。 可示實施例而更多更少。各個DRAM裝置含有可經由一記 憶體匯流排（未示）定址之百萬個記憶體晶胞。記憶體匯 5 流排係耦接外部構件，例如透過一多重接觸連接器18之一 記憶體控制器或處理器。在系統正常操作期間，模組上的 各個DRAM裝置可具有不同溫度，且溫度可隨時間以不同 的速率改變。溫度差異可視多種因素，例如系統中氣流、 裝置的位置、裝置的熱常數、模組之佈局等。 1〇 為了追蹤各個記憶體裝置12之溫度，各個記憶體裝置 含有一或更多熱感測器，例如一熱二極體，其根據其溫度 與施於其上之電流產生一特定電壓。在第丨圖之例子中，一 個熱一極體14A、14B、14C、14D係各置於4個DRAM裝置 上。然而，更多二極體可置於各個裝置内以感測不同位置 15的溫度，為提供一平均值、或提供更細節的資訊。 另可選擇地，可使用較少的熱感測器，使得僅有一些 扁置或在較熱位置之裝置具有熱感測器。熱二極體亦可被 置於其他溫度臨界構件中，例如RDIMM ( DIMM)上之緩衝器、及卿（全緩衝式dimm)、或在重 2〇覆器裝置中或用於記憶體子系統之pLL (鎖相迴路）。熱二 極體皆具有連至DRAM裝置各個針腳之端子。這些針腳允 許—驅動電流被供至各個二極體及將被測量之對應電壓。 模組亦含有論至各個熱二極體端子之—遠端溫度感 ，器。遠端溫度制ϋ可根據系統與佈局限制或任何其他
8 1306612 考量被置於模組任何地方。譬如，遠端溫度感測器可置於 記憶體模組之中央或根據模組或其操作環境知識之一習知 熱點。遠端溫度感測器可被置於，譬如一spD (串列存在 侦測）裝置内並組配職組上之共用SPDi置資源。遠端 5溫度感測器更被耦接至記憶體模組供電和通訊之接點18。 SPD可與其他裝置共収些f源，其或可湘包卜專用 通訊鏈路或匯流排之專用資訊。 另可選擇的是’遠端溫度感測器可放置在一分離式模 組上。譬如在支援一個以上耦接於一主機板之模組的一電 10腦系統中，模組遠端溫度感測器可被移到主機板。遠端溫 度感測器可從主機板測量大量記憶體裝置和記憶體子系統 構件之溫度。集中熱管理可減少各個記憶體模組之成本。 為允許集中熱管理系統操作種種不同類型的記憶體模組， 各個記憶體模組可備有一記憶體，例如含有有關記情體模 15 組熱參數之資訊的一 EEPROM，例如熱阻、熱時間常數、 熱二極體之電流/電壓曲線、及熱二極體之數量與配置。 在一範例中’遠端溫度感測器被耗接至一 I2C (積體電 路内）匯流排20(例如’菲利普半導體2000年1月發表之I2C 規格，2·1版），其實體上由兩條活動佈線及一接地連接所 2〇 構成，所稱串列資料線（SDA)與串列時鐘線（SCL)皆為 雙向的。 遠端溫度感測器可另可選擇地操作於一S Μ匯流排架 構20下（例如，SBS實務論談，2000年8月發表之SM匯流排 規格2.0版）。一SM匯流排介面利用I2C作為其骨幹，並致動 1306612 構件將訊息⑽和前傳’㈣是tiipping/M控制線。這樣 -種方式對於在-個人電腦架構巾之―祕記憶體特別地 有用。 參考第2圖，遠端溫度感測器包括設於spD裝置内部或 5在些其他位置之熱感測器和控制邏輯。熱感測器邏輯可 為一獨立的溫度感測器或在_些其他裝置中，例如一緩衝 器或PLL裝置。熱二極體上之連接針腳都被祕到—多工器 24其依命令而在不同熱感測器間作切換。一週期性輪詢電 路22產生一選擇信號至連接的多工器24以讀取熱二極體之 1〇 溫度電壓。 當選定一熱二極體，一電流被從一理想電流源26經由 多工器傳送到熱二極體。根據相關裝置之溫度，跨於二極 體頻ττ之一電壓可被一電壓感測器28所感測。感測電壓被 饋至一ADC (類比至數位轉換器）3〇來將資料轉換成可被 15傳送到系統其他處的一數位格式。另可選擇地、一找查表 可用來判定一數位溫度。數位溫度值可被施於一溫度針腳 輸出32上供其他電路使用。 數位溫度亦可被饋至一比較器34來與儲存在一適當暫 存器36之一或更多臨界值比較。根據比較結果，可產生警 20告％。這些可用來指示一過熱條件、或任何其他適用的各 種溫度相關條件。 在比較器34之前’溫度可由一校準電路4〇處理。可以 應用多種不同的校準方式。在一實施例中，遠端溫度感測 器16含有DRAM裝置12和溫度二極體14之關鍵熱特徵。此 1306612 資訊可包括熱係數、熱阻、熱二極體之電流/電壓曲線、校 準資訊等。此資訊係用於增加各個裝置之溫度讀取準確率。 為獲得一更準確的電壓讀取值，兩個以上的不同電流 位準II，12可施於一或更多熱二極體。不同電流位準可以一 5 次一種且被幾奈秒的時間所間隔開的方式注入一個二極 體，而兩個以上的對應電壓VI，V2可在ADC被擷取並取 樣。不同電流提供兩個以上的額外資料點供溫度讀取。讀 取之動作可施於特定二極體溫度所特有之一電流/電壓曲 線，例如第3圖所示之曲線。曲線可用來消除校準錯誤。資 10 料點可被平均以消除會造成錯誤警示之電壓讀取之假性延 遲。可增加資料點的數目來更增加準確度。 更詳細的參考第3圖，其顯示一圖，垂直軸為電流而電 壓在水平軸上。其處標有表示例如一熱二極體之一熱感測 器的特徵變化的面線T1和T2。在一第一溫度下，T1。一熱 15 感測器會產生T1曲線。T1曲線顯示經由一電流II驅動，二 極體會產生電壓VI。經由一電流12驅動，二極體會產生一 電壓V2，而以一電流13驅動，二極體會產生一電壓V3。若 溫度改變則對應電壓亦如T2所示曲線改變。 藉由施加這三種電壓到熱感測器，可獲得三個量測電 20 壓d。電壓被與許多儲存的曲線相較，譬如，在一尋查表中。 對曲線之三個點測定位置允許更準確之溫度判斷。藉由標 度曲線，任何系統中的偏移可被補償。 曲線T2之一範例說明溫度T2下之熱感測器如何在相同 的三個輸入電流下產生不同電壓而使得曲線具有不同形
11 1306612 狀。藉由將電壓讀取值匹配於正確的形狀，即使在所有的 讀取皆間距相同的量時亦可準確地判定電流。這些曲線可 儲存在校準電路40中並被施加以提供一更準確之溫度判 斷。 5 第4圖顯示一方法，其可施於第1和2圖之硬體組配以判 定溫度和產生警示或報告。第4圖中，大量記憶體裝置之溫 度，例如SDRAMS可利用譬如一多工器連續地be polled。 方塊43中，一第一電流被施於一第一熱感測器。如前所述， 熱感測器可嵌於一第一記憶體裝置中，例如一 SDRAM或任 10 何其他熱感裝置中。這樣一種裝置可為含有許多記憶體裝 置之一記憶體模組之一部份。電流可藉由，譬如將多工器 切換到第一熱感測器來施家，然後透過多工器驅動電流源 到第一熱感測器。 方塊44中，第一熱感測器處之電壓被檢測。此電壓可 15 在施加電流之後即透過耦接至熱感測器之多工器被檢測。 於方塊45，電壓接著可被轉換成代表第一記憶體裝置之溫 度的一溫度值。這可透過臨界來完成，透過一ADC或以種 種其他方式。如前所述，溫度亦可藉由施加許多不同電流 到熱感測器然後比較每一電壓到一曲線來判定。 20 接著施加一類似的方法於下一熱感測器。於方塊46， 電流被施於可相聯與同一或另一記憶體裝置之一第二熱感 測器。同一電流源可藉由切換多工器連接至第二熱感測器 來將電流施於一不同熱感測器。電流可與第一電流相同或 可為不同電流。在方塊47，結果電壓被檢測，在方塊48，
12 1306612 電壓被轉換成與信號相關之-溫度。方塊49中，電流之應 用和/皿度之測量可以任何想要的順序連續地施於所有剩餘 的熱感測器。在-實施例中，熱感測器被指派_命令而各 個熱感測器-個接著一個的被連接至多工器。從各個熱感 5測器獲得一溫度後，反覆此週期自其他熱感測器來獲取來 溫度。當檢測到一過熱或其他事件時，則這會通訊至一熱 管理器、一記憶體管理器或一些其他裝置。裝置可為記憶 體模組之一部份或外部。 第5圖顯示另一記憶體模組組配。在第5圖之例子中， 1〇如在第1圖中，一記憶體模組50具有多重記憶體裝置52A、 52B、52C、52D，例如SDRAM晶片。雖然顯示四個晶片， 可使用更多或更少的晶片可。第5圖之各個記憶體裝置包括 一熱感測控制區塊（TSCB ) 54A、54B、54C、54D，其係 耗接至同樣的open drain信號56 (EVENT#)。Open drain信 15 號透過一阻抗連接VCC58之電力到記憶體模組的電氣多重 接觸連接器62上之一接觸60。連接器可具有種種不同類形 的因素，如前有關第1圖之敘述，且可具有240、172、或一 些其他數量的觸點或針腳。 各個記憶體裝置之TCSB可具有相同的設計。在第5圖 20 之例子中，TCSB各自在構造上完全相通，並共用存取作為 一通訊匯流排之同一open drain線56。第5圖中，其中一記 憶體裝置52A的TCSB 54A更具體地描繪。區塊包括耦接至 一邏輯方塊6 6之一熱感測器6 4。熱感測器可採用種種不同 形式，包括一個二極體。邏輯方塊可包括用於二極體之一 13 1306612 電流源以及在被施加一電流時感測二極體上讀電壓之一電 壓檢測器。邏輯方塊可包括許多測量、偏移和校準電路來 將電壓轉換成一可靠溫度值。 在一實施例中，熱感測器之溫度值被與一或更多臨界 5值比較，若適當，便產生一事件信號71，73。事件信號被 施於邏輯方塊及施於一個三態致能緩衝器75。在一實施例 中，熱感測器施加有關溫度之一熱電壓至邏輯方塊及一個 二進位高或低信號至緩衝器。邏輯方塊使用熱電壓來判定 一溫度。另一實施例中，施於邏輯方塊之信號與施於緩衝 10 器之信號相同。 根據致能緩衝器之狀態，邏輯方塊驅動施加一 open drain到事件線56之一事件閘68。熱感測器可使用一類比電 壓比較器來比較二極體電壓與一類比臨界值並產生一事 件。另一可選擇的，前述有關第1和2圖之任何邏輯方式可 15 被用於熱感測器或邏輯方塊中。 三態致能缓衝器係一範例組配，其可用來允許EVENT# 匯流排可為多重記憶體晶片或多重記憶體裝置共用。三態 致動匯流排接收來自熱感測器在一輸入上之事件信號。其 他輪入上，其接收EVENT#線。若EVENT#線為高，便致能 20 緩衝器傳送一除能到邏輯方塊。這表示另一裝置正在使用 線。若EVENT#線係為低狀態，而熱感測器輸入為低，則致 能緩衝器亦傳送一除能到邏輯方塊。這表示EVENT#線不正 被使用，但沒有事件在熱感測器處。若EVENT#線係為低， 而熱感測器輸入為高，則致能緩衝器傳送一致能至邏輯方 14 1306612 塊。這允許邏輯方塊設定在未被佔用之EVENT#線上之一事 件。 致能緩衝器允許任何數量之熱感測控制區塊共用單一 線。某些應用中，那一個記憶體裝置被允許先存取event# 5 線並不重要，因為當其中任一記憶體裝置過熱時會被施以 相同的熱校正措施。在某些應用中，哪一個記憶體裝置先 獲予存取EVENT#線並不重要，因為溫度和警告可被快速地 通訊使得所有的記憶體裝置可具有時間回報。致能缓衡器 係為允許多重裝置在一單一串列匯流排上通訊之一範例。 10 任何種種更簡單或更複雜的共用和仲裁方式可被使用。這 些可包括已發展的複雜串列匯流排協定。 邏輯方塊至EVENT#線之單針腳介面亦可用於傳送熱 事件資訊到一外部記憶體控制器。使用單針腳介面，經由 各個邏輯方塊針對各個記憶體裝置或DRAM之熱資訊玎被 15通訊至外部系統。這可允許系統辨別出一記憶體模組上最 熱的DRAM並判定其溫度或其熱條件。 外部記憶體控制器可用來規劃所有連接之記憶體模組 之所有邏輯方中的臨界值溫度。臨界值在可各個記憶體裝 置為相同的溫度值，然而，不同臨界值可用於各個裝置。 20另可選擇地，各個記憶體模組或各個記憶體裝置可包含其 自己的臨界值資訊。另一實施例中，各個記憶體模組具有 含有溫度臨界值之一唯讀記憶體。此資訊係由記憶體控制 器讀取，然後自唯讀記憶體讀取之臨界值被寫入各個記憶 體裝置之邏輯方塊。 1306612 當任一記憶體裝置判定發生一熱事件時，譬如，由於 一溫度通過一臨界值，則對應邏輯方塊可將EVENT#針腳腳 位拉低以指示外部記憶體控制器一臨界值已達。如前所 述’利用一致能緩衝器或任何其他仲裁方式，將EVENT# 5針腳拉低可在不正在使用之EVENT#針腳上條件式地進 行。在一實施例中，EVENT#信號作為一中斷以通知記憶體 控制器，而記憶體控制器回應以請求有關事件之資訊。 EVENT#線可接著被用為用以通訊溫度資訊到記憶體控制 器之一單一串列介面。 10 在具多重排組之記憶體或具多重記憶體通道或多重記 憶體模組之一電腦系統中，EVENT#線可用來通訊有關記憶 體溫度以及在規律週期之狀態的週期性資訊。記憶體控制 器或系統軟體可利用溫度資訊來判定温度改變率。這可允 許更佳地監視和控制系統熱度。在僅最熱DRAM為重點的 15應用中，共用event#信號可被用為針對最熱DRAM之一可 插斷匯流排來插斷和用以回報。 EVENT#線或任何其他通訊線可用來以種種不同方式 通訊。一些範例呈現於第6和7圖之脈絡中，第6和7圖顯示 隨時間在EVENT#線上宣告之電壓。第6圖中，記憶體控制 20器控制一記憶體晶片邏輯方塊所用的臨界值。第7圖中，邏 輯方塊響應於來自控制器之請求而提供串列溫度資料。 參考第6圖’在時間線最左邊之起始時，event# 線被設為一開路汲極，且信號係為—主動低狀態。記憶體 控制器已設定邏輯方塊或熱感測器中之一第一溫度臨界 16 1306612 值。這可根據任何前述方式來進行、或初始溫度臨界值可 重新規劃到邏輯方塊。臨界值可利用一分離式控制或記憶 體匯流排通訊，或臨界值可藉用作為一串列匯流排之 EVENT#線通訊。 5 時間線上一稍後的時間點6〇5,其中一邏輯方塊66宣告 EVENT#線，通知控制器有一熱事件，或換言之，一熱二極 體之溫度已超過臨界值溫度。控制器接著向邏輯方塊確認 通知事件，而事件被從之後的一個時間點6〇7清除。在一實 施例中，控制器接著隨著EVENT#被檢測或清除重新規劃臨 10界值溫度值。在次，此可在一分離式控制匯流排上進行、 或可使用EVENT#線（未示）來完成。 可使用兩種臨界值來初始致能控制器程式在一低溫度 臨界值τι。一旦到達71，邏輯方塊藉宣告EVENT#通知控 制器。回應方面，控制器清除DRAM邏輯方塊内之事件位 15元，而DRAM邏輯方塊移去或解除宣告EVENT#。記憶體控 制器接著規劃一更高溫度值T2。一旦記憶體到達T2，邏輯 方塊再次宣告控制器已達T2 609。控制器再次清除暫存器 611 °控制器接著可規劃另一溫度臨界值或採取某些校正或 補償動作。 20 特定情況下，一記憶體裝置之溫度可超過第一臨界值 然後開始下降。這樣的情況下，無法渡過較高的臨界值， 而記憶體控制器有時無法獲得有關記憶體裝置之熱資訊。 為了繼續接收關於記憶體裝置之有用的資訊，可使用一計 時器或暫停。在於T1接收第一事件和在T2重設臨界值後，
17 1306612 控制器可設定一計時器。若T2未在計時器過期前到達，則 控制器可將臨界值重設回到Τ1。這允許記憶體控制器檢查 «己憶體裝置是否仍南於苐一臨界值Τ1。若接收到一事件， 則第一個臨界值，即較面臨界值可被拉回。 5 第7圖之實施例始於703,與第6圖具有主動低信號而邏 輯方塊或熱感測器保持初始記憶體内臨界值狀態類似。同 樣地，一旦感測到溫度超過第一臨界值，邏輯方塊宣告一 事件705。控制器一接收到事件便可確認之，並清除邏輯方 塊内之事件位元707。邏輯方塊可接著串列地傳送其溫度資 10 料使用EVENT#線709。 串列溫度值之組配可適應於相配於任何實務。位元數 目、冗餘量、和通知需求，皆可設定為適應任何特定應用 之需求。種種不同預定位元圖樣或碼字組可用來傳送特定 值。在第7圖之例子中，一4位元資料字組在EVENT#線傳送 15到控制器。串列資料傳輸可根據任何種種不同時鐘信號。 在一實施例中，記憶體裝置或DRAM時鐘信號可用為基本 參考時鐘信號。一較慢的參考時鐘信號可用來節省電力或 減少錯誤。 如前所述’ EVENT#線可為一〇pen drain信號，在記憶 20 體模組上所有記憶體裝置之所有邏輯方塊間共用。在使用 EVENT#線作為一熱匯流排時，其中一邏輯方塊可宣告對匯 流排之獨佔控制。這可避免其他邏輯方塊在一傳輸期間驅 動EVENT#線。在一實施例中’因為所有的邏輯方塊内部地 監視EVENT# ’ 一邏輯方塊獲得獨佔控制。若一邏輯方塊觸 18 1306612 發EVENT#信號到控制器，其他邏輯方塊將檢測到觸發而避 免使用用於某接時間區間之線、或直到溫度值傳輸結束。 第圖.„、員示方法，其可在依據本發明之一實施例之第 5圖之,、、、感利控制區塊内。如第$圖所示，於方塊μ，檢測 5到一熱事件。這可藉由熱感測器來進行，藉由邏輯方塊或 透過協调動作。在所繪實施例中，事件於致能緩衝器被檢 測。 方塊82中，連接事件匯流排之狀態被檢測。這可對應 於第5圖之EVENT#線或任何其他可用來通訊事件到另一裝 10置匯流排。事件匯流排可被耦接至一外部裝置，例如一熱 或記憶體控制器，或可被耦接至在記憶體模組上之一裝 置。在第5圖之例子中，事件匯流排狀態被檢測地致能緩衝 器。 方塊83中，若事件匯流排在一空閒狀態中，一通知在 15 事件匯流排上傳送。通知可藉由將一腳位拉到一特定狀態 或藉著傳送另一類行之信號來傳送。若事件匯流排被伯 用’則通知可等到事件匯流排之狀態改變。如前所述，傳 送一通知後，溫度資訊，例如臨界值資料或溫度量亦可在 事件匯流排上傳送，視特定實務而定。另可選擇地，事件 20 匯流排僅可用來傳送警告。 第9圖顯示一電腦系統之一範例，其可用於某些發明實 施例之應用中。在第9圖之系統中，MCH911具一對FSB (前 側匯流排），其各耦接至一CPU或處理器核心913、915。亦 可使用多於或少於兩個處理器核心和FSB。任何數量之不同 19 1306612 CPU和晶片可被使用。北橋透過FSB接收和滿足讀取、寫 入、和提取來自處理器核心之指令。北橋亦具有至系統記 憶體967之-介面，例如類似於第制圖所示之應M (雙 直插記憶體模組），其中可儲存指令和資料可，以及至一ich (輸入/輸出控制器集線器）965之一介面。
MCH可具有-系統記憶體匯流排，其上命令和資料可 被傳送至記憶體模組和從記憶體模組提取。命令可包括溫 度臨界值與溫度讀取命令。MCH亦可具有一事件匯流排、 或其他熱匯流排，例如用以獨立地與系統記憶體匯流排之 10記憶體模組通訊之I2C或SM匯流排。MCH可包括用於記憶 體模組之-熱管理系統，其響應於來自記憶體模組之記憶 體資訊施加熱措施。熱措施可包括調整流量速率和更新率 以及操作風扇或其他冷卻裝置。 MCH亦具有一介面，例如一ρα (周邊構件互連）快 15捷、或AGP(加速圖形埠）介面來與一圖形控制器941耦接， 依次提供圖形及可能的音訊給一顯示器937。ρα快捷介面 亦可用來耦接其他高速裝置。在第9圖之例子中顯示六 x4PCI快捷通道。連接至一TCP/IP (傳輸控制協定/網際網 路協定）卸載引擎917之兩個通道，可連接至例如一個十億 20位元乙太網路控制器939網路或TCP/IP裝置。兩個通道連接 至可使用SCSI (小型電腦系統介面）、raid (冗餘陣列獨 立碟片）、或其他介面支援儲存器裝置921之一 1/0處理器節 點919 °兩個以上之通道連接至可支援介面連接pci X925 和PCI927裝置之一 ρα轉譯器集線器923。PCI快捷介面可支
20 1306612 援較本文所述更多或更少裝置。另外，雖然描述ρα快捷和 AGP’MCH可適應於支援本文所述之外的其他協定和介面。 ICH 965提供種種不同裝置可能的連接性。完備的公約 和協定可用於這些連接構造。連接構造可包括一LAN (本 5地區域網路）埠％9、一USB集線器971、及—本地m〇s (基 本輸入/輸出系統）快閃記憶體973。一SIO(超級輸入/輸出） 埠975可以按鈕和一顯示器、一鍵盤979、一滑鼠981、及紅 外線裝置985,例如職顧或遠端控制❹⑼可以按紐為 一前板977提供連接性。1/0琿亦可支援軟碟、並列埠、及 10串列埠連接構造。另可選擇地，任一或更多這些裝置可為 一USB、PCI或任何其他類型的匯流排或互連所支援。 ICH亦可提供一IDE (積體裝置電子）匯流排*SATA (串列先進技術附接）匯流排供連接至碟機987、989、戋 其他大型記憶體裝置。大量儲存器可包括硬碟機及光碟 15機。故，譬如，軟體程式，參數或使用者資料，可被儲蓄 在一硬碟機或其他驅動機。一PCI (周邊構件互連）匯流排 991係耦接至ich，且允許一廣泛的裝置和埠耦接至ICH。 第9圖中之範例包括一WAN (廣域網路）埠993、一無線谭 995、一資料卡連接器997、及一視訊轉接器卡999。有許多 20其他裝置可用來連接至一pci埠和許多更可能的功能。PCI 裝置可提供連接至本地設備、或附近的電腦。他們亦可提 供連接到許多周邊設備，例如印表機、掃描器、記錄器、 顯示器等。他們亦可提供有線或無線連接至更多遠端設備 或任何一些不同介面。 21 1306612 任何附接裝置之特定性質可可適應於未來裝置之使 用。任一或更多裝置、匯流排、或互連可從此系統中省略 而加如其他的裝置。譬如’視訊可備具於PCI匯流排上，在 一 AGP匯流排上，透過pciExpress匯流排或透過主機控制器 5 之一積體圖形部份。 如第9圖所示，ICH係耦接至MCH以及一CPU (中央處 理單元）36，其傳送資料至系統記憶體1〇和提取來自系統 記憶體10之資料。如實施例所繪，系統記憶體傳送記憶體 資料到MCH和接收來自MCH之記憶體資料，而MCH控制記 10憶體的更新率。1CH通訊來自系統記憶體的儲存資料到其他 裝置（未示）。這三個裝置任一者或更多可結合成一單一單 元。MCH可被併入CPU或ICH，而這三個裝置之功能可組 合到一單一晶片。ICH可用來進行熱管理及控制功能，或一 分離式熱管理裝置（未示）可用來直接接收溫度資訊或間 15接地根據此資訊施加熱措施。 可瞭解的是，較本文所述範例更少或更少配備的記憶 體單元、記憶體模組、熱感測器、熱管理、或電腦系統可 較佳地用於某些實務。因此，之前提供之範例組配可視種 種變因而因應實務改變，例如價格限制、效能需求、技術 2〇改良、或其他情勢。本發明之實施例亦可適應於其他類型 的3己憶體糸統和其他熱環境範例。本文所述特定類型的就 緒和電力模式亦可適應於相配不同應用。 本發明之實施例可備具為一電腦程式產品，其可包括 具有儲存其上之指令的一機器可讀式媒體，其可用來規劃 丨、 22 1306612 -通用電腦、模式分配邏輯、記憶體控制器、或其他電子 裝置’來執行-方法。機器可讀式媒體可包括，但不限於， 軟碟片、光碟片、CD-ROM、及電光疊片、r〇m、ram、 EPROM、EEPROM、磁性或光學卡、快閃記憶體、或其他 5類型適用於儲存電子指令的媒體或機器可讀式媒體。再 者’本發明之實施例料下載為-電腦程式產品，其中程 式可從-遠端電腦或控制器傳送到—請求電腦或控制器， 藉由具現以一載波或其他經由一通訊鏈路（例如、一數據 機或網路連接）傳播媒介之資料信號。 10 前述中’說明許多特定細節。然、而，可瞭解的是本發 明之實施例可實現以不包裝這些特定細節。譬如，習知等 效材料可取代本文所述及之材料’同樣地，習知等效技術 可取代所揭示之特定處理技術。其他例子中，未詳細顯示 說明之習知電路、結構、和技術具有係為避免模糊本發明 15 之焦點。 雖然前面已列舉多個範例說明發明之實施例，熟於此 技術領域者可暸解本發明不限於所述實施例，而可具以修 改和變化地實現，亦不脫離本發明之精神及所附申請專利 範圍界定之範疇。本說明書應視為例說性的而非限制性的。 20 【圖式簡單說明】 第1圖係依據一本發明實施例之一記憶體模組之一方 塊圖； 第2圖係第1圖之遠端溫度感測器之一方塊圖； 第3圖係一熱二極體響應於所施電流之電壓圖； 23 1306612 第4圖係依據一本發明實施例之測量記憶體裝置之溫 度步驟流程圖； 第5圖係依據另一本發明實施例之一記憶體模組之一 方塊圖； 5 第6圖係依據本發明之一實施例在一EVENT#線上宣告 信號之一時間圖； 第7圖另係依據本發明之一實施例在一 EVENT#線上宣 告信號之一時間圖； 第8圖係依據本發明之一實施例，通訊一記憶體模組的 10串列匯流排上之溫度資訊的一步驟流程圖；以及 第9圖係適於實施本發明之實施例之一電腦系統之一 方塊圖。 【主要元件符號說明】 10記憶體單元 30 ADC (類比對數位轉換器） 12A、12B、12C、12D 記憶體晶 片 18多重接觸連接器 14A、14B、14C、14D 熱 體 20匯流排 22週期性輪詢電路 24多工器 26理想電流源 28電壓感測器 32溫度針腳輸出 34比較器 36暫存器 16遠端溫度感測器 4方塊 50記憶體模組 52A、52B、52C、52D 記憶體裝 置 54A、54B、54C、54D 熱感測控
24 1306612 制區塊（TSCB) 917 TCP/IP(傳輸控制協定/網際 58 vcc 網路協定）卸載引擎 60 接觸 939 十億位元乙太網路控制器 62 電氣多重接觸連接器 919 I/O處理器節點 64 熱感測器 921 儲存器裝置 66 邏輯方塊 923 PCI轉譯器集線器 Ή， 73事件信號 925 PCI-X 75 三態致能緩衝器 927 PCI裝置 68 事件閘 969 LAN (本地區域網路）埠 56 事件線 971 USB集線器 605 時間 973 本地BIOS (基本輸入/輸出 705 事件 系統）快閃記憶體 707 邏輯方塊 975 SIO (超級輸入/輸出）埠 709 EVENT# 線 977 前板 8方塊 979 鍵盤 911 MCH 981 滑鼠 913 ，915 FSB (前側匯流排） 985 紅外線裝置 967 系統記憶體 987 ，989碟機 965 ICH (輸入/輸出控制器集線 991 PCI (周邊構件互連）匯流 器） 排 941 圖形控制器 993 WAN (廣域網路）埠 937 顯示器 1306612 995無線埠 999視訊轉接器卡 997資料卡連接器 36 CPU (中央處理單元)
26

Claims (1)

1306612 十、申請專利範圍： 第95110979號申請案申請專利範圍修正本 97.07.31. 1· 一種允許進行記憶體熱管理之裝置，其包含： 多個記憶體裝置，各個記憶體裝置含有多個記憶體 晶胞及一熱感測器； 耦接至該等熱感測器中的每一熱感測器之一多工 器；
耦接至该多工器以提供一電流給該等熱感測器之 一電流源； —用以在施加-電流時檢涓以自該等熱感測器中的 每一熱感測器之一電壓的一電壓檢測器；以及 用以根據該檢測電壓來為各個記憶體裝置判定一 溫度的一溫度電路。 2.如申請專利範圍第旧之裝置，其中該電流源提供多個 不同電机至各個熱感測器，而該電壓檢測器檢測來自各 個熱感測器之多個不同電壓，各個不同電壓對應於一不
20 如申请專利範圍第2項之裝 自各個熱感測器之該等不 體裝置判定一溫度。 置，其中該溫度電路結合來 同檢測電壓來針對各個記憶 4.
等=範圍第3項之袭置，其中該溫度電路施加該 I以針對各他憶料置狀—溫度。 壓曲 —種允許進行記憶賴管理之裝置，其包含： 27 1306612 hi f 97.7. 3 ,, 夕個e己憶體裝置，各個記憶體裝置含有多個記憶體 晶胞以及一熱感測器； 耦接至該等熱感測器以連續地施加一電流到該等 熱感測器中之母一熱感測器的一電流源； 麵接至各該熱感測器以在施加一電流時檢測來自 各該熱感測器之一電壓的一電壓檢測器； 用以根據該檢測電壓針對各個記憶體裝置判定一 溫度之一溫度電路；以及 10 15 20 用以接收該判定溫度並根據該溫度施加一熱措施 之一記憶體控制器。 6·如申請專利範圍第5項之裝置，其更包含用來連接該記 憶體控制器到該温度電路之—匯流排，且其中該溫度電 路使用該匯流娜送關定溫度_記憶贿制^电 7·如申請專利範圍第5項之褒置，其更包含—比較器，用 判Γ度與臨界值，且若針對該等多個記憶 體裝置中任一者之溫度超過一臨界值時傳送—馨 該記憶體控制器。 ° σ 8. -種錢進行記憶體鮮理之方法，其包含下列步驟： 轭加第一電流於一第一熱感測器，該第— 器係嵌置於一第—記‘、、、感/則 以思體裝置内，該記憶體裝置含右夕 個記憶體晶胞； 3有夕 檢測該第一熱感測器由該 -電壓； ^第&加電流所造成之 將該檢測電壓轉換成代表該第一記憶體 28 1306612 修正替換頁 度的一第一溫度； 在施加該第一電流於該第一熱感測器後，施加一第 二電流於一第二熱感測器，該第二熱感測器係嵌置於一 第二記憶體裝置内； 5 檢測該第二熱感測器由該第二施加電流所造成之 一電壓；以及 將該檢測電壓轉換成代表該第二記憶體裝置之溫 度的一第二溫度。 9. 如申請專利範圍第8項之方法，其更包含將該第一和第 10 二溫度與一臨界值比較，並在該第一和第二溫度其中一 者超過該臨界值時產生一警告。 10. 如申請專利範圍第8項之方法，其更包含透過一通訊匯 流排將該第一和第二溫度通知一外部裝置。 11_如申請專利範圍第8項之方法，其中施加一第一電流之 15 步驟包含切換耦接於該第一熱感測器和一電流源之間 的一多工器來連接該第一熱感測器與該電流源。 12.如申請專利範圍第8項之方法，其更包含： 施加一第三電流於該第一熱感測器； 檢測該第一熱感測器由該第三施加電流造成之一 20 第二電壓；以及 其中該轉換步驟包含將該第一熱感測器之該第一 和第二檢測電壓轉換成代表該第一記憶體裝置之溫度 的一溫度表示。 13_ —種允許進行記憶體熱管理之裝置，其包含： 29 1306612 g修正替換頁_ι 於一記憶體模組上之多個熱感測器，各個熱感測器 係熱耦接到該記憶體模組之一個別記憶體裝置； 在該記憶體模組上之多個熱控制區塊，其各具有一 個別熱感測器；以及 _接至各該熱控制區塊之一事件線，其中該等熱控 制區塊共用該事件線來傳遞有關該等個別記憶體裝置 之熱資訊。 14.如申請專利範圍第13項之裝置，其中該熱資訊包含一事 10 件且其中§亥等熱控制區塊中任一者只在該事件線尚未 為另一熱控制區塊所使用時，方可在該事件線上官土一 事件。 — 5.如申π專利範圍第13項之裝置，其中該事件線包含該記 憶體模組之一單一外部連接器。 15 16.如申請專利_第13項之裝置，其中各個熱控制區塊包 括用以判定在該事件線上宣告一事件前該事件線是否 已在使用中的一電路。 17· 一種允許進行記Μ歸理之裝置，其包含： 具有連至-事件線之—介面的_記憶體控制器；以 及 20 具有連至該事件線之—介面的_記憶體模組，該記 ::::二有多個熱感測器，各個熱感測器係熱耦接 旦有別記憶縣置，該記憶體模組上 具有夕個熱控制區塊 器，1中兮合*、，、控㈣塊具有一個別熱感測 〃 3線顧接至各該熱㈣】輯，且其中該 30 1306612 ' 年月日修正替換頁 々 lQ7· J Πί__ - #熱控㈣塊制該事件線來將有Μ等個別記憶體 裝置之熱資訊傳遞至該記憶體控制器。 以如申請專職圍第17項之裝置，其中各個熱控制區塊包 括用來判定在該事件線上宣告一事件前該事件線是否 5 即在使用中之一電路。 】9·如申請專利範圍第17項之裝置，其更包含連接該記憶體 控制器與該記憶體模組之-系統記憶《流排，且其中 鲁 豸等熱控制區塊透過該系統記憶體匯流排接收來自該 記憶體控制器之命令與參數值。 1〇 2〇. 一種允許進行記憶體熱管理之方法，其包含下列步驟： - 檢測含有多個記憶體裝置之-記憶體模組中之一 • 把憶體裝置上的一熱事件； 糾該記Μ模組之-事件匯流狀狀態；以及 1 若該事件匯流排處在一未佔用狀態，即在該事件匯 15 流排上傳送一警示。 鲁21.如申請專利範圍第2〇項之方法，其更包含接收該警示之 一確認通知和在該事件匯流排上傳送—溫度指示 驟。 22·如申請專利範圍第20項之方法，其中接收一確認通知之 步驟包含在-命令匯流排上接收一確認通知。 23.如申請專利範圍第2〇項之方法，其中傳送—溫度指示之 步驟包含串列地傳送一多位元值。 31
TW095110979A 2005-03-30 2006-03-29 Temperature determination and communication for multiple devices of a memory module TWI306612B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/093,905 US7260007B2 (en) 2005-03-30 2005-03-30 Temperature determination and communication for multiple devices of a memory module

Publications (2)

Publication Number Publication Date
TW200643974A TW200643974A (en) 2006-12-16
TWI306612B true TWI306612B (en) 2009-02-21

Family

ID=36676592

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095110979A TWI306612B (en) 2005-03-30 2006-03-29 Temperature determination and communication for multiple devices of a memory module

Country Status (5)

Country Link
US (1) US7260007B2 (zh)
KR (1) KR100954733B1 (zh)
CN (1) CN101133457B (zh)
TW (1) TWI306612B (zh)
WO (1) WO2006105543A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI756295B (zh) * 2017-01-26 2022-03-01 南韓商三星電子股份有限公司 熱管理的控制器及設備

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102389A1 (ja) * 2003-05-16 2004-11-25 Fujitsu Limited 初期設定装置、初期設定方法、初期設定プログラムおよび情報処理装置
US7187053B2 (en) * 2003-06-26 2007-03-06 International Business Machines Corporation Thermal sensing method and system
US8732644B1 (en) 2003-09-15 2014-05-20 Nvidia Corporation Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits
US8872833B2 (en) 2003-09-15 2014-10-28 Nvidia Corporation Integrated circuit configuration system and method
US8775997B2 (en) 2003-09-15 2014-07-08 Nvidia Corporation System and method for testing and configuring semiconductor functional circuits
US8711161B1 (en) 2003-12-18 2014-04-29 Nvidia Corporation Functional component compensation reconfiguration system and method
US7116600B2 (en) * 2004-02-19 2006-10-03 Micron Technology, Inc. Memory device having terminals for transferring multiple types of data
US7304905B2 (en) 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
US7523285B2 (en) * 2004-08-20 2009-04-21 Intel Corporation Thermal memory control
US8723231B1 (en) 2004-09-15 2014-05-13 Nvidia Corporation Semiconductor die micro electro-mechanical switch management system and method
US8711156B1 (en) 2004-09-30 2014-04-29 Nvidia Corporation Method and system for remapping processing elements in a pipeline of a graphics processing unit
KR100611505B1 (ko) * 2004-12-17 2006-08-11 삼성전자주식회사 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법
JP4754235B2 (ja) * 2005-02-21 2011-08-24 Ｎｔｎ株式会社 回転伝達装置
US7450456B2 (en) * 2005-03-30 2008-11-11 Intel Corporation Temperature determination and communication for multiple devices of a memory module
US7548477B2 (en) * 2005-05-23 2009-06-16 Infineon Technologies Flash Gmbh & Co. Kg Method and apparatus for adapting circuit components of a memory module to changing operating conditions
US7451053B2 (en) * 2005-09-29 2008-11-11 Hynix Semiconductor Inc. On die thermal sensor of semiconductor memory device and method thereof
KR100656431B1 (ko) * 2005-11-09 2006-12-11 주식회사 하이닉스반도체 트랜지스터를 이용한 온도 감지 장치
US8412872B1 (en) * 2005-12-12 2013-04-02 Nvidia Corporation Configurable GPU and method for graphics processing using a configurable GPU
US8417838B2 (en) 2005-12-12 2013-04-09 Nvidia Corporation System and method for configurable digital communication
KR100691374B1 (ko) * 2006-01-20 2007-03-12 삼성전자주식회사 오프셋 데이터의 제어가 용이한 반도체 장치의 디지털 온도검출회로
US7590473B2 (en) * 2006-02-16 2009-09-15 Intel Corporation Thermal management using an on-die thermal sensor
JP4949013B2 (ja) * 2006-04-03 2012-06-06 ハイニックス セミコンダクター インク 温度感知装置を備えた半導体メモリ素子及びその駆動方法
US8118483B2 (en) 2006-06-21 2012-02-21 Intel Corporation Thermal sensor having toggle control
JP4836693B2 (ja) * 2006-07-06 2011-12-14 株式会社リコー 温度検出回路、温度検出回路を有する半導体装置及び温度検出方法
CN200944065Y (zh) * 2006-07-21 2007-09-05 鸿富锦精密工业（深圳）有限公司 能测量温度的移动存储设备
US7681776B2 (en) * 2006-08-01 2010-03-23 Raytheon Company Methods and apparatus for efficiently generating profiles for circuit board work/rework
US7500078B2 (en) * 2006-08-25 2009-03-03 Dell Products L.P. Thermal control of memory modules using proximity information
US7830690B2 (en) * 2006-10-30 2010-11-09 Intel Corporation Memory module thermal management
US8122265B2 (en) * 2006-12-29 2012-02-21 Intel Corporation Power management using adaptive thermal throttling
US20080317086A1 (en) * 2007-06-22 2008-12-25 Santos Ishmael F Self-calibrating digital thermal sensors
US8724483B2 (en) 2007-10-22 2014-05-13 Nvidia Corporation Loopback configuration for bi-directional interfaces
JP4372189B2 (ja) 2007-12-27 2009-11-25 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ
US8182139B2 (en) * 2008-05-30 2012-05-22 Apple Inc. Calibration of temperature sensing circuitry in an electronic device
US8572333B2 (en) 2008-12-30 2013-10-29 Micron Technology, Inc. Non-volatile memory with extended operating temperature range
US7984250B2 (en) * 2008-12-31 2011-07-19 Intel Corporation Dynamic updating of thresholds in accordance with operating conditons
US8687639B2 (en) 2009-06-04 2014-04-01 Nvidia Corporation Method and system for ordering posted packets and non-posted packets transfer
US9176909B2 (en) 2009-12-11 2015-11-03 Nvidia Corporation Aggregating unoccupied PCI-e links to provide greater bandwidth
US9331869B2 (en) 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver
US8540422B2 (en) * 2010-10-04 2013-09-24 Cameron Health, Inc. Electrical component behavior analysis tools
US8472274B2 (en) * 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
EP2505978B1 (en) * 2011-03-28 2017-05-10 Nxp B.V. Temperature sensor, electronic device and temperature measurement method
US9490003B2 (en) * 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
KR101187642B1 (ko) * 2011-05-02 2012-10-08 에스케이하이닉스 주식회사 집적 회로의 모니터링 장치
TWI430094B (zh) * 2011-09-22 2014-03-11 Phison Electronics Corp 記憶體儲存裝置、記憶體控制器與溫度管理方法
CN103077102A (zh) * 2011-10-25 2013-05-01 鸿富锦精密工业（深圳）有限公司 计算机开机侦测系统
US9330031B2 (en) 2011-12-09 2016-05-03 Nvidia Corporation System and method for calibration of serial links using a serial-to-parallel loopback
DE112011105998T5 (de) 2011-12-23 2014-09-18 Intel Corporation Speicheroperationen unter Verwendung von Systemtemperatursensordaten
KR101690399B1 (ko) * 2012-03-31 2016-12-27 인텔 코포레이션 지연 보상 에러 표시 신호
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US9250666B2 (en) 2012-11-27 2016-02-02 International Business Machines Corporation Scalable data collection for system management
CN103853673A (zh) * 2012-12-06 2014-06-11 鸿富锦精密工业（深圳）有限公司 固态硬盘及支持所述固态硬盘的主板
CN103870345A (zh) * 2012-12-10 2014-06-18 鸿富锦精密工业（深圳）有限公司 固态硬盘及支持所述固态硬盘的主板
US9342443B2 (en) 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
CN103500000A (zh) * 2013-09-29 2014-01-08 广东欧科空调制冷有限公司 数据机房用制冷系统
US10193377B2 (en) * 2013-10-30 2019-01-29 Samsung Electronics Co., Ltd. Semiconductor energy harvest and storage system for charging an energy storage device and powering a controller and multi-sensor memory module
US9909934B2 (en) * 2014-02-28 2018-03-06 Nxp Usa, Inc. Systems and methods for calibrating a temperature detection module
TWI493162B (zh) * 2014-09-12 2015-07-21 Jogtek Corp 無線溫度記錄器校正裝置及無線溫度記錄器校正系統
CN105424226B (zh) * 2014-09-19 2018-07-27 骏达电通股份有限公司 无线温度记录器校正装置及无线温度记录器校正系统
US9583206B2 (en) * 2014-10-02 2017-02-28 Sandisk Technologies Llc Data storage device having reflow awareness
US10877530B2 (en) 2014-12-23 2020-12-29 Intel Corporation Apparatus and method to provide a thermal parameter report for a multi-chip package
CN105067151A (zh) * 2015-08-04 2015-11-18 西安昆仑工业（集团）有限责任公司 基于信号调理的火炮温度参量测试装置及方法
US10088880B2 (en) * 2015-08-27 2018-10-02 Intel Corporation Thermal monitoring of memory resources
TWI619069B (zh) * 2015-09-02 2018-03-21 輝達公司 記憶體管理系統和方法
US10352775B2 (en) * 2015-09-25 2019-07-16 Micron Technology, Inc. Systems and methods for reducing temperature sensor reading variation due to device mismatch
KR102684572B1 (ko) * 2017-01-05 2024-07-16 에스케이하이닉스 주식회사 온도를 측정할 수 있는 메모리 모듈 및 이를 이용하는 시스템
KR20190016191A (ko) * 2017-08-08 2019-02-18 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102477268B1 (ko) * 2018-01-26 2022-12-13 삼성전자주식회사 메모리 모듈의 정보를 실시간으로 모니터링하는 방법 및 시스템
KR101940223B1 (ko) 2018-03-02 2019-04-11 (주)씨앤씨테크 서버 컴퓨터용 메모리 테스트를 위한 온도제어장치
CN110310694B (zh) * 2018-03-20 2021-04-13 合肥格易集成电路有限公司 一种温度检测电路和闪存
CN109029761B (zh) * 2018-06-06 2020-06-05 上海申矽凌微电子科技有限公司 一种多阈值温度传感器开关器件及其控制方法
US12020740B2 (en) 2018-06-26 2024-06-25 Rambus Inc. Memory device having non-uniform refresh
US11768188B2 (en) 2018-10-24 2023-09-26 Climate Llc Cartridge-based sensor system for monitoring properties of field soils and wastewater
KR20190104868A (ko) 2019-01-09 2019-09-11 (주)씨앤씨테크 서버 컴퓨터용 메모리 테스트를 위한 온도제어장치
US10777296B2 (en) * 2019-02-08 2020-09-15 Dell Products L.P. Information handling system and method to dynamically detect and recover from thermally induced memory failures
US11100972B2 (en) * 2019-02-12 2021-08-24 Micron Technology, Inc. Refresh rate control for a memory device
US20200258566A1 (en) * 2019-02-12 2020-08-13 Micron Technology, Inc. Refresh rate management for memory
CN113393878B (zh) * 2020-03-11 2024-05-14 深圳市江波龙电子股份有限公司 一种dram的电压控制电路、内存条及电子设备
US11467729B2 (en) 2020-06-29 2022-10-11 Microsoft Technology Licensing, Llc Allocating memory and redirecting memory writes in a cloud computing system based on temperature of memory modules
CN113945293B (zh) 2020-06-30 2023-04-18 长鑫存储技术有限公司 半导体装置
EP3961633A4 (en) * 2020-06-30 2022-08-17 Changxin Memory Technologies, Inc. SEMICONDUCTOR DEVICE
US11740137B2 (en) * 2020-09-29 2023-08-29 AyDeeKay LLC Multi-sensing PTAT for multiple-location temperature sensing
US11988565B2 (en) * 2021-05-06 2024-05-21 Apple Inc. Process-insensitive sensor circuit
TW202343249A (zh) * 2022-04-28 2023-11-01 十銓科技股份有限公司 全智能記憶體之顯示方法及結構

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875142A (en) * 1997-06-17 1999-02-23 Micron Technology, Inc. Integrated circuit with temperature detector
US6008685A (en) * 1998-03-25 1999-12-28 Mosaic Design Labs, Inc. Solid state temperature measurement
US6021076A (en) * 1998-07-16 2000-02-01 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
US6453218B1 (en) * 1999-03-29 2002-09-17 Intel Corporation Integrated RAM thermal sensor
US6484232B2 (en) * 2000-11-30 2002-11-19 Compaq Information Technologies Group, L.P. Adaptive calibration technique for high speed memory devices
US6937958B2 (en) * 2002-02-19 2005-08-30 Sun Microsystems, Inc. Controller for monitoring temperature
KR100418400B1 (ko) * 2002-03-21 2004-02-11 삼성전자주식회사 반도체 메모리 장치의 비트 라인 센스 인에이블 신호발생회로
US6809914B2 (en) * 2002-05-13 2004-10-26 Infineon Technologies Ag Use of DQ pins on a ram memory chip for a temperature sensing protocol
US7051137B2 (en) * 2002-10-31 2006-05-23 Intel Corporation Event delivery
DE10313605B4 (de) * 2003-03-26 2009-03-19 Qimonda Ag Vorrichtung und Verfahren zum Steuern mehrerer Speicherbausteine
US7428644B2 (en) * 2003-06-20 2008-09-23 Micron Technology, Inc. System and method for selective memory module power management
CN1567211A (zh) * 2003-06-23 2005-01-19 华邦电子股份有限公司 利用温度检测调整动态随机存取存储器更新时间的方法与装置
EP1503527A2 (en) * 2003-07-30 2005-02-02 Matsushita Electric Industrial Co., Ltd. Optical/electrical converting device and method
US7304905B2 (en) 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
US7145823B2 (en) * 2004-06-30 2006-12-05 Intel Corporation Method and apparatus to implement a temperature control mechanism on a memory device
JP2006023671A (ja) * 2004-07-09 2006-01-26 Sharp Corp 画像形成装置及びそれを用いた画像形成方法
US7454586B2 (en) * 2005-03-30 2008-11-18 Intel Corporation Memory device commands

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI756295B (zh) * 2017-01-26 2022-03-01 南韓商三星電子股份有限公司 熱管理的控制器及設備

Also Published As

Publication number Publication date
WO2006105543A3 (en) 2006-12-14
KR100954733B1 (ko) 2010-04-23
CN101133457B (zh) 2010-04-14
US7260007B2 (en) 2007-08-21
WO2006105543A2 (en) 2006-10-05
TW200643974A (en) 2006-12-16
US20060221741A1 (en) 2006-10-05
CN101133457A (zh) 2008-02-27
KR20070116940A (ko) 2007-12-11

Similar Documents

Publication Publication Date Title
TWI306612B (en) Temperature determination and communication for multiple devices of a memory module
US7450456B2 (en) Temperature determination and communication for multiple devices of a memory module
TWI351612B (en) Method,machine-readable medium and apparatus for
US10007306B2 (en) 276-pin buffered memory card with enhanced memory system interconnect
EP3657506B1 (en) Impedance compensation based on detecting sensor data
JP4347329B2 (ja) デバイス間の配電を管理する方法およびシステム（改善された電力管理および熱分散のための選択的オンダイ終端）
TWI343057B (en) Dynamic power control of a memory device thermal sensor
TWI515570B (zh) 用以提供對於多重記憶體技術的平台支援之設備、系統及方法
US10120749B2 (en) Extended application of error checking and correction code in memory
US8089813B2 (en) Controllable voltage reference driver for a memory system
TW201638966A (zh) 自晶粒上動態隨機存取記憶體（ｒａｍ）錯誤校正碼（ｅｃｃ）擷取選擇性資訊的技術
BR112012007906B1 (pt) aparelho e método para economizar potência para detectar hot plug
WO2010000624A1 (en) Power-on initialization and test for a cascade interconnect memory system
US20130301207A1 (en) 276-pin buffered memory card with enhanced memory system interconnect
US20110093132A1 (en) Platform-independent thermal management of components in electronic devices
US20230103368A1 (en) Memory module management device
US9461626B2 (en) Dynamic voltage adjustment of an I/O interface signal
US20230017161A1 (en) Method and apparatus to perform training on a data bus between a dynamic random access memory (dram) and a data buffer on a buffered dual in-line memory module

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees