CN113078895A - 接口电路和接口装置 - Google Patents
接口电路和接口装置 Download PDFInfo
- Publication number
- CN113078895A CN113078895A CN202011332737.5A CN202011332737A CN113078895A CN 113078895 A CN113078895 A CN 113078895A CN 202011332737 A CN202011332737 A CN 202011332737A CN 113078895 A CN113078895 A CN 113078895A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- signal
- output
- control signal
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/12—Shaping pulses by steepening leading or trailing edges
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
接口装置,其包括多个接口电路,其中,多个接口电路中的每个接口电路包括串联连接到第二开关元件的第一开关元件、以及连接到输出端子的第一电容器和第二电容器,第一开关元件和第二开关元件连接到该输出端子;以及控制器,其被配置为通过控制第一开关元件和第二开关元件来确定与多个接口电路相对应的多个输出信号,并且被配置为通过对第一电容器和第二电容器进行充电和放电来调节多个输出信号的转换速率。
Description
相关申请的交叉引用
本申请基于并要求于2020年1月3日在韩国知识产权局提交的韩国专利申请No.10-2020-0000863的优先权,其全部内容通过引用合并于此。
技术领域
本公开涉及接口电路和接口装置。
背景技术
电子装置中包括的多个集成电路芯片可以通过接口电路彼此交换数据。随着电子装置处理的数据的容量增加,已经提出了能够在集成电路芯片之间提供高速数据通信的接口电路。另外,随着电子装置中包括的集成电路芯片的数量增加并且其类型发生变化,已经提出了用于改善接口电路的操作的各种方法。
发明内容
提供了一种接口电路和一种接口装置,其中,通过调节输出信号的转换速率,可以改善信号的眼图容限(eye margin),并且可以高速地发送数据,此外,可以显著地减少电磁干扰(EMI)。
另外的方面将在随后的描述中部分地阐述,并且部分地将从描述中显而易见,或者可通过所呈现的实施例的实践而获知。
根据本公开的一方面,一种接口电路包括:第一开关元件,其由第一输入信号控制,并且连接到被配置为供应第一电源电压的第一电源节点和被配置为输出输出信号的输出节点;第二开关元件,其由不同于所述第一输入信号的第二输入信号控制,并且连接到所述输出节点和被配置为供应低于所述第一电源电压的第二电源电压的第二电源节点;第一电阻器,其连接在所述第一电源节点和所述第一开关元件之间;第二电阻器,其连接在所述第二电源节点和所述第二开关元件之间;第一电容器,其连接到所述输出节点并且由第一控制信号控制;第二电容器,其连接到所述输出节点,并且由不同于所述第一控制信号的第二控制信号控制;第三电容器,其连接到所述第一电阻器和所述第一开关元件之间的节点;以及第四电容器,其连接到所述第二电阻器和所述第二开关元件之间的节点。
根据本公开的一方面,一种接口装置包括:多个接口电路,其中所述多个接口电路中的每个接口电路包括串联连接到第二开关元件的第一开关元件,以及连接到输出端子的第一电容器和第二电容器,其中所述第一开关元件和所述第二开关元件连接到所述输出端子;以及控制器,其被配置为通过控制所述第一开关元件和所述第二开关元件来确定与所述多个接口电路相对应的多个输出信号,并且被配置为通过对所述第一电容器和所述第二电容器进行充电和放电来调节所述多个输出信号的转换速率。
根据本公开的一方面,一种接口电路,包括:第一开关元件,其被配置为接收第一电源电压,并且由第一输入信号导通和关断;第二开关元件,其被配置为接收低于所述第一电源电压的第二电源电压,并且由不同于所述第一输入信号的第二输入信号导通和关断;第一电容器,其中所述第一电容器的第一端子连接到输出节点,所述第一开关元件和所述第二开关元件连接到所述输出节点,并且所述第一电容器的第二端子被配置为接收第一控制信号;以及第二电容器,其中所述第二电容器的第一端子连接到所述输出节点,并且所述第二电容器的第二端子被配置为接收与所述第一控制信号不同的第二控制信号,其中,基于从所述输出节点输出的输出信号升高,所述第一控制信号和所述第二控制信号中的至少一个从低电平升高至高电平,并且其中,基于所述输出信号降低,所述第一控制信号和所述第二控制信号中的所述至少一个从所述高电平降低至所述低电平。
附图说明
根据以下结合附图的详细描述,将更清楚地理解本公开的实施例的上述和其它方面、特征和优点,在附图中:
图1和图2是示意性地示出根据示例实施例的包括接口电路的电子装置的图;
图3和图4是示出根据示例实施例的接口装置的操作的图;
图5是根据示例实施例的接口电路的电路图;
图6和图7是示出根据示例实施例的接口电路的操作的图;
图8和图9是示出根据示例实施例的接口电路的操作的图;
图10和图11是示出根据示例实施例的接口电路的操作的图;
图12和图13是示出根据示例实施例的接口电路的操作的图;
图14和图15是示出根据示例实施例的接口电路的操作的图;
图16和图17是示出根据示例实施例的接口电路的操作的图;
图18是根据示例实施例的接口电路的电路图;
图19和图20是示出根据示例实施例的接口电路的操作的图;
图21和图22是示出根据示例实施例的接口电路的操作的图;
图23是示出根据示例实施例的接口装置的示意图;
图24和图25是示出根据示例实施例的接口装置的操作的图;
图26是示意性地示出根据示例实施例的接口装置的图;
图27至图30是示出根据示例实施例的接口装置的操作的图;以及
图31是根据示例实施例的包括接口电路的电子装置的示意框图。
具体实施方式
在下文中,将参照附图描述示例实施例。下面描述的实施例都是示例性的,因此,本发明构思不限于下面公开的这些实施例,并且可以以各种其它形式实现。
图1是根据示例实施例的包括接口电路的电子装置的简化框图。
参照图1,电子装置10可以包括应用处理器20和显示驱动器30。应用处理器20的接口装置21可与显示驱动器30的接口装置31交换数据。接口装置21和接口装置31中的每一个可包括多个接口电路。
接口装置21和接口装置31可以根据预定协议彼此交换数据。例如,应用处理器20的接口装置21和显示驱动器30的接口装置31可以根据在移动工业处理器接口(MIPI)标准中定义的协议来交换数据。接口装置21和接口装置31中的每一个可以包括发送电路和接收电路。
接着,参照图2,在电子装置40中,应用处理器50可与图像传感器60交换数据。应用处理器50的接口装置51和图像传感器60的接口装置61可彼此交换数据。与参照图1描述的实施例类似,接口装置51和接口装置61可以包括用于交换数据的多个接口电路。
根据示例实施例的接口装置21、31、51和61中的至少一个中包括的接口电路可以具有调节输出信号的转换速率(slew rate)的功能。可以通过由应用处理器20和50、显示驱动器30和图像传感器60中包括的控制器输入到接口装置21、31、51和61的控制信号来确定输出信号的转换速率。在示例实施例中,当确定需要高速数据传输时,控制器可以提高输出信号的转换速率。此外,当不需要高速数据传输并且需要改善EMI特性时,控制器可以降低输出信号的转换速率。
图3和图4是被提供用于示出根据示例实施例的接口装置的操作的图。
图3是示出使用差分信号方法发送数据和时钟信号的接口装置70的操作的图。例如,参照图3描述的示例实施例可以应用于根据MIPI标准的D-phy接口。参照图3,多个发送器TX0至TX9可以通过多个发送焊盘TP0至TP9输出数据DN0至DN3和DP0至DP3以及时钟信号CLKN和CLKP。
发送焊盘TP0至TP9可以通过多个数据通道L0至L9连接到多个接收焊盘RP0至RP9,并且接收焊盘RP0至RP9可以连接到多个接收器RX0至RX4。例如,接收器RX0至RX4中的每一个可以连接到接收焊盘RP0至RP9中的一对接收焊盘,并且接收器RX0至RX4可以使用差分信号方法来产生数据D0至D3以及时钟信号CLK。因此,在图3中示出的示例实施例中,为了使用差分信号方法发送数据,可以使用10个发送焊盘TP0至TP9和10个数据通道L0至L9以及10个接收焊盘RP0至RP9。根据示例实施例,可以将用于获得电屏蔽效应的伪焊盘添加到发送焊盘TP0至TP9和接收焊盘RP0至RP9。例如,图3中示出的接口装置70可应用于应用处理器、显示驱动器、图像传感器等。
图4是被提供用于描述使用单端信号方法发送数据的接口装置80的操作的图。例如,参照图4描述的示例实施例可以应用于根据MIPI标准的C-phy接口。参照图4,多个发送器TX0至TX8可以通过多个发送焊盘TP0至TP8输出数据A0至C0、A1至C1、和A2至C2。由于可以通过单端信号方法输出图像数据,所以在根据图4所示的示例实施例的接口中可以不单独地存在用于输出时钟信号的数据通道。
发送焊盘TP0至TP8可以通过多个数据通道L0至L8连接到多个接收焊盘RP0至RP8,并且接收焊盘RP0至RP8可以连接到多个接收器RX0至RX8。发送焊盘TP0至TP8可以根据数据A0至C0、A1至C1、和A2至C2被划分为多个组TP0至TP2、TP3至TP5、和TP6至TP8,并且接收焊盘RP0至RP8也可以被划分为多个组RP0至RP2、RP3至RP5、和RP6至RP8。接收器RX0至RX8中的每一个可以连接到组RP0至RP2、RP3至RP5、和RP6至RP8中的每个组中包括的一对接收焊盘。例如,第一接收器RX0可输出信号A0和信号B0之间的差,并且第二接收器RX1可输出信号B0和信号C0之间的差。此外,第三接收器RX2可输出信号C0和信号A0之间的差。
在图4中所示的示例实施例中,为了使用单端信号方法发送数据,可需要9个发送焊盘TP0至TP8、9个数据通道L0至L8、和9个接收焊盘RP0至RP8。然而,即使使用单端信号方法,根据示例实施例,也可以添加用于获得电屏蔽效应的伪焊盘。图4中所示的接口装置80也可以应用于应用处理器、显示驱动器和图像传感器。
随着接口装置70和80发送的数据的容量逐渐增加并且系统所需的数据传输速度增加,接口装置70和80输出的信号的噪声特性可能恶化。在示例实施例中,通过将电容器连接到接口装置70和80的输出端子并控制电容器的充电和放电,可以改善接口装置70和80的噪声特性。另外,通过根据接口装置70和80的操作来控制电容器的充电和放电,可以调节接口装置70和80的转换速率,以便以最佳特性操作接口装置70和80。
图5是根据示例实施例的接口电路的电路图。
参照图5,根据示例实施例的接口电路100可以包括第一开关元件SW1、第二开关元件SW2、第一电容器C1、第二电容器C2、第三电容器C3、第四电容器C4、第一电阻器R1和第二电阻器R2。第一开关元件SW1和第二开关元件SW2可在第一电源节点101和第二电源节点102之间彼此串联连接。
第一开关元件SW1可通过第一电阻器R1连接到第一电源节点101,并且第二开关元件SW2可通过第二电阻器R2连接到第二电源节点102。可以通过第一电源节点101供应第一电源电压VDD,并且可以通过第二电源节点102供应第二电源电压VSS。在示例实施例中,第一电源电压VDD可以大于第二电源电压VSS。
在图5所示的示例实施例中,第一电阻器R1与第一开关元件SW1之间的节点可被定义为第一节点N1,并且第二电阻器R2与第二开关元件SW2之间的节点可被定义为第二节点N2。输出节点N3可被限定在第一开关元件SW1和第二开关元件SW2之间。可通过控制第一开关元件SW1的第一输入信号IN1和控制第二开关元件SW2的第二输入信号IN2来确定输出至输出节点N3的输出信号OUT。
第一电容器C1和第二电容器C2可以连接到输出节点N3。第一电容器C1可以由第一控制信号CTR1充电和放电,并且第二电容器C2可以由第二控制信号CTR2充电和放电。第三电容器C3可以连接到第一节点N1,并且第四电容器C4可以连接到第二节点N2。第三电容器C3可以由第三控制信号CTR3充电和放电,并且第四电容器C4可以由第四控制信号CTR4充电和放电。
在示例实施例中,第一电容器C1至第四电容器C4可以实施为金属氧化物半导体(MOS)电容器等。当第一电容器C1至第四电容器C4是MOS电容器时,可以将第一控制信号CTR1至第四控制信号CTR4分别输入到第一电容器C1至第四电容器C4的栅极端子。
第一电容器C1至第四电容器C4的电容值可以被不同地选择。例如,第一电容器C1和第二电容器C2的电容值可以大于第三电容器C3和第四电容器C4的电容值。例如,第一电容器C1和第二电容器C2的电容值可以大于或等于第三电容器C3和第四电容器C4的电容值的2倍并且小于或等于第三电容器C3和第四电容器C4的电容值的10倍。在示例实施例中,第一电容器C1和第二电容器C2的电容值可以是第三电容器C3和第四电容器C4的电容值的约5倍。此外,在示例实施例中,第一电容器C1和第二电容器C2可具有相同的电容值,并且第三电容器C3和第四电容器C4可具有相同的电容值。
当接口电路100使用差分信号方法发送数据时,第一输入信号IN1和第二输入信号IN2可具有相反的相位。例如,第一输入信号IN1可以是第二输入信号IN2的互补信号。当第一开关元件SW1由第一输入信号IN1导通并且第二开关元件SW2由第二输入信号IN2关断时,输出信号OUT可具有高电平。此外,当第一开关元件SW1由第一输入信号IN1关断并且第二开关元件SW2由第二输入信号IN2导通时,输出信号OUT可具有低电平。
当输出信号OUT从高电平降低至低电平,或者从低电平升高至高电平时,输出信号OUT的转换速率可以被第一输入信号IN1和第二输入信号IN2的大小影响,并且被各个元件和节点101、102以及N1至N3中存在的寄生分量等影响。在示例实施例中,可以通过控制第一电容器C1至第四电容器C4的充电和放电来提高或降低输出信号OUT的转换速率。
当接口电路100使用单端信号方法发送数据时,第一输入信号IN1和第二输入信号IN2可以不具有完全相反的相位。对于至少一定量的时间,第一输入信号IN1和第二输入信号IN2可具有相同的值,并且输出信号OUT可具有高电平、低电平、以及高电平与低电平之间的中间电平中的一个。
即使当接口电路100使用单端信号方法发送数据时,也可以通过控制第一电容器C1至第四电容器C4的充电和放电来提高或降低输出信号OUT的转换速率。在示例实施例中,当接口电路100以差分信号方法和单端信号方法操作时,可以使用不同的方法来控制第一电容器C1至第四电容器C4中的至少一个。例如,当接口电路100以差分信号方法操作时,第二电容器C2可以接收第一输入信号IN1作为第二控制信号CTR2,并且当接口电路100以单端信号方法操作时,第二电容器C2可以接收不同于第一输入信号IN1的信号作为第二控制信号CTR2。
在接口装置的示例实施例中,根据图5所示的示例实施例的接口电路100可被定义为单元电路,并且多个单元电路可以连接到输出输出信号OUT的一个输出焊盘。例如,一个或多个第一单元电路和一个或多个第二单元电路可以连接到一个输出焊盘。例如,第一单元电路中包括的电阻器R1和R2以及电容器C1至C4的值可以与第二单元电路中包括的电阻器R1和R2以及电容器C1至C4的值相同或不同。
在示例实施例中,五个第一单元电路和两个第二单元电路可以连接到一个输出焊盘。例如,每个第一单元电路中包括的第一电阻器R1和第一开关元件SW1的导通电阻之和可以是每个第二单元电路中包括的第一电阻器R1和第一开关元件SW1的导通电阻之和的一半。类似地,每个第一单元电路中包括的第二电阻器R2和第二开关元件SW2的导通电阻之和可以是每个第二单元电路中包括的第二电阻器R2和第二开关元件SW2的导通电阻之和的一半。在接口装置的示例实施例中,可以通过适当地控制第一单元电路和第二单元电路中分别包括的第一开关元件SW1和第二开关元件SW2来设置所需的电阻值。
在示例实施例中,第一开关元件SW1和第二开关元件SW2中的每一个的尺寸可基于如上所述的电阻条件来确定。例如,假设第一单元电路和第二单元电路中的每一者中包括的第一开关元件和第二开关元件的栅极长度相同,则第一单元电路中包括的第一开关元件的栅极宽度可以是第二单元电路中包括的第一开关元件的栅极宽度的两倍。在上述示例中,可以在与栅极长度相交的方向上限定栅极宽度。类似地,第一单元电路中包括的第二开关元件的栅极宽度可以是第二单元电路中包括的第二开关元件的栅极宽度的两倍。
在包括如上所述的第一单元电路和第二单元电路的数量的实施例中,第一单元电路中包括的第一电容器C1的容量可以是第二单元电路中包括的第一电容器C1的容量的大约两倍。此外,第一单元电路中包括的第二电容器C2的容量可以是第二单元电路中包括的第二电容器C2的容量的大约两倍。
在使用单端信号方法操作的C-Phy接口的情况下,如上参照图4所述,可以需要至少三个输出焊盘来发送数据。从三个输出焊盘输出的输出信号可以不具有相同的值,并且如上所述,可以具有高电平、低电平和中间电平中的一个。例如,可以根据通过输出焊盘输出的输出信号OUT来改变在连接到输出焊盘的多个单元电路中操作的单元电路的数量。
图6和图7是被提供用于示出根据示例实施例的接口电路的操作的图。
在参照图6和图7描述的示例实施例中,接口电路110可以使用差分信号方法来操作。如图7所示,当第一开关元件SW1被导通并且第二开关元件SW2被关断时,输出信号OUT可具有高电平,并且当第一开关元件SW1被关断并且第二开关元件SW2被导通时,输出信号OUT可具有低电平。
在图6所示的示例实施例中,第一电容器C1和第二电容器C2可由第一输入信号IN1充电和放电。详细地,输入到第一电容器C1的第一控制信号和输入到第二电容器C2的第二控制信号可以与第一输入信号IN1相同。因此,可以如图6所示定义等效电路。
在示例实施例中,输入到第三电容器C3的第三控制信号CTR3和输入到第四电容器C4的第四控制信号CTR4可以各自是预定的恒定电压信号。参照图7,第三控制信号CTR3的大小可具有第一恒定电压V1,并且第四控制信号CTR4的大小可具有第二恒定电压V2。第一恒定电压V1和第二恒定电压V2的大小可以不同地确定。例如,第一恒定电压V1和第二恒定电压V2的大小可以相同。第一恒定电压V1和第二恒定电压V2可以具有不同的大小,并且第一恒定电压V1可以大于第二恒定电压V2,或者第一恒定电压V1可以小于第二恒定电压V2。
一起参照图6和图7,当第一开关元件SW1由第一输入信号IN1导通时,第二开关元件SW2可由第二输入信号IN2关断。此外,当第一开关元件SW1被导通时,第一电容器C1和第二电容器C2可被充电。随着第一电容器C1和第二电容器C2被充电,输出信号OUT可从低电平快速升高至高电平。
当第一开关元件SW1由第一输入信号IN1关断并且第二开关元件SW2由第二输入信号IN2导通时,输出信号OUT可从高电平降低至低电平。第一电容器C1和第二电容器C2可由第一输入信号IN1放电,并且输出信号OUT可从高电平快速降低至低电平。因此,在参照图6和图7描述的示例实施例中,可以提高输出信号OUT的转换速率。
图8和图9是被提供用于示出根据示例实施例的接口电路的操作的图。
在参照图8和图9描述的示例实施例中,接口电路120可以使用单端信号方法来操作。参照图9,当第一开关元件SW1被导通且第二开关元件SW2被关断时,输出信号OUT从低电平升高至高电平,当第一开关元件SW1被关断且第二开关元件SW2被导通时,输出信号OUT可从高电平降低至低电平。此外,随着第一开关元件SW1和第二开关元件SW2中的一个被导通或关断,输出信号OUT可具有高电平和低电平之间的中间电平。作为示例,可以如下表1中所示来确定输出信号OUT。
[表1]
第一输入信号(IN1) | 第二输入信号(IN2) | 输出信号(OUT) |
低→高 | 高→低 | 低→高 |
高→低 | 低→高 | 高→低 |
低 | 高→低 | 低→中间 |
低 | 低→高 | 中间→低 |
低→高 | 低 | 中间→高 |
高→低 | 低 | 高→中间 |
接口电路120中的第一电容器C1可由第一输入信号IN1充电和放电。详细地,输入到第一电容器C1的第一控制信号可以与第一输入信号IN1相同。因此,可以如图8所示来表示接口电路120的等效电路。
参照图9,输入到第二电容器C2的第二控制信号CTR2可与第二输入信号IN2具有互补关系。输入到第一电容器C1的第一输入信号IN1可以作为第一控制信号输入,并且将与第二输入信号IN2具有互补关系的信号输入到第二电容器C2作为第二控制信号CTR2,从而提高输出信号OUT的转换速率。
参照图9,当输出信号OUT的变化量是第一值时,只有第一控制信号CTR1(即,第一输入信号IN1)和第二控制信号CTR2中的一个可以被升高或降低,并且当输出信号OUT的变化量是第二值时,可以同时升高或降低第一控制信号CTR1和第二控制信号CTR2。第一值可以是高电平和中间电平之间的差以及中间电平和低电平之间的差,并且第二值可以是高电平和低电平之间的差。
例如,当输出信号OUT从低电平升高至中间电平时,仅第二控制信号CTR2可以升高,并且当输出信号OUT从中间电平升高至高电平时,仅第一控制信号CTR1可以升高。当输出信号OUT从高电平降低至中间电平时,仅第一控制信号CTR1可以降低。当输出信号OUT从中间电平降低至低电平时,仅第二控制信号CTR2可以降低。当输出信号OUT从低电平升高至高电平时,第一控制信号CTR1和第二控制信号CTR2可以同时升高,并且当输出信号OUT从高电平降低至低电平时,第一控制信号CTR1和第二控制信号CTR2可以同时降低。
输入到第三电容器C3的第三控制信号CTR3和输入到第四电容器C4的第四控制信号CTR4中的每一个可以是预定的恒定电压信号。参照图9,第三控制信号CTR3的大小可具有第一恒定电压V1,并且第四控制信号CTR4的大小可具有第二恒定电压V2。如上参照图6和图7所述,第一恒定电压V1和第二恒定电压V2的大小可以不同地确定。
一起参照图8和图9,当第一开关元件SW1由第一输入信号IN1导通时,第一电容器C1被充电以快速升高输出信号OUT。此外,当第二开关元件SW2由第二输入信号IN2导通时,第二电容器C2被放电以快速降低输出信号OUT。因此,可以提高输出信号OUT的转换速率。
图10和图11是被提供用于示出根据示例实施例的接口电路的操作的图。
在参照图10和图11描述的示例实施例中,接口电路130可以使用差分信号方法来操作。接口电路130中的第一电容器C1至第四电容器C4可以由第一输入信号IN1充电和放电。详细地,输入到第一电容器C1至第四电容器C4的第一控制信号至第四控制信号可以与第一输入信号IN1相同。因此,可以如图10所示来表示接口电路130的等效电路。在图10所示的示例实施例中,第三电容器C3可以包括第一开关元件SW1中包括的寄生电容器。
当第一开关元件SW1由第一输入信号IN1导通时,第二开关元件SW2可由第二输入信号IN2关断。此外,当第一开关元件SW1被导通时,第一电容器C1至第四电容器C4可被充电。由于第一电容器C1至第四电容器C4被充电,所以输出信号OUT可从低电平快速升高至高电平。
当第一开关元件SW1由第一输入信号IN1关断且第二开关元件SW2由第二输入信号IN2导通时,输出信号OUT可从高电平降低至低电平。第一电容器C1至第四电容器C4可以由第一输入信号IN1放电,并且输出信号OUT可从高电平快速降低至低电平。因此,在参照图10和图11描述的示例实施例中,可以提高输出信号OUT的转换速率。
图12和图13是被提供用于示出根据示例实施例的接口电路的操作的图。
在参照图12和图13描述的示例实施例中,接口电路140可以使用单端信号方法来操作。可以通过如上文描述的表1中所示出的第一输入信号IN1和第二输入信号IN2来确定输出信号OUT。
参照图12,接口电路140中的第一电容器C1和第三电容器C3可以由第一输入信号IN1充电和放电。此外,第二电容器C2和第四电容器C4可以通过共同接收第二控制信号CTR2而同时充电或放电。因此,可以如图12所示来表示接口电路140的等效电路。参照图13,第二控制信号CTR2可与第二输入信号IN2具有互补关系。
当第一开关元件SW1由第一输入信号IN1导通时,第一电容器C1和第三电容器C3被充电以快速升高输出信号OUT。此外,当第二开关元件SW2由第二输入信号IN2导通时,第二电容器C2和第四电容器C4被放电,使得输出信号OUT可快速降低。因此,可以提高输出信号OUT的转换速率。
图14和图15是被提供用于示出根据示例实施例的接口电路的操作的图。
在参照图14和图15描述的示例实施例中,输出信号OUT可以是差分信号,并且第一电容器C1至第四电容器C4可以由第二输入信号IN2充电和放电。详细地,输入到第一电容器C1至第四电容器C4的第一控制信号至第四控制信号可以与第二输入信号IN2相同。因此,可以如图14所示来表示接口电路150的等效电路。
当第一开关元件SW1由第一输入信号IN1导通时,第二开关元件SW2可由第二输入信号IN2关断。此外,当第二开关元件SW2被关断时,第一电容器C1至第四电容器C4可被放电。因为第一电容器C1至第四电容器C4被放电,所以输出信号OUT从低电平升高至高电平的速度可以降低。
当第一开关元件SW1由第一输入信号IN1关断且第二开关元件SW2由第二输入信号IN2导通时,输出信号OUT可从高电平降低至低电平。此时,第一电容器C1至第四电容器C4可由第二输入信号IN2充电,并且输出信号OUT可从高电平缓慢降低至低电平。因此,在参照图14和图15描述的示例实施例中,可以降低输出信号OUT的转换速率。随着输出信号OUT的转换速率降低,可以减少在接口电路150中产生的噪声分量,例如电磁干扰(EMI)等。
图16和图17是被提供用于示出根据示例实施例的接口电路的操作的图。
在参照图16和图17描述的示例实施例中,输出信号OUT可以是具有高电平、低电平和中间电平的单端信号。参照图16,第一电容器C1和第三电容器C3共同接收第一控制信号CTR1,并且第二电容器C2和第四电容器C4可以共同接收第二输入信号IN2。因此,可以如图16所示来表示接口电路160的等效电路。
由于输出信号OUT是单端信号,因此第一输入信号IN1、第二输入信号IN2和输出信号OUT之间的关系可以如参照上文的表1所述。此外,参照图17,第一输入信号IN1和第一控制信号CTR1可以具有彼此互补的关系。因此,当第一开关元件SW1被导通时,第一电容器C1和第三电容器C3被放电,并且当第一开关元件SW1被关断时,第一电容器C1和第三电容器C3可被充电。
因为第二输入信号IN2被输入到第二电容器C2和第四电容器C4,所以当第二开关元件SW2被导通时,第二电容器C2和第四电容器C4被充电,并且当第二开关元件SW2被关断时,第二电容器C2和第四电容器C4可被放电。因此,如图17所示,可以降低输出信号OUT的转换速率。如上所述,随着输出信号OUT的转换速率降低,可以减少在接口电路160中产生的噪声分量,例如电磁干扰(EMI)。
参照图6至图17描述的示例实施例可以是对图5所示的接口电路100的操作的描述。例如,当根据图5所示的示例实施例的接口电路100使用差分信号方法输出输出信号OUT时,可以操作接口电路100以提高输出信号OUT的转换速率,如图6或图10所示。例如,第一输入信号IN1可以作为第一控制信号CTR1和第二控制信号CTR2被输入到接口电路100,并且可以输入恒定电压作为第三控制信号CTR3和第四控制信号CTR4,从而如图6所示操作接口电路100。另外,通过将第一输入信号IN1作为第一控制信号CTR1至第四控制信号CTR4输入到接口电路100,可以如图10所示操作接口电路100。
另外,在示例实施例中,当接口电路100以单端信号方法输出输出信号OUT时,可以如图8或图12所示操作接口电路100,以提高输出信号OUT的转换速率。在示例中,第一输入信号IN1可以作为第一控制信号CTR1输入到接口电路100,第二输入信号IN2的互补信号可以作为第二控制信号CTR2输入到接口电路100,并且可以输入恒定电压作为第三控制信号CTR3和第四控制信号CTR4,从而如图8所示操作接口电路100。此外,第一输入信号IN1可以作为第一控制信号CTR1和第三控制信号CTR3输入到接口电路100,并且第二输入信号IN2的互补信号可以作为第二控制信号CTR2和第四控制信号CTR4输入到接口电路100,从而如图12所示实施接口电路100。
详细地,根据参照图6至图17描述的示例实施例的接口电路110至160可以是通过调节根据图5所示的示例实施例的接口电路100中的第一控制信号CTR1至第四控制信号CTR4而可获得的等效电路。因此,在示例实施例中,通过适当地选择如图5所示实施的接口电路100中的第一输入信号IN1、第二输入信号IN2、和第一控制信号CTR1至第四控制信号CTR4,可以以根据参照图6至图17描述的示例实施例的各种方法操作接口电路100。
作为另一示例,参照图6至图17描述的示例实施例可以是被实施为彼此分离的电路的接口电路110至160。例如,第一电容器C1和第二电容器C2中的每一个的一端可物理地连接到第一开关元件SW1的栅极以实施如图6所示的接口电路110。此外,第一电容器C1和第三电容器C3中的每一个的一端可物理地连接到第一开关元件SW1的栅极,并且作为第二输入信号IN2的互补信号的第二控制信号CTR2可被输入到第二电容器C2和第四电容器C4,从而实施如图12所示的接口电路140。
图18是根据示例实施例的接口电路的电路图。
参照图18,根据示例实施例的接口电路200包括第一开关元件SW1、第二开关元件SW2、第一电容器C1、第二电容器C2、第一电阻器R1、第二电阻器R2等。第一开关元件SW1和第二开关元件SW2可在第一电源节点201和第二电源节点202之间彼此串联连接。
在图18所示的示例实施例中,可通过控制第一开关元件SW1的第一输入信号IN1和控制第二开关元件SW2的第二输入信号IN2来确定输出到输出节点ON的输出信号OUT。例如,当第一开关元件SW1被导通时,输出信号OUT升高,并且当第二开关元件SW2被导通时,输出信号可降低。
第一电容器C1和第二电容器C2可连接到输出节点ON。第一电容器C1可以由第一控制信号CTR1充电和放电,并且第二电容器C2可以由第二控制信号CTR2充电和放电。
在示例实施例中,第一电容器C1和第二电容器C2可以实施为MOS电容器等。当第一电容器C1和第二电容器C2是MOS电容器时,第一控制信号CTR1和第二控制信号CTR2可以分别输入到第一电容器C1和第二电容器C2的栅极端子。在示例实施例中,第一电容器C1和第二电容器C2可具有相同的电容值。在示例实施例中,第一电容器C1的电容值可以不同于第二电容器C2的电容值。
当接口电路200使用差分信号方法发送数据时,第一输入信号IN1和第二输入信号IN2可具有相反的相位,并且输出信号可在高电平和低电平之间摆动。第一输入信号IN1可以是第二输入信号IN2的互补信号。在示例实施例中,当输出信号OUT从高电平降低至低电平或从低电平升高至高电平时,可以控制第一电容器C1和第二电容器C2的充电和放电,从而提高或降低输出信号OUT的转换速率。
当接口电路200使用单端信号方法发送数据时,第一输入信号IN1和第二输入信号IN2可不具有完全相反的相位,并且除了高电平和低电平之外,输出信号OUT还可具有小于高电平且大于低电平的至少一个中间电平。对于至少一定量的时间,第一输入信号IN1和第二输入信号IN2可具有相同的值。
即使当接口电路200使用单端信号方法发送数据时,也可以通过控制第一电容器C1和第二电容器C2的充电和放电来提高或降低输出信号OUT的转换速率。在示例实施例中,当接口电路200以差分信号方法操作和以单端信号方法操作时,可以以不同的方式控制第一电容器C1和第二电容器C2中的至少一个。例如,当接口电路200以差分信号方法操作时,第二电容器C2可以接收第一输入信号IN1作为第二控制信号CTR2,并且当接口电路200以单端信号方法操作时,第二电容器C2可以接收第二输入信号IN2的互补信号作为第二控制信号CTR2。
如以上参照图5所述,在接口装置的示例实施例中,接口电路200可以被定义为单元电路,并且多个单元电路可以连接到输出输出信号OUT的一个输出焊盘。例如,一个或多个第一单元电路和一个或多个第二单元电路可以连接到一个输出焊盘。例如,第一单元电路中包括的电阻器R1和R2以及电容器C1和C2的值可以与第二单元电路中包括的电阻器R1和R2以及电容器C1和C2的值相同或不同。另外,可以根据接口装置发送信号的方法来改变连接到每个输出焊盘的单元电路中的操作的单元电路的数量。
图19和图20是被提供用于示出根据示例实施例的接口电路的操作的图。
在参照图19和图20描述的示例实施例中,接口电路210可以使用差分信号方法输出输出信号OUT。因此,当第一开关元件SW1被导通且第二开关元件SW2被关断时,输出信号OUT可被升高至高电平,并且当第一开关元件SW1被关断且第二开关元件SW2被导通时,输出信号OUT可被降低至低电平。
第一电容器C1和第二电容器C2可由第一输入信号IN1充电和放电。作为示例,第一输入信号IN1可作为第一控制信号和第二控制信号输入到第一电容器C1和第二电容器C2。因此,可以如图19所示来表示接口电路210的等效电路。
参照图20,当第一开关元件SW1由第一输入信号IN1导通时,第二开关元件SW2可由第二输入信号IN2关断。此外,当第一开关元件SW1被导通时,第一电容器C1和第二电容器C2可被充电。随着第一电容器C1和第二电容器C2被充电,输出信号OUT可从低电平快速升高至高电平。
此外,当第一开关元件SW1由第一输入信号IN1关断且第二开关元件SW2由第二输入信号IN2导通时,输出信号OUT可从高电平降低至低电平。此时,第一电容器C1和第二电容器C2可由第一输入信号IN1放电,并且输出信号OUT可从高电平快速降低至低电平。因此,可以提高输出信号OUT的转换速率。
图21和图22是被提供用于示出根据示例实施例的接口电路的操作的图。
在参照图21和图22描述的示例实施例中,接口电路220可以使用单端信号方法来操作。参照图22,当第一开关元件SW1被导通且第二开关元件SW2被关断时,输出信号OUT可从低电平升高至高电平,并且当第一开关元件SW1被关断且第二开关元件SW2被导通时,输出信号OUT可从高电平降低至低电平。此外,随着第一开关元件SW1和第二开关元件SW2中的一个被导通或关断,输出信号OUT可具有高电平与低电平之间的中间电平。可通过第一输入信号IN1和第二输入信号IN2来确定输出信号OUT,如上文描述的表1所示。
接口电路220中的第一电容器C1可由第一输入信号IN1充电和放电。详细地,输入到第一电容器C1的第一控制信号可与第一输入信号IN1相同。单独的第二控制信号CTR2可被输入到第二电容器C2。因此,可如图21所示来表示接口电路220的等效电路。例如,第二控制信号CTR2可与第二输入信号IN2具有互补关系。第一电容器C1可以用第一输入信号IN1充电和放电,并且第二电容器C2可以用第二输入信号IN2的互补信号充电和放电,从而提高输出信号OUT的转换速率,如图22所示。
参照图19至图22描述的示例实施例可以是对图18所示的接口电路200的操作的描述。详细地,图19所示的接口电路210和图21所示的接口电路220中的每一个可以是基于图18所示的接口电路200的操作的等效电路。
此外,以不同于参照图19至图22的描述的方式,可以通过适当地选择第一控制信号CTR1和第二控制信号CTR2来降低输出信号OUT的转换速率。例如,当输出信号OUT是差分信号时,可选择第二输入信号IN2作为第一控制信号CTR1和第二控制信号CTR2,从而降低输出信号OUT的转换速率。当输出信号OUT是单端信号时,可选择第一输入信号IN1的互补信号作为第一控制信号CTR1,并且选择第二输入信号IN2作为第二控制信号CTR2,从而降低输出信号OUT的转换速率。通过降低输出信号OUT的转换速率,可以减少接口电路200中产生的噪声,并且可以降低功耗。
图23是示出根据示例实施例的接口装置的图。图24和图25是被提供用于示出根据示例实施例的接口装置的操作的图。
参照图23,根据示例实施例的接口装置300可使用差分信号方法操作。接口装置300可包括输出第一输出信号DN0的第一电路310和输出第二输出信号DP0的第二电路320。第一输出信号DN0和第二输出信号DP0可具有相反的相位,并且可从输出焊盘TP0和TP1通过第一数据通道L0和第二数据通道L1发送到接收焊盘RP0和RP1。包括端接电阻器RT和端接电容器CT的端接电路可以连接到第一接收焊盘RP0和第二接收焊盘RP1中的每一个。接收器RX0可使用第一输出信号DN0和第二输出信号DP0来产生接收数据D0。
第一电路310和第二电路320可以具有相同的结构。第一电路310可包括第一开关元件SW1、第二开关元件SW2、第一电阻器R1、第二电阻器R2、第一电容器C1、第二电容器C2等。第一开关元件SW1和第二开关元件SW2的操作可分别由第一输入信号IN1和第二输入信号IN2控制,并且第一输出信号DN0可通过输出节点ON1和输出焊盘TP0被输出。
第二电路320可包括第三开关元件SW3、第四开关元件SW4、第三电阻器R3、第四电阻器R4、第三电容器C3、第四电容器C4等。第三开关元件SW3和第四开关元件SW4的操作可分别由第三输入信号IN3和第四输入信号IN4控制,并且第二输出信号DP0可通过输出节点ON2和输出焊盘TP1被输出。
在不同于图23所示的示例实施例的示例实施例中,第一电路310还可包括第五电容器和第六电容器。例如,第五电容器可连接在第一电阻器R1和第一开关元件SW1之间以接收恒定电压或单独的控制信号,并且第六电容器可连接在第二电阻器R2和第二开关元件SW2之间以接收恒定电压或单独的控制信号。
在下文中,将一起参照图24和图25来描述接口装置300的操作。
图24是被提供用于示出其中第一输出信号DN0和第二输出信号DP0的转换速率被提高的示例实施例的波形图。参照图24,第一输入信号IN1和第二输入信号IN2可以具有相反的相位,并且第三输入信号IN3和第四输入信号IN4可以具有相反的相位。第一输入信号IN1和第四输入信号IN4可以具有相同的相位。因此,第一输出信号DN0和第二输出信号DP0可以具有相反的相位。
例如,可以选择第一输入信号IN1作为第一控制信号CTR1和第二控制信号CTR2。因此,当第一开关元件SW1被导通时,第一电容器C1被充电,并且第一输出信号DN0可快速升高。此外,当第二开关元件SW2被导通时,第二电容器C2被放电,并且第一输出信号DN0可快速降低。
此外,可以选择第三输入信号IN3作为输入到第二电路320的第三控制信号CTR3和第四控制信号CTR4。因此,当第三开关元件SW3在第二电路320中被导通时,第二输出信号DP0快速升高,并且当第四开关元件SW4被导通时,第二输出信号DP0可快速降低。如上所述,通过控制电容器C1至C4,可以如图24所示提高眼图容限。此外,可以充分保证由接收器RX0输出的接收数据D0具有高电平或低电平的时间,并且接收侧可以准确地检测接收数据D0。
图25可以是被提供用于示出降低第一输出信号DN0和第二输出信号DP0的转换速率的示例实施例的波形图。参照图25,输入信号IN1至IN4可与参照图24描述的相同。
例如,可选择第二输入信号IN2作为输入到第一电路310的第一控制信号CTR1和第二控制信号CTR2。当第一开关元件SW1被导通时,第一电容器C1被放电,并且第一输出信号DN0可缓慢升高。此外,当第二开关元件SW2被导通时,第二电容器C2被充电,并且第一输出信号DN0可缓慢降低。
此外,可选择第四输入信号IN4作为输入到第二电路320的第三控制信号CTR3和第四控制信号CTR4。因此,当第三开关元件SW3被导通时,第二输出信号DP0缓慢升高,并且当第四开关元件SW4被导通时,第二输出信号DP0缓慢降低。因此,如图25所示,可降低输出信号DN0和DP0的眼图容限和转换速率。
结果,根据示例实施例的接口装置300可有意地提高或降低输出信号DN0和DP0的转换速率。当如上所述通过有意地降低转换速率而不需要高速数据通信时,可显著地降低接口装置300的操作对诸如RF模块、GPS模块等的其它相邻组件的性能的干扰。
图26是示出根据示例实施例的接口装置的图。图27至图30是被提供用于示出根据示例实施例的接口装置的操作的图。
首先参照图26,根据示例实施例的接口装置400可包括输出第一输出信号A0的第一电路410、输出第二输出信号B0的第二电路420、以及输出第三输出信号C0的第三电路430。根据图26所示的示例实施例的接口装置400可以支持根据依照MIPI标准的C-Phy接口的通信。第一输出信号A0至第三输出信号C0可以具有高电平、低电平和中间电平中的任何一个,而第一输出信号A0至第三输出信号C0可以不具有相同的电平。
第一输出信号A0可沿第一数据通道L0输入到第一接收焊盘RP0,第二输出信号B0可沿第二数据通道L1输入到第二接收焊盘RP1,并且第三输出信号C0可通过第三数据通道L2输入到第三接收焊盘RP2。端接电路可以连接到接收焊盘RP0至RP2中的每一个,并且端接电路可以包括端接电阻器RT和端接电容器CT。
第一接收器RX0至第三接收器RX2可分别使用第一输出信号A0至第三输出信号C0来产生第一接收数据至第三接收数据AB0、BC0和CA0。第一接收器RX0可使用第一输出信号A0与第二输出信号B0之间的差来产生第一接收数据AB0,并且第二接收器RX1可使用第二输出信号B0与第三输出信号C0之间的差来产生第二接收数据BC0。第三接收器RX2可通过使用第三输出信号C0与第一输出信号A0之间的差来产生第三接收数据CA0。在示例实施例中,接收侧可将第一接收数据至第三接收数据AB0、BC0和CA0转换成具有三个比特的状态信息,并可使用状态信息的变化来产生符号信息(symbol information)。
第一电路410、第二电路420和第三电路430可以具有相同的结构。在示例实施例中,第一电路410可包括第一开关元件SW1、第二开关元件SW2、第一电阻器R1、第二电阻器R2、第一电容器C1、第二电容器C2等。第一电容器C1和第二电容器C2可连接到输出节点ON1。第一电容器C1可由第一控制信号CTR1充电和放电,并且第二电容器C2可由第二控制信号CTR2充电和放电。
在示例实施例中,第二电路420可包括第三开关元件SW3、第四开关元件SW4、第三电阻器R3、第四电阻器R4、第三电容器C3、第四电容器C4等。第三电容器C3和第四电容器C4可连接到输出节点ON2。第三电容器C3可由第三控制信号CTR3充电和放电,并且第四电容器C4可由第四控制信号CTR4充电和放电。
在示例实施例中,第三电路430可包括第五开关元件SW5、第六开关元件SW6、第五电阻器R5、第六电阻器R6、第五电容器C5、第六电容器C6等。第五电容器C5和第六电容器C6可连接到输出节点ON3。第五电容器C5可由第五控制信号CTR5充电和放电,并且第六电容器C6可由第六控制信号CTR6充电和放电。
在下文中,将一起参照图27至图30描述接口装置400的操作。
图27和图28可与其中第一输出信号A0至第三输出信号C0的转换速率可提高的操作实施例相对应。参照图27,第一输出信号A0至第三输出信号C0中的每一个的大小可以被确定为高电平、低电平和中间电平中的一个,并且第一输出信号A0至第三输出信号C0可以不同时具有相同的电平。
图28是示出与图27所示的第一输出信号A0至第三输出信号C0相对应的输入信号IN1至IN6以及控制信号CTR1至CTR6的图。参照第一电路410作为示例,第一控制信号CTR1和第一输入信号IN1可以是相同的信号,并且第二控制信号CTR2可以是第二输入信号IN2的互补信号。通过如上所述选择第一控制信号CTR1和第二控制信号CTR2,可以提高第一输出信号A0的转换速率。类似地,在第二电路420中,第三控制信号CTR3可为与第三输入信号IN3相同的信号,并且第四控制信号CTR4可为第四输入信号IN4的互补信号,并且在第三电路430中,第五控制信号CTR5可为与第五输入信号IN5相同的信号,并且第六控制信号CTR6可为第六输入信号IN6的互补信号。
图29和图30可与其中第一输出信号A0至第三输出信号C0的转换速率可降低的操作实施例相对应。参照图29,第一输出信号A0至第三输出信号C0中的每一个的大小被确定为高电平、低电平和中间电平中的一个,并且第一输出信号A0至第三输出信号C0可以不同时具有相同的电平。
图30是示出与图29所示的第一输出信号A0至第三输出信号C0相对应的输入信号IN1至IN6以及控制信号CTR1至CTR6的图。参照第一电路410作为示例,第一控制信号CTR1可以是第一输入信号IN1的互补信号,并且第二控制信号CTR2可以等于第二输入信号IN2。这样,通过选择第一控制信号CTR1和第二控制信号CTR2,可以降低第一输出信号A0的转换速率。类似地,在第二电路420中,第三控制信号CTR3可为第三输入信号IN3的互补信号,并且第四控制信号CTR4可以等于第四输入信号IN4,并且在第三电路430中,第五控制信号CTR5可为第五输入信号IN5的互补信号,并且第六控制信号CTR6可以等于第六输入信号IN6。
如参照图27和图28所述,可提高第一输出信号A0至第三输出信号C0的转换速率以改善接口装置400的操作性能。如参照图29和图30所述,可降低第一输出信号A0至第三输出信号C0的转换速率以改善接口装置400的噪声特性并降低功耗。
图31是根据示例实施例的包括接口电路的移动系统的框图。
参照图31,移动系统1000可以包括相机1100、显示器1200、音频处理器1300、调制解调器1400、DRAM 1500a和1500b、闪存装置1600a和1600b、输入/输出(I/O)装置1700a和1700b、以及应用处理器(以下称为“AP”)1800。
可以由膝上型计算机、便携式终端、智能电话、平板PC、可穿戴装置、医疗保健装置、或物联网(IoT)装置来实施移动系统1000。此外,可由服务器或个人计算机来实施移动系统1000。
相机1100可以根据用户控制来捕获静止图像或视频。移动系统1000可以通过使用由相机1100捕获的静止图像/视频来获取特定信息,或者可以将静止图像/视频转换为诸如文本的其它类型的数据并且存储转换后的数据。在示例实施例中,移动系统1000可识别由相机1100拍摄的静止图像/视频中包括的字符串,并提供与字符串相对应的文本或音频翻译。这样,移动系统1000中的相机1100的使用领域日益多样化。在示例实施例中,相机1100可以根据基于MIPI标准的D-Phy或C-Phy接口来将诸如静止图像/视频的数据发送到AP1800。
显示器1200可以以各种形式实施,诸如液晶显示器(LCD)、有机发光二极管(OLED)显示器、有源矩阵有机发光二极管(AM-OLED)、等离子体显示面板(PDP)、场发射显示器(FED)、或电子纸。在示例实施例中,显示器1200还可通过提供触摸屏功能而用作移动系统1000的输入装置。另外,显示器1200可以与指纹传感器等一体地提供,以提供移动系统1000的安全功能。在示例实施例中,AP 1800可以根据基于MIPI标准的D-Phy或C-Phy接口向显示器1200发送要在显示器1200上显示的图像数据。
参照示例实施例描述的接口装置可以应用于AP 1800与显示器1200之间的通信以及AP 1800与相机1100之间的通信。AP 1800、显示器1200和相机1100中的至少一个根据需要适当地选择用于对接口装置中包括的电容器进行充电和放电的控制信号,因此,可以提高或降低由接口装置输出的输出信号的转换速率。
例如,通过提高由接口装置输出的输出信号的转换速率,可以提高AP 1800与显示器1200之间和/或AP 1800与相机1100之间的数据传输速度,并且可以改善噪声特性。另外,通过降低由接口装置输出的输出信号的转换速率,可以显著地降低AP 1800与显示器1200之间的通信和/或AP 1800与相机1100之间的通信对其它组件的影响,并且可以降低功耗。
音频处理器1300可以处理存储在闪存装置1600a和1600b中的音频数据,或者可以处理通过调制解调器1400或I/O装置1700a和1700b在外部接收的内容中包括的音频数据。例如,音频处理器1300可以对音频数据执行各种处理,诸如编码/解码、放大和噪声滤波。
调制解调器1400调制并发送信号以发送/接收有线/无线数据,同时解调从外部接收的信号以恢复原始信号。I/O装置1700a和1700b是提供数字输入和输出的装置,并且可以包括:可以连接到外部记录介质的端口、诸如触摸屏或机械按钮按键的输入装置、能够以触觉方式等输出振动的输出装置等。在一些示例中,I/O装置1700a和1700b可以通过诸如USB、闪电电缆、SD卡、微型SD卡、DVD、网络适配器等的端口连接到外部记录介质。
AP 1800可以控制移动系统1000的整体操作。详细地,AP 1800可以控制显示器1200,使得存储在闪存装置1600a和1600b中的内容的一部分被显示在屏幕上。此外,当通过I/O装置1700a和1700b接收到用户输入时,AP 1800可以执行与用户输入相对应的控制操作。
AP 1800可被提供为驱动应用程序、操作系统(OS)等的片上系统(SoC)。另外,AP1800可被包括在移动系统1000中所包括的其它装置中,例如,被包括在DRAM 1500a、闪存1620和/或存储器控制器1610中并且被包括在一个半导体封装件中。例如,以诸如层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、晶片级处理堆叠封装(WSP)等的封装的形式,可以提供不同于AP 1800的至少一个装置。在AP 1800上运行的操作系统的内核可以包括输入/输出调度器和用于控制闪存装置1600a和1600b的装置驱动器。装置驱动器可以通过参照由I/O调度器管理的同步队列的数量来控制闪存装置1600a和1600b的访问性能,或者可以控制SoC内部的CPU模式、动态电压频率调整(DVFS)级别等。
在示例实施例中,AP 1800可以包括执行操作或驱动应用程序和/或操作系统的处理器块,以及通过处理器块和系统总线而连接的各种其它外围组件。外围组件可以包括存储器控制器、内部存储器、功率管理块、错误检测块、和监控块。处理器块可以包括一个或多个核,并且当处理器块中包括多个核时,每个核包括高速缓冲存储器,并且在处理器块中可以包括由核共享的公共高速缓存。
在示例实施例中,AP 1800可以包括加速器块1820,加速器块1820是用于AI数据计算的专用电路。在示例实施例中,根据示例实施例,可以与AP 1800分开提供单独的加速器芯片,并且DRAM 1500b可以额外地连接到加速器块1820或加速器芯片。加速器块1820是专业地执行AP 1800的特定功能的功能块,并且包括:图形处理单元(GPU),其是专业地执行图形数据处理的功能块;神经处理单元(NPU),其是用于专业地执行AI计算和推理的块;以及数据处理单元(DPU),其是专门用于数据传输的块。
根据示例实施例,移动系统1000可以包括多个DRAM 1500a和1500b。在示例实施例中,AP 1800可以包括用于控制DRAM 1500a和1500b的控制器1810,并且DRAM 1500a可以直接连接到AP 1800。
AP 1800通过设置符合JEDEC标准规范的命令和模式寄存器设置(MRS)来控制DRAM,或者可以通过建立诸如移动系统1000所需的低电压/高速/可靠性以及用于CRC/ECC的DRAM接口协议的规范和功能来进行通信。例如,AP 1800可通过符合JEDEC标准(诸如LPDDR4和LPDDR5)的接口与DRAM 1500a通信。在示例实施例中,AP 1800可设置新的DRAM接口协议以控制用于加速器的DRAM 1500b,其中与加速器块1820或AP 1800分开提供的加速器芯片具有比DRAM 1500a更高的带宽。
尽管在图31中仅示出了DRAM 1500a和1500b,但是移动系统1000的配置不必限于这种类型。例如,根据AP 1800或加速器块1820的带宽、响应速度和电压条件,移动系统1000中还可以包括除了DRAM 1500a和1500b之外的其它存储器。在示例中,控制器1810和/或加速器块1820可以控制各种存储器,诸如PRAM、SRAM、MRAM、RRAM、FRAM、混合RAM等。DRAM1500a和1500b相比于I/O装置1700a和1700b或闪存装置1600a和1600b具有相对低的延迟(latency)和相对高的带宽。可以在移动系统1000的通电时间点处初始化DRAM 1500a和1500b,并且当加载操作系统和应用数据时,DRAM 1500a和1500b可以被用作用于操作系统和应用数据的临时存储位置或者被用作用于各种软件代码的执行空间。
在DRAM 1500a和1500b中,可以存储加/减/乘/除算术运算和向量运算、地址运算、或FFT运算数据。在另一实施例中,DRAM 1500a和1500b可被提供为配备有计算功能的存储器中处理(PIM)。例如,可以执行用于执行DRAM 1500a和1500b中的用于推理的函数的功能。在这种情况下,可以在使用人工神经网络的深度学习算法中执行推理。深度学习算法可以包括通过各种数据训练模型的训练操作和利用经训练的模型识别数据的推理操作。例如,用于推理的函数可以包括双曲正切函数、sigmoid函数和修正线性单元(ReLU)函数。
作为示例实施例,用户通过相机1100捕获的图像可以被信号处理并被存储在DRAM1500b中,并且加速器块1820或加速器芯片可以使用存储在DRAM 1500b中的数据和用于推理的函数来执行识别数据的AI数据操作。
根据示例实施例,移动系统1000可以包括具有比DRAM 1500a和1500b更大的容量的多个储存器或多个闪存装置1600a和1600b。闪存装置1600a和1600b可以包括存储器控制器1610和闪存1620。存储器控制器1610从AP 1800接收控制命令和数据,响应于控制命令将数据写入到闪存1620,或者读取存储在闪存1620中的数据以访问AP 1800,并且可以将数据发送到AP 1800。
根据示例实施例,加速器块1820或加速器芯片可以使用闪存装置1600a和1600b来执行训练操作和AI数据计算。在示例实施例中,能够执行闪存装置1600a和1600b内的预定操作的操作逻辑可以在存储器控制器1610中实施,并且操作逻辑可以使用存储在闪存1620中的数据适当地执行由AP 1800和/或加速器块1820执行的训练操作和推理AI数据的操作的至少一部分。
在示例实施例中,AP 1800可以包括接口1830,并且因此,闪存装置1600a和1600b可以直接连接到AP 1800。例如,AP 1800可以被实施为SoC,闪存装置1600a可以被实施为与AP 1800分离的芯片,并且AP 1800和闪存装置1600a可以被安装在一个封装件中。然而,示例实施例不限于此,并且多个闪存装置1600a和1600b可通过连接件电连接到移动系统1000。
闪存装置1600a和1600b可以存储诸如由相机1100拍摄的静止图像/电影的数据,或者可以存储通过通信网络和/或I/O装置1700a和1700b中包括的端口接收的数据,并且例如,可以存储增强现实/虚拟现实内容、高清晰度(HD)内容、或超高清(UHD)内容。
如上所述,根据示例实施例,通过将电容器连接到接口电路的输出端子,并且通过根据接口电路中包括的第一开关元件和第二开关元件的开/关操作对电容器进行充电或放电,可以调节从接口电路输出的输出信号的转换速率。
尽管上面已经说明和描述了示例实施例,但是对于本领域技术人员来说显而易见的是,在不脱离如所附权利要求所限定的范围的情况下,可以进行修改和变化。
Claims (20)
1.一种接口电路,包括:
第一开关元件,其由第一输入信号控制,并且连接到被配置为供应第一电源电压的第一电源节点和被配置为输出输出信号的输出节点;
第二开关元件,其由不同于所述第一输入信号的第二输入信号控制,并且连接到所述输出节点和被配置为供应低于所述第一电源电压的第二电源电压的第二电源节点;
第一电阻器,其连接在所述第一电源节点和所述第一开关元件之间;
第二电阻器,其连接在所述第二电源节点和所述第二开关元件之间;
第一电容器,其连接到所述输出节点并且由第一控制信号控制;
第二电容器,其连接到所述输出节点,并且由不同于所述第一控制信号的第二控制信号控制;
第三电容器,其连接到所述第一电阻器和所述第一开关元件之间的节点;以及
第四电容器,其连接到所述第二电阻器和所述第二开关元件之间的节点。
2.根据权利要求1所述的接口电路,其中,所述第一控制信号等于所述第一输入信号。
3.根据权利要求1所述的接口电路,其中,所述第二控制信号与所述第二输入信号互补。
4.根据权利要求1所述的接口电路,其中,所述第三电容器由第三控制信号控制,并且所述第四电容器由第四控制信号控制。
5.根据权利要求4所述的接口电路,其中,所述第三控制信号和所述第四控制信号是恒定电压信号,并且
其中,所述第三控制信号的大小等于所述第四控制信号的大小。
6.根据权利要求4所述的接口电路,其中,所述第三控制信号是第一恒定电压信号,
其中,所述第四控制信号是第二恒定电压信号,并且
其中,所述第二恒定电压信号的大小不同于所述第一恒定电压信号的大小。
7.根据权利要求4所述的接口电路,其中,所述第三控制信号等于所述第一控制信号,并且
其中,所述第四控制信号等于所述第二控制信号。
8.根据权利要求1所述的接口电路,其中,所述第三电容器包括所述第一开关元件中包括的寄生电容器。
9.根据权利要求1所述的接口电路,其中,所述输出信号的大小包括第一电平、大于所述第一电平的第二电平、和大于所述第二电平的第三电平中的一个。
10.根据权利要求9所述的接口电路,其中,基于所述输出信号的大小从所述第一电平升高至所述第二电平,所述第二电容器被充电,
其中,基于所述输出信号的大小从所述第二电平升高至所述第三电平,所述第一电容器被充电,并且
其中,基于所述输出信号的大小从所述第一电平升高至所述第三电平,所述第一电容器和所述第二电容器同时被充电。
11.根据权利要求9所述的接口电路,其中,基于所述输出信号的大小从所述第三电平降低至所述第二电平,所述第一电容器被放电,
其中,基于所述输出信号的大小从所述第二电平降低至所述第一电平,所述第二电容器被放电,并且
其中,基于所述输出信号的大小从所述第三电平降低至所述第一电平,所述第一电容器和所述第二电容器同时被放电。
12.根据权利要求1所述的接口电路,其中,所述输出信号的大小包括第一电平和大于所述第一电平的第二电平中的一个。
13.根据权利要求12所述的接口电路,其中,基于所述输出信号的大小从所述第一电平升高至所述第二电平,所述第一电容器被充电,并且
其中,基于所述输出信号的大小从所述第二电平降低至所述第一电平,所述第二电容器被放电。
14.一种接口装置,包括:
多个接口电路,其中所述多个接口电路中的每个接口电路包括串联连接到第二开关元件的第一开关元件,以及连接到输出端子的第一电容器和第二电容器,其中所述第一开关元件和所述第二开关元件连接到所述输出端子;以及
控制器,其被配置为通过控制所述第一开关元件和所述第二开关元件来确定与所述多个接口电路相对应的多个输出信号,并且被配置为通过对所述第一电容器和所述第二电容器进行充电和放电来调节所述多个输出信号的转换速率,并且
其中,所述控制器将第一输入信号输入到所述第一开关元件的控制端子和所述第一电容器。
15.根据权利要求14所述的接口装置,其中,基于所述多个输出信号为差分信号,所述控制器还被配置为将所述第一输入信号输入到所述第二电容器。
16.根据权利要求14所述的接口装置,其中,基于所述多个输出信号为多电平信号,所述控制器还被配置为将第二输入信号输入到所述第二开关元件的控制端子,并且将所述第二输入信号的互补信号输入到所述第二电容器。
17.根据权利要求14所述的接口装置,其中,所述第一电容器的电容等于所述第二电容器的电容。
18.一种接口电路,包括:
第一开关元件,其被配置为接收第一电源电压,并且由第一输入信号导通和关断;
第二开关元件,其被配置为接收低于所述第一电源电压的第二电源电压,并且由不同于所述第一输入信号的第二输入信号导通和关断;
第一电容器,其中所述第一电容器的第一端子连接到输出节点,所述第一开关元件和所述第二开关元件连接到所述输出节点,并且所述第一电容器的第二端子被配置为接收第一控制信号;以及
第二电容器,其中所述第二电容器的第一端子连接到所述输出节点,并且所述第二电容器的第二端子被配置为接收与所述第一控制信号不同的第二控制信号,
其中,基于从所述输出节点输出的输出信号升高,所述第一控制信号和所述第二控制信号中的至少一个从低电平升高至高电平,并且
其中,基于所述输出信号降低,所述第一控制信号和所述第二控制信号中的所述至少一个从所述高电平降低至所述低电平。
19.根据权利要求18所述的接口电路,其中,基于所述输出信号的大小的改变量为第一值,所述第一控制信号和所述第二控制信号中的仅一个被改变,并且
其中,基于所述输出信号的大小的改变量为大于所述第一值的第二值,所述第一控制信号和所述第二控制信号同时被改变。
20.根据权利要求18所述的接口电路,其中,所述第一控制信号等于所述第一输入信号,并且所述第二控制信号与所述第二输入信号互补。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2020-0000863 | 2020-01-03 | ||
KR1020200000863A KR102404059B1 (ko) | 2020-01-03 | 2020-01-03 | 인터페이스 회로 및 인터페이스 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113078895A true CN113078895A (zh) | 2021-07-06 |
Family
ID=75846046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011332737.5A Pending CN113078895A (zh) | 2020-01-03 | 2020-11-24 | 接口电路和接口装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11005462B1 (zh) |
KR (1) | KR102404059B1 (zh) |
CN (1) | CN113078895A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220006851A (ko) * | 2020-07-09 | 2022-01-18 | 삼성전자주식회사 | 인터페이스 회로 및 인터페이스 장치 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5537067A (en) | 1994-03-11 | 1996-07-16 | Texas Instruments Incorporated | Signal driver circuit operable to control signal rise and fall times |
US6411126B1 (en) | 2000-12-21 | 2002-06-25 | Texas Instruments Incorporated | Output slew rate control for a differential transmission line driver |
JP3878419B2 (ja) | 2001-01-19 | 2007-02-07 | 東芝マイクロエレクトロニクス株式会社 | 半導体集積回路 |
KR100674912B1 (ko) * | 2004-09-24 | 2007-01-26 | 삼성전자주식회사 | 슬루 레이트(slew rate)를 개선시킨 차동 증폭회로 |
KR100699829B1 (ko) * | 2004-12-09 | 2007-03-27 | 삼성전자주식회사 | 높은 슬루 레이트를 가지는 액정 표시 장치에 포함된 소스드라이버의 출력 버퍼 및 출력 버퍼의 제어 방법 |
KR100672999B1 (ko) | 2005-03-22 | 2007-01-24 | 삼성전자주식회사 | 데이터 송신회로 및 그것의 출력 전압 조정 방법 |
JP4744999B2 (ja) * | 2005-09-15 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 出力バッファ回路 |
WO2007102135A1 (en) | 2006-03-09 | 2007-09-13 | Nxp B.V. | Method and system for adjusting interconnect voltage levels in low power high-speed differential interfaces |
US7952553B2 (en) * | 2006-06-12 | 2011-05-31 | Samsung Electronics Co., Ltd. | Amplifier circuits in which compensation capacitors can be cross-connected so that the voltage level at an output node can be reset to about one-half a difference between a power voltage level and a common reference voltage level and methods of operating the same |
US20080218292A1 (en) | 2007-03-08 | 2008-09-11 | Dong-Uk Park | Low voltage data transmitting circuit and associated methods |
US7876129B2 (en) | 2008-08-28 | 2011-01-25 | National Semiconductor Corporation | Load sense and active noise reduction for I/O circuit |
TWI357717B (en) * | 2008-09-01 | 2012-02-01 | Novatek Microelectronics Corp | Rail-to-rail operational amplifier capable of redu |
US7924066B2 (en) | 2009-03-25 | 2011-04-12 | Fairchild Semiconductor Corporation | Low speed, load independent, slew rate controlled output buffer with no DC power consumption |
JP2010258928A (ja) * | 2009-04-28 | 2010-11-11 | Renesas Electronics Corp | 半導体集積回路 |
JP5719269B2 (ja) * | 2010-11-29 | 2015-05-13 | ルネサスエレクトロニクス株式会社 | 演算増幅回路、液晶パネル駆動装置 |
TWI504139B (zh) * | 2012-11-07 | 2015-10-11 | Novatek Microelectronics Corp | 運算放大器電路 |
US9231589B2 (en) * | 2013-05-21 | 2016-01-05 | Nxp B.V. | Slew rate control for multiple voltage domains |
US9473127B1 (en) * | 2015-07-06 | 2016-10-18 | Qualcomm Incorporated | Input/output (I/O) driver |
KR102366974B1 (ko) * | 2017-11-03 | 2022-02-25 | 삼성전자주식회사 | 인터페이스 회로 및 인터페이스 장치 |
US10516389B2 (en) | 2017-11-03 | 2019-12-24 | Samsung Electronics Co., Ltd. | Interface circuit and interface device |
US20200412303A1 (en) * | 2019-06-26 | 2020-12-31 | Avago Technologies International Sales Pte. Limited | Frequency compensation of amplifier |
US10826466B1 (en) * | 2019-09-26 | 2020-11-03 | Stmicroelectronics S.R.L. | Digital output buffer circuits with reduced input/output delay |
-
2020
- 2020-01-03 KR KR1020200000863A patent/KR102404059B1/ko active IP Right Grant
- 2020-07-13 US US16/927,586 patent/US11005462B1/en active Active
- 2020-11-24 CN CN202011332737.5A patent/CN113078895A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20210087750A (ko) | 2021-07-13 |
KR102404059B1 (ko) | 2022-05-31 |
US11005462B1 (en) | 2021-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9305613B2 (en) | Reconfigurable load-reduced memory buffer | |
US11962295B2 (en) | Multiplexer and semiconductor device including the same | |
CN113078895A (zh) | 接口电路和接口装置 | |
US20220068331A1 (en) | Memory device, operating method of the same, and memory system | |
US11915781B2 (en) | Apparatuses and methods for ZQ calibration | |
US11768637B2 (en) | Interface circuit and system including same | |
US11483000B2 (en) | Interface circuit and interface device | |
EP3971593B1 (en) | Probe device, test device, and test method for semiconductor device | |
US11521672B2 (en) | Semiconductor device and memory system | |
US9350395B2 (en) | Transmitting circuit and transceiver system including the same | |
KR102292138B1 (ko) | 연산증폭회로 및 이를 포함하는 반도체 장치 | |
US20230006750A1 (en) | Multiplexer and serializer including the same | |
CN220823057U (zh) | 数字逻辑电路、数据比较电路和电子设备 | |
US20240196633A1 (en) | Memory device and system having multiple physical interfaces | |
US20230047923A1 (en) | Semiconductor device and memory system | |
US9312857B2 (en) | Semiconductor circuit | |
EP4068288A1 (en) | Apparatus, memory device and method for storing parameter codes for asymmetric on-die-termination | |
KR20220136015A (ko) | 비대칭 온-다이-터미네이션에 대한 파라미터 코드들을 저장하는 장치, 메모리 장치 및 방법 | |
US20240048132A1 (en) | Dual-edge-triggered flip-flop | |
US20230384955A1 (en) | Memory controller searching for data input/output voltage, memory system, and operating method of the memory system | |
US20240203466A1 (en) | Transmitter, memory device and semiconductor device including the transmitter | |
CN116110479A (zh) | 用于阻抗控制校准的装置和方法 | |
CN117095734A (zh) | 存储器系统、存储器控制器及操作存储器系统的方法 | |
CN115347892A (zh) | 用于补偿电源电压变化的接口电路及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |