CN104600112A - Ldmos器件 - Google Patents

Ldmos器件 Download PDF

Info

Publication number
CN104600112A
CN104600112A CN201310532995.1A CN201310532995A CN104600112A CN 104600112 A CN104600112 A CN 104600112A CN 201310532995 A CN201310532995 A CN 201310532995A CN 104600112 A CN104600112 A CN 104600112A
Authority
CN
China
Prior art keywords
ldmos device
type drift
drift region
interlayer film
tagma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310532995.1A
Other languages
English (en)
Inventor
陈雄斌
石晶
杨新杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310532995.1A priority Critical patent/CN104600112A/zh
Publication of CN104600112A publication Critical patent/CN104600112A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种LDMOS器件，对于传统为改善器件耐压和线性区的电阻性能而采用的场板技术，本发明利用第一层金属作为场板，同时对层间膜进行刻蚀,使金属场板与LDMOS器件的N型漂移区之间的层间膜达到合适的厚度，最优化地发挥金属场板的效果。

Description

LDMOS器件
技术领域
本发明涉及半导体器件，特别是指一种LDMOS器件。
背景技术
在对LDMOS器件架构的研究中，业界通常采用漏区场板技术来调整漏区的电场分布，使LDMOS器件具有更高的耐压值和线性区电阻性能。所谓的场板技术，即在LDMOS的漂移区上制作一个一定长度的场区，然后在场区上覆盖一定尺寸的多晶硅栅极板。如图1所示N型LDMOS，204区域即为特意放置的场区，场区上方放置的多晶硅栅极208即作为场板。该结构由于场区是在N型漂移区中刻蚀填充场氧形成，这样漏区漂移区中的电流需要绕过场氧，对LDMOS的性能有负面影响，为了进一步改善LDMOS的性能，希望把场氧上抬到硅表面，这样漏区电流就可以走一直线，尽快达到饱和速度，以获得更好的电性能，这样形成的器件如图2所示，图中场氧（场区）204成为了台阶状覆盖在硅表面，多晶硅栅极208覆盖在台阶状场氧上形成场板，这样的结构对器件性能的提高很有帮助，但是对于工艺有比较严格的要求或者制造上的难点，体现在如下方面：
第一，制作台阶氧化层，需要额外的淀积一层氧化层。这一层氧化层的厚度大约在的范围内，要求既能把不需要的区域的氧化层去除干净，同时又能避免STI中氧化层厚度的损失，工艺控制难度大。
第二，制作台阶氧化层，氧化层的角度和厚度非常关键。比较厚和仰角接近直角的台阶，会造成多晶硅形成一个侧墙，该侧墙的厚度可以达到台阶氧化层的厚度与多晶硅淀积厚度之和。而若仰角接近30度的情况下，台阶氧化层可能无法形成梯形，反而形成锥形。
发明内容
本发明所要解决的技术问题在于提供一种LDMOS器件，改善漏区场板结构，优化漏区场板场调制效果。
为解决上述问题，本发明所述的一种LDMOS器件，在衬底中具有体区，以及体区一侧具有漏端N型漂移区和P型辅助耗尽区，所述P型辅助耗尽区位于N型漂移区正下方；在N型漂移区中具有所述LDMOS器件的漏区，N型漂移区远离体区的一侧衬底中具有浅槽隔离结构；N型漂移区中具有LDMOS器件的漏区；
所述体区中还具有体区引出区及所述LDMOS器件的源区，并且体区引出区与源区之间间隔有浅槽隔离结构；衬底表面具有栅氧及所述LDMOS器件的多晶硅栅极；衬底表面具有层间膜，多个接触孔穿透层间膜分别将体区引出区、源区、多晶硅栅极以及漏区引出；
所述N型漂移区上方的层间膜是被刻蚀到一定厚度而形成凹槽，使N型漂移区上方的层间膜厚度低于其他区域的层间膜，并且其上覆盖场板，该场板与所述LDMOS器件的多晶硅栅极相连。
进一步地，所述的N型漂移区上方的层间膜上场板是金属场板。
进一步地，所述的N型漂移区上方的层间膜上的场板与LDMOS器件的多晶硅栅极连接金属连通，为同一层金属，或者是不同层金属。
进一步地，所述的N型漂移区上方的层间膜进行刻蚀，刻蚀后保留的层间膜厚度为其他区域层间膜厚度的50～10%。
进一步地，所述N型漂移区上方的层间膜刻蚀区域是位于LDMOS器件多晶硅栅极连接金属与漏极连接金属之间。
本发明所述的LDMOS器件，利用第一层金属作为场板，同时对N型漂移区上的层间膜进行刻蚀,使金属场板与LDMOS器件的N型漂移区之间的层间膜达到合适的厚度，最优化地发挥金属场板的效果，该结构不需要特别的台阶氧化层的角度，不会存在多晶硅侧墙的问题，也不会导致STI氧化层的损失。
附图说明
图1是现有一种LDMOS器件的剖视图；
图2是现有另一种LDMOS器件的剖视图；
图3是本发明所述的LDMOS器件的剖视图。
附图标记说明
100是外延，101是N型埋层，102是衬底，201是P型辅助耗尽区，202是N型漂移区，203是体区，204是STI，205是源区，206是体区引出区，207是硅化物，208是多晶硅栅极，209是侧墙，210是场氧（台阶氧化层），211是漏区，301是接触孔，302是金属层一，303是层间膜。
具体实施方式
本发明所述的一种LDMOS器件，其结构如图3所示，在衬底102中具有体区203，以及体区203一侧具有漏端N型漂移区202和P型辅助耗尽区201，所述P型辅助耗尽区201位于N型漂移区202正下方；在N型漂移区202中具有所述LDMOS器件的漏区211，N型漂移区202远离体区203的一侧衬底102中具有浅槽隔离结构204；N型漂移区202中具有LDMOS器件的漏区211。
所述体区203中还具有体区引出区206及所述LDMOS器件的源区205，并且体区引出区206与源区205之间间隔有浅槽隔离结构204；衬底102表面具有栅氧及所述LDMOS器件的多晶硅栅极208；衬底102表面具有层间膜303，多个接触孔301穿透层间膜303分别将体区引出区206、源区205、多晶硅栅极208以及漏区211引出。
所述N型漂移区202上方的层间膜303是被刻蚀到一定厚度而形成凹槽，使N型漂移区202上方的层间膜303厚度低于其他区域的层间膜，并且其上覆盖场板302，该场板302为金属场板，可以使用金属层一302，或者是不同层的其他金属层。该场板302与所述LDMOS器件的多晶硅栅极208相连。
所述的N型漂移区202上方的层间膜303进行刻蚀，刻蚀区域是位于LDMOS器件多晶硅栅极连接金属与漏极连接金属之间，如图3中所示，刻蚀后保留的层间膜厚度为其他区域层间膜厚度的50～10%。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种LDMOS器件，在衬底中具有体区，以及体区一侧具有漏端N型漂移区和P型辅助耗尽区，所述P型辅助耗尽区位于N型漂移区正下方；在N型漂移区中具有所述LDMOS器件的漏区，N型漂移区远离体区的一侧衬底中具有浅槽隔离结构；N型漂移区中具有LDMOS器件的漏区；
所述体区中还具有体区引出区及所述LDMOS器件的源区，并且体区引出区与源区之间间隔有浅槽隔离结构；衬底表面具有栅氧及所述LDMOS器件的多晶硅栅极；衬底表面具有层间膜，多个接触孔穿透层间膜分别将体区引出区、源区、多晶硅栅极以及漏区引出；
其特征在于：所述N型漂移区上方的层间膜是被刻蚀到一定厚度而形成凹槽，使N型漂移区上方的层间膜厚度低于其他区域的层间膜，并且其上覆盖场板，该场板与所述LDMOS器件的多晶硅栅极相连。
2.如权利要求1所述的一种LDMOS器件，其特征在于：所述的N型漂移区上方的层间膜上场板是金属场板。
3.如权利要求1所述的一种LDMOS器件，其特征在于：所述的N型漂移区上方的层间膜上的场板与LDMOS器件的多晶硅栅极连接金属连通，为同一层金属，或者是不同层金属。
4.如权利要求1所述的一种LDMOS器件，其特征在于：所述的N型漂移区上方的层间膜进行刻蚀，刻蚀后保留的层间膜厚度为其他区域层间膜厚度的50～10%。
5.如权利要求1所述的一种LDMOS器件，其特征在于：所述N型漂移区上方的层间膜刻蚀区域是位于LDMOS器件多晶硅栅极连接金属与漏极连接金属之间。
CN201310532995.1A 2013-10-31 2013-10-31 Ldmos器件 Pending CN104600112A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310532995.1A CN104600112A (zh) 2013-10-31 2013-10-31 Ldmos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310532995.1A CN104600112A (zh) 2013-10-31 2013-10-31 Ldmos器件

Publications (1)

Publication Number Publication Date
CN104600112A true CN104600112A (zh) 2015-05-06

Family

ID=53125759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310532995.1A Pending CN104600112A (zh) 2013-10-31 2013-10-31 Ldmos器件

Country Status (1)

Country Link
CN (1) CN104600112A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035722A (zh) * 2012-10-24 2013-04-10 上海华虹Nec电子有限公司 射频ldmos器件及制造方法
CN103035681A (zh) * 2012-08-13 2013-04-10 上海华虹Nec电子有限公司 Rf ldmos器件及制造方法
US20130277741A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Singapore Pte Ltd Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130277741A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Singapore Pte Ltd Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device
CN103035681A (zh) * 2012-08-13 2013-04-10 上海华虹Nec电子有限公司 Rf ldmos器件及制造方法
CN103035722A (zh) * 2012-10-24 2013-04-10 上海华虹Nec电子有限公司 射频ldmos器件及制造方法

Similar Documents

Publication Publication Date Title
US8884362B2 (en) Semiconductor device and manufacturing method of the same
CN103545372B (zh) 具有沟槽场板的FinFET
CN104347420B (zh) Ldmos器件及其形成方法
JP2002299619A (ja) 半導体装置およびその製造方法
CN102769037A (zh) 减少表面电场的结构及横向扩散金氧半导体元件
CN105070759A (zh) Nldmos器件及其制造方法
CN103151310B (zh) 深沟槽功率mos器件及其制造方法
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
TW201838192A (zh) 半導體裝置及其製造方法
CN105355548A (zh) 具有屏蔽栅的沟槽栅mosfet的制造方法
TWI601295B (zh) 斷閘極金氧半場效電晶體
CN105140289A (zh) N型ldmos器件及工艺方法
CN105514166A (zh) Nldmos器件及其制造方法
JP5183959B2 (ja) Ｍｏｓｆｅｔ型半導体装置の製造方法
CN105206675A (zh) Nldmos器件及其制造方法
CN106935645B (zh) 具有底部栅极的金氧半场效晶体管功率元件
CN103762241B (zh) 一种梳状栅纵向沟道soi ldmos单元
CN203707141U (zh) 集成梳状栅纵向沟道soi ldmos单元
CN104821334A (zh) N型ldmos器件及工艺方法
CN104600113A (zh) Ldmos器件
CN104600112A (zh) Ldmos器件
CN102956704A (zh) 准垂直功率mosfet及其形成方法
CN103681791B (zh) Nldmos器件及制造方法
WO2020098543A1 (zh) 半导体功率器件及其制造方法
CN101621081B (zh) 一种半导体制造工艺中叠加电容的结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150506