CN104576551B - 在封装结构的间断上的电绝缘的热接口结构 - Google Patents

在封装结构的间断上的电绝缘的热接口结构 Download PDF

Info

Publication number
CN104576551B
CN104576551B CN201410542356.8A CN201410542356A CN104576551B CN 104576551 B CN104576551 B CN 104576551B CN 201410542356 A CN201410542356 A CN 201410542356A CN 104576551 B CN104576551 B CN 104576551B
Authority
CN
China
Prior art keywords
interruption
hot interface
carrier
shell
interface structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410542356.8A
Other languages
English (en)
Other versions
CN104576551A (zh
Inventor
E·富尔古特
M·门格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104576551A publication Critical patent/CN104576551A/zh
Application granted granted Critical
Publication of CN104576551B publication Critical patent/CN104576551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/176—Material
    • H01L2924/177—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/17738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/17747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种用于制造电子半导体壳体(400)的方法，其中，在该方法中将电子芯片(100)与载体(102)耦合，通过封装结构(200)至少部分地封装电子芯片(100)和部分地封装载体(102)，该封装结构具有间断(300)，通过电绝缘的热接口结构(402)覆盖间断(300)和连接到该间断的体积的至少一部分，该体积邻接载体(102)的裸露的表面部分(302)，该热接口结构相对于外部环境电解耦载体(102)的至少一部分。

Description

在封装结构的间断上的电绝缘的热接口结构
技术领域
本发明涉及一种电子半导体壳体、一种电子结构以及一种用于制造电子半导体壳体的方法。
背景技术
在电子芯片的壳体处通过封装结构，安装于电载体上的电子芯片以封装尺寸注型并且在此开放电载体的表面区域。在封装结构的部分上或者电载体的表面区域上施加热接口结构(TIM：热接口材料)，其相对于外部环境与电载体电解耦并且与环境热耦合。在用户侧在这种电子半导体壳体处施加散热元件，例如以散热体的形式，以在电子半导体壳体运行期间能够将累积在电子芯片(例如功率半导体芯片)中的余热从电子半导体壳体中散发至周边。
在封装结构的热接口材料的不期望的分层的情况下，干扰的泄露电流能够形成在电子半导体壳体的外部环境和与电子芯片耦合的电载体之间，该泄露电流会损害电子半导体壳体的击穿强度。
发明内容
能够存在以下需求，封装具有较高的电击穿强度的电子芯片。
根据一个示例性的实施例提出一种用于制造电子半导体壳体的方法，其中，在该方法中电子芯片与载体耦合，电子芯片通过具有间断的封装结构被至少部分地封装，并且载体被至少部分地封装，以电绝缘的热接口结构覆盖间断和与其连接的体积的至少一部分，该体积邻接载体的裸露的表面部分，该热接口结构使得载体的至少一部分相对于环境电解耦。
根据另一个示例性的实施例提出一种电子半导体壳体，其具有电子芯片、载体、封装结构和电绝缘的热接口结构，该载体与电子芯片耦合；该封装结构至少部分地封装电子芯片并且部分地封装载体，其中，该封装结构具有间断；该热接口结构覆盖间断和与其连接的体积的至少一部分，该体积邻接载体，其中，热接口结构使得载体的至少一部分相对于环境电解耦。
根据另一个示例性的实施例提供了一种电子结构，其具有电子芯片、载体、封装结构、电绝缘的热接口结构以及散热元件，该载体与电子芯片耦合；该封装结构至少部分地封装电子芯片并且部分地封装载体，其中，该封装结构具有间断；该热接口结构覆盖间断和与其连接的体积的至少一部分，该体积邻接载体，以使得载体的至少一部分相对于环境电解耦；该散热元件用于提供从外部连接至热接口结构的与载体的热耦合。
一个示例性的实施例具有以下优点，通过以热接口结构的材料对封装结构处的间断的覆盖(尤其是填充)，使得路径长度(“漏电距离”)显著地增大，该路径长度保留电的泄露电流，以从电子半导体壳体的外部到达由热接口结构自身覆盖的具有安装在其上的电子芯片的载体。换句话说，电流路径的长度提高了，该电流路径会克服泄露电路在电子半导体壳体的外部环境和该电子半导体壳体的内部之间的传播。这导致击穿强度的提高和电子半导体壳体的电子性能的改善。同时，间断的形成和相似地以热接口材料的覆盖由于增大的接触面积会引起在封装结构处的热接口结构的附着，从而进一步减小电子半导体壳体相对于泄露电流的缺乏抵抗性。所描述的措施使得电子半导体壳体以及尤其其壳体适于以尤其高的电压使用，这在具有功率芯片的半导体构件领域是极其有利的。根据所描述的实施例能够提供坚固的半导体壳体，其在压力或者较强的机械或者电应力的情况下也会提供可靠的电绝缘。在封装结构处的热接口结构的可靠的和防止脱离的紧固会提高，因此电子半导体壳体的运行安全性也会提高。
此外描述电子半导体壳体、电子结构和用于制造电子半导体壳体的附加的示例性实施例。
示例性实施例的基本构思能够在于，实现将边缘凹处施加在封装的散热片/芯片载体和构件包装尺寸(封装结构)之间的在外部区域，其使用用于具有热传导的和电绝缘的尺寸以热接口结构的形式的填充的边缘凹处，以改善双材料零件系统的电绝缘。通过将凹处或者其他的间断施加在包装材料内和/或旁或者在电子芯片的封装结构内和/或围绕构件散热器或者电载体或者芯片载体(例如铜引线框架)地在电子芯片的封装结构旁，能够改善附着强度并且延长由泄露电流流过的路程(直观地围绕填充的或者覆盖的间断)。由此能够有利地通过接触面积的增大实现在封装结构处的热接口结构的材料的可靠的附着，以及在封装结构和所覆盖或者所填充的间断之间的机械抓紧。此外，能够实现在构件的关键的边缘区域的改善的电绝缘强度。除此之外，通过该措施构件的提高的可靠性是可实现的。
根据示例性的实施例，概念“间断”尤其被理解为在封装结构的外平面的相对于连续的(尤其是平的)平面环境的每个有针对性地形成的以及局部限制的结构化的修改(尤其是每个几何不连续性)，在封装结构处能够机械地固定热接口结构，以导致可靠的电绝缘。尤其能够通过这种间断的形成导致局部的平面增大，尤其通过泄露电流路径的延长和/或通过在热接口结构和封装结构之间的紧固面积的增大。这种间断的示例是空隙、突出、腔、切口、刻槽、喷砂、以及台阶等。
根据一个示例性实施例，概念“耦合”尤其被理解为机械连接的形成。
根据一个示例性实施例，概念“电耦合”尤其被理解为电导通的连接的形成，尤其是通过键合(Bondens)。在此适合的耦合方法是线键合、以电导通的材料烧结(例如银膏)和/或焊接。
根据一个示例性实施例，概念“封装”尤其被理解为以封装结构的材料的包裹或封闭。相应地，这种封装结构也能够被称为包裹结构或者封闭结构。
根据一个示例性实施例，使用由封装结构的一种材料和热接口结构的优选地另一种材料的结合。封装结构的材料能够例如比热接口结构的机械较软的材料更硬，并且因此满足包裹的电子芯片以及包裹的电子引线的机械稳固性功能。相反地，作为功能尺寸的热接口结构的材料能够以其较软的特性明显地紧贴散热元件，并且因此，尤其结合于其自身的优选的良好的热传导性能引起良好的热耦合。封装结构的材料能够是例如与热接口结构的较通常使用的待制造的材料相比是成本较低廉地可制造的(其例如能够具有铝合金或者氮化硼)。因此封装结构的材料以及热接口结构的材料的特性能够至少部分地互补。根据一个示例性实施例有针对性地使用这两个材料的结合，以相互无关地具有大的设计自由度，以满足封装结构的材料和热接口结构的材料的所描述的各个功能。这种附着与传统的全包模块(Fullpack-Modulen)不同，其仅仅提供一种包裹材料并且因此不同要求之间的妥协必须达成。
根据一个示例性实施例，载体被构造作为电载体。这种电载体能够尤其至少部分地由电传导的材料构造。替换地，该载体也能够被构造为电绝缘的。
根据一个实施例，热接口结构能够被构造用于提供在电载体和散热元件之间的热耦合，该散热元件至热接口结构是可连接的。这种散热元件能够被构造为冷却体，其将有效热从电子芯片中导出至外部环境。
根据一个实施例，该方法能够具有在封装器件构造间断或者凹处。换句话说，用于电子芯片或者电载体的至少部分封装的封装结构的形成与在封装结构中的间断的成型同时地进行。由此使尤其快的过程进行成为可能。
根据一个实施例，间断能够通过与间断逆向地形成的突出被构造在封装工具处(或者在这种封装工具的腔中)，由此封装材料至间断的流动变得不可能。在在可流动的状态下被施加入封装工具的封装材料硬化之后，电子半导体壳体或者类似的初型(Vorform)能够从封装工具中取出并且已经在这个时间点——由于造封装工具中的突出——已经具有期望的间断。在这种模子的变形中，例如能够实现具有20°的模子倾斜的200×200μm(宽度×深度)的沟。
根据一个替换的实施例，方法能够具有在封装之后才形成间断。这具有以下优点，如果这是期望的或者要求的，通过用于形成间断的材料提升的方法的选择性的可选性，能够以较高的精确度和非常低的尺寸形成间断。
根据一个实施例，在封装结构的材料硬化之后通过封装结构的材料的去除来构造间断。这进一步具有以下优点，通过在封装工具中的制造之后才去除封装结构的表面材料，具有经常不良的硬度特性的封装结构的表面层通过间断的构造而强制地去除，并且因此在具有经常良好的硬度特性的封装结构的内部的材料处使得热接口结构的改善的附着成为可能。
根据一个实施例，间断能够通过以下组中的至少一个构造，该组由激光处理、研磨、刮、等离子处理和腐蚀组成。激光处理能够尤其通过激光开槽实现并且例如导致200μm×100μm(宽度×深度)的尺寸。作为激光处理，激光毛化(Laser roughening)也是可能的，通过其能够设置间断的200μm×30μm或者200μm×10μm(宽度×深度)的尺寸。因此用于构造间断的材料去除能够通过化学方法(例如湿法刻蚀或者等离子刻蚀)和/或通过物理方法(例如通过机械处理或者通过以能量射线的处理的材料去除)实现。
根据一个实施例，在间断之外的封装结构的表面能够具有蜡状的表面层，其中，该方法具有去除封装结构的材料直到这种深度，该蜡状的表面层在间断的位置处局部地去除，使得该间断至少部分地通过模子结构的粗的或者粒状的壁限制，间断尤其通过模子结构的全颗粒构造。这进一步具有以下优点，在通过包裹的制造之后才通过模子结构的表面材料的去除通过间断的构造强制地去除在该过程中产生的蜡状的表面层，并且因此在具有热接口结构的封装结构的内部的粗糙的、坚固的层的改善的粘着力变得可能。已经显示，通过在封装结构的表面去除例如10μm，能够实现热接口结构至封装结构的明显改善的附着。
根据一个实施例，间断能够通过封装结构的材料的去除来构成，与此同时电载体作为去除中止(Abtragstopp)来起作用。例如通过使用蚀刻掩膜的选择性的腐蚀能够通过腐蚀去除封装结构的材料，反之该腐蚀过程不能够影响电载体的材料。相似地能够通过激光处理实现。由此非常精确的去除中止和由此待形成的间断的深度无需额外花费地是可限定的。
根据一个实施例，间断能够被构造作为环形的间断。该环形的间断尤其能够被构造为广泛地围绕电载体的裸露的表面部分。相应地，间断能够是环形的间断，其广泛地围绕电载体的表面部分并且延伸进入封装结构。通过环形的、即自身闭合的间断，能够全范围地可靠地禁止不期望的泄露电流至电子半导体壳体的内部的侵入。
替换地，间断也能够仅仅围绕电载体的部分区域延伸，即不是环形的闭合，而是被构造为开放的结构。这种设置于是可实现，其是尤其快和简单地可制造的，当由于在电子半导体壳体处的几何形状、尤其由于在电载体和电子芯片之间的相对设置，仅仅特定的用于泄露电流的侵入的区域是脆弱的并且应当相应的保护。
这也是可能的，间断(或者为此复杂地构造的热接口结构)由多个相关的或者不相关的部分结构构成。例如能够设置多个集中的环，其不仅进一步优化电的击穿强度还进一步优化附着特性。
根据一个实施例，热接口结构的一部分能够具有连续的平面结构(例如平的层)，该平面结构具有与电载体直接接触的第一平面表面和具有与之相对地安置的第二平面表面，该第二平面表面是裸露的，以能够与散热元件直接地接触。因此，热接口结构能够作为具有一体成型的突出的平的片构件(单层或者多层)构成。
根据一个实施例，覆盖或者填充方法能够从以下组中选择，该组由在间断和闭合的体积上打印热接口结构、在间断和闭合的体积上弥散材料以用于构造热接口结构、在间断和闭合的体积上把热接口结构压成薄片、在间断和闭合的体积上压热接口结构使其成形、以及将所封装的电子芯片和所封装的载体的外表面的至少一部分浸入至少部分流动的前导中以用于构造热接口结构。因此，为构造热接口结构和其在封装结构和电载体处的可靠的粘着的安装提供在此适合的方法的宽的托盘。
根据一个实施例，该方法具有将散热元件连接(尤其是机械连接)至热接口结构。这种至热接口结构的散热元件的连接能够在用户侧进行，使得用户能够自由地选择合适的散热元件，以使得该散热元件能够灵活地与确定的电子半导体壳体一起使用。替换地，也能够在工厂侧进行将散热元件连接至热接口结构。
根据一个实施例，电载体能够具有引线框架。该引线框架能够例如由铜材料构成。该引线框架能够部分地嵌入在封装结构中并且能够从该封装材料中延伸至其他部分，以连接至电的伙伴装置。替代引线结构作为电载体，任意其它的载体能够用作用于电子芯片的安装基体，例如塑料基体或者冲压的金属板。
根据一个实施例，电子芯片能够是半导体芯片，在其中包含至少一个集成的电路元件。这种集成的电路元件的示例是晶体管(例如场效应管、双极性晶体管)、二极管、传感器、执行器或者MEMS-构件。该电子芯片能够被构造为功率芯片，即用于在功率电子中的应用。
这也是可能的，在电子半导体芯片中设置多个电子芯片。该电子芯片能够在电载体上优选地电导通地(和优选地额外的热传导地)安装(例如通过焊接、烧结和/或粘贴)。
根据一个实施例，在间断之内的热接口结构能够直接与电载体接触。从而在电子芯片、电载体和热接口结构之间的尤其良好的热耦合成为可能，这在电子芯片运行时对于散热是有利的。同时，从而一方面在电子芯片和电载体之间的并且另一方面和电子半导体壳体之间的良好的电解耦通过热接口结构成为可能，这确保了电子半导体壳体的完美的电子功能能力。根据一个实施例，热接口结构也能够优选地具有热传导和电绝缘的材料。
根据一个替换的实施例，在电载体的间断的内部的热接口结构通过封装结构的材料拒绝(beanstandet)。于是由泄露电流流过的直到电子半导体壳体的内部的导通的部分的电流路径长度尤其长，并且防止不期望的击穿的保护尤其强。
根据一个替换的实施例，热接口结构具有在大约20μm和大约500μm之间的范围的、尤其是在大约100μm和大约200μm之间的范围的厚度。通过这个厚度这是可能的，一方面获得可靠的电绝缘并且另一方面获得高的热耦合。
根据一个替换的实施例，间断能够具有多个侧壁，该多个侧壁相对于在封装结构中的竖直的延伸倾斜了在5°和35°之间的范围的、尤其是在10°和30°之间的范围的角度。通过这种倾斜设置，在封装材料处的热接口结构的硬度特性能够在材料封装的过程中尤其有效地成型。
根据一个实施例，热接口结构能够具有带有嵌入其内的填充颗粒的固体基体(例如由树脂组成)。例如热接口结构能够由树脂和填充材料的混合构成。该树脂能够例如是基于硅酮的、基于环氧树脂的和/或基于热塑性塑料的。填充材料能够具有例如二氧化硅、氧化铝、氮化铝、氮化硼、碳化硅、氮化硅和/或金刚石。
根据另一个实施例，热接口结构能够具有粘性的不成形的材料。该热接口结构能够在电子半导体壳体中替换地被构造作为膏、例如作为不成形的硅酮或者蜡。
热接口结构也能够在电子半导体壳体中被设置作为硬的层、例如作为硬化的聚合物。例如热接口结构能够被冲压为片。
根据一个实施例，散热元件能够具有连接板和散热鳍片该散热鳍片从连接板中延伸。散热元件优选地由热传导尤其好的材料构成，例如铝或者铜。作为耦合面的连接板能够用作热接口结构，而散热鳍片能够引起大的有效表面，其导致与外部环境(例如环境的或者甚至流动的流体，比如空气)的有效的热交换。从而在电子芯片运行时散发的热量能够有效地从电子半导体壳体中散发。
根据一个实施例，封装结构具有多个间断，该多个间断由电绝缘的热接口结构至少部分地填充。通过多个间断的设置，关于泄露电流行为和硬度的特性能够进一步改善。
根据一个实施例，热接口结构能够被构造为多层。从而热传导特性和电绝缘特性能够尤其适应于特殊情况的需求。
根据一个实施例，热接口结构比封装结构具有更高的热传导性，尤其是大于大约1W/mK的热传导性。例如在使用对于封装结构的模子材料时能够提供大约1W/mK的封装结构的热传导性。
根据一个实施例这是可能的，电子半导体壳体被装配为模型，在其中多个电子芯片彼此结合。这导致有效的和安全的电运行方式、有效的散热以及同时小的结构尺寸。通过根据示例性实施例的封装设计这因此是可能的，将复杂的电子功能嵌入在系统层上。例如，电子芯片能够被构造作为功率半导体芯片。嵌入的电路元件的示例是晶体管(尤其是场效应管或者双极型晶体管，进一步尤其是具有绝缘栅电极的双极型晶体管(IGBT))、二极管(尤其是续流二极管)等，该电路元件能够嵌入至这种电子芯片中。这种和其它的嵌入的电流元件能够例如结合至和连接至半桥、全桥、六单元功率模块(Sixpack-powermodulen)等。这种半导体壳体或者模块的可能的应用是功率电子设备、混合动力车辆和其它的汽车应用、用于大型家用电器的控制电子设备等。因为根据示例性实施例，尤其有效的能量转换要求紧凑的空间，在大能量技术中(例如电动车、大型家用电器)的应用也是可能的。
电子芯片能够尤其是半导体芯片，即具有嵌入的电路元件，其被构造在半导体基体上和/或内。例如硅或者锗的IV-半导体组或者如砷化镓的III-V半导体组适用于可能的半导体基体。任意的基体是可用的(也例如碳化硅)，其不必须一定由半导体材料形成。
附图说明
在附图中示出并且另外进一步阐述多个实施例。
其中：
图1至图4示出了各个结构的不同的截面图，在实施用于制造根据示例性实施例的电子半导体壳体的方法期间获取该些截面图，其中，在图4中示出了所获取的电子半导体壳体；
图5示出了根据示例性实施例的电子结构，其通过将散热元件安装在根据图4制造的电子半导体壳体处而形成；
图6至图9示出了各个结构的不同的截面图，在实施用于制造根据另一个示例性实施例的电子半导体壳体的方法期间获取该些截面图，其中，在图9中示出了所获取的电子半导体壳体；
图10示出了根据示例性实施例的替代图9地构造的电子半导体壳体；
图11示出了根据另一个示例性实施例的具有两侧的冷却设备的电子结构，其通过将各个散热元件两侧地安装在构造在半导体壳体的两个相反的主平面处的热接口结构而形成。
具体实施方式
在不同的附图中的相同或者相似的部件设有相同的附图标记。
在参考附图描述示例性的实施例之前，还应当阐述对示例性实施例的一些普遍的考虑：
热接口结构至通过模子结构(Mold-Struktur)形成壳体的构件的附着依赖材料地经常是有问题的，因为依赖制造地(尤其基于压铸方法的使用)能够形成在封装结构上的蜡状的表面。通过蜡状的边界面通过电子半导体壳体的产品寿命限制绝缘的可靠性。间断的危险能够损害构件的击穿强度，因为电流能够由电子半导体壳体的外部通过部分间断的热接口结构到达电载体或者电子芯片，并且能够在那里导致构件的损坏或者破坏。
在传统的热接口结构中如此保证击穿强度，即使用增大的接触面积。这种方案由于在壳体层缺少手工可操作性是不可用的。另外的选择是，通过包裹尺寸的单一的材料确保绝缘。在此缺点是可注模的包裹尺寸的限制的热效率或者导热能力。
为了克服这种缺点，根据示例性实施例，在封装结构中形成间断(尤其以空隙的形式、例如以局部限制的表面凹处或者槽)，并且通过一体的热接口结构保护电的电流流动地覆盖间断和裸露的载体表面。这延长并且复杂化了泄露电流路径并且由此提高了电的击穿强度(例如直到5kV的电压或者更多)，其中，同时也由此实现对于不期望的间断的有效的保护，在封装结构和热接口结构之间的有效接触面积并且由此相互起作用的附着力通过填充的凹处而提高。
图1至图4各个结构的不同的截面图，在实施用于制造根据示例性实施例的电子半导体壳体400的方法期间获取该些截面图，其中，在图4中示出了所获取的电子半导体壳体400。此外，因此描述了用于制造电子半导体壳体400的方法。
为了得到在图1中示出的结构，电子芯片100首先借助于例如电传导的接触结构110、例如焊接、烧结和/或粘结层，安装在以由铜组成的引线框架的形式的电载体102上。图1中还示出了，借助于线焊(Drahtbonden)电子芯片100与电载体102额外地借助于焊线112电耦合。
这样地所获取的结构接着插入封装工具106的腔108中，以经受接下来的注射方法。封装工具106在腔108的内部具有环形包围的突出104。
为了得到在图2中示出的结构，借助于将可流动的填料(例如在塑料基上)注入至封装工具106的腔108中，电子芯片100全部地并且电载体部分地通过封装结构200浇注，其基于突出104的存在形成在图3中示出的间断300。在所描述的实施例中，间断300以沟的形式即通过封装工具106的相应的几何图形形成。在图3中仅仅截面地示出的环形的间断300在所产生的封装结构中、如在图2中可知的，通过与间断300逆向地形成的突出104在封装工具106处形成，从而在封装期间封装材料流入间断300是不可能的。暂时还可流动的填料接着硬化，以完成电子芯片100的完整封装以及电载体102的部分封装。因此，在所描述的实施例中实现在封装过程期间的间断300的形成，使得为此不需要单独的过程。
为了得到在图3中示出的结构，在封装结构200的硬化之后去除封装工具106，尽管在图2和图3的截面图中看不清楚环形的间断300，在这种情况下环形的间断300围绕电载体102的裸露的表面部分302地形成。从图3中推断出，电载体102的裸露的表面部分302在从封装工具106中取出后裸露在外部环境中。
从图3的细节图350中推断出，间断300具有多个倾斜的侧壁，该些侧壁相对于在封装结构200中的竖直的延伸倾斜了例如20°的角度α。由此能够促进其他的所形成的热接口结构402在封装结构200处的粘附性能。
为了得到在图4中示出的电子半导体壳体400，间断300和与其连接的体积通过电绝缘的并且热传导好的热接口结构402(热接口材料：TIM)填充，该体积邻接电载体102的裸露的表面部分302，该热接口结构被构造用于提供电载体102和在图5中示出的散热元件500之间的热耦合。后者至热接口结构402是用户侧可连接的。除了在半导体壳体内部和半导体壳体外部之间的热耦合之外，热接口结构402同时实施，使得电载体102和在其上安装的电子芯片100相对于半导体壳体外部电解耦并且机械保护。通过不同的过程(打印、弥散(Dispergieren)、压成薄片、浸入等)，在所示出的实施例中的能够如此实施大约100μm至200μm厚的热接口结构402或者TIM层，使得其填充以环状的间断300的形式的槽。也就是热接口结构402具有在图4中示出的大约100μm至200μm的厚度。热接口结构402能够具有由具有嵌入的填充粒子的树脂组成的固体层或者能够替换地由不成形的材料(例如膏体)形成。
图4还示意性地示出了泄露电流路径410，即电流路径，其必须保留不期望的泄露电流，以例如在在封装结构200的材料和热接口结构402之间的不紧密的情况下，不期望地侵入电子半导体壳体400的内部。在这种情况下，泄露电流410(或者侵入的湿气)能够导致击穿，并且因此损坏在电子半导体壳体400的内部的电子组件、尤其是电子芯片100。由泄露电流路径410的形式和长度能够推断出，通过在封装结构200中构造间断300和以热接口结构的材料同样地填充，根据所描述的实施例的在电子半导体壳体400的内部的触发不期望的作用之前的泄露电流路径410的有效长度会提高，使得在封装结构200或者电载体102的表面部分302的电接口结构402的分层的不期望的情况下升高电击穿强度。同时通过以热接口结构402的材料填充间断300也改善热接口结构402在封装结构200处的传统的关键的附着力，由此一方面提高在两个组件之间的接触面积，并且另一方面额外的附着力导致加强的机械紧抓力。
为了得到在图5中示出的电子结构502，散热元件500(散热片)热地并且机械地直接连接至热接口结构402。图5也示出了根据示例性实施例的电子结构502，其通过安装散热元件500被构造在根据图4制造的电子半导体壳体400处。与作为冷却体的散热元件500的连接能够在用户侧实施。根据图5散热元件500被装备为单材料的并且例如由铜构成的连接板504，从该连接板开始延伸多个间距的散热鳍片506。连接板504用作至热接口结构402的耦合面。该些散热鳍片506具有大的有效表现，其导致与外部环境的有效的热交换。
图6至图9示出了各个结构的不同的截面图，在实施用于制造根据另一个示例性实施例的电子半导体壳体的方法期间获取该些截面图，其中，在图9中示出了所获取的电子半导体壳体。参考图6至图9来描述的替换的制造方法与之前描述的区别在于，在电子芯片100和电载体102通过封装结构200的填料封装结束之后才开始构造间断300。
为了得到在图6中示出的结构，如果参考图1至图3所描述的方法运用通过以下区别实现，即封装工具106在这种情况下不需要多个突出。
替换地，如同在图6和图7中清楚的，间断300现在在封装结构200的材料硬化之后通过从之前浇注的封装结构200的材料中分离来形成。由此，如同在图6中以多个箭头600示意性地表示的，通过使用封装结构200的激光(或者替换的化学的、例如通过腐蚀、或者机械的、例如通过研磨)材料通过“激光刻槽”或者“激光毛化”去除。根据示出的实施例，也通过激光实现槽形成。环状的间断300因此通过封装结构200的材料的去除形成，其中，在材料的去除期间电载体102用作去除中止(参见图7)。电载体102，其例如由铜构成，在此抵抗不值得注意的材料去除的激光攻击，使得形成的间断300的深度在所示出的实施例中能够尤其精准地限定。电载体102用作去除中止，因此限定——与根据图3的不同——间断300直接连接至电载体102。热接口结构402在其形成之后也直接紧贴电载体102。
作为这种实施形式的额外的优势，通过材料去除实施封装结构200的材料的毛化用于实现改善的粘着性，如同此外参考在图7中示出的细节图750所描述的。在间断300之外的封装结构200的表面具有——由于注射的制造方法——蜡状的表面700，在其处热接口结构402仅仅适当地硬化。为了局部地改善封装结构200的硬度热性，该方法具有去除封装结构200的材料直到这种深度d(例如至少10μm)，该蜡状的表面部分700局部地在间断300的位置去除。该间断300于是也通过封装结构200的粒状的或者粗糙的壁702限制，其通过填充颗粒704(作为用于构造封装结构200的前导组件)构造。
在形成间断300之后，借助于材料去除通过暴露在具有好的硬度特性的填充颗粒704的区域的粒状的材料能够打开热接口结构402，如上参考图4所描述的，以根据所描述的实施例来得到电子半导体壳体400.
图8示意性地示出了电子半导体壳体400的俯视图。在图8中环形的闭和围绕、在这种情况下被认识为两个间断300，其于是通过热接口结构402填充。
第一环形间断300邻接封装结构200的外部范围环绕。另外在图8中示出了第二环形间断300，其邻接电子芯片100的外部范围环绕。
在图8示出的实施例中，尤其是热接口结构402的外部间断300和因此突出的环形闭合不一定是必需的。在根据图8的上部区域中，在电子芯片100和间断300之间的距离是尤其小的，使得在这个位置电流的击穿是尤其关键的。相反在根据图8的下部区域中在电子芯片100和间断300之间的距离是较大的，使得在那里电流的击穿不太重要。因此这是可能的，在该下部区域间断300和其填充可选地去除并且都限制于危险的区域。
图9示出了具有施加的电半导体结构402的完成制造的电子半导体壳体400的截面图。为了具有在图9中示出的散热元件500的电子半导体壳体400的单个组件之间的更好的机械连接，在示出的实施例中能够使用螺丝。
图10示出了替换图9的根据示例性实施例的所形成的电子半导体壳体400，其中，紧固元件900被构造为羽毛状的夹子，其通过紧固螺丝固定在散热元件500处。
替换在半导体壳体400和散热元件500之间的借助于紧固元件900(参见图9和图10)的连接，这也是可能的，散热元件500作为冷却体通过模子方法被构造在热接口结构402之上。
图11示出了根据另一个示例性实施例的具有双面的冷却体的电子结构502，冷却体通过在半导体壳体400的两个相对的主面处双面地安装分别的散热元件500来构造。热接口结构402在此以两个不相关的切断件的形式构造。
在图1中示出的实施例中，电子芯片100在其两个相对的主面通过键合平面地与各个电载体102电地和机械地连接。根据图11两个电载体102作为两个引线框架构造，两个电载体夹住电子芯片100.如图11所示，电子芯片100和多个电载体102在这种情况下借助于模子通过构造封装结构200来封装。在此，电载体102的第一段通过封装结构200覆盖，而电载体102的第二段相对封装结构200以连接至电子外设(未示出)。另一个电载体102与在封装结构内部的之前描述的电载体102相耦合。
如图11所示，在这种情况下多个间断104被构造为台阶。这种台阶也会导致在封装结构200和在这种情况下两个分开的热接口结构402之间的有效紧固面积的扩大，这一方面改善机械紧固特性而另一方面改善电绝缘的可靠性。
热接口结构402设置在封装结构200的两个相对的主面(具有台阶)处和各个电载体102的裸露的表面段处，也能够在多个接口结构402中的每个处安装各自的散热元件500。由此实现两面的冷却。散热元件500能够例如由铝、铜或者导热性好的陶瓷构成。
例如冷却流体(例如水或者空气)在沿着散热元件500电流处或者沿着该电流输送，从而能够促进热交换并且因此能够实现非常有效的散热。散热元件500的其它的设置自然也是可能的。
补充地指明“具有”不排除其它的元件或者步骤，并且“一个”不排除多个。此外指明参考上面的多个实施例中的任一个所描述的特征或者步骤也能够结合上面描述的其它实施例的其它特征或者步骤地使用。在权利要求中的附图标记不视作限制。

Claims (27)

1.用于制造电子半导体壳体(400)的方法，其中，所述方法具有：
-将电子芯片(100)与载体(102)耦合；
-通过封装结构(200)至少部分地封装所述电子芯片(100)并且部分地封装所述载体(102)，所述封装结构具有间断(300)；
-通过电绝缘的热接口结构(402)覆盖所述间断(300)和连接到所述间断的体积的至少一部分，所述体积邻接所述载体(102)的裸露的表面部分(302)，所述热接口结构相对于外部环境电解耦所述载体(102)的至少一部分；
-其中，所述间断(300)是环形的间断，所述环形的间断广泛地围绕电的载体(102)的所述表面部分(302)，并且延伸进入所述封装结构(200)，
所述间断(300)具有多个侧壁，所述多个侧壁相对于在所述封装结构(200)中的竖直的延伸倾斜了在5°和35°之间的范围的角度(α)。
2.根据权利要求1所述的方法，其中，所述热接口结构(402)被构造用于提供在所述载体(102)和散热元件(500)之间的热耦合，所述散热元件在所述热接口结构(402)处是可连接的。
3.根据权利要求1或2所述的方法，其中，所述方法具有在封装期间构造所述间断(300)。
4.根据权利要求3所述的方法，其中，所述间断(300)通过与所述间断(300)逆向地形成的突出(104)被构造在封装工具(106)处，从而使得封装材料至所述间断(300)的流动变为不可能。
5.根据权利要求1所述的方法，其中，所述方法具有在所述封装之后构造所述间断(300)。
6.根据权利要求5所述的方法，其中，通过在所述封装结构(200)的材料硬化之后去除所述封装结构(200)的材料来构造所述间断(300)。
7.根据权利要求5或6所述的方法，其中，通过来自以下组中的至少一个来构造所述间断(300)，所述组由激光处理、研磨、刮、等离子处理和腐蚀组成。
8.根据权利要求5或6所述的方法，其中，在所述间断(300)之外的所述封装结构(200)具有蜡状的表面层(700)，其中，所述方法具有去除所述封装结构(200)的材料以用于构造直至这样的深度的所述间断，所述蜡状的表面层(700)在所述间断(300)的位置被局部地去除，使得所述间断(300)至少逐段地通过所述封装结构(200)的粗糙的壁(702)来限制，所述壁通过在所述蜡状的表面层(700)之下的填充颗粒(704)来构造。
9.根据权利要求5或6所述的方法，其中，所述间断(300)通过所述封装结构(200)的材料的去除来构造，其中，所述载体(102)在所述去除的期间被用作去除中止。
10.根据权利要求1所述的方法，其中，所述间断(300)被构造作为环形的闭合的间断。
11.根据权利要求10所述的方法，其中，所述环形的闭合的间断(300)完全地围绕所述载体(102)的所述裸露的表面部分(302)地构造。
12.根据权利要求1所述的方法，其中，所述载体(102)是电载体，所述电载体与所述电子芯片(100)电耦合。
13.根据权利要求1所述的方法，其中，所述间断(300)从以下组中选择，所述组由空隙、突出、腔、切口、刻槽、喷砂、以及台阶组成。
14.根据权利要求1所述的方法，其中，所述覆盖从以下组中选择，所述组由在所述间断(300)和闭合的体积上打印所述热接口结构(402)、在所述间断(300)和所述闭合的体积上弥散材料以用于构造所述热接口结构(402)、在所述间断(300)和所述闭合的体积上把所述热接口结构(402)压成薄片、在所述间断(300)和所述闭合的体积上压所述热接口结构(402)以使其成形、以及将所封装的电子芯片(100)和所封装的载体(102)的外表面的至少一部分浸入至少部分流动的前导中以用于构造所述热接口结构(402)。
15.根据权利要求1所述的方法，其中，所述方法具有将散热元件(500)连接至热接口结构(402)。
16.电子半导体壳体(400)，其具有：
-电子芯片(100)；
-载体(102)，所述载体与所述电子芯片(100)耦合；
-封装结构(200)，所述封装结构至少部分地封装所述电子芯片(100)和部分地封装所述载体(102)，其中，所述封装结构(200)具有间断(300)；以及
-电绝缘的热接口结构(402)，所述热接口结构覆盖所述间断(300)和连接到所述间断的体积的至少一部分，所述体积邻接所述载体(102)的裸露的表面部分，其中，所述热接口结构(402)相对于外部环境电解耦所述载体(102)的至少一部分；
-其中，所述间断(300)是环形的间断，所述环形的间断广泛地围绕电的载体(102)的表面部分(302)，并且延伸进入所述封装结构(200)，
所述间断(300)具有多个侧壁，所述多个侧壁相对于在所述封装结构(200)中的竖直的延伸倾斜了在5°和35°之间的范围的角度(α)。
17.根据权利要求16所述的电子半导体壳体(400)，其中，在所述间断之内的所述热接口结构(402)与所述载体(102)直接接触。
18.根据权利要求16或17所述的电子半导体壳体(400)，其中，所述热接口结构(402)具有在20μm和500μm之间的范围的厚度(D)。
19.根据权利要求18所述的电子半导体壳体(400)，其中，所述热接口结构(402)具有在100μm和200μm之间的范围的厚度(D)。
20.根据权利要求16或17所述的电子半导体壳体(400)，其中，所述热接口结构(402)具有由基层组成的具有嵌入其内的填充颗粒的固定层。
21.根据权利要求20所述的电子半导体壳体(400)，其中，所述基层是树脂。
22.根据权利要求16或17所述的电子半导体壳体(400)，其中，所述热接口结构(402)具有粘性的不成形的材料。
23.根据权利要求16或17所述的电子半导体壳体(400)，其中，所述封装结构(200)具有多个间断(300)，所述多个间断(300)由所述电绝缘的热接口结构(402)至少部分地覆盖。
24.根据权利要求16或17所述的电子半导体壳体(400)，其中，所述热接口结构(402)多层地构造和/或作为多个不相关的部分地构造。
25.根据权利要求16或17所述的电子半导体壳体(400)，其中，所述热接口结构(402)与所述封装结构(200)相比具有较高的热传导能力。
26.根据权利要求25所述的电子半导体壳体(400)，其中，所述热接口结构(402)具有大于1W/mK的热传导能力。
27.电子结构(502)，其具有：
-根据权利要求16至26中任一项所述的电子半导体壳体(400)；以及
-散热元件(500)，所述散热元件用于提供从外部连接至所述热接口结构(402)的与所述载体(102)的热耦合。
CN201410542356.8A 2013-10-15 2014-10-14 在封装结构的间断上的电绝缘的热接口结构 Active CN104576551B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013220880.4 2013-10-15
DE102013220880.4A DE102013220880B4 (de) 2013-10-15 2013-10-15 Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend

Publications (2)

Publication Number Publication Date
CN104576551A CN104576551A (zh) 2015-04-29
CN104576551B true CN104576551B (zh) 2019-09-13

Family

ID=52738024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410542356.8A Active CN104576551B (zh) 2013-10-15 2014-10-14 在封装结构的间断上的电绝缘的热接口结构

Country Status (3)

Country Link
US (2) US9437513B2 (zh)
CN (1) CN104576551B (zh)
DE (1) DE102013220880B4 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013220880B4 (de) * 2013-10-15 2016-08-18 Infineon Technologies Ag Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend
DE102015115122B4 (de) * 2015-09-09 2022-05-19 Infineon Technologies Ag Leistungshalbleitermodul mit zweiteiligem Gehäuse
DE102015116807A1 (de) 2015-10-02 2017-04-06 Infineon Technologies Austria Ag Funktionalisierte Schnittstellenstruktur
DE102015118245A1 (de) * 2015-10-26 2017-04-27 Infineon Technologies Austria Ag Thermisches Schnittstellenmaterial mit definierten thermischen, mechanischen und elektrischen Eigenschaften
DE102016015883B3 (de) 2016-03-21 2022-07-14 Infineon Technologies Ag Räumlich selektives Aufrauen von Verkapselungsmasse, um eine Haftung mit einer Funktionsstruktur zu fördern
DE102016118629A1 (de) * 2016-06-09 2017-12-14 Hirschmann Car Communication Gmbh Kommunikationssystem eines Fahrzeuges mit verbessertem Wärmemanagement
DE102016118784A1 (de) * 2016-10-04 2018-04-05 Infineon Technologies Ag Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung
DE102016121801B4 (de) 2016-11-14 2022-03-17 Infineon Technologies Ag Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung
DE102017108114A1 (de) * 2017-04-13 2018-10-18 Infineon Technologies Ag Chipmodul mit räumlich eingeschränktem thermisch leitfähigen Montagekörper
EP3686925B1 (en) * 2017-09-21 2021-08-04 Mitsubishi Electric Corporation Semiconductor device and power conversion device provided with same
US11227810B2 (en) * 2017-11-10 2022-01-18 Shindengen Electric Manufacturing Co., Ltd. Electronic module with a groove and press hole on the surface of a conductor
EP3499560B1 (en) * 2017-12-15 2021-08-18 Infineon Technologies AG Semiconductor module and method for producing the same
DE102018204764A1 (de) 2018-03-28 2019-10-02 Infineon Technologies Ag Halbleiter- packagesystem
DE102018114426A1 (de) * 2018-06-15 2019-12-19 Infineon Technologies Ag Stromsensorpackage mit kontinuierlicher Isolation
SG11202100905XA (en) 2018-08-08 2021-02-25 Agency Science Tech & Res Semiconductor package and method of forming the same
KR102163662B1 (ko) * 2018-12-05 2020-10-08 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
DE102019104010A1 (de) 2019-02-18 2020-08-20 Infineon Technologies Austria Ag Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung
EP3699956A1 (en) * 2019-02-25 2020-08-26 Infineon Technologies AG Package for a multi-chip power semiconductor device
DE102019130898A1 (de) * 2019-08-16 2021-02-18 Infineon Technologies Ag Zweistufige laserbearbeitung eines verkapselungsmittels eines halbleiterchipgehäuses
US11482465B2 (en) * 2019-10-18 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal interface materials, 3D semiconductor packages and methods of manufacture
JP7154202B2 (ja) * 2019-10-21 2022-10-17 三菱電機株式会社 非絶縁型パワーモジュール
US11791238B2 (en) 2021-06-23 2023-10-17 Infineon Technologies Austria Ag Semiconductor package with releasable isolation layer protection
DE102022103310A1 (de) 2022-02-11 2023-08-17 Danfoss Silicon Power Gmbh Leistungsformmodul und Leistungsmodul-Baugruppe
DE102022106078A1 (de) 2022-03-16 2023-09-21 Infineon Technologies Ag Halbleitergehäuse mit einem Gehäusekörper mit darin ausgebildeten Rillen
IT202200008897A1 (it) 2022-05-03 2023-11-03 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950427A (en) * 1987-08-21 1990-08-21 Kabushiki Kaisha Toshiba Transistor device
EP0777271A2 (en) * 1995-11-30 1997-06-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising a lead frame and a heat sink
JPH09153576A (ja) * 1995-11-30 1997-06-10 Nec Corp ヒートシンクを備える半導体装置
CN1179626A (zh) * 1996-09-05 1998-04-22 国际整流器公司 一种改进的表面封装的大功率半导体封壳及其制造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57188858A (en) * 1981-05-18 1982-11-19 Matsushita Electronics Corp Plastic molded type semiconductor device
IT1201836B (it) * 1986-07-17 1989-02-02 Sgs Microelettronica Spa Dispositivo a semiconduttore montato in un contenitore segmentato altamente flessibile e fornite di dissipatore termico
US4950472A (en) 1988-02-24 1990-08-21 The United States Of America As Represented By The Secretary Of Agriculture Biocontrol of grey-mold in pome fruits using Acremonium breve
JPH04299848A (ja) * 1991-03-28 1992-10-23 Fujitsu Ltd 半導体装置とその製造方法
JPH0555419A (ja) * 1991-08-23 1993-03-05 Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk 半導体デバイスの放熱取付け構造
US5378924A (en) * 1992-09-10 1995-01-03 Vlsi Technology, Inc. Apparatus for thermally coupling a heat sink to a lead frame
JPH06163743A (ja) * 1992-11-18 1994-06-10 Mitsubishi Electric Corp 半導体装置
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
US5886397A (en) * 1996-09-05 1999-03-23 International Rectifier Corporation Crushable bead on lead finger side surface to improve moldability
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
WO1999004430A1 (en) * 1997-07-21 1999-01-28 Aguila Technologies, Inc. Semiconductor flip-chip package and method for the fabrication thereof
US5969947A (en) * 1997-12-17 1999-10-19 International Business Machines Corporation Integral design features for heatsink attach for electronic packages
US5907165A (en) * 1998-05-01 1999-05-25 Lucent Technologies Inc. INP heterostructure devices
US6206997B1 (en) * 1999-02-11 2001-03-27 International Business Machines Corporation Method for bonding heat sinks to overmolds and device formed thereby
US6294018B1 (en) * 1999-09-15 2001-09-25 Lucent Technologies Alignment techniques for epitaxial growth processes
US6900527B1 (en) * 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US6611047B2 (en) * 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
US6879040B2 (en) * 2002-09-18 2005-04-12 Agilent Technologies, Inc. Surface mountable electronic device
US6921974B2 (en) * 2003-03-28 2005-07-26 United Test & Assembly Center Ltd. Packaged device with thermal enhancement and method of packaging
US7199466B2 (en) * 2004-05-03 2007-04-03 Intel Corporation Package design using thermal linkage from die to printed circuit board
TWI265617B (en) * 2005-01-11 2006-11-01 Siliconware Precision Industries Co Ltd Lead-frame-based semiconductor package with lead frame and lead frame thereof
US8076680B2 (en) * 2005-03-11 2011-12-13 Seoul Semiconductor Co., Ltd. LED package having an array of light emitting cells coupled in series
US7429790B2 (en) * 2005-10-24 2008-09-30 Freescale Semiconductor, Inc. Semiconductor structure and method of manufacture
ATE458392T1 (de) * 2005-12-13 2010-03-15 B2 Electronic Gmbh Anordnung mit zumindest einem elektronischen bauteil
KR101221805B1 (ko) * 2006-03-03 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자용 패키지 및 패키지 어셈블리
TW200802629A (en) * 2006-06-12 2008-01-01 Siliconware Precision Industries Co Ltd Heat sink package structure and method for fabricating the same
US8048714B2 (en) * 2006-08-11 2011-11-01 Vishay General Semiconductor Llc Semiconductor device and method for manufacturing a semiconductor device having improved heat dissipation capabilities
US8022539B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Integrated circuit packaging system with increased connectivity and method of manufacture thereof
US8680656B1 (en) * 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程
JP5271886B2 (ja) * 2009-12-08 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2011142006A1 (ja) * 2010-05-12 2011-11-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103190204B (zh) * 2010-11-03 2016-11-16 3M创新有限公司 具有无引线接合管芯的柔性led器件
US9093434B2 (en) * 2011-04-04 2015-07-28 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8836136B2 (en) * 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
CN104137252B (zh) * 2012-02-22 2017-07-14 三菱电机株式会社 半导体装置及半导体装置的制造方法
US9013028B2 (en) * 2013-01-04 2015-04-21 Texas Instruments Incorporated Integrated circuit package and method of making
US9136254B2 (en) * 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8940630B2 (en) * 2013-02-01 2015-01-27 Invensas Corporation Method of making wire bond vias and microelectronic package having wire bond vias
JP6303738B2 (ja) * 2013-04-12 2018-04-04 日亜化学工業株式会社 発光装置
TWI518952B (zh) * 2013-07-17 2016-01-21 隆達電子股份有限公司 發光二極體封裝結構及發光元件
DE102013220880B4 (de) * 2013-10-15 2016-08-18 Infineon Technologies Ag Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend
TWI593067B (zh) * 2014-02-26 2017-07-21 林朋科技股份有限公司 半導體封裝結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950427A (en) * 1987-08-21 1990-08-21 Kabushiki Kaisha Toshiba Transistor device
EP0777271A2 (en) * 1995-11-30 1997-06-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising a lead frame and a heat sink
JPH09153576A (ja) * 1995-11-30 1997-06-10 Nec Corp ヒートシンクを備える半導体装置
CN1179626A (zh) * 1996-09-05 1998-04-22 国际整流器公司 一种改进的表面封装的大功率半导体封壳及其制造方法

Also Published As

Publication number Publication date
US20160372399A1 (en) 2016-12-22
US11049790B2 (en) 2021-06-29
CN104576551A (zh) 2015-04-29
DE102013220880B4 (de) 2016-08-18
DE102013220880A1 (de) 2015-04-16
US9437513B2 (en) 2016-09-06
US20150102479A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
CN104576551B (zh) 在封装结构的间断上的电绝缘的热接口结构
US8674492B2 (en) Power module
US10347554B2 (en) Spatially selective roughening of encapsulant to promote adhesion with functional structure
CN107039374B (zh) 功能化的接合结构
CN107863328B (zh) 使用冷却流体冷却并且包括屏蔽层的封装体
US8569890B2 (en) Power semiconductor device module
WO2017175612A1 (ja) パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
CN106098638B (zh) 包括流体冷却通道的电子模块及其制造方法
CN109637983B (zh) 芯片封装
EP2149903B1 (en) Semiconductor module for electric power
US10818574B2 (en) Plug-in type power module and subsystem thereof
JP2014216459A (ja) 半導体装置
KR19990078062A (ko) 전자 조립체 및 그 제조 방법
JP2009302526A (ja) 電子回路装置及びその製造方法
WO2018055667A1 (ja) 半導体装置
JP2011029589A (ja) 半導体装置およびその製造方法
CN108140621B (zh) 半导体装置和其制造方法
JP2013258334A (ja) 半導体装置及びその製造方法
JP2011091259A (ja) 半導体モジュールおよびその製造方法
CN105144373A (zh) 半导体装置
CN105990275A (zh) 功率模块封装件及其制作方法
JP5488645B2 (ja) 半導体装置およびその製造方法
US20210166986A1 (en) Package with encapsulant under compressive stress
CN219759566U (zh) 绝缘基板及功率器件
CN111465268B (zh) 散热器及其制造方法和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant