CN107039374B - 功能化的接合结构 - Google Patents

功能化的接合结构 Download PDF

Info

Publication number
CN107039374B
CN107039374B CN201610873388.5A CN201610873388A CN107039374B CN 107039374 B CN107039374 B CN 107039374B CN 201610873388 A CN201610873388 A CN 201610873388A CN 107039374 B CN107039374 B CN 107039374B
Authority
CN
China
Prior art keywords
electronic component
heat sink
carrier
bonding structure
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610873388.5A
Other languages
English (en)
Other versions
CN107039374A (zh
Inventor
E·菲尔古特
C·卡斯特兰
H·T·屈克
T·S·李
S·K·穆鲁甘
R·奥特伦巴
L·S·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN107039374A publication Critical patent/CN107039374A/zh
Application granted granted Critical
Publication of CN107039374B publication Critical patent/CN107039374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种电子部件(100)，所述电子部件(100)包括导电载体(102)、位于所述载体(102)上的电子芯片(104)、包封所述载体(102)的一部分和所述电子芯片(104)的密封剂(106)、电绝缘且导热的接合结构(108)，所述接合结构(108)覆盖所述载体(102)的暴露的表面部分和所述密封剂(106)的连接的表面部分并且被功能化，用于促进通过所述接合结构(108)在散热体(112)上的热消散。

Description

功能化的接合结构
技术领域
各种实施例总体上涉及电子部件、制造电子部件的方法以及布置结构。特别地，示例性实施例可促进热消散，可尤其在功率器件中实现。
背景技术
用于电子芯片的诸如模制结构的传统封装已经发展到一定水平，其中，封装不再显著妨碍电子芯片的性能。这种电子芯片可被安装在引线框架上，所述电子芯片的与主表面相反的表面可通过结合线被连接至引线框架。
传统电子芯片被安装在诸如引线框架的芯片载体上，由从芯片延伸的结合线被电连接至芯片载体，并且被模制在封装体中，这种电子芯片可能由于封装体内的热绝缘而受到损害。
DE10 2013 220 880 A1公开了一种用于制造电子半导体封装体的方法，在所述方法中，电子芯片被耦接至载体，所述电子芯片被具有间断点的包封结构至少部分地包封，并且所述载体被部分地包封，所述间断点的至少一部分和与其连接的与载体的暴露的表面部分相邻的体积由电绝缘热接合结构覆盖，这样去除了所述载体中的至少一部分与其周围的电耦接。
然而，在稳定性和热管理方面仍然存在改善电子部件的空间。
发明内容
可能需要提供一种可能性以制造具有简单的处理构造和高稳定性的电子器件。
根据一个示例性实施例，提供了一种电子部件，所述电子部件包括导电载体、安装在所述载体上的电子芯片、包封载体的一部分和电子芯片的密封剂以及电绝缘且导热的接合结构(例如覆盖载体的暴露的表面部分(尤其是不间断地覆盖载体的在密封剂的两个相反的主表面中的一个表面处暴露的整个表面部分)和密封剂的连接的表面部分)，所述接合结构被功能化，用于促进通过散热体的热消散/热传递，和/或用于促进接合结构在散热体(其中，所述散热体可能会或不会形成电子部件的一部分)上的粘附(和/或粘合和/或接触)。
根据本发明的另一个示例性实施例，提供了一种电子部件，其包括导电载体；安装在所述载体上的电子芯片；安装在所述载体上的另外的电子芯片；包封载体的一部分、电子芯片和另外的电子芯片的密封剂；以及电绝缘且导热的接合结构，所述接合结构覆盖载体的暴露的表面部分和密封剂的连接的表面部分，其中，所述接合结构通过提供位于电子芯片之上的具有第一厚度的它的第一部分和通过提供位于另外的电子芯片之上的具有不同于第一厚度的第二厚度的它的第二部分而被功能化。
根据又一个示例性实施例，提供了一种布置结构，所述布置结构包括：包括电触点的安装结构以及具有上述特征且被安装在所述安装结构上的电子部件，使得电子芯片被电连接至所述电触点。
根据另一个示例性实施例，提供了一种制造电子部件的方法，其中，所述方法包括将电子芯片安装在导电载体上，用密封剂包封载体的一部分和电子芯片，形成电绝缘且导热的接合结构以覆盖载体的暴露的表面部分和密封剂的连接的表面部分，并且功能化接合结构用于促进接合结构在散热体上的粘附。
根据又一个示例性实施例，提供了一种电子部件，其包括导电载体、位于所述载体上的电子芯片、包封载体的一部分和电子芯片的密封剂以及散热体，所述散热体包括被附接至或将被附接至所述载体的暴露的表面部分和所述密封剂的连接的表面部分的电绝缘且导热的接合结构，用于在电子部件的运行期间消散由所述电子芯片生成的热，其中，接合结构被功能化，用于促进接合结构的粘附(尤其是与散热体的其余部分和/或与包封的芯片及载体的粘附)。
一种示例性实施例具有的优点是，可通过特定地功能化热接合结构来显著提高导电载体与散热体之间的通过热接合结构的热耦合的稳定性，使得能够提高接合结构与散热体的粘附并且可以可靠地防止散热体与热接合结构之间的非常不令人期望的气隙。因此，接合结构可被特定地处理，用于确保接合结构与诸如散热器的散热体的基本上不间断的整个表面的耦合。相应实施例的要点可在以下事实中看出：通过调整热接合结构的面向散热体的表面特性来功能化接合结构的外表面，能够防止形成气隙并且能够促进接合结构与散热体之间的热耦合。根据经验，当接合结构被适当地附接至散热体时，空气的排热能力仅仅是接合结构的材料的排热能力的大约5％。尽管在仅有中等热导率的密封剂的情况下，促进接合结构与散热体之间的热流动仍可提供对电子部件内的电子芯片的高效冷却。
根据另一个示例性实施例，可通过由具有两种(或两种以上)不同厚度的两个(或两个以上)不同部分配置接合结构来实现对接合结构的功能化，所述具有两种(或两种以上)不同厚度的两个(或两个以上)不同部分相应于被分配至所述不同部分的两个(或两个以上)不同电子芯片。这尤其改善了电子部件的电可靠性和性能。在这种电子部件中，寄生电容可干扰电子部件的运行，并且可由载体(其可起到类似第一导电电容器极板的作用)、由附接的散热体(其可起到类似第二导电电容器极板的作用)以及由接合结构(其可起到类似两个电容器极板之间的电介质的作用)形成。由于电容值间接地与电介质的厚度成比例，因此对接合结构的厚度的改变可作为功能化电子部件的设计参数，以便抑制所提到的寄生电容的不利影响。例如，接合结构的局部厚度可为频繁切换的电子芯片而增加，以便由此局部减小寄生电容，这样进而导致了电损耗的减小。对于期望其在工作周期的相对较大的部分时间中静态运行的另一个芯片，接合结构的局部较小的厚度是可接受的并且允许将后者的电子芯片离表面更近地放置，这对于在其运行期间的排热具有有利的作用。所描述的功能化接合结构的措施，即通过将接合结构设置成具有与相关的芯片的位置有关的局部变化的厚度，可提供高效的电磁干扰(EMI：electromagnetic interference)保护。因此，接合结构的非均一层厚可对封装体的电性能和热性能具有有利的作用。
根据本发明的又一个示例性实施例，接合结构的功能化可被布置在散热体的一侧上而不是包封的芯片/封装体的一侧上。在这种构造中，可相应地实现与在本申请中描述的功能化的接合结构有关的任何实施例。
可自由组合上述的实施例。
描述另外的示例性实施例
下文中，将说明另外的电子部件的示例性实施例、制造电子部件的方法以及布置结构。
在本申请的上下文中，术语“功能化的”可特别表示对接合结构的特定配置使得接合结构可提供一种附加的预定的功能(诸如促进粘附和/或防止气隙和/或抑制寄生电容的功能)。该功能化也可导致压力平衡(热接合结构的密度调整可导致压力调节)。在这种实施例中，可通过功能化的接合结构空间上平衡或至少部分地均衡由诸如螺钉的用于将电子部件连接至散热体的紧固元件所施加的压力。优选地，可通过配置接合结构的形状、尺寸、材料和/或任何其他物理参数来特定地配置接合结构以满足所提到的功能来实现所述功能化。
在本申请的上下文中，术语“促进接合结构在散热体上的粘附”可特别表示接合机构在其面向散热体的主表面上的功能化被配置来抑制接合结构从散热体分离或释放的任何倾向。一种相应配置的接合结构可因而确保接合结构与散热体之间的基本上没有空隙的接合。
在一个实施例中，功能化的接合结构被功能化是用于使接合结构与散热体之间的气体夹杂不能形成。更具体地说，功能化的接合结构可被设置有非平面的表面型廓(尤其参见附图标记110、188、190、192、1002)而使导热性很差的气体夹杂不能形成或抑制其形成。在这种实施例中，所述功能化可以这种方式执行，即在连接散热体和接合结构时，使存在于接合结构与散热体之间的接合处的气体被强行驱离于此接合区域。这改善了电子部件在运行期间由至少一个电子芯片生成的热朝着散热体和环境中消散的能力。
在一个实施例中，功能化的接合结构在面向散热体的主表面上被设置有表面型廓结构，所述表面型廓结构包括中央凸起，所述中央凸起由与中央凸起的厚度相比具有更小的厚度的包围部分包围。与电子芯片的延伸距离相比，中央凸起可侧向延伸得更远(例如电子芯片的侧端与中央凸起的侧端的连线、与接合结构的面向载体和密封剂的表面的法线方向之间形成45°角)。因此，热扩散角度可以在30°至60°的范围内，尤其是在45°或大约45°的角度。相比于缩回的包围部分，中央凸起可受到加重的形变和安装压力。这种表面型廓可进一步改善热消散/排热。直接布置在电子芯片下的接合结构的这种侧向凸出的中央区域可提高排热能力。在安装散热体(尤其是使用诸如螺钉的紧固元件)期间这种区域被更强烈地压缩，因而热阻降低。这是有利的，尤其是鉴于可限制紧固元件(例如塑料螺钉)的压力这样一个事实。
在一个实施例中，接合结构的功能化的表面限定了热耦合表面，其面向将被耦合至接合结构的散热体，并且与接合结构的面向载体和密封剂的内表面相反。换言之，具体而言接合结构的将被耦合至散热体的暴露的外表面可被功能化、成形或活化以便促进此被活化的表面与散热体之间的粘附。因此可从接合结构与散热体之间的接合部去除对热耦合不利的气隙或气泡或使之远离。
在一个实施例中，功能化的接合结构可实现侧向的改善的热传递。
在一个实施例中，功能化的接合结构具有凹形的外表面部分和凸形的外表面部分中的至少一种。接合结构的凹形的外表面是合适的功能化的一个示例，可起到类似吸盘的作用，由此可改善接合结构与散热体之间的粘附。通过采取这种措施可显著抑制形成气隙的趋势。当通过诸如螺钉的紧固元件将接合结构连接至散热体时，接合结构的暴露的表面的凹形形状是尤其有利的(尤其是用于实现由于非对称旋拧力的压力平衡)。当使用用于将电子部件连接至散热体的多个紧固元件(诸如两个螺钉)时，凸形的外表面或者凸形的和凹形的部分的交替序列也可能是合适的。当通过夹持部将接合结构连接至散热体时，接合结构的暴露的表面的凸形形状也是尤其有利的。
在一个实施例中，功能化的接合结构是图案化层。所述图案化层的一个或一个以上的凹部可优选地面向将被连接至接合结构的散热体。通过对图案化层的相应的成形，可高效地促进接合结构与散热体之间的适当的粘附。
在一个实施例中，图案化层具有一个或一个以上的空气排放通道，其被配置用于将空气从接合层与散热体之间的接合处排离。在将接合结构与散热体彼此连接时，这种空气排放通道可引导空气从接合结构与散热体之间的接合部离开。来自周围大气的空气可因此从这个接合部通过一个或一个以上的空气排放通道离开朝着环境中流动。可通过图案化层型的接合结构形成甚至是排放通道的互连网络。
在一个实施例中，接合结构可被限定和/或被设计成可提供一个或一个以上的被精确限定的气隙。当气隙被接合结构精确地限定时(而不是以任意的形式形成)，可提高关于所制造的电子部件的性能的可重复性。
在一个实施例中，图案化层被配置用于提供电磁干扰保护。这种图案化可导致接合结构的厚度变化，所述厚度变化能够抑制在电子部件的以下部分中寄生电容的影响，即在寄生电容尤其干扰使性能劣化的部分中(例如在被实施为高频开关的电子芯片的直接环境中)。因此，可降低电损耗。
在一个实施例中，图案化层是与由蜂巢图案(即与六边形几何一致)和多边形图案(例如互连的矩形，尤其是互连的正方形的布置)组成的组中的至少一种相一致的图案。这种构造抑制空隙并且使得气体可从接合结构与散热体之间的接合部逸出。因此可防止大体积的气体夹杂。
在一个实施例中，功能化的接合结构包括在接合结构中的至少一个盲孔，所述至少一个盲孔开向将被连接至散热体的表面，而接合结构在相反的表面处仍然闭合，所述相反的表面覆盖载体的暴露的表面部分和密封剂的连接的表面部分。因此，由穿过一个或一个以上的由至少一个盲孔限定的通道来排除空气而实现的气隙防止可局限于接合结构的与散热体相对的主表面，而对相反主表面，即接合结构的在载体和密封剂上的表面(例如平面的)没有任何不利的影响。
在一个实施例中，功能化的接合结构具有等离子体处理的外表面。相应地，其方法可进一步包括等离子处理接合结构的外表面。通过这种等离子体活化接合结构的功能化的表面，可实现对这个表面的微观粗糙化，这增加了连接面积，因而对接合结构的暴露的表面的粘附能力具有有利的影响。所提到的微观粗糙化结构可具有在纳米与微米之间的范围内的数量级。
在一个实施例中，布置结构的安装结构包括印刷电路板(PCB：printed circuitboard)。因此，载体的延伸超过密封剂的自由端(诸如引线框架的延伸超过密封剂的引线)可被耦接至PCB的导电结构。
在一个实施例中，电子部件还包括被安装在载体上并且至少部分由密封剂包封的另外的电子芯片，其中，功能化的接合结构具有在电子芯片之上的具有第一厚度的第一部分，并且具有在所述另外的电子芯片之上的具有不同于第一厚度的第二厚度的第二部分。通过局部调整接合结构的厚度，可作出局部寄生电容与载体和电子芯片至电子部件的表面的距离之间的权衡。优选地，尽管在接合结构存在不同厚度的部分的情况下，接合结构的面向散热体的外表面仍可以是平面的，由此简化安装散热体。为了仍然能提供具有不同厚度的部分，接合结构的相应高度型廓结构可朝向密封剂的内部。形成接合结构的具有不同厚度的不同部分可例如对半桥的情况有利，在所述半桥情况下不同的芯片开关在显著不同的动态负载下运行。总体来说，接合结构的局部厚度可与相应的电子芯片所处的位置有关。这可使得能够避免或限制性能降低，所述性能降低可尤其在电子芯片的高运行频率值的情况下出现(例如100kHz以上)和/或在运行期间高压值流过电子芯片的情况下出现(例如800V以上)。
在一个实施例中，通孔至少延伸穿过密封剂和接合结构，使得紧固元件(诸如螺钉或螺栓)可被引导穿过通孔，用于将电子部件固定至散热体。在一个实施例中，紧固元件可形成电子部件的一部分。通过紧固元件将电子部件安装至散热体是简单并且便宜的。
在一个实施例中，功能化的接合结构在紧邻包围通孔的区域中的厚度小于接合结构在远离于通孔的另一区域中的另一厚度。成接合结构在通孔周围局部减小厚度的形式的相应的功能化具有的优点是，能非常可靠并且高效地抑制通孔周围的非期望的气隙的形成。在通孔附近，由紧固元件施加至包括接合结构和载体在内的包封的芯片的紧固力非常大。使靠近通孔的局部接合结构变薄已经被显示出是一种在完成紧固步骤之后而又没有形成气隙的倾向地获得一致的接合结构的高效措施。
在一个实施例中，电子部件包括被配置用于将电子部件连接至散热体的夹持部。这种夹持部可被配置以将具有热接合涂层的包封的芯片-载体布置结构与散热体夹紧而无需形成通孔。尽管通过夹持部将散热体连接至电子部件的其余部分的工作比通过诸如螺钉的紧固元件多一些，然而尤其是对于高性能的应用来说它仍然是有利的。在一个涉及夹持部的实施例中，已经显示出它对于形成具有面向散热体的凸形表面的接合结构是有利的。在这种配置下，在用夹持部施加压力时所述凸形表面变形为基本平坦的表面，由此确保了接合结构与散热体之间无气隙的整个表面接触。
在一个实施例中，电子部件既不包括紧固元件(诸如螺钉)，也不包括夹持部。在这种实施例中，有可能配置接合结构的功能化使得它自己能够提供至散热体的粘附功能。可因此省去夹持部或螺钉。
在一个实施例中，在例如通过压缩模制形成接合结构期间，接合结构已经伴随着功能化而形成。具体而言，接合结构的表面型廓结构可由模具的型廓和/或脱模箔(诸如脱模带)的结构或型廓限定。
替代地，有可能首先形成具有均一厚度的保形接合层，随后进一步处理接合层(例如通过蚀刻、激光工艺等等)，由此在之后形成功能化。
接合结构可以是通过层压将被连接至电子部件的其余部分的箔。替代地，有可能通过模制或沉积来形成接合结构。
例如，接合结构可具有10μm至1000μm的范围内的厚度，尤其是50μm至500μm的范围内的厚度。例如，接合结构的材料的热导率可在1W m-1K-1至20W m-1K-1的范围内，尤其是在3Wm-1K-1至8W m-1K-1的范围内。接合结构的材料的热导率可高于密封剂的材料的热导率。例如，密封剂的材料的热导率可以在0.6W m-1K-1至6W m-1K-1的范围内，尤其是在1W m-1K-1至2W m- 1K-1的范围内。例如，接合结构的材料可以是硅酮基材料(或可基于任何其他树脂基材料，和/或它们的组合物制成)，其可包括用于提高热导率的填料颗粒。例如，这种填料颗粒可包括或由氧化铝组成(和/或由氮化硼、氮化铝、金刚石、氮化硅)组成。
在一个实施例中，载体包括引线框架或由引线框架组成。引线框架可以是在芯片封装体内的金属结构，其被配置用于将信号从电子芯片载送至外部，和/或反向载送。封装体或电子部件内的电子芯片被附接至引线框架，然后可提供结合线用于将电子芯片的焊盘附接至引线框架的引线。随后，引线框架可被模制在塑料壳体或任何其他密封剂中。在引线框架的外部，可切掉引线框架的相应的部分，由此分离各引线。在这种切断之前，可进行如本领域技术人员所知晓的诸如电镀、最终测试、填料等等的其他步骤。
在一个实施例中，电子部件还包括上述的被附接至或将被附接至接合结构的散热体，其用于在电子部件的运行期间消散由电子芯片生成的热。例如，所述散热体可以是具有适当导热性能的导热体，诸如铜或铝或石墨、金刚石、复合材料和/或所提到的组合物和/或其他材料制成的板，其可具有冷却片或类似物以进一步促进热的消散，热可从电子芯片通过芯片载体和接合结构被热传导至散热体。可通过诸如空气或水的冷却流体(总体而言是气体和/或液体)来进一步促进经由散热体的排热，所述冷却流体可在电子部件的外部沿散热体流动。
在一个实施例中，电子部件适于双面冷却。例如，第一功能化的接合结构可将包封的芯片和载体与第一散热体热耦合，而第二功能化的接合结构可将包封的芯片和载体与第二散热体热耦合。
在一个实施例中，电子芯片被配置为功率半导体芯片。因此，电子芯片(诸如半导体芯片)可被用于例如在汽车领域中的功率应用，并且可例如具有至少一个集成的绝缘栅双极型晶体管(IGBT：insulated-gate bipolar transistor)和/或至少一个另外类型的晶体管(诸如MOSFET、JFET等等)和/或至少一个集成的二极管。这种集成的电路元件可例如用硅技术或基于宽带隙半导体(诸如硅上的碳化硅、氮化镓或氮化镓)制成。半导体功率芯片可包括一个或一个以上的场效应晶体管、二极管、逆变器电路、半桥、全桥、驱动器、逻辑电路、其他器件等等。
在一个实施例中，电子芯片经历垂直电流流动。根据本发明的示例性实施例的封装体构造尤其适合于大功率应用，在大功率应用中垂直电流流动是令人期望的，即电流在垂直于电子芯片的两个相反的主表面的方向上流动，所述两个相反的主表面中的一个被用于将电子芯片安装在载体上。
在实施例中，电子部件可被配置为半桥、渥尔曼放大电路、由场效应晶体管和双极型晶体管彼此并联连接组成的电路、或功率半导体电路。因此，根据示例性实施例的封装构造与各个不同的电路理念的需求兼容。
在一个实施例中，电子部件被配置为以下组中的一种：连接引线框架的功率模块、晶体管外形(TO：Transistor Outline)电子部件、方形扁平无引线式封装(QFN：Quad FlatNo Leads Package)电子部件、小外形(SO：Small Outline)电子部件、小外形晶体管(SOT：Small Outline Transistor)电子部件、薄型小外形封装(TSOP：Thin More OutlinePackage)电子部件。因此，根据示例性实施例的电子部件与标准的封装理念完全兼容(尤其是与标准的TO封装理念完全兼容)并且从外部看起来是传统的电子部件，这对于用户是高度便利的。在一个实施例中，电子部件被配置为功率模块，例如模制的功率模块。例如，电子部件的示例性实施例可以是智能的功率模块(IPM：intelligent power module)。
可使用半导体衬底，优选硅衬底作为形成电子芯片的基底的衬底或晶片。替代地，可提供氧化硅或另外的绝缘体衬底。也可以实现锗衬底或III-V族半导体材料衬底。例如，可用GaN或SiC技术实现示例性实施例。
对于包封，可使用塑料材料或陶瓷材料。密封剂可包括环氧树脂材料。例如用于提高热导率的填料颗粒(诸如氧化硅颗粒)可嵌入在密封剂的环氧基基质中。
另外，示例性实施例可利用标准的半导体加工技术，诸如适当的蚀刻技术(包括各向同性和各向异性蚀刻技术，尤其是等离子体蚀刻、干蚀刻、湿蚀刻)、图案化技术(其可涉及光刻掩模)、沉积技术(诸如化学气相沉积(CVD：chemical vapor deposition)、等离子体增强化学气相沉积(PECVD：plasma enhanced chemical vapor deposition)、原子层沉积(ALD：atomic layer deposition)、喷涂等等)。
在一个实施例中，功能化的接合结构可被设置有用于粘附至电子部件和/或粘附至散热体的粘附层。可以将这种接合结构装配有可去除的保护箔，其可在粘附接合结构之前被去除。
结合附图查看下文的描述和所附权利要求将使上述的以及其他目标、特征和优点变得明显，在所述附图中相似的部分或元件用相似的附图标记表示。
附图说明
附图图示出示例性实施例，所述附图被包括用来提供对示例性实施例的进一步理解，并且组成了本说明书的一部分。
在附图中：
图1至图5示出根据本发明的示例性实施例的电子部件的剖视图。
图6至图9示出根据本发明的示例性实施例的布置结构的剖视图。
图10至图12示出根据本发明的示例性实施例的电子部件的剖视图。
具体实施方式
附图中的图示是示意性的并且没有按照比例绘制。
在将参照附图更加详细地描述示例性实施例之前，下文将总结开发示例性实施例所基于的一些总体考虑。
根据本发明的一个示例性实施例，提供了装配有结构化的背侧隔离结构，即装配有被特定功能化的热接合结构(TIM：thermal interface structure)的电子部件或封装体(例如TO-247封装体)。相应地，可就背侧隔离结构的热-电性能改善尤其是像TO封装体的功率封装体。可在器件(尤其是在应用中没有隔离垫的器件上)上实现提供热接合结构。
例如，这种结构化的接合结构可被设置成具有用于改善安装性能(尤其是用于改善力耦接)的凹形。附加地或替代地，这种结构化的接合结构可以是被图案化用于改善安装性能(尤其是用于促进空气渗透)的表面。也有可能根据一个示例性实施例的功能化的接合结构被等离子体处理用于改善安装性能(尤其是用于改善散热器粘合力)。附加地或替代地，接合结构可配备有用于改善EMI行为(即用于改善电容耦合，尤其是抑制电子部件内寄生电容器的影响)的表面图案。另外，也有可能将功能化的接合结构配置成具有结构化的形状，并且通过一个或一个以上的螺钉来安装散热器。根据本发明的又一个示例性实施例，功能化的接合结构可被结构化并且被配置成基于夹持部地被安装在散热器上。
图1示出根据本发明的一个示例性实施例的被实施为晶体管外形(TO)电子部件的电子部件100的剖视图。
所述电子部件100，其也可被表示为半导体封装体，包括此处被实施为引线框架的导电芯片载体102。另外，此处被实施为功率半导体芯片的电子芯片104例如通过粘附剂(未示出)被安装在所述载体102上。尽管图1中未示出，然而电子芯片104的一个或一个以上的芯片焊盘可通过一个或一个以上的结合线(例如与图12中的类似)与芯片载体102电耦接。密封剂106，例如可由具有基于氧化硅的填料颗粒的环氧基材料制成的模制化合物包封载体102的一部分。密封剂106的材料可具有大约1W m-1K-1的热导率并且具有电绝缘特性。然而，载体102的另一部分延伸超出密封剂106，因而暴露于环境中。电子芯片104也由密封剂106包封。
附加地，另外的电子芯片104’，其在此也被实施为功率半导体芯片，例如通过粘附剂(未示出)被安装在载体102上。尽管图1中未示出，然而所述另外的电子芯片104’的一个或一个以上的芯片焊盘可通过一个或一个以上的结合线(例如与图12中的类似)与芯片载体102电耦接。密封剂106也包封所述另外的电子芯片104’。
另外，提供有功能上结构化的电绝缘且导热的接合结构108，其覆盖载体102的暴露的表面部分以及密封剂106的连接的表面部分，以电解耦载体102的被覆盖的表面与环境。另外，接合结构108被特定地功能化，用于促进接合结构108在散热体112上的粘附或粘合。接合结构108是具有通孔114和围绕所述通孔114的倾斜壁的图案化层。
为了将电子部件100固定至散热体112(此处被配置为具有冷却片的散热器)，形成了延伸穿过密封剂106和接合结构108的通孔114，使得此处为螺钉的紧固元件116可引导穿过通孔114至散热体112中用于将散热体112固定至电子部件100的其余部分。因此，散热体112与接合结构108直接接触连接。因此，在电子部件100的运行期间由电子芯片104生成的热可通过载体102和密封剂106以及通过接合结构108朝向散热体112，然后从那里消散至环境中。
接合结构108可具有约300μm的垂直厚度，并且可由填充有氧化铝基填料颗粒的硅酮基基质制成。它可具有大约5W m-1K-1的热导率并且具有电绝缘特性。接合结构108同时满足不同功能：一方面，它覆盖载体102的暴露的表面部分以及密封剂106的相邻部分，因此充当防止电流在密封剂106的内部与外部之间流动的电绝缘体。另一方面，接合结构108是导热的，能够将热能导出密封剂106的内部，即从电子芯片104、104’朝向环境导出。因此，接合结构108还具有冷却功能。
然而，可能通常会发生的是，一方面的接合结构108的暴露的表面与另一方面的散热体112之间的热耦合被在接合结构108与散热体112之间的接合区中形成的气隙或气体夹杂减弱。通过如图1中示出的接合结构108的特定功能图案，可显著抑制在接合结构108与散热体112之间的接合区中形成气隙或气体夹杂的趋势：如可从图1中所看出的，这可通过使功能化的接合结构108在包围通孔114的紧邻区域中的厚度小于接合结构108在远离于通孔114的另一区域中的另一厚度而实现。如图1中可看出的，突出穿过接合结构108的通孔114具有成围绕通孔114的锥形结构188的形式的表面轮廓(例如圆锥形结构)。还可从图1中看出的，接合结构108的所有其余部分具有不变的厚度，使得在除紧邻包围通孔114以外的所有区域中接合结构108是保形层类型。在通过将紧固元件116(实施为螺钉)旋拧穿过通孔114并且进入至散热体112的螺纹盲孔中而将散热体112固定至电子部件100的其余部分期间，最大力被施加在接合结构108的紧邻包围通孔114的区域的部分中。已经显示出，通过形成锥形结构188局部薄化接合结构108紧邻围绕通孔114的部分，使得在接合结构108与散热体112之间基本上没有气隙的固定之后，接合结构108基本上是平面的配置。因此，根据图1通过图案化并且圆锥化(参见锥形结构188)接合结构108的限界延伸穿过接合结构108的通孔114的部分，实现了对接合结构108的功能化，这改善了粘附和粘合，因而改善了载体102、接合结构108与散热体112之间的热耦合。
图2示出根据本发明的另一个示例性实施例的电子部件100的剖视图。
根据图2的电子部件100与根据图1的电子部件100的区别尤其在于，根据图2，接合结构108具有成面向散热体112的功能化的凹形外表面部分190形式的表面轮廓。在固定紧固元件116用于将散热体112连接至电子部件100的其余部分时，外部凹形接合结构108起到类似吸盘的功能，可靠地将接合结构108与散热体112的相对的接触表面连接起来而在它们之间基本上没有气隙。在固定紧固元件116用于将散热体112连接至电子部件100的其余部分时，外部凹形接合结构108被压缩并且轻微变形为大致平面的形状(未示出)，因而与平面平行地施压于散热体112而在它们之间没有空隙。因此，接合结构108的功能化的外表面限定了热耦合表面，其面向将被耦合至接合结构108的散热体112且与接合结构108的面向载体102和密封剂106的内表面相反。根据图2的模制的凹形TIM形状改善了电子部件100的安装性能。
图3示出根据本发明的又一个示例性实施例的电子部件100的剖视图。
根据图3的电子部件100与根据图1的电子部件100的区别尤其在于，根据图3，构成功能化的接合结构108的图案化层具有空气排放通道，其被配置用于将空气从一方面的接合结构108与另一方面的散热体112之间的接合部排出。尽管图3中未示出，但是图案化的接合结构108可优选地根据蜂窝图案(即多个互相连接的六边形通道)被图案化，因为这种图案已经被显示为对将空气从接合结构108的中央部分引离并引至其侧边尤其有效。根据图3，接合结构108具有成盲孔110形式的表面轮廓，所述盲孔被实施为接合结构108中的空气通道的分叉网络。如可图3看出的，盲孔110仅开向将被连接至散热体112的表面，所述散热体112将被固定至接合结构108。图案化层仍然是封闭的，因而在覆盖载体102的暴露的表面部分以及密封剂106的连接的表面部分的相反表面处是连续的。图3的实施例提供了用于改善空气渗透的模制TIM图案。
图4示出根据本发明的又一个示例性实施例的电子部件100的剖视图。
根据图4的电子部件100与根据图3的电子部件100的区别尤其在于，根据图4，电子部件100包括夹持部118(而不是与通孔114配合的紧固元件116)，所述夹持部118被配置用于通过夹持将电子部件100连接至散热体112。因此，被密封剂106包封的并且由接合结构108覆盖的芯片104和载体102被夹持部118夹持或施压于散热体112。另外，根据图4可预料到仅有一个芯片104。
图5示出根据本发明的又一个示例性实施例的电子部件100的剖视图。
根据图5的电子部件100与根据图2的电子部件100的区别尤其在于，根据图5，电子部件100也包括夹持部118(而不是与通孔114配合的紧固元件116)，所述夹持部118被配置用于通过夹持将电子部件100连接至散热体112。另外，根据图5可预料到仅有一个芯片104。
图6示出根据本发明的一个示例性实施例的布置结构130的剖视图。
所述布置结构130包括安装结构132，其此处被实施为印刷电路板(PCB)且包括诸如铜布线的电触点134。可被配置为如本文描述的那样的电子部件100被安装在安装结构132上，使得电子芯片104通过芯片载体102电连接至电触点134。图6中未详细示出的接合结构108由此可被配置为如图1至图5、图10至图12中示出的任意一种。根据图6，电子部件100的主表面、安装结构132以及散热体112彼此平行。
图7示出根据本发明的又一个示例性实施例的布置结构130的剖视图。图7的实施例与图6的实施例区别在于，根据图7，电子部件100的主表面相对于安装结构132的主表面倾斜。
图8示出根据本发明的又一个示例性实施例的布置结构130的剖视图。图8的实施例与图6的实施例区别在于，根据图8，电子部件100的主表面与安装结构132的主表面垂直。
图9示出根据本发明的又一个示例性实施例的布置结构130的剖视图。图9的实施例与图6的实施例区别在于，根据图9，电子部件100的主表面相对于安装结构132的主表面倾斜。
图10示出根据本发明的另一个示例性实施例的电子部件100的剖视图。
根据图10的电子部件100与根据图4的电子部件100的区别尤其在于，根据图10，接合结构108被配置为具有基本上保形或均一厚度的层。然而，图10中示出的接合结构108具有面向散热体112的等离子体处理的外表面。如可从细节1000看出的，通过等离子体处理的功能化导致以下形式的表面轮廓：接合结构108的包括多个微小凸起1002的粗糙的暴露的表面。所述微小凸起1002，其可例如具有纳米至微米级的垂直高度，增加了接合结构108的有效表面，因而促进了至散热体112的粘附和无气隙的连接。
图11示出根据本发明的又一个示例性实施例的电子部件100的剖视图。
根据图11的电子部件100与根据图5的电子部件100的区别尤其在于，接合结构108的暴露的表面具有凸状形式的表面轮廓(而非凹状)，参见凸形外表面部分192。已经显示出凸状也促进接合结构108与散热体112之间的整个表面接触，而在它们之间没有明显的分层、分离或形成空隙的趋势。
图12示出根据本发明的又一个示例性实施例的电子部件100的剖视图。
根据图12，电子芯片104的芯片焊盘和另外的电子芯片104’的芯片焊盘通过结合线1204与芯片载体102电耦接。
图12中示出的电子部件100包括被实施为弯曲的引线框架的导电载体102，被实施为功率半导体芯片的用于在载体102上的高频应用的两个电子芯片104、104’，被实施为模制化合物并包封载体102的一部分、电子芯片104以及另外的电子芯片104’的密封剂106以及电绝缘的并且导热的接合结构108。
根据图12，功能化的接合结构108在其台阶状的下表面处(参见台阶1206)覆盖载体102的暴露的表面部分以及密封剂106的连接的表面部分。接合结构108的与其台阶状的下表面相反的另一个主表面基本上是平面的。接合结构108具有在电子芯片104之上的具有第一厚度D的第一部分1200，并且具有在另外的电子芯片104’之上的具有较小的第二厚度d的第二部分1202。换言之，D>d。
通过所描述的配置，构成接合结构108的图案化层如下文中将描述的那样，被配置用于提供电磁干扰(EMI)保护。在运行期间通过金属载体102、通过金属散热体112以及通过电介质接合结构108可形成寄生电容。接合结构108的局部厚度D为频繁切换的电子芯片104而局部增加，以由此局部增大寄生电容，进而导致电损耗的减小。对于另外的电子芯片104’，期望所述另外的电子芯片104’在工作周期的相对较大部分时间中是静态运行，接合结构108的局部较小的厚度d基本上没有使性能下降的影响并且能够引导另外的电子芯片104’和载体102的相应的部分靠近在运行期间对排热具有有益影响的表面。所示出的配置可例如对半桥的情况有利，在半桥情况下，在运行期间不同的芯片开关(参见电子芯片104、104’)经历不同量的动态负载。
有利地，接合结构108的上部暴露的表面宏观上是平面的(即不具有台阶1206)，这样显著地简化了至散热体112的连接。
如可从图12进一步看出的，接合结构108的上部暴露的外表面可通过如参照图10描述的等离子体处理被选择性地功能化，以进一步促进接合结构108与散热体112之间的粘附和无气隙的连接。
应该注意的是术语“包括”不排除其他元件或特征，并且“一”或“一个”不排除复数的情况。而且，与不同实施例结合描述的元件可以组合起来。还应该注意的是，附图标记不应被解释为对权利要求的范围的限制。此外，本申请的范围并非受限于本说明书中描述的处理、机器、制造、物质组合物、方式、方法以及步骤的特定实施例。相应地，所附权利要求旨在于包括在它的范围之内的处理、机器、制造、物质组合物、方式、方法或步骤。

Claims (24)

1.一种电子部件(100)，所述电子部件(100)包括：
·导电载体(102)；
·在所述载体(102)上的电子芯片(104)；
·包封所述载体(102)的一部分和所述电子芯片(104)的密封剂(106)；
·电绝缘并且导热的接合结构(108)，所述接合结构(108)被功能化用于促进通过所述接合结构(108)在可连接的散热体(112)上的热消散；
·其中，所述接合结构(108)被进一步功能化用于使所述接合结构(108)与可连接的散热体(112)之间不能形成气体夹杂；以及
·其中，所述散热体(112)通过紧固元件(116)或夹持部(118)安装到电子部件(100)上，且在安装过程中，所述接合结构(108)被施压而促进热消散并且使得不能形成气体夹杂。
2.根据权利要求1所述的电子部件(100)，其中，所述接合结构(108)覆盖所述载体(102)的暴露的表面部分以及所述密封剂(106)的连接的表面部分。
3.根据权利要求1或2所述的电子部件(100)，其中，所述接合结构(108)被设置有表面型廓结构(110、188、190、192、1002)。
4.根据权利要求1或2所述的电子部件(100)，其中，功能化的接合结构(108)具有凹形的外表面部分(190)和凸形的外表面部分(192)中的至少一种。
5.根据权利要求1或2所述的电子部件(100)，其中，功能化的接合结构(108)是图案化层。
6.根据权利要求5所述的电子部件(100)，其中，所述图案化层具有空气排放通道(110)，所述空气排放通道(110)被配置用于将空气从接合层(108)与可连接的散热体(112)之间的接合部排离。
7.根据权利要求5所述的电子部件(100)，其中，所述图案化层(1200、1202)被配置用于提供电磁干扰保护。
8.根据权利要求1至2、6至7中任一项所述的电子部件(100)，其中，功能化的接合结构(108)包括位于所述接合结构(108)中的至少一个盲孔(110)，所述至少一个盲孔(110)开向将被连接至散热体(112)的表面，而所述接合结构(108)在相反的表面处保持闭合，所述相反的表面覆盖所述载体(102)的暴露的表面部分以及所述密封剂(106)的连接的表面部分。
9.根据权利要求1至2、6至7中任一项所述的电子部件(100)，还包括：
·位于所述载体(102)上且至少部分由所述密封剂(106)包封的另外的电子芯片(104’)；
·其中，功能化的接合结构(108)具有位于所述电子芯片(104)之上的具有第一厚度的第一部分(1200)以及具有位于所述另外的电子芯片(104’)之上的具有不同于所述第一厚度的第二厚度的第二部分(1202)。
10.根据权利要求1至2、6至7中任一项所述的电子部件(100)，其中，通孔(114)至少延伸穿过所述密封剂(106)以及所述接合结构(108)，使得紧固元件(116)能够被引导穿过所述通孔(114)，用于将所述电子部件(100)固定至散热体(112)。
11.根据权利要求10所述的电子部件(100)，其中，所述紧固元件(116)是螺钉。
12.根据权利要求10所述的电子部件(100)，其中，功能化的接合结构(108)在紧邻地包围所述通孔(114)的区域中的厚度小于所述接合结构(108)在远离于所述通孔(114)的另一区域中的另一厚度。
13.根据权利要求1至2、6至7、11至12中任一项所述的电子部件(100)，其中，功能化的接合结构(108)被配置用于空间上平衡当使用紧固元件(116)连接散热体(112)时所施加的压力。
14.根据权利要求1至2、6至7、11至12中任一项所述的电子部件(100)，其中，功能化的接合结构(108)在面向散热体(112)的主表面上设置有表面型廓结构，所述表面型廓结构包括中央凸起，所述中央凸起被与所述中央凸起相比具有更小的厚度的包围部分包围。
15.根据权利要求1至2、6至7、11至12中任一项所述的电子部件(100)，其中，所述电子部件(100)还包括被附接至或将被附接至所述接合结构(108)的所述散热体(112)，用于消散在所述电子部件(100)的运行期间由所述电子芯片(104)生成的热。
16.根据权利要求1至2、6至7、11至12中任一项所述的电子部件(100)，其中，所述电子芯片(104)被配置为以下组中的至少一种：
·功率半导体芯片(104)；以及
·具有垂直电流流动的电子芯片(104)。
17.根据权利要求1至2、6至7、11至12中任一项所述的电子部件(100)，所述电子部件被配置为以下组中的一种：连接引线框架的功率模块、晶体管外形电子部件、方形扁平无引线式封装电子部件、小外形电子部件、小外形晶体管电子部件、薄型小外形封装电子部件。
18.根据权利要求1至2、6至7、11至12中任一项所述的电子部件(100)，其中，所述接合结构(108)的功能化的表面限定面向将被耦合至所述接合结构(108)的散热体(112)的热耦合表面，所述热耦合表面与所述接合结构(108)的面向所述载体(102)和所述密封剂(106)的内表面相反。
19.一种电子部件(100)，所述电子部件(100)包括：
·导电载体(102)；
·位于所述载体(102)上的电子芯片(104)；
·位于所述载体(102)上的另外的电子芯片(104’)；
·包封所述载体(102)的一部分、所述电子芯片(104)以及所述另外的电子芯片(104’)的密封剂(106)；
·电绝缘并且导热的接合结构(108)，所述接合结构(108)覆盖所述载体(102)的暴露的表面部分以及所述密封剂(106)的连接的表面部分；
·其中，所述接合结构(108)通过提供位于所述电子芯片(104)之上的具有第一厚度的第一部分(1200)以及通过提供位于所述另外的电子芯片(104’)之上的具有不同于所述第一厚度的第二厚度的第二部分(1202)而被功能化。
20.一种布置结构(130)，所述布置结构(130)包括：
·包括电触点(134)的安装结构(132)；
·安装在所述安装结构(132)上的根据权利要求1至19中任一项所述的电子部件(100)，使得所述电子芯片(104)被电连接至所述电触点(134)。
21.一种制造电子部件(100)的方法，所述方法包括：
·将电子芯片(104)安装在导电载体(102)上；
·用密封剂(106)包封所述载体(102)的一部分和所述电子芯片(104)；
·形成电绝缘并且导热的接合结构(108)，以覆盖所述载体(102)的暴露的表面部分以及所述密封剂(106)的连接的表面部分；
·将所述接合结构(108)功能化，用于促进所述接合结构(108)在将被连接至所述接合结构(108)的散热体(112)上的粘附；
·将所述接合结构进一步功能化，用于使所述接合结构与可连接的散热体之间不能形成气体夹杂；
·其中，所述散热体(112)通过紧固元件(116)或夹持部(118)安装到电子部件(100)上，且在安装过程中，所述接合结构(108)被施压而促进通过所述接合结构(108)在散热体(112)上的热消散并且使得不能形成气体夹杂。
22.根据权利要求21所述的方法，其中，所述功能化包括等离子体处理所述接合结构(108)的外表面。
23.根据权利要求21或22所述的方法，其中，所述接合结构(108)的功能化通过模制工艺限定。
24.一种电子部件(100)，所述电子部件(100)包括：
·导电载体(102)；
·位于所述载体(102)上的电子芯片(104)；
·包封所述载体(102)的一部分和所述电子芯片(104)的密封剂(106)；
·散热体(112)，所述散热体(112)包括电绝缘且导热的接合结构(108)，用于在所述电子部件(100)的运行期间消散由所述电子芯片(104)生成的热，所述接合结构(108)被附接至或将被附接至所述载体(102)的暴露的表面部分和所述密封剂(106)的连接的表面部分；
·其中，所述接合结构(108)被功能化，用于促进所述接合结构(108)的粘附；
·其中，所述接合结构被进一步功能化，用于使所述接合结构与可连接的散热体之间不能形成气体夹杂；以及
·其中，所述散热体(112)通过紧固元件(116)或夹持部(118)安装到电子部件(100)上，且在安装过程中，所述接合结构(108)被施压而促进通过所述接合结构(108)在散热体(112)上的热消散并且使得不能形成气体夹杂。
CN201610873388.5A 2015-10-02 2016-09-30 功能化的接合结构 Active CN107039374B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015116807.3A DE102015116807A1 (de) 2015-10-02 2015-10-02 Funktionalisierte Schnittstellenstruktur
DE102015116807.3 2015-10-02

Publications (2)

Publication Number Publication Date
CN107039374A CN107039374A (zh) 2017-08-11
CN107039374B true CN107039374B (zh) 2020-01-17

Family

ID=58355555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610873388.5A Active CN107039374B (zh) 2015-10-02 2016-09-30 功能化的接合结构

Country Status (3)

Country Link
US (1) US9922910B2 (zh)
CN (1) CN107039374B (zh)
DE (1) DE102015116807A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018092185A1 (ja) * 2016-11-15 2018-05-24 三菱電機株式会社 半導体モジュール及び半導体装置
US20180191336A1 (en) * 2017-01-03 2018-07-05 General Electric Company Systems and methods for power modules
US20220240376A1 (en) * 2017-01-03 2022-07-28 Transportation Ip Holdings, Llc Systems and methods for power modules
EP3444839A1 (en) * 2017-08-18 2019-02-20 Infineon Technologies Austria AG Assembly and method for mounting an electronic component to a substrate
CN109473414B (zh) * 2017-09-08 2022-11-11 万国半导体(开曼)股份有限公司 模制智能功率模块及其制造方法
DE102018204764A1 (de) 2018-03-28 2019-10-02 Infineon Technologies Ag Halbleiter- packagesystem
KR102189945B1 (ko) * 2019-01-09 2020-12-11 정성환 고방열 연성회로기판(gfpcb) 및 이의 제조 방법, 차량용 led 램프
DE102019121229A1 (de) 2019-08-06 2021-02-11 Infineon Technologies Ag Elektronische Vorrichtungen mit elektrisch isolierten Lastelektroden
DE102019131857B4 (de) * 2019-11-25 2024-03-07 Infineon Technologies Ag Ein halbleiterbauelement mit einer dose, in der ein halbleiterdie untergebracht ist, der von einer einkapselung eingebettet ist
US11313631B2 (en) * 2020-07-07 2022-04-26 Hfc Industry Limited Composite heat sink having anisotropic heat transfer metal-graphite composite fins
DE102020129148A1 (de) * 2020-11-05 2022-05-05 Infineon Technologies Ag Verfahren zum herstellen eines chippackages, verfahren zum herstellen einer halbleiteranordnung, chippackage und halbleiteranordnung
US11791238B2 (en) 2021-06-23 2023-10-17 Infineon Technologies Austria Ag Semiconductor package with releasable isolation layer protection
US20220028764A1 (en) * 2021-07-16 2022-01-27 Infineon Technologies Ag Semiconductor devices comprising wireless transmitters and/or wireless receivers
US20230125452A1 (en) * 2021-10-25 2023-04-27 Infineon Technologies Ag Semiconductor Package with Blind Hole Attachment to Heat Sink

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576551A (zh) * 2013-10-15 2015-04-29 英飞凌科技股份有限公司 在封装结构的间断上的电绝缘的热接口结构

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878108A (en) * 1987-06-15 1989-10-31 International Business Machines Corporation Heat dissipation package for integrated circuits
EP0671766A1 (en) 1994-02-25 1995-09-13 Harris Corporation Semiconductor package and method
US5886400A (en) * 1995-08-31 1999-03-23 Motorola, Inc. Semiconductor device having an insulating layer and method for making
US5637920A (en) * 1995-10-04 1997-06-10 Lsi Logic Corporation High contact density ball grid array package for flip-chips
US6432511B1 (en) * 1997-06-06 2002-08-13 International Business Machines Corp. Thermoplastic adhesive preform for heat sink attachment
US6432497B2 (en) * 1997-07-28 2002-08-13 Parker-Hannifin Corporation Double-side thermally conductive adhesive tape for plastic-packaged electronic components
US6255722B1 (en) 1998-06-11 2001-07-03 International Rectifier Corp. High current capacity semiconductor device housing
US6404065B1 (en) 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
US20020000239A1 (en) * 1999-09-27 2002-01-03 Krishna G. Sachdev Removal of cured silicone adhesive for reworking electronic components
US6583505B2 (en) 2001-05-04 2003-06-24 Ixys Corporation Electrically isolated power device package
US6543522B1 (en) * 2001-10-31 2003-04-08 Hewlett-Packard Development Company, L.P. Arrayed fin cooler
DE10249331B4 (de) * 2002-10-22 2007-08-23 Schneider-Clauss Gmbh & Co. Kg Metallwarenfabrikation Kühlvorrichtung
US7748440B2 (en) 2004-06-01 2010-07-06 International Business Machines Corporation Patterned structure for a thermal interface
DE102005013763B4 (de) 2005-03-22 2007-09-13 Sew-Eurodrive Gmbh & Co. Kg Herstellungsverfahren für eine Anordnung zur Wärmeableitung
DE102006007303A1 (de) * 2006-02-16 2007-08-30 Infineon Technologies Ag Leiterplatte
JP4847357B2 (ja) * 2007-01-29 2011-12-28 本田技研工業株式会社 半導体装置の製造方法
US20080188037A1 (en) * 2007-02-05 2008-08-07 Bridge Semiconductor Corporation Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier
US7737550B2 (en) 2007-08-30 2010-06-15 International Business Machines Corporation Optimization of electronic package geometry for thermal dissipation
US7781883B2 (en) * 2008-08-19 2010-08-24 International Business Machines Corporation Electronic package with a thermal interposer and method of manufacturing the same
US8455987B1 (en) 2009-06-16 2013-06-04 Ixys Corporation Electrically isolated power semiconductor package with optimized layout
US8492911B2 (en) * 2010-07-20 2013-07-23 Lsi Corporation Stacked interconnect heat sink
DE102012018943A1 (de) * 2012-09-25 2014-03-27 Infineon Technologies Ag Halbleitergehäuse mit Rückseiten-Strukturierung
JP2014107519A (ja) * 2012-11-30 2014-06-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US9397018B2 (en) 2013-01-16 2016-07-19 Infineon Technologies Ag Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
US9230889B2 (en) 2013-01-16 2016-01-05 Infineon Technologies Ag Chip arrangement with low temperature co-fired ceramic and a method for forming a chip arrangement with low temperature co-fired ceramic
DE102013201603C5 (de) 2013-01-31 2018-11-22 Bayerische Motoren Werke Aktiengesellschaft Vorrichtung und Verfahren zum Zuführen von Kleinteilen an Einbauorten
FR3023059B1 (fr) * 2014-06-25 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit integre comportant un dissipateur de chaleur
US9595505B2 (en) * 2014-11-25 2017-03-14 Nxp Usa, Inc. Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
DE102015104996B4 (de) * 2015-03-31 2020-06-18 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576551A (zh) * 2013-10-15 2015-04-29 英飞凌科技股份有限公司 在封装结构的间断上的电绝缘的热接口结构

Also Published As

Publication number Publication date
US20170098598A1 (en) 2017-04-06
US9922910B2 (en) 2018-03-20
DE102015116807A1 (de) 2017-04-06
CN107039374A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
CN107039374B (zh) 功能化的接合结构
CN107039289B (zh) 具有限定的热、机械和电特性的热接合材料
CN107221515B (zh) 电子部件及用于制造电子部件的方法和装置
USRE49912E1 (en) Semiconductor device
US11049790B2 (en) Electrically insulating thermal interface on the discontinuity of an encapsulation structure
CN109216313B (zh) 具有包括钎焊的导电层的芯片载体的模制封装
US7892882B2 (en) Methods and apparatus for a semiconductor device package with improved thermal performance
CN107946258B (zh) 具有延伸到导热电介质片外的导电层的芯片载体
US9478484B2 (en) Semiconductor packages and methods of formation thereof
US10818574B2 (en) Plug-in type power module and subsystem thereof
US11776867B2 (en) Chip package
US7875970B2 (en) Integrated circuit package having a castellated heatspreader
US10679978B2 (en) Chip module with spatially limited thermally conductive mounting body
EP3026701B1 (en) Power module and manufacturing method thereof
US9397018B2 (en) Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
JP2014216459A (ja) 半導体装置
US20220238422A1 (en) Semiconductor Package with Barrier to Contain Thermal Interface Material
US20220013433A1 (en) Semiconductor Device Package Comprising a Thermal Interface Material with Improved Handling Properties
US20210166986A1 (en) Package with encapsulant under compressive stress
CN112447615A (zh) 半导体器件封装组件及其制造方法
CN112234032B (zh) 半导体封装体、半导体组件和制作半导体封装体的方法
CN115602634A (zh) 具有阴刻形表面形状的封装外壳的半导体封装及其制造方法
CN117637490A (zh) 电子封装件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant