CN104570821A - 集成电路及其运作方法 - Google Patents

集成电路及其运作方法 Download PDF

Info

Publication number
CN104570821A
CN104570821A CN201410016143.1A CN201410016143A CN104570821A CN 104570821 A CN104570821 A CN 104570821A CN 201410016143 A CN201410016143 A CN 201410016143A CN 104570821 A CN104570821 A CN 104570821A
Authority
CN
China
Prior art keywords
voltage
integrated circuit
cpu
central processing
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410016143.1A
Other languages
English (en)
Other versions
CN104570821B (zh
Inventor
王政治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN104570821A publication Critical patent/CN104570821A/zh
Application granted granted Critical
Publication of CN104570821B publication Critical patent/CN104570821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/24—Storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种集成电路及其运作方法。集成电路包括一电压检测单元、一中央处理单元、一存储单元及一控制单元。电压检测单元检测一系统电压且对应地提供一电压状态信号。中央处理单元具有至少一暂存器。当系统电压下降至小于等于一电能减弱电压且大于一重置低电压时，控制单元将上述暂存器的数值存储于存储单元。

Description

集成电路及其运作方法
技术领域
本发明涉及一种控制器电路及其运作方法，且特别是关于一种集成电路及其运作方法。
背景技术
随着半导体技术的进步，微控制器的效能逐渐提升，以致于微控制器的应用领域越来越普遍，如电机控制、条码阅读器/扫描器、消费类电子、游戏设备、电话、空调、楼宇安全与门禁控制、工业控制与自动化和家电（如洗衣机、微波炉）。
当微控制器应用于大型系统时（如工业控制），会注重微控制器的稳定性及安全性。然而，当微控制器所接收的系统电压突然消失时，微控制器会处于重置状态，并且微控制器所存储的数据会遗失。当微控制器重新接收到系统电压时，微控制器会回复到运作状态。然而，由于微控制器先前所存储的数据已遗失，因此微控制器再回复到运作状态后却无法接继之前的操作，因此微控制器可能无法正常地提供相关功能，亦即微控制器的稳定性及安全性会受到突然断电的影响。
发明内容
本发明实施例提供一种集成电路及其运作方法，可提高集成电路运作的稳定性。
本发明实施例的集成电路包括一电压检测单元、一中央处理单元、一存储单元及一控制单元。电压检测单元用以检测一系统电压并对应地提供一电压状态信号。中央处理单元具有至少一暂存器，耦接电压检测单元且接收系统电压，中央处理单元依据电压状态信号决定是否开始运作。控制单元耦接电压检测单元、中央处理单元及存储单元，且接收电压状态信号与系统电压。当系统电压下降至小于等于一电能减弱电压且大于一重置低电压时，中央处理单元为闲置状态，并且控制单元将上述暂存器的数值存储于存储单元。
本发明实施例的集成电路的运作方法，包括下列步骤。判断提供至一中央处理单元的一系统电压是否大于一重置低电压且小于等于一电能减弱电压。当系统电压下降至小于等于电能减弱电压且大于重置低电压时，将中央处理单元的至少一暂存器的部分或全部数值存储于一存储单元。当系统电压上升至大于重置低电压且小于等于电能减弱电压时，将存储于存储单元的部分或全部暂存器的数值写入上述暂存器。
本发明实施例的集成电路的运作方法，包括下列步骤。判断一中央处理单元是否处于闲置状态。当中央处理单元处于闲置状态时，判断提供至中央处理单元的一系统电压是否大于一重置低电压且小于等于一电能减弱电压。当系统电压下降至小于等于电能减弱电压且大于重置低电压时，将中央处理单元的多个暂存器的数值存储于一存储单元。当系统电压上升至大于重置低电压且小于等于电能减弱电压，且一预读取动作执行完成时，将存储于存储单元的这些暂存器的数值写入这些暂存器。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1为依据本发明一实施例的集成电路的系统示意图。
图2为图1依据本发明一实施例的中央处理单元及控制单元于电力消失的运作示意图。
图3为图1依据本发明另一实施例的中央处理单元及控制单元于电力消失的运作示意图。
图4为图1依据本发明一实施例的中央处理单元及控制单元于电力回复的运作示意图。
图5为依据本发明一实施例的集成电路的运作方法的流程图。
主要元件标号说明
10：外部装置                       100：集成电路
110：电压检测单元                  120：中央处理单元
130：存储单元                      140：控制单元
150：存取闸道                      160：周边介面
CMid：强迫闲置命令                 CMpo：关机命令
Drr：数值                          FR：中继旗标
R1～Rn：暂存器                     Svs：电压状态信号
Vbo：电能减弱电压                  VDD：系统电压
Vlvr：重置低电压                   S510、S520、S530：步骤
具体实施方式
图1为依据本发明一实施例的集成电路的系统示意图，集成电路可为一微控制器电路。请参照图1，在本实施例中，集成电路100包括电压检测单元110、中央处理单元120、存储单元130、控制单元140、存取闸道150及周边介面160。其中，存储单元130可以是非挥发性存储器（non-volatile memory，NVRAM），此可依据本领域通常知识者自行选用，中央处理单元120例如可为微控制器、微处理器或其他处理单元。
电压检测单元110可接收集成电路100运作所需的系统电压VDD（例如5伏、3.3伏或1.8伏），用以检测系统电压VDD是否大于重置低电压(Low Voltage Reset)Vlvr或电能减弱（brown-out）电压Vbo，以对应地提供电压状态信号Svs，其中电压状态信号Svs可以是数字信号或模拟信号，重置低电压Vlvr可小于电能减弱电压Vbo。在本实施例中，电能减弱电压Vbo可表示系统电压VDD呈现稳定的电压准位，并且重置低电压Vlvr可表示集成电路100能够正常工作的最低电压准位。一般说来，电能减弱电压Vbo可介于2.7V～4V之间，而重置低电压Vlvr可介于1.2V～1.4V之间，但依实际的应用而可有不同于前述电压区间的设定。
中央处理单元120可具有多个暂存器（如R1～Rn，n为正整数），并且接收系统电压VDD，其中上述暂存器R1～Rn包括暂存器档案（register file）及控制暂存器（control register），控制暂存器例如程序计数器（program counter）、通用定时器（general purpose timer）、通用计数器（general purpose counter），周边控制暂存器（peripheral control register）、周边状态暂存器（peripheral status register）等。其中，在暂存器中所存储的数据为使CPU可以运作的数据，例如电能减弱电压准位（brown-out reset level）、操作时钟频率（operating clock frequency）或是非挥发存储器对应配置(non-volatile memory map allocation)等。
中央处理单元120耦接电压检测单元110，以接收电压状态信号Svs，并且中央处理单元120可依据电压状态信号Svs判断系统电压VDD是否就绪（例如当系统电压VDD大于电能减弱电压Vbo时，可判断系统电压VDD已就绪）。当系统电压VDD未就绪时，中央处理单元120可处于重置状态或闲置状态（亦即未开始运作），以避免执行错误；当系统电压VDD就绪时，中央处理单元120即可开始运作。依据上述，中央处理单元120可依据电压状态信号Svs决定是否开始运作。其中，闲置状态可类似于ACPI标准下的S2或S3状态，在此状态下，中央处理器120不运作，但是时钟（clock）还在运作；关机状态则可类似于ACPI标准下的S4或S5状态，此时的时钟（clock）及中央处理器120不运作，但集成电路所包含之电子电路（如电压检测单元110、控制单元140等）仍与电源连接；在重置状态下，除了中央处理器120和时钟（clock）不运作外，可更进一步重置例如暂存器内的数据。
控制单元140耦接电压检测单元110、中央处理单元120及存储单元130，可接收电压状态信号Svs，且可接收系统电压VDD。当由接收到的电压状态信号Svs得知系统电压VDD下降至小于等于电能减弱电压Vbo且大于重置低电压Vlvr时，控制单元140可控制中央处理单元120为闲置状态，可使这些暂存器R1～Rn中的数值不会变动。更进一步来说，控制单元140可发出强迫闲置命令CMid至中央处理单元120，以控制中央处理单元120为闲置状态。接着，控制单元140可读取这些暂存器R1～Rn的数值Drr，并且控制单元140可将这些暂存器R1～Rn的数值Drr存储于存储单元130。当控制单元140完全将这些暂存器R1～Rn的数值Drr写入至存储单元130时，控制单元140可发出关机命令CMpo至中央处理单元120，以控制中央处理单元120，使中央处理单元120进入关机状态。在其他实施例中，也可依实际应用，仅将部分暂存器R1～Rn的数值Drr存储于存储单元130中。在其他实施例中，除了可通过控制单元140控制中央处理单元120进入闲置状态外，在另一实施例中，当中央处理单元120从接收到的电压状态信号Svs得知系统电压VDD下降至小于等于电能减弱电压Vbo且大于重置低电压Vlvr时，中央处理单元120也可自动进入闲置状态。
当系统电压VDD上升至大于重置低电压Vlvr且控制单元140执行完成一预读取动作时，控制单元140读取这些暂存器R1～Rn存储于存储单元130的数值Drr，并且将所读取的数值Drr写回这些暂存器R1～Rn。其中，当控制单元140执行预读取动作时，控制单元140可读取使用者所定义的设定位元（option bit），以决定控制单元140的运作参数（如重置低电压Vlvr、电能减弱电压Vbo）。
在其他实施例中，中央处理单元120可于检测到电压恢复到例如大于重置低电压Vlvr后，自动进到闲置模式，并于检测到电压恢复到大于电能减弱电压Vbo时，自动进到运作模式。在其他实施例中，可先预估电压从重置低电压Vlvr上升至电能减弱电压Vbo所需的时间，以及可预估回复暂存器R1～Rn的数据的时间，以决定要设计什么时候让控制单元140进行暂存器R1～Rn的数据回复，例如控制单元140可设定在中央处理单元120进入运作模式前一刻才回复暂存器R1～Rn的数据（如数值Drr）。
依据上述，当断电的情况发生时（如系统电压VDD开始下降至小于等于电能减弱电压Vbo），控制单元140可将暂存器R1～Rn的数值Drr存储于存储单元130，并且在电力恢复时（如系统电压VDD上升至大于重置低电压Vlvr），控制单元140可将暂存器R1～Rn存储于存储单元130的数值Drr回写至暂存器R1～Rn。由于暂存器R1～Rn的数值在断电前及断电后可保持相同，亦即集成电路100的运作状态会一样，因此集成电路100可不受断电的影响，进而可提高集成电路100的稳定性及安全性。
存取闸道150可耦接于中央处理单元120、存储单元130及控制单元140。当系统电压VDD上升至大于电能减弱电压Vbo时，控制单元140可导通存取闸道150，以使中央处理单元120可存取存储单元130。当系统电压VDD下降至小于等于电能减弱电压Vbo时，控制单元140可截止存取闸道150，使得中央处理单元120不会继续从存储单元130读取数据。在其他实施例中，也可不截止存取闸道150，因为中央处理单元120在闲置状态下不运作，因此中央处理单元120并不需要去读取存储单元130里的数据。
周边介面160耦接于外部装置10及中央处理单元120，可使中央处理单元120通过周边介面160耦接至外部装置10，而外部装置10可通过周边介面160接收中央处理单元120所提供的数据或暂存器R1～Rn的数值Drr。
在本发明的一实施例中，控制单元140可整合一测试动作联合群组（Joint TestAction Group，JTAG）和/或仿真器（In-Circuit Emulator，ICE）。并且，控制单元140可配置一中继旗标FR。当控制单元140将这些暂存器R1～Rn的数值Drr完全存储于存储单元130时，控制单元140可设置中继旗标FR，以表示存储单元130已完整备份暂存器R1～Rn的数值Drr。此外，当控制单元140将这些暂存器R1～Rn存储于存储单元130的数值完全重写入这些暂存器R1～Rn时，控制单元140可重置中继旗标FR，以表示存储单元130中所备份的暂存器R1～Rn的数值Drr已经过时而不能使用。控制单元140可于执行预读取动作时，对中继旗标FR进行确认。关于中继旗标FR的详细说明请参考后续的实施例。
图2为图1依据本发明一实施例的中央处理单元及控制单元于电力消失的运作示意图。请参照图1及图2，在本实施例中，当系统电压VDD大于电能减弱电压Vbo时，中央处理单元120可处于运作状态，控制单元140可处于闲置状态。
当系统电压VDD下降至小于等于电能减弱电压Vbo且大于重置低电压Vlvr时，控制单元140可发出强迫闲置命令CMid至中央处理单元120，以控制中央处理单元120为闲置状态。并且，控制单元140可读取这些暂存器R1～Rn的数值Drr，并且将这些暂存器R1～Rn的数值Drr存储于存储单元130，亦即控制单元140可备份这些暂存器R1～Rn的数据。在控制单元140将这些暂存器R1～Rn的数值Drr存储于存储单元130后，控制单元140进入闲置状态。并且，在控制单元140进入闲置状态前，控制单元140可设定中继旗标FR。当系统电压VDD下降至小于等于重置低电压Vlvr时，中央处理单元120及控制单元140可切换为重置状态。
图3为图1依据本发明另一实施例的中央处理单元及控制单元于电力消失的运作示意图。请参照图1至图3，在本实施例中，动作大致相同于图2所示，其不同之处在于，在控制单元140将这些暂存器R1～Rn的数值Drr存储于存储单元130后，控制单元140可发出关机命令CMpo至中央处理单元120，以使中央处理单元120进入关机状态。
图4为图1依据本发明一实施例的中央处理单元及控制单元于电力回复的运作示意图。请参照图1及图4，在本实施例中，当系统电压VDD小于等于重置低电压Vlvr时，中央处理单元120及控制单元140可处于重置状态。
当系统电压VDD上升至大于重置低电压Vlvr及小于等于电能减弱电压Vbo时，中央处理单元120可处于闲置状态，而控制单元140可执行预读取动作，以读取使用者所定义的设定位元（option bit），并且可读取中继旗标FR。接着，当控制单元140执行完成预读取动作时，控制单元140可读取这些暂存器R1～Rn存储于存储单元130的数值Drr，并且将所读取的数值Drr重写入这些暂存器R1～Rn，亦即控制单元140可回复这些暂存器R1～Rn的数据。当控制单元140将暂存器R1～Rn的数值Drr重写入这些暂存器R1～Rn时，控制单元140可重置中继旗标FR并且接着进入闲置状态。当系统电压VDD上升至大于电能减弱电压Vbo时，中央处理单元120进入运作状态，亦即开始运作。
依据上述，为了使暂存器R1～Rn的数值Drr可完整备份，控制单元140读取这些暂存器R1～Rn的数值Drr且完全存储于存储单元130中的所需时间需小于等于系统电压VDD由电能减弱电压Vbo下降至重置低电压Vlvr的时间，通常系统电压VDD由电能减弱电压Vbo下降至重置低电压Vlvr的时间约可从1μs～100ms左右，依实际情况而可不同。并且，本实施例的存储单元130的最低运作电压可为重置低电压Vlvr，如此一来，在系统电压VDD下降至重置低电压Vlvr前，暂存器R1～Rn的数值Drr都可正常写入存储单元130。其中，可选用可高速写入及在低电压(例如可操作在2.5V以下，甚至可到0.8V)下仍可正常程序化（program)的存储元件来降低暂存器R1～Rn的数值Drr的读写时间及确保暂存器R1～Rn的数值Drr可正常写入，例如阻抗性随机存取存储器（RRAM）或其他可在低电压下写入数据的非挥发性存储器。换句话说，即可在无需外加电池的情况下，将暂存器R1～Rn的数值Drr存储在存储单元130中。
图5为依据本发明一实施例的集成电路的运作方法的流程图。请参照图5，在本实施例中，集成电路的运作方法包括下列步骤。判断提供至中央处理单元的系统电压是否小于等于电能减弱电压但大于重置低电压（步骤S510）。当系统电压下降至小于等于电能减弱电压但大于重置低电压时，将中央处理单元的暂存器的数值存储于存储单元（步骤S520）。当系统电压上升至大于重置低电压且小于等于电能减弱电压时，将前述存储于存储单元的中央处理单元的暂存器的数值写入这些暂存器（步骤S530）。其中，步骤S510、S520及S530的顺序为用以说明，本发明实施例不以此为限。并且，步骤S510、S520及S530的细节可参照图1至图4实施例所述，在此则不再赘述。
综上所述，本发明实施例的集成电路及其运作方法，当系统电压下降至小于等于电能减弱电压且大于重置低电压时，控制单元将暂存器的数值存储于存储单元，并且当系统电压上升至大于重置低电压且小于等于电能减弱电压时，控制单元将暂存器存储于存储单元的数值回写至暂存器。藉此，集成电路可不受断电的影响，进而可提高集成电路的稳定性及安全性。并且，选用高速写入且可程序化的电压低的存储元件，即可在无需电池的情况下，提高暂存器的数值完整备份的机率。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (20)

1.一种集成电路，其特征在于，所述集成电路包括：
一电压检测单元，用以检测一系统电压并对应地提供一电压状态信号；
一中央处理单元，具有至少一暂存器，耦接该电压检测单元且接收该系统电压，该中央处理单元依据该电压状态信号决定是否开始运作；
一存储单元；以及
一控制单元，耦接该电压检测单元、该中央处理单元及该存储单元，并接收该电压状态信号与该系统电压，当该系统电压下降至小于等于一电能减弱电压且大于一重置低电压时，该中央处理单元为闲置状态，并且该控制单元将该至少一暂存器的数值存储于该存储单元。
2.根据权利要求1所述的集成电路，其特征在于，当该系统电压下降至小于等于该电能减弱电压且大于该重置低电压时，该控制单元发出一强迫闲置命令至该中央处理单元，以控制该中央处理单元为闲置状态。
3.根据权利要求1所述的集成电路，其特征在于，当该控制单元将该至少一暂存器的数值完全存储于该存储单元时，该控制单元发出一关机命令至该中央处理单元，以控制该中央处理单元，并使该中央处理单元进入关机状态。
4.根据权利要求1或3所述的集成电路，其特征在于，当该系统电压下降至小于等于该重置低电压时，该中央处理单元切换为重置状态。
5.根据权利要求1所述的集成电路，其特征在于，当该控制单元将该至少一暂存器的数值完全存储于该存储单元时，该控制单元设置一中继旗标，当该控制单元将该至少一暂存器存储于该存储单元的数值完全重写入该至少一暂存器时，该控制单元重置该中继旗标。
6.根据权利要求1所述的集成电路，其特征在于，当该系统电压上升至大于该重置低电压且小于等于该电能减弱电压时，该控制单元读取该至少一暂存器存储于该存储单元的数值且写入该至少一暂存器。
7.根据权利要求6所述的集成电路，其特征在于，当该系统电压上升至大于该重置低电压且小于等于该电能减弱电压，且该控制单元执行完成一预读取动作时，该控制单元读取该至少一暂存器存储于该存储单元的数值且写入该至少一暂存器，当该系统电压上升至大于该电能减弱电压时，该中央处理单元开始运作。
8.根据权利要求1所述的集成电路，其特征在于，该控制单元读取该至少一暂存器的数值且完全存储于该存储单元中的所需时间小于等于该系统电压由该电能减弱电压下降至该重置低电压的时间。
9.根据权利要求1所述的集成电路，其特征在于，该存储单元的最低运作电压等于该重置低电压。
10.根据权利要求1所述的集成电路，其特征在于，所述集成电路还包括：
一存取闸道，耦接于该中央处理单元、该存储单元及该控制单元，当该系统电压上升至大于该电能减弱电压时，该控制单元导通该存取闸道，以使该中央处理单元存取该存储单元，当该系统电压下降至小于等于该电能减弱电压时，该控制单元截止该存取闸道。
11.根据权利要求1所述的集成电路，其特征在于，所述集成电路包含一测试动作联合群组和/或仿真器，其中该控制单元整合一测试动作联合群组和/或仿真器。
12.一种集成电路的运作方法，其特征在于，所述集成电路的运作方法包括：
判断提供至一中央处理单元的一系统电压是否大于一重置低电压且小于等于一电能减弱电压；
当该系统电压下降至小于等于该电能减弱电压且大于该重置低电压时，将该中央处理单元的至少一个暂存器的部份或全部数值存储于一存储单元；以及
当该系统电压上升至大于该重置低电压且小于等于该电能减弱电压，将存储于该存储单元的该至少一暂存器的部分或全部数值写入该至少一暂存器。
13.根据权利要求12所述的集成电路的运作方法，其特征在于，所述集成电路的运作方法还包括：
当该系统电压下降至小于等于该电能减弱电压且大于该重置低电压时，提供一强迫闲置命令至该中央处理单元，以控制该中央处理单元进入闲置状态。
14.根据权利要求12所述的集成电路的运作方法，其特征在于，所述集成电路的运作方法还包括：
当该至少一暂存器的数值完全存储于该存储单元时，该中央处理单元进入关机状态。
15.根据权利要求12或14所述的集成电路的运作方法，其特征在于，所述集成电路的运作方法还包括：
当该系统电压下降至小于等于该重置低电压时，该中央处理单元切换为重置状态。
16.根据权利要求12所述的集成电路的运作方法，其特征在于，所述集成电路的运作方法还包括：
当该控制单元将该至少一暂存器的数值完全存储于该存储单元时，设置一中继旗标；以及
当该控制单元将该至少一暂存器存储于该存储单元的数值完全重写入该至少一暂存器时，重置该中继旗标。
17.根据权利要求12所述的集成电路的运作方法，其特征在于，所述集成电路的运作方法还包括：
当该系统电压上升至大于该重置低电压且小于等于该电能减弱电压，且一预读取动作执行完成时，将存储于该存储单元的该至少一暂存器的数值写入该至少一暂存器；以及
当该系统电压上升至大于该电能减弱电压时，该中央处理单元开始运作。
18.根据权利要求12所述的集成电路的运作方法，其特征在于，读取该至少一暂存器的数值且完全存储于该存储单元中的所需时间小于等于该系统电压由该电能减弱电压下降至该重置低电压的时间。
19.根据权利要求12所述的集成电路的运作方法，其特征在于，该存储单元的最低运作电压等于该重置低电压。
20.一种集成电路的运作方法，其特征在于，所述集成电路的运作方法包括：
判断一中央处理单元是否处于闲置状态；
当该中央处理单元处于闲置状态时，判断提供至该中央处理单元的一系统电压是否大于一重置低电压且小于等于一电能减弱电压；
当该系统电压下降至小于等于该电能减弱电压且大于该重置低电压时，将该中央处理单元的多个暂存器的数值存储于一存储单元；以及
当该系统电压上升至大于该重置低电压且小于等于该电能减弱电压，且一预读取动作执行完成时，将存储于该存储单元的该些暂存器的数值写入该些暂存器。
CN201410016143.1A 2013-10-09 2014-01-14 集成电路及其运作方法 Active CN104570821B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102136565A TWI521534B (zh) 2013-10-09 2013-10-09 積體電路及其運作方法
TW102136565 2013-10-09

Publications (2)

Publication Number Publication Date
CN104570821A true CN104570821A (zh) 2015-04-29
CN104570821B CN104570821B (zh) 2017-08-04

Family

ID=52776464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410016143.1A Active CN104570821B (zh) 2013-10-09 2014-01-14 集成电路及其运作方法

Country Status (3)

Country Link
US (1) US9575535B2 (zh)
CN (1) CN104570821B (zh)
TW (1) TWI521534B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090025B2 (en) 2016-10-13 2018-10-02 Cisco Technology, Inc. Discharging electric charge in integrated circuit unless in-specification condition(s) detected
TWI640996B (zh) * 2017-12-21 2018-11-11 新唐科技股份有限公司 記憶體電路及其測試方法
US10635539B2 (en) * 2018-05-01 2020-04-28 Allegro Microsystems, Llc Supply voltage disturbance immunity for digital circuits
GB2618804B (en) * 2022-05-17 2024-05-22 Advanced Risc Mach Ltd Checkpoint-progress status

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779589A (zh) * 2004-11-23 2006-05-31 矽创电子股份有限公司 一种微控制器的电压变化处理方法
US20090037755A1 (en) * 2007-08-02 2009-02-05 Nec Electronics Corporation Microcontroller and control method therefor
US20100241282A1 (en) * 2006-10-25 2010-09-23 Freescale Semiconductor, Inc. Integrated circuit having a microcontroller unit and methods of operation therefor
US20120105108A1 (en) * 2010-10-28 2012-05-03 Freescale Semiconductor, Inc. Brown-out detection circuit
CN102456404A (zh) * 2010-10-21 2012-05-16 群联电子股份有限公司 非易失性存储器存储装置、存储器控制器与数据存储方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69033262T2 (de) 1989-04-13 2000-02-24 Sandisk Corp., Santa Clara EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher
US5199032A (en) * 1990-09-04 1993-03-30 Motorola, Inc. Microcontroller having an EPROM with a low voltage program inhibit circuit
US5428748A (en) * 1992-09-24 1995-06-27 National Semiconductor Corporation Method and apparatus for automatically configuring a computer peripheral
JPH06302179A (ja) 1993-04-13 1994-10-28 Casio Comput Co Ltd 電子機器
JP3274935B2 (ja) * 1994-07-12 2002-04-15 三菱電機システムエル・エス・アイ・デザイン株式会社 マイクロコンピュータ
US5606511A (en) * 1995-01-05 1997-02-25 Microchip Technology Incorporated Microcontroller with brownout detection
JP2000207381A (ja) * 1999-01-20 2000-07-28 Mitsubishi Electric Corp マイクロコンピュ―タのリセット装置
US6725342B1 (en) 2000-09-26 2004-04-20 Intel Corporation Non-volatile mass storage cache coherency apparatus
US6798599B2 (en) 2001-01-29 2004-09-28 Seagate Technology Llc Disc storage system employing non-volatile magnetoresistive random access memory
US6618312B2 (en) * 2001-05-04 2003-09-09 Texas Instruments Incorporated Method and device for providing a multiple phase power on reset
US6792551B2 (en) 2001-11-26 2004-09-14 Intel Corporation Method and apparatus for enabling a self suspend mode for a processor
US7536506B2 (en) 2004-06-21 2009-05-19 Dot Hill Systems Corporation RAID controller using capacitor energy source to flush volatile cache data to non-volatile memory during main power outage
KR100672989B1 (ko) * 2004-12-22 2007-01-24 삼성전자주식회사 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법
TW200732902A (en) 2006-02-23 2007-09-01 Mitac Int Corp Electronic apparatus with mechanism for power management
US7725769B1 (en) * 2006-06-07 2010-05-25 Zilog, Inc. Latent VBO reset circuit
JP4596070B2 (ja) 2008-02-01 2010-12-08 ソニー株式会社 メモリ素子及びメモリ素子の製造方法、並びに表示装置及び表示装置の製造方法
US8081504B2 (en) 2008-10-15 2011-12-20 Seagate Technology Llc Computer memory device with status register
CN101478031A (zh) 2009-01-19 2009-07-08 中国科学院物理研究所 透明的电阻型非易失性存储器
KR20100097454A (ko) 2009-02-26 2010-09-03 삼성전자주식회사 복수의 상 변화 메모리들, 버퍼램, 및 낸드 플래시 메모리를 구비한 메모리 모듈
US8296496B2 (en) 2009-09-17 2012-10-23 Hewlett-Packard Development Company, L.P. Main memory with non-volatile memory and DRAM
KR101087794B1 (ko) 2009-11-25 2011-11-30 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
KR101031420B1 (ko) 2009-12-23 2011-04-26 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
KR101068333B1 (ko) 2009-12-23 2011-09-28 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
US8228100B2 (en) * 2010-01-26 2012-07-24 Freescale Semiconductor, Inc. Data processing system having brown-out detection circuit
CN102169719A (zh) 2010-02-25 2011-08-31 复旦大学 一次可编程电阻随机存储器、读写电路及其编程方法
JP5569936B2 (ja) 2010-08-11 2014-08-13 国立大学法人 東京大学 制御装置およびデータ記憶装置
JP5553309B2 (ja) 2010-08-11 2014-07-16 国立大学法人 東京大学 データ処理装置
JP2012063871A (ja) 2010-09-14 2012-03-29 Univ Of Tokyo 制御装置およびデータ記憶装置
KR20120059023A (ko) 2010-11-30 2012-06-08 삼성전자주식회사 저항 소자 및 이를 이용한 디지털-아날로그 컨버터
KR20120132278A (ko) 2011-05-26 2012-12-05 삼성전자주식회사 메모리 칩, 메모리 시스템, 및 메모리 칩에 대한 액세스 방법
US8754671B2 (en) 2011-07-29 2014-06-17 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
CN102412827B (zh) 2011-11-02 2014-06-11 北京大学 利用rram器件实现逻辑运算的方法
KR20140124548A (ko) * 2013-04-17 2014-10-27 에스케이하이닉스 주식회사 집적회로 및 메모리 장치
US9355674B2 (en) * 2013-07-19 2016-05-31 Seagate Technology Llc Data storage device and system having adaptive brownout detection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779589A (zh) * 2004-11-23 2006-05-31 矽创电子股份有限公司 一种微控制器的电压变化处理方法
US20100241282A1 (en) * 2006-10-25 2010-09-23 Freescale Semiconductor, Inc. Integrated circuit having a microcontroller unit and methods of operation therefor
US20090037755A1 (en) * 2007-08-02 2009-02-05 Nec Electronics Corporation Microcontroller and control method therefor
CN102456404A (zh) * 2010-10-21 2012-05-16 群联电子股份有限公司 非易失性存储器存储装置、存储器控制器与数据存储方法
US20120105108A1 (en) * 2010-10-28 2012-05-03 Freescale Semiconductor, Inc. Brown-out detection circuit

Also Published As

Publication number Publication date
TW201515002A (zh) 2015-04-16
TWI521534B (zh) 2016-02-11
CN104570821B (zh) 2017-08-04
US20150097607A1 (en) 2015-04-09
US9575535B2 (en) 2017-02-21

Similar Documents

Publication Publication Date Title
CN204360323U (zh) 用于启用主电源的连接的控制电路、计算系统及装置
CN202903916U (zh) 充电器检测电路
US20110225410A1 (en) Electronic device and booting up method
TWI475368B (zh) 電源控制系統及其方法
US7786695B2 (en) Configurable battery management system with embedded SRAM in chip architecture
CN101208646A (zh) 监视电源电平的系统和方法
CN104570821A (zh) 集成电路及其运作方法
CN103823769A (zh) 计算机系统及数据回复方法
US11139511B2 (en) Control circuit, battery having the control circuit and battery control method
CN104051018A (zh) 非易失性存储器装置及其操作方法
CN105302269A (zh) 一种微机系统掉电检测与数据存储电路
CN105468470A (zh) 一种d触发看门狗mcu监控电路及其使用方法
CN102915209B (zh) 一种存储控制芯片、存储设备及其系统数据写入方法
CN107426617A (zh) 智能电视及其欠压保护容错方法
CN107436575A (zh) 掉电保护方法和家用电器
CN112015331A (zh) 控制器及其操作方法
CN103546638B (zh) 一种快闪存储卡的掉卡恢复方法及其移动终端
KR101963262B1 (ko) 전력량계 및 그 운영 방법
CN104166521A (zh) 计算机
CN112783354A (zh) 触摸装置的控制方法、装置及设备、存储介质
TW201322685A (zh) 恢復網路設定參數的系統及其方法
CN100524260C (zh) 进入在系统编程模式的控制系统
CN103198861A (zh) 存储器储存装置、存储器控制器与控制方法
CN104900264A (zh) 一种防止spi flash开关机时数据破坏的系统及方法
CN105068969A (zh) 用于数字信号处理平台架构的单粒子效应防护系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant