CN104517942B - 具有磁性材料的电感器结构及其形成方法 - Google Patents

具有磁性材料的电感器结构及其形成方法 Download PDF

Info

Publication number
CN104517942B
CN104517942B CN201410341668.2A CN201410341668A CN104517942B CN 104517942 B CN104517942 B CN 104517942B CN 201410341668 A CN201410341668 A CN 201410341668A CN 104517942 B CN104517942 B CN 104517942B
Authority
CN
China
Prior art keywords
side wall
magnetosphere
layer
inductor structure
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410341668.2A
Other languages
English (en)
Other versions
CN104517942A (zh
Inventor
曾元泰
刘铭棋
周仲彦
蔡嘉雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104517942A publication Critical patent/CN104517942A/zh
Application granted granted Critical
Publication of CN104517942B publication Critical patent/CN104517942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/0302—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity characterised by unspecified or heterogeneous hardness or specially adapted for magnetic hardness transitions
    • H01F1/0306—Metals or alloys, e.g. LAVES phase alloys of the MgCu2-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了形成电感器结构的机制的实施例。电感器结构包括衬底和在衬底上方形成的第一介电层。电感器结构包括在第一介电层中形成的第一金属层和位于第一金属层上方的第二介电层。电感器结构进一步包括在第一介电层上方形成的磁性层，并且磁性层具有顶面、底面和位于顶面与底面之间的侧壁面，并且侧壁面具有至少两个交叉点。本发明涉及具有磁性材料的电感器结构及其形成方法。

Description

具有磁性材料的电感器结构及其形成方法
技术领域
本发明涉及具有磁性材料的电感器结构及其形成方法。
背景技术
半导体器件用于各种电子应用中，诸如个人电脑、手机、数码相机和其他电子设备。通常，通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体层的材料，并使用光刻来图案化各个材料层以在其上形成电路部件和元件，从而制造半导体器件。
通常，电感器是可以将能量存储在通过流经的电流产生的磁场中的无源电部件。电感器可以构建为环绕介电材料的核心的导体材料的线圈。可以测量的电感器的一个参数是电感器储存磁能的能力，也称为电感器的感应系数。可以测量的另一个参数是电感器的品质(Q)因数。电感器的Q因数是电感器的效率的度量并且可以通过在给定频率下的电感器的感抗与电感器的电阻的比值进行计算。
可以在多种应用中利用电感器。电感器的一个这种应用可以作为扼流圈，其中，将电感器设计为具有高感抗或阻挡电路中具有特定频率的信号，而允许电路中为不同频率的其他信号通过。例如，可以制造在无线电通信中使用的扼流圈以阻挡无线电频率(RF)，并且其可以称为RF扼流圈。
然而，形成电感器仍存在一些挑战。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种电感器结构，包括：衬底；第一介电层，形成在所述衬底上方；第一金属层，形成在所述第一介电层中；第二介电层，位于所述第一金属层上方；以及磁性层，形成在所述第一介电层上方，其中，所述磁性层具有顶面、底面和位于所述顶面与所述底面之间的侧壁面，并且所述侧壁面具有至少两个交叉点。
在上述电感器结构中，所述侧壁面包括第一侧壁面、第二侧壁面和第三侧壁面，所述第一侧壁面连接至顶面，并且所述第一侧壁面与所述第二侧壁面之间的角度介于约30度至约85度之间。
在上述电感器结构中，所述第三侧壁面连接至所述底面，并且所述第二侧壁面和所述第三侧壁面之间的角度介于约95度至约150度之间。
在上述电感器结构中，所述侧壁面包括第一侧壁面和第二侧壁面，所述第一侧壁面连接至顶面，并且所述顶面和所述第一侧壁面之间的角度介于约120度至约175度的范围内。
在上述电感器结构中，所述第一侧壁面和所述第二侧壁面之间的角度介于约95度至约150度之间。
在上述电感器结构中，所述磁性层包括钴(Co)、锆(Zr)、钽(Ta)和铌(Nb)、铼(Re)、钕(Nd)、镨(Pr)或镝(Dy)或它们的组合。
在上述电感器结构中，螺旋结构由所述第一金属层、通孔和第二金属层制成。
在上述电感器结构中，所述磁性层由所述螺旋结构围绕。
在上述电感器结构中，进一步包括：蚀刻停止层，形成在所述第一金属层上，其中，所述磁性层通过所述蚀刻停止层与所述第一金属层绝缘。
在上述电感器结构中，进一步包括：通孔，形成在所述第二介电层中；以及第二金属层，形成在所述通孔上，其中，所述第二金属层通过所述通孔电连接至所述第一金属层。
在上述电感器结构中，所述磁性层具有多边形结构。
根据本发明的另一方面，还提供了一种电感器，包括：衬底；第一金属层，形成在第一介电层中；磁性层，形成在所述第一介电层上，其中，所述磁性层具有八边形或梯形结构；氧化物层，形成为邻近磁性层；第二介电层，形成在所述磁性层和所述氧化物层上方；以及第二金属层，形成在所述第二介电层上。
在上述电感器结构中，进一步包括：蚀刻停止层，形成在所述第一金属层上，其中，所述第一金属层通过所述蚀刻停止层与所述磁性层绝缘。
在上述电感器结构中，所述磁性层具有顶面、底面和位于所述顶面和所述底面之间的侧壁面，并且所述侧壁面具有至少两个交叉点。
在上述电感器结构中，进一步包括：通孔，形成在所述第二介电层和所述氧化物层中，其中，所述第一金属层通过所述通孔电连接至所述第二金属层。
根据本发明的又一方面，还提供了一种用于形成电感器结构的方法，包括：提供衬底；在第一介电层中形成第一金属层；形成并图案化氧化物层以在所述氧化物层中形成开口；在所述氧化物层上和所述开口中共形地形成磁性材料；在所述磁性材料上方形成光刻胶层；对所述磁性材料实施湿蚀刻工艺以形成磁性层；在所述磁性层上形成第二介电层；以及在所述第二介电层上形成第二金属层。
在上述用于形成电感器结构的方法中，实施所述湿蚀刻工艺包括使用湿蚀刻溶液，所述湿蚀刻溶液包括HF、HNO3和水。
在上述用于形成电感器结构的方法中，在形成并图案化所述氧化物层之前，进一步包括：在所述第一介电层上形成蚀刻停止层。
在上述用于形成电感器结构的方法中，所述氧化物层的高度与所述磁性材料的高度的比率介于约0.2至约5的范围内。
在上述用于形成电感器结构的方法中，在所述第二介电层上形成所述第二金属层之前，进一步包括：在所述第二介电层和所述氧化物层中形成通孔。
附图说明
为了更全面地理解本发明及其优势，现将结合附图所进行的以下描述作为参考，其中：
图1A至图1C根据本发明的一些实施例示出了形成电感器结构的各个阶段的截面图。
图2A至图2H根据本发明的一些实施例示出了形成电感器结构的各个阶段的截面图。
图3A根据本发明的一些实施例示出了电感器结构的顶视图。
图3B根据本发明的一些实施例示出了沿图3A中的BB’线截取的电感器结构的截面图。
图3C根据本发明的一些实施例示出了沿图3A的CB’线截取的电感器结构的截面图。
具体实施方式
下面，详细论述本发明各实施例的制造和使用。然而，应该理解，实施例可以体现在在各种具体环境中。所论述的具体实施例仅仅是说明性的，而不用于限制本发明的范围。
应该理解，本发明的以下内容提供了许多用于实施本发明的不同特征的不同实施例或实例。以下描述部件和布置的具体实例以简化本发明。当然，这仅仅是实例，并不用于限制本发明。此外，说明书中的在第二工艺之前实施第一工艺可以包括在第一工艺之后直接实施第二工艺的实施例，也可以包括在第一和第二工艺之间可以实施额外的工艺的实施例。为了简单和清楚的目的，各个部件可以任意地以不同的比例绘制。而且，说明书中第一部件形成在第二部件上方或者上可以包括第一部件和第二部件以直接接触的方式或不直接接触的方式形成的实施例。
下文描述了实施例的一些变化例。在各个视图和示例性实施例中，相似的参考标号用于表示相似的元件。
本发明提供了用于形成电感器结构100的机制的实施例。图1A至图1C根据本发明的一些实施例示出了形成电感器结构100的各个阶段的截面图。然而，应该注意，为了清楚的目的已经简化了图1A至图1C，以更好的理解本发明的发明构思。可以在电感器结构100中添加额外的部件，并且可以替代或消除下文的一些部件。
参考图1A，提供了半导体衬底102。半导体衬底102可以由硅或其他半导体材料制成。可选地或额外地，半导体衬底102可以包括其他元素半导体材料，诸如锗。在一些实施例中，半导体衬底102由诸如碳化硅、砷化镓、砷化铟或磷化铟的化合物半导体制成。在一些实施例中，半导体衬底102由诸如硅锗、碳化硅锗、磷砷化镓或磷化镓铟的合金半导体制成。在一些实施例中，半导体衬底102包括外延层。例如，半导体衬底102具有覆盖块状半导体的外延层。
半导体衬底102可以进一步包括隔离部件(未示出)，诸如浅沟槽隔离(STI)部件或硅的局部氧化(LOCOS)部件。隔离部件可以限定并与各个集成电路隔离。在半导体衬底102中和/或上形成集成电路器件，诸如，金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET等)、二极管或其他合适的元件。
半导体衬底102也可以包括通过诸如注入和/或扩散的工艺实施的各种p型掺杂区和/或n型掺杂区。这些掺杂区包括n阱、p阱、轻掺杂区(LDD)、重掺杂的源极和漏极(S/D)和配置为形成各种集成电路(IC)器件的各种沟道掺杂轮廓，其中，各种集成电路(IC)器件诸如电阻器、电容器、电感器、二极管、金属氧化物半导体场效应晶体管(MOSFET)、互补MOS(CMOS)晶体管、双极结型晶体管(BJT)、横向扩散MOS(LDMOS)晶体管、高功率MOS晶体管、鳍式场效应晶体管(FinFET)、图像传感器、发光二极管(LED)或其他可应用的部件。
半导体衬底102也可以包括由介电层和电极层形成的栅极堆叠件。介电层可以包括界面层(IL)和高k(HK)介电层。通过诸如化学汽相沉积(CVD)、原子层沉积(ALD)、物理汽相沉积(PVD)、热氧化或其他可应用的技术的合适的技术来沉积介电层。电极层可以包括由ALD、PVD、CVD或其他可应用的工艺形成的单层或多层，诸如金属层、衬垫层、湿润层和粘合层。
如图1A所示，在半导体衬底102上方形成互连结构110。在一些实施例中，互连结构110嵌入在金属间介电(IMD)层114中。互连结构110配置为将各种p型和n型掺杂区与其他功能部件(诸如栅电极)连接，从而产生功能集成电路。互连结构110包括第一金属层112、接触件(未示出)和通孔部件(未示出)。在一些实施例中，第一金属层112是顶端金属层并且称为M顶。第一金属层112提供水平的电布线。接触件在硅衬底和金属线之间提供垂直连接，而通孔部件在不同金属层中的金属线之间提供垂直连接。在一些实施例中，金属间介电(IMD)层114可以由氧化硅、氮化硅、氮氧化硅、碳化硅、BSG、BPSG、低k或超低k电介质制成。
在一些实施例中，在后段制程(BEOL)工艺中形成互连结构110。第一金属层112可以由诸如铜(Cu)、铜合金、铝(Al)、铝合金、钨(W)、钨合金或可应用的材料的导电材料制成。在一些实施例中，第一金属层112是铜或铜合金。在一些实施例中，通过单镶嵌和/或双镶嵌工艺形成第一金属层112。
如图1A所示，在互连结构110上方形成蚀刻停止层120。在一些实施例中，蚀刻停止层120由氮化硅制成。
在将蚀刻停止层120形成在互连结构110上方之后，在蚀刻停止层120上方形成磁性层130。磁性层130通过蚀刻停止层120与第一金属层112绝缘。磁性层130包括钴(Co)、锆(Zr)、钽(Ta)和铌(Nb)、铼(Re)、钕(Nd)、镨(Pr)或镝(Dy)。
在一些实施例中，磁性层130包括非晶钴(Co)合金，非晶钴(Co)合金包含钴(Co)和锆(Zr)。锆(Zr)帮助制成非晶钴(Co)。在一些实施例中，磁性层130包括具有一种或多种额外元素(诸如钽(Ta)和铌(Nb))的钴-锆(CoZr)合金。在一些其他实施例中，磁性层130包括具有一种或多种额外元素(诸如稀土元素)的钴-锆(CoZr)合金，从而帮助增加钴-锆(CoZr)合金的铁磁谐振。稀土元素包括铼(Re)、钕(Nd)、镨(Pr)或镝(Dy)。
然后，在磁性层130上方形成光刻胶层150。通过光刻工艺图案化光刻胶层150以形成图案化的光刻胶层150。在一些实施例中，光刻胶层150是正性光刻胶，并且包括当暴露于光下光溶解的聚合物。在一些实施例中，通过旋涂方法形成光刻胶层150。
如图1B所示，根据本发明的一些实施例，在磁性层130上方形成图案化的光刻胶层150之后，对磁性层130实施蚀刻工艺11。蚀刻工艺11用于去除磁性层130的一部分。在一些实施例中，在蚀刻工艺11中使用的蚀刻溶液包括HF、HNO3和水。在一些实施例中，在从约15℃至约40℃的温度范围内操作蚀刻工艺11。
然而，如图1B所示，蚀刻工艺11在X方向上的横向蚀刻速率大于蚀刻工艺11在Y方向上的垂直蚀刻速率。因此，与磁性层130的垂直部分相比，磁性层130的横向部分被蚀刻的更多。结果，通过蚀刻工艺11大大减少了磁性层130的体积。
然后，如图1C所示，根据本发明的一些实施例，在磁性层130和蚀刻停止层120上方形成第二金属间介电(IMD)层140。通过光刻工艺和蚀刻工艺在第二IMD层140中形成沟槽。在沟槽内填充导电材料以形成通孔160和第二金属层162。在一些实施例中，通过第一金属层112、通孔160和第二金属层162制成螺旋结构。
在第二IMD层140中形成通孔160，并且在通孔160和第二IMD层140上方形成第二金属层162。可以独立地由导线材料制成通孔160和第二金属层162，导电材料诸如铜(Cu)、铜合金、铝(Al)、铝合金、钨(W)、钨合金或可应用的材料。在一些实施例中，由磁性层130、第一金属层112、通孔160和第二金属层162制成电感器结构100。
如前文的描述，蚀刻工艺11在X方向上的横向蚀刻速率大于蚀刻工艺11在Y方向上的垂直蚀刻速率。因此，通过蚀刻工艺11大大减少了磁性层130的体积。此外，通过较小体积的磁性层130减小了电感器结构100的性能。例如，由于磁性层130的较小的体积，减小了电感器结构100的Q因数。为了改进电感器结构100的性能，需要增大磁性层130的体积。
图2A至图2H根据本发明的一些实施例示出了形成电感器结构100的各个阶段的截面图。参考图2A，在蚀刻停止层120上沉积氧化物层124。在一些实施例中，氧化物层124由氧化硅、氮化硅、氮氧化硅、碳化硅、硼硅酸盐玻璃(BSG)、硼磷硅酸盐玻璃(BPSG)制成。在形成氧化物层124之后，在氧化物层124上方形成光刻胶层150。然后通过光刻工艺图案化光刻胶层150以形成图案化的光刻胶层150。
如图2B所示，根据本发明的一些实施例，在形成图案化的光刻胶层150之后，通过将图案化的光刻胶层150用作掩模来图案化氧化物层124，从而形成图案化的氧化物层124。在一些实施例中，氧化物层124的材料与金属间介电(IMD)层114的材料相同。在一些实施例中，氧化物层124的高度在约0.5μm至约20μm的范围内。如图2B所示，在氧化物层124中形成开口125。
如图2C所示，根据本发明的一些实施例，在图案化氧化物层124之后，在氧化物层124上共形地形成磁性层130以填充开口125。磁性层130设置在电感器结构100(如图3A所示)的中心部分(或核心)中，从而增大了电感器结构100的感应系数。
磁性层130具有两部分，包括位于蚀刻停止层上方的第一部分131和位于氧化物层124上方的第二部分132。第一部分进一步包括水平部分131h和垂直部分131v，并且垂直部分131v沿着开口125的侧壁排列。磁性层130的第一部分131的水平部分131h具有高度H2。在一些实施例中，氧化物层124的高度H1大于或等于水平部分131h的高度H2。在一些实施例中，高度H1和高度H2的比率(H1/H2)在从约0.2至约5的范围内。
如图2D所示，根据本发明的一些实施例，在蚀刻停止层120和氧化物层124上方形成磁性层130之后，在磁性层130的第一部分上方共形地形成第二光刻胶层150’。在一些实施例中，用于形成图2A中的图案化的光刻胶层150的掩模具有亮场(clear tone)，并且用于形成图2D中的图案化的第二光刻胶层150’的相同的掩模具有暗场(dark tone)。因此，使用一个相同的掩模形成图案化的光刻胶层150和图案化的第二光刻胶层150’，而不是使用两个掩模。
如图2E所示，根据本发明的一些实施例，在磁性层130上方形成图案化的第二光刻胶层150’之后，对磁性层130实施蚀刻工艺11。蚀刻工艺11用于去除磁性层130的一部分。在一些实施例中，在蚀刻工艺11中使用的蚀刻溶液包括约3％至约15％范围内的HF、约10％至约50％范围内的HNO3和约30％至约90％范围内的水。在一些实施例中，在15℃至约40℃的温度范围内操作蚀刻工艺11。
如前文的描述，蚀刻工艺11在X方向上的横向蚀刻速率大于蚀刻工艺11在Y方向上的垂直蚀刻速率。应该注意，因为氧化物层124形成在磁性层130下面，因此升高了磁性层130的一部分。磁性层130的第二部分132的顶面比磁性层130的第一部分131的顶面高。如前文的描述，由于蚀刻工艺11的横向蚀刻速率大于垂直蚀刻速率，因此首先蚀刻磁性层130的第二部分132，并且然后蚀刻磁性层130的第一部分131的垂直部分131v。因此，由于氧化物层124的保护，仅轻微蚀刻了磁性层130的第一部分的水平部分131h。
应该注意，氧化物层124提供了升高部分磁性层130的基底。此外，氧化物层124作为保护层防止了磁性层130的过蚀刻。因此，磁性层130的体积并未通过蚀刻工艺11大大减少。
如图2F所示，根据本发明的一些实施例，在蚀刻工艺11之后，磁性层130具有多边形结构。如图2F所示，磁性层130具有八边形结构。磁性层130具有顶面130T、第一侧壁面130a、第二侧壁面130b、第三侧壁面130c、底面130B、第四侧壁面130d、第五侧壁面130e和第六侧壁面130f。顶面130T是顶部平坦表面，并且底面130B是底部平坦表面。顶面130T平行于底面130B。
磁性层130具有设置为彼此相对的右侧壁面和左侧壁面。右侧壁面包括第四侧壁面130d、第五侧壁面130e和第六侧壁面130f。左侧壁面包括第一侧壁面130a、第二侧壁面130b和第三侧壁面130c。磁性层130的左侧壁面具有三个交叉点。第一交叉点P1形成在顶面130T和第一侧壁面130a之间，第二交叉点P2形成在第一侧壁面130a和第二侧壁面130b之间，并且第三交叉点P3形成在第二侧壁面130b和第三侧壁面130c之间。相似地，磁性层130的右侧壁面具有至少两个交叉点，包括第四交叉点P4、第五交叉点P5和第六交叉点P6。
在一些实施例中，第一侧壁面130a和第二侧壁面130b之间的角度α1在约30度至约85度的范围内。在一些实施例中，第二侧壁面130b和第三侧壁面130c之间的角度α2在约95度至约150度的范围内。
如图2F’所示，根据本发明的一些实施例，在一些其他实施例中，磁性层130’具有梯形结构。磁性层130’具有顶面130’T、第一侧壁面130’a、第二侧壁面130’b、底面130’B、第三侧壁面130’c和第四侧壁面130’d。顶面130’T是顶部平坦表面，并且底面130’B是底部平坦表面。顶面130’T平行于底面130’B。
磁性层130’的左侧壁面具有两个交叉点。第一交叉点P1’形成在顶面130’T和第一侧壁面130’a之间，第二交叉点P2’形成在第一侧壁面130’a和第二侧壁面130’b之间。相似地，磁性层130’的右侧壁面具有至少两个交叉点，包括第三交叉点P3’、第四交叉点P4’。
在一些实施例中，第一侧壁面130’a和第二侧壁面130’b之间的角度β1在约120度至约175度的范围内。在一些实施例中，第二侧壁面130’b和第三侧壁面130’c之间的角度β2在约95度至约150度的范围内。
如图2G所示，根据本发明的一些实施例，在通过蚀刻工艺11蚀刻磁性层130之后，在氧化物层124和磁性层130上方形成第二金属间介电(IMD)层140。
然后，如图2H所示，通过光刻工艺和蚀刻工艺在第二IMD层140中形成沟槽。将导电材料填充到沟槽内以形成通孔160和第二金属层162。第二金属层162通过通孔160电连接至第一金属层112。由第一金属层114、第二金属层162和磁性层130构建电感器结构100。
应该注意，磁性层130的一部分形成在氧化物层124(如图2D所示)上。因此，通过蚀刻工艺11(如箭头11a标注的蚀刻方向所示)首先蚀刻沿着开口125的侧壁排列的磁性层130的垂直部分。与图1C所示的磁性层130相比，图2F和图2F’中示出的磁性层130具有较大的体积。因此，包括较大体积的磁性层130的电感器结构100具有更好的性能(高Q因数)。
图3A示出了根据本发明的一些实施例的电感器结构100的顶视图。由第一金属层112、通孔160和第二金属层162制成螺旋结构。通过图2A至图2H的工艺形成的磁性层130设置在电感器结构100的中心部分中，并且通过螺旋结构围绕磁性层130。磁性层130具有多边形结构，诸如具有较大体积的八边形或梯形结构以增大电感器结构100的Q因数。
图3B根据本发明的一些实施例示出了沿图3A中的BB’线截取的电感器结构100的截面图。第一金属层114通过通孔160电连接至第二金属层162，并且第二金属层162通过第二通孔164电连接至第三金属层(未示出)。
图3C根据本发明的一些实施例示出了沿图3A中的CB’线截取的电感器结构100的截面图。磁性层130具有较大体积的八边形结构以增大电感器结构100的Q因数。
本发明提供了形成电感器结构的机制的实施例。磁性层设置在电感器结构的中心部分(或核心)中以增大电感器结构的感应系数。氧化物层形成在磁性层的一部分下方以防止磁性层的过蚀刻。因此，获得了较大体积的电感器结构。通过增大电感器结构的体积改进了电感器结构的性能。此外，进一步改进了电感器结构的Q因数。
在一些实施例中，提供了一种电感器结构。电感器结构包括衬底和形成在衬底上方的第一介电层。电感器结构包括形成在第一介电层中的第一金属层和位于第一金属层上方的第二介电层。电感器结构进一步包括形成在第一介电层上方的磁性层，并且磁性层具有顶面、底面和位于顶面与底面之间的侧壁面，并且侧壁面具有至少两个交叉点。
在一些实施例中，提供了一种电感器结构。电感器结构包括衬底和形成在第一介电层中的第一金属层。电感器结构包括形成在第一介电层上的磁性层，并且磁性层具有八边形或梯形结构。电感器结构也包括形成为邻近磁性层的氧化物层。电感器结构进一步包括形成在磁性层和氧化物层上方的第二介电层，以及形成在第二介电层上的第二金属层。
在一些实施例中，提供了一种用于形成电感器结构的方法。该方法包括：提供衬底，以及在第一介电层中形成第一金属层。该方法也包括：形成并图案化氧化物层以在氧化物层中形成开口，以及在氧化物层上和开口中共形地形成磁性材料。该方法也包括：在磁性材料上方形成光刻胶层，并且对磁性材料实施湿蚀刻工艺以形成磁性层。该方法进一步包括：在磁性层上形成第二介电层，以及在第二介电层上形成第二金属层。
尽管已经详细地描述了实施例及其优势，但应该理解，在不背离所附权利要求限定的本发明的精神和范围的情况下，可以对本发明做出各种改变、替换和更改。例如，本领域普通技术人员将容易地理解，在保持在本发明的范围内的情况下，可以对本文所描述的多个特征、功能、工艺和材料做出改变。而且，本申请的范围并不旨在限制于本说明书中描述的工艺、机器、制造、材料组分、手段、方法和步骤的特定实施例。作为本领域普通技术人员应理解，根据本发明，可以利用现有的或今后将开发的用于与根据本发明描述的相应实施例执行基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、手段、方法或步骤本发明。相应地，所附权利要求旨在将这些工艺、机器、制造、材料组分、手段、方法或步骤包括在它们的范围内。

Claims (20)

1.一种电感器结构，包括：
衬底；
第一介电层，形成在所述衬底上方；
第一金属层，形成在所述第一介电层中；
第二介电层，位于所述第一金属层上方；以及
磁性层，形成在所述第一介电层上方，其中，所述磁性层具有顶面、底面和位于所述顶面与所述底面之间的侧壁面，并且所述侧壁面具有至少两个交叉点，其中，所述侧壁面包括邻接底面的第一对侧壁面和邻接所述第一对侧壁面的第二对侧壁面，所述第一对侧壁面垂直于所述磁性层的底面；并且所述第二对侧壁面朝向所述磁性层的顶面逐渐呈梯形延伸。
2.根据权利要求1所述的电感器结构，其中，所述侧壁面包括第一侧壁面、第二侧壁面和第三侧壁面，所述第一侧壁面连接至顶面，并且所述第一侧壁面与所述第二侧壁面之间的角度介于30度至85度之间。
3.根据权利要求2所述的电感器结构，其中，所述第三侧壁面连接至所述底面，并且所述第二侧壁面和所述第三侧壁面之间的角度介于95度至150度之间。
4.根据权利要求1所述的电感器结构，其中，所述侧壁面包括第一侧壁面和第二侧壁面，所述第一侧壁面连接至顶面，并且所述顶面和所述第一侧壁面之间的角度介于120度至175度的范围内。
5.根据权利要求4所述的电感器结构，其中，所述第一侧壁面和所述第二侧壁面之间的角度介于95度至150度之间。
6.根据权利要求1所述的电感器结构，其中，所述磁性层包括钴(Co)、锆(Zr)、钽(Ta)和铌(Nb)、铼(Re)、钕(Nd)、镨(Pr)或镝(Dy)或它们的组合。
7.根据权利要求1所述的电感器结构，其中，螺旋结构由所述第一金属层、通孔和第二金属层制成。
8.根据权利要求7所述的电感器结构，其中，所述磁性层由所述螺旋结构围绕。
9.根据权利要求1所述的电感器结构，进一步包括：
蚀刻停止层，形成在所述第一金属层上，其中，所述磁性层通过所述蚀刻停止层与所述第一金属层绝缘。
10.根据权利要求1所述的电感器结构，进一步包括：
通孔，形成在所述第二介电层中；以及
第二金属层，形成在所述通孔上，其中，所述第二金属层通过所述通孔电连接至所述第一金属层。
11.根据权利要求1所述的电感器结构，其中，所述磁性层具有多边形结构。
12.一种电感器，包括：
衬底；
第一金属层，形成在第一介电层中；
磁性层，形成在所述第一介电层上，其中，所述磁性层具有八边形或梯形结构，所述磁性层具有侧壁面，所述侧壁面包括邻接底面的第一对侧壁面和邻接所述第一对侧壁面的第二对侧壁面，所述第一对侧壁面垂直于所述磁性层的底面；并且所述第二对侧壁面朝向所述磁性层的顶面逐渐呈梯形延伸；
氧化物层，形成为邻近磁性层；
第二介电层，形成在所述磁性层和所述氧化物层上方；以及
第二金属层，形成在所述第二介电层上。
13.根据权利要求12所述的电感器结构，进一步包括：
蚀刻停止层，形成在所述第一金属层上，其中，所述第一金属层通过所述蚀刻停止层与所述磁性层绝缘。
14.根据权利要求12所述的电感器结构，其中，所述磁性层具有顶面、底面和位于所述顶面和所述底面之间的侧壁面，并且所述侧壁面具有至少两个交叉点。
15.根据权利要求12所述的电感器结构，进一步包括：
通孔，形成在所述第二介电层和所述氧化物层中，其中，所述第一金属层通过所述通孔电连接至所述第二金属层。
16.一种用于形成电感器结构的方法，包括：
提供衬底；
在第一介电层中形成第一金属层；
形成并图案化氧化物层以在所述氧化物层中形成开口；
在所述氧化物层上和所述开口中共形地形成磁性材料；
在所述磁性材料上方形成光刻胶层；
对所述磁性材料实施湿蚀刻工艺以形成磁性层；
在所述磁性层上形成第二介电层；以及
在所述第二介电层上形成第二金属层。
17.根据权利要求16所述的用于形成电感器结构的方法，其中，实施所述湿蚀刻工艺包括使用湿蚀刻溶液，所述湿蚀刻溶液包括HF、HNO3和水。
18.根据权利要求16所述的用于形成电感器结构的方法，在形成并图案化所述氧化物层之前，进一步包括：
在所述第一介电层上形成蚀刻停止层。
19.根据权利要求16所述的用于形成电感器结构的方法，其中，所述氧化物层的高度与所述磁性材料的高度的比率介于0.2至5的范围内。
20.根据权利要求16所述的用于形成电感器结构的方法，在所述第二介电层上形成所述第二金属层之前，进一步包括：
在所述第二介电层和所述氧化物层中形成通孔。
CN201410341668.2A 2013-10-03 2014-07-17 具有磁性材料的电感器结构及其形成方法 Active CN104517942B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/044,979 2013-10-03
US14/044,979 US9048128B2 (en) 2013-10-03 2013-10-03 Inductor structure with magnetic material

Publications (2)

Publication Number Publication Date
CN104517942A CN104517942A (zh) 2015-04-15
CN104517942B true CN104517942B (zh) 2017-11-21

Family

ID=52776307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410341668.2A Active CN104517942B (zh) 2013-10-03 2014-07-17 具有磁性材料的电感器结构及其形成方法

Country Status (4)

Country Link
US (6) US9048128B2 (zh)
KR (1) KR101607393B1 (zh)
CN (1) CN104517942B (zh)
TW (1) TWI537995B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128325B2 (en) * 2014-03-26 2018-11-13 Wafertech, Llc Inductor structures for integrated circuits
US9893141B2 (en) 2015-02-26 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic core, inductor, and method for fabricating the magnetic core
US10304603B2 (en) 2016-06-29 2019-05-28 International Business Machines Corporation Stress control in magnetic inductor stacks
US10811177B2 (en) 2016-06-30 2020-10-20 International Business Machines Corporation Stress control in magnetic inductor stacks
US10283249B2 (en) 2016-09-30 2019-05-07 International Business Machines Corporation Method for fabricating a magnetic material stack
US10354786B2 (en) * 2016-10-01 2019-07-16 Intel Corporation Hybrid magnetic material structures for electronic devices and circuits
US10553354B2 (en) 2017-03-10 2020-02-04 International Business Machines Corporation Method of manufacturing inductor with ferromagnetic cores
US10403424B2 (en) * 2017-06-09 2019-09-03 Texas Instruments Incorporated Method to form magnetic core for integrated magnetic devices
US10170536B1 (en) * 2017-06-19 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic memory with metal oxide etch stop layer and method for manufacturing the same
CN111034136B (zh) * 2017-08-21 2021-04-20 华为技术有限公司 电感器结构及其制造方法
US10910466B2 (en) 2018-10-22 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Process for tuning via profile in dielectric material

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275972A (en) * 1990-02-19 1994-01-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window
US6856228B2 (en) * 1999-11-23 2005-02-15 Intel Corporation Integrated inductor
JP2002032903A (ja) * 2000-07-13 2002-01-31 Alps Electric Co Ltd 垂直磁気記録用薄膜磁気ヘッド
KR100438341B1 (ko) * 2000-09-26 2004-07-02 가부시끼가이샤 도시바 요크형 재생 자기 헤드 및 그 제조 방법, 및 자기 디스크장치
JP3854839B2 (ja) * 2001-10-02 2006-12-06 キヤノン株式会社 磁気抵抗素子を用いた不揮発固体メモリ
US6846683B2 (en) * 2002-05-10 2005-01-25 Infineon Technologies Ag Method of forming surface-smoothing layer for semiconductor devices with magnetic material layers
US6635546B1 (en) * 2002-05-16 2003-10-21 Infineon Technologies Ag Method and manufacturing MRAM offset cells in a damascene structure
JP3863484B2 (ja) * 2002-11-22 2006-12-27 株式会社東芝 磁気抵抗効果素子および磁気メモリ
KR100594228B1 (ko) * 2003-09-19 2006-07-03 삼성전자주식회사 자기 기록 헤드
US7436633B2 (en) * 2004-10-15 2008-10-14 Tdk Corporation Thin-film magnetic head, head gimbal assembly and hard disk system
JP2006339553A (ja) 2005-06-06 2006-12-14 Fuji Electric Device Technology Co Ltd 薄膜磁気誘導素子およびその製造方法
US7262069B2 (en) * 2005-06-07 2007-08-28 Freescale Semiconductor, Inc. 3-D inductor and transformer devices in MRAM embedded integrated circuits
US7807492B2 (en) * 2005-09-28 2010-10-05 Northern Lights Semiconductor Corp. Magnetoresistive random access memory with improved layout design and process thereof
US20080003760A1 (en) * 2006-06-30 2008-01-03 Gardner Donald S Magnetic vias for inductors and transformers in integrated circuits
JP4599328B2 (ja) 2006-07-03 2010-12-15 株式会社東芝 磁気記録媒体
JP5191717B2 (ja) * 2007-10-05 2013-05-08 株式会社東芝 磁気記録素子とその製造方法及び磁気メモリ
US8110085B2 (en) * 2008-12-30 2012-02-07 Hitachi Global Storage Technologies Netherlands B.V. Assisted deposition, narrow trench damascene process for manufacturing a write pole of a magnetic write head
US8436707B2 (en) * 2010-01-12 2013-05-07 Infineon Technologies Ag System and method for integrated inductor
JP5321851B2 (ja) * 2011-03-25 2013-10-23 株式会社東芝 磁気発振素子及びスピン波装置
US8686522B2 (en) * 2011-10-13 2014-04-01 International Business Machines Corporation Semiconductor trench inductors and transformers
KR101881931B1 (ko) * 2011-12-05 2018-07-27 삼성전자주식회사 3차원 구조의 자유 자성층을 포함하는 자기 메모리 소자
KR101792272B1 (ko) * 2012-05-30 2017-11-01 삼성전기주식회사 반도체 기판 및 반도체 기판 제조 방법
KR101876587B1 (ko) * 2013-03-08 2018-08-03 매그나칩 반도체 유한회사 자기 센서 및 그 제조 방법

Also Published As

Publication number Publication date
US20190139692A1 (en) 2019-05-09
KR20150039699A (ko) 2015-04-13
KR101607393B1 (ko) 2016-03-29
US9048128B2 (en) 2015-06-02
US20150097267A1 (en) 2015-04-09
US9570536B2 (en) 2017-02-14
US20180137966A1 (en) 2018-05-17
TW201515029A (zh) 2015-04-16
US10157706B2 (en) 2018-12-18
TWI537995B (zh) 2016-06-11
US20170154721A1 (en) 2017-06-01
US9219109B2 (en) 2015-12-22
US10614948B2 (en) 2020-04-07
CN104517942A (zh) 2015-04-15
US20150249121A1 (en) 2015-09-03
US9865389B2 (en) 2018-01-09
US20160079341A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
CN104517942B (zh) 具有磁性材料的电感器结构及其形成方法
CN103579186B (zh) 连接通孔至器件
US10461152B2 (en) Radio frequency switches with air gap structures
CN103700650B (zh) 半导体元件和制造半导体元件的方法
CN105529316B (zh) 半导体器件及半导体器件的制造方法
US11488872B2 (en) Method for forming semiconductor device structure with isolation feature
CN105226020B (zh) 含功率晶体管单元和横向晶体管的半导体器件及制造方法
US10090327B2 (en) Semiconductor device and method for forming the same
CN107046061A (zh) 半导体结构和相关制造方法
TW201123424A (en) Semiconductor device and method for manufacturing the same
CN110349932A (zh) 半导体器件
CN110957257B (zh) 绝缘体上半导体衬底、其形成方法以及集成电路
US8963671B2 (en) Semiconductor transformer device and method for manufacturing the same
CN109979936A (zh) 一种集成半导体器件和电子装置
US20150132918A1 (en) Integrated Circuit Using Deep Trench Through Silicon (DTS)
CN108573969A (zh) 集成电路器件
CN105826361B (zh) 半导体器件及其制造方法
CN109638010A (zh) 射频切换装置以及其制作方法
CN107481929A (zh) 一种半导体器件及其制造方法、电子装置
CN106887463A (zh) 半导体器件及其制造方法
CN104282617A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant