CN104516475B - 用于管理多核片上系统上的全局芯片功率的方法和装置 - Google Patents

用于管理多核片上系统上的全局芯片功率的方法和装置 Download PDF

Info

Publication number
CN104516475B
CN104516475B CN201410498360.9A CN201410498360A CN104516475B CN 104516475 B CN104516475 B CN 104516475B CN 201410498360 A CN201410498360 A CN 201410498360A CN 104516475 B CN104516475 B CN 104516475B
Authority
CN
China
Prior art keywords
core processor
power
global
processor chip
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410498360.9A
Other languages
English (en)
Other versions
CN104516475A (zh
Inventor
D·A·卡尔森
R·E·凯斯勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell Asia Pte Ltd
Original Assignee
Cavium LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cavium LLC filed Critical Cavium LLC
Priority to CN201710532160.4A priority Critical patent/CN107272876B/zh
Publication of CN104516475A publication Critical patent/CN104516475A/zh
Application granted granted Critical
Publication of CN104516475B publication Critical patent/CN104516475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0016—Stabilisation of local oscillators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops
    • H04L2027/0075—Error weighting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

本发明的各实施方式总体上涉及用于管理多核片上系统上的全局芯片功率的方法和装置。具体地，根据至少一个示例实施例，一种用于控制多核处理器芯片中的功率的方法及相应的装置包括：在该多核处理器芯片内的一个控制器处积累与该多核处理器芯片内的多个内核处理器相关联的一个或多个功率估计值。基于一个累加功率估计值确定一个全局功率阈值，至少部分地基于所积累的该一个或多个功率估计值确定该累加功率估计值。该控制器使得基于所确定的该全局功率阈值控制这些内核处理器中的每一个内核处理器处的功率损耗。该控制器可以直接控制这些内核处理器处的功率损耗或可以命令这些内核处理器这样做。

Description

用于管理多核片上系统上的全局芯片功率的方法和装置
技术领域
本公开涉及用于管理多核片上系统上的全局芯片功率的方法和装置。
背景技术
通常以避免处理器或相应的芯片过热的方式控制计算机处理器内的功率损耗。换言之，通过控制处理器内的功率损耗，相应的温度也保持在控制之下。
发明内容
通常在每个内核处理器局部地执行多核处理器设备内的功率管理。为了改善性能并增强效率，需要对此类设备上的全局芯片功率进行管理的能力。
根据至少一个示例实施例，一种用于控制多核处理器芯片中的功率损耗的全局功率管理方式包括：在该多核处理器芯片内的一个控制器处积累与该多核处理器芯片内的多个内核处理器相关联的一个或多个功率估计值。基于一个累加功率估计值确定一个全局功率阈值，至少部分地基于所积累的该一个或多个功率估计值确定该累加功率估计值。该控制器使得基于所确定的该全局功率阈值控制该多个内核处理器中的每一个内核处理器处的功率损耗。
在积累该一个或多个功率估计值时，该控制器可以接收单个值，该值指示该累加功率估计值代表该多个内核处理器的总功率损耗。可以用形成串行配置的方式将该多个内核处理器彼此耦合，其中在每个内核处理器处，将局部功率损耗估计值与代表累加功率损耗估计值的值相加并转发至下一内核处理器。在最后一个内核处理器，将累加功率估计值的最终值转发至控制器。可替代地，可以用形成不只一种串行配置的方式耦合该多个内核处理器，在这种情况下，该控制器接收不只一个功率估计值。在又一示例中，每个内核处理器可以将其局部功率损耗估计值直接发送至该控制器。
该控制器可以被配置成用于从该控制器发送一个读命令至该多个内核处理器中的至少一个内核处理器。该读命令可以包括一个读操作的指示和一个有效载荷值。一个接收该读命令的内核处理器将局部功率估计值与该有效载荷值相加并将该读命令与经更新的有效载荷值一起转发至下一内核处理器或转发至该控制器。该有效载荷值代表与一个或多个内核处理器相关联的功率估计值的累加和。
在确定全局功率阈值时，该控制器被配置成用于：当确定所确定的该累加功率估计值和在时间上的一个相应的平均值两者都小于一个期望目标功率时增大代表该全局功率阈值的一个参数值，以及当确定所确定的该累加功率估计值大于该期望目标功率时减小代表该全局功率阈值的该参数值。该期望目标功率可以是该多核处理器芯片的使用者或制造者所设定的一个常数。可替代地，可以至少部分地基于该多核处理器芯片的多个所测量的温度值动态地设定该期望目标功率。
该多核处理器芯片还可以包括一个或多个协处理器块。为了解释该一个或多个协处理器块的功率损耗，该控制器被配置成用于：积累与该一个或多个协处理器块相关联的多项时钟活动的一种或多种表示；至少部分地基于所累积的该一种或多种表示确定与该一个或多个协处理器块相关联的一个或多个功率估计值，其中该多核处理器芯片的累加功率估计值的确定进一步基于与该一个或多个协处理器块相关联的该一个或多个功率估计值。在确定与该一个或多个协处理器块相关联的该一个或多个功率估计值时，该控制器可以使用一个查找表(例如)来确定与时钟活动的每种表示相关联的功率损耗。可以通过以下各项形成与该一个或多个协处理器块相关联的这些时钟活动的一种或多种表示：在每个协处理器块处对与同一协处理器块相关联的多个时钟活动周期进行计数，以及通过将一个预定义数量的已计数的时钟活动周期映射到与该协处理器块相关联的该时钟活动的一种表示内的单个符号来生成与该协处理器块相关联的该时钟活动的这种表示。然后，由该控制器接收与该协处理器块相关联的该时钟活动的这种表示。
在使得控制每个内核处理器处的功率损耗时，该控制器可以通过调整一个主时钟频率并因此影响与该多个内核处理器相关联的时钟的频率来控制这些内核处理器处的功率损耗。可替代地，该控制器向所有内核处理器发送一个命令，从而指示它们控制其局部功率损耗。这种命令可以包括该全局功率阈值的一个指示。在接收到该全局功率阈值时，每个内核处理器将该全局功率阈值与一个局部功率阈值进行比较，从而确定一个有待该内核处理器使用的功率极限。
附图说明
上述内容将从本发明的示例实施例的以下更具体的说明中明显，如在这些附图中所展示的，其中贯穿这些不同的视图，相似的参考字符是指相同的部分。附图不一定按比例，而是着重于展示本发明的实施例。
图1是展示了根据至少一个示例实施例的多核处理器芯片的框图；
图2是展示了根据至少一个示例实施例的用于控制多核处理器芯片中的功率的方法的流程图；
图3A和图3B是展示了用于从该多个内核处理器积累功率估计值的示例串行配置的框图；
图4是展示了用于从多个协处理器块积累功率估计值的配置的框图；以及
图5根据至少一个示例实施例示出了与协处理器块时钟相关联的时钟信号和相应的经修改的时钟信号的示例。
具体实施方式
以下是本发明的示例实施例的说明。
用于多核处理器芯片的典型功率管理技术通常在相应的内核处理器的局部，并且不对该多核处理器芯片全局地执行。当在每个内核处理器处局部地应用功率管理时，该多核处理器芯片的功率损耗预算除以相应数量的内核处理器以计算每个内核处理器的功率预算。然而，每个内核处理器基于所计算的每个内核处理器的功率预算独立于其他内核处理器管理其功率。如此，给定的内核处理器的动态功率可能有限。同样，在每个内核处理器处局部地应用功率管理会导致性能下降。例如，虽然第一内核处理器可以仅使用其可用的功率预算的一小部分，第二内核处理器可能需要比所计算的每个内核处理器的功率预算所允许的更多的功率。如此，会花费更长时间来执行某些任务(当局部地执行功率管理时)并且会导致在该多核处理器芯片处消耗更多的功率。在下文中描述了在芯片级应用全局功率管理的实施例。
图1是展示了根据至少一个示例实施例的多核处理器芯片100的框图。多核处理器芯片100包括多个内核处理器(例如，120-1–120-N)和一个中央控制器110。中央控制器110被配置成用于管理多核处理器芯片100的全局功率。该中央控制器耦合至该多个内核处理器120-1—120-N并且被配置成用于确定多核处理器芯片100在给定时间间隔内的全局功率损耗的估计值。根据至少一个方面，在固定时间间隔内周期性地确定全局功率估计值。在确定该全局功率估计值的过程中，中央控制器110被配置成用于记录与该多个内核处理器(例如，120-1–120-N)相关联的一个或多个功率估计值。在该多个内核处理器(例如，120-1–120-N)中的每一个内核处理器处，可以根据美国专利号8,356,194中所描述的实施例执行局部功率估计，该专利以其全文结合在此。
多核处理器芯片100可以进一步包括一个或多个协处理器块，例如，130-1–130-M。根据至少一个示例实施例，协处理器块(例如，130-1–130-M)被配置成用于执行输入/输出(I/O)接口连接操作和/或其他操作，从而补充该多个内核处理器(例如，120-1–120-N)的功能。中央控制器110被配置成用于当确定多核处理器芯片100的该全局功率估计值时考虑协处理器块(例如，130-1–130-M)所消耗的功率。
图2是展示了根据至少一个示例实施例的用于控制多核处理器芯片100中的功率的方法的流程图。在框210，中央控制器110积累与该多个内核处理器(例如，120-1–120-N)相关联的一个或多个功率估计值。在框220，中央控制器110可以进一步积累与该一个或多个协处理器块(例如，130-1–130-M)相关联的功率估计值，如果多核处理器芯片100包括此类协处理器块的话。
在框230，中央控制器110使用积累的功率估计值确定多核处理器芯片100在固定时间间隔内所消耗的累加功率的估计值。例如，中央控制器110可以对与该多个内核处理器(例如，120-1–120-N)相关联的这些所积累的功率估计值以及(如果适用的话)与该一个或多个协处理器块(例如，130-1–130-M)相关联的所积累的功率估计值求和数。该中央控制器在确定累加功率估计值时可以可替代地或另外执行其他的计算处理。框230处的过程可以是可选的。例如，该中央控制器可以积累指示该多个内核处理器(例如，120-1–120-N)所消耗的累加功率的单个功率估计值。在这种情况下，所积累的该单个功率估计值可以被用作累加功率估计值。
在框240，中央控制器110确定一个全局功率阈值。基于该累加功率估计值确定该全局功率阈值。除了该累加功率估计值之外，在确定该全局功率阈值时可以进一步使用一个目标功率值。该全局功率阈值代表这些内核处理器中的任何一个在固定时间间隔内将不会超过的全局功率损耗极限。该目标功率值指示多核处理器芯片100在固定时间间隔内的目标功率损耗水平。
根据至少一种示例实施方式，中央控制器110维护一个累加差参数和一个全局功率阈值参数。累加差参数(例如，Cum_Diff)代表所确定的累加功率估计值(例如，Cum_Power_Estimate)与目标功率(例如，Target_power)之差的总和或平均值。例如，在每个时间间隔，将该累加差参数更新为：Cum_Diff＝Cum_Diff+(Cum_Power_Estimate–Target_power)。如果有足够的工作量将该多个内核处理器(例如，120-1–120-N)持续忙碌一个给定时间间隔，期望Cum_Diff参数接近零。如果在某一时间段内没有足够的工作量，Cum_Diff参数变为负，直到它达到负最小值，该参数在该负最小值处饱和。可以基于热常数定义负最小值或饱和值，该热常数指示例如多核处理器芯片100在最后几毫秒一直是空闲的。换言之，该饱和值使多核处理器芯片100能够仅记忆其较短的和相关的历史。可替代地，可以将累加功率差定义为加权和。
在每个时间间隔可以将全局功率阈值参数(例如，Global_lim)更新为：Global_lim＝Global_lim+1if(Cum_Power_Estimate<Target_Power)and(Cum_Diff<0)，以及Global_lim＝Global_lim-1if(Cum_Power_Estimate>Target_Power)。即，只有当累加功率估计值小于目标功率且累加差小于零时全局功率阈值才增加。同样，只有当累加功率估计值大于目标功率时全局功率阈值才减小。
根据一个示例方面，多核处理器芯片100的制造者可以将目标功率值设置为常数。可替代地，该目标功率值是多核处理器芯片100的软件可设置的。根据又一个方面，该目标功率可以是动态的，例如，基于温度传感器所提供的信息。例如，该目标功率可以基于已记录的多核处理器芯片100的温度而变化。
一旦针对具体时间间隔确定了全局功率阈值(例如，Global_lim)，中央控制器110被配置成用于使得至少一个内核处理器减小或增大其功率损耗。根据一个示例实施例，中央控制器110可以向所有内核处理器(例如，120-1–120N)发送一个命令，指示这些内核处理器控制其相应的功率损耗。例如，中央控制器110可以将所确定的全局功率阈值(例如，Global_lim)发送至所有内核处理器(例如，120-1–120-N)。每个内核处理器维护一个局部功率极限值(例如，Power_lim)。可替代地，中央控制器110可以发送有待应用于前一全局功率阈值的代表增量或减量的值。在每个内核处理器处，全局功率阈值和局部功率极限的最小值被用作至少下一时间间隔内的功率损耗的上限。根据又一示例实施例，中央控制器110可以直接减小或增大该多个内核处理器(例如，120-1–120-N)处的功率损耗。例如，该中央控制器可以调整主时钟的频率，从而导致对该多个内核处理器(例如，120-1–120-N)的时钟的频谱的调整。
根据至少一个示例实施例，当多核处理器芯片100的所确定的累加功率估计值不超过目标功率时，中央控制器110向这些内核处理器(例如，120-1–120-N)发送一个信号，指示它们自身不需要节流，即，减小其相应的频率。然而，当多核处理器芯片100的所确定的累加功率估计值不超过目标功率且累加差为零时，中央控制器110发送一个信号以指示内核处理器(例如，120-1–120-N)自身节流。不论是否指示内核处理器(例如，120-1–120-N)自身节流，所发送的信号可以包括控制操作的指示和携带全局功率阈值的有效载荷。然后，通过将全局功率阈值与局部功率极限进行比较，每个内核处理器决定是否进行节流。换言之，所发送的信号可以与代表读命令的信号类似，除了该操作的指示指示控制操作而非读操作并且有效载荷代表全局功率阈值而非功率估计值。例如，可以用0指示读命令，并且可以用1指示控制命令。
根据另一种示例实施方式，两条导线可以将中央控制器110与内核处理器(例如，120-1–120-N)耦合。可以将一条导线称为“throttle_this_interval(节流_本_间隔)”导线。将此导线散布至所有内核处理器(例如，120-1–120-N)。可以将该“throttle_this_interval”导线串行地散布至内核处理器(例如，120-1–120-N)。第二导线可以被称为“sum(求和)”导线。该“sum”导线被四处串行地发送至每个内核处理器或发送至该多个内核处理器的一个子集，并在遍历过每个内核处理器之后返回中央控制器110。一个空闲阶段之后，对“sum”导线的第一断言指示累加功率估计值在导线上的下一数量的位内遵守LSB先且最高有效位(MSB)后。当内核处理器检测到“sum”导线导通时，它知道在下一数量的位上将其局部功率估计值与累加功率估计值相加。该中央控制器接收“sum”导线，并且当适用时适当地设置“throttle_this_interval”。
根据至少一种示例实施方式，在半个固定时间间隔内进行对功率估计值的积累，同时指示内核处理器控制在另一半固定时间间隔内产生的相应的功率损耗。例如，如果固定时间间隔等于256个时钟周期，在128个时钟周期内由中央控制器110执行对功率估计值的积累，并且指示内核控制器(例如，120-1–120-N)控制其花费另外128个时钟周期的相应的功率损耗。通过中央控制器110确定全局功率阈值可以被当做积累功率估计值的一部分或指示内核处理器(例如，120-1–120-N)控制其相应的功率损耗的一部分。
在该多个内核处理器(例如，120-1–120-N)中的每一个内核处理器处，一旦信号或命令与减小局部功率损耗的指令一起被接收到，内核处理器就采取适当的行动。一种减小功率损耗的方式是减小局部时钟频率。当每个内核处理器具有其自己的锁相环(PLL)时，这种方式会适用。另一种减小内核处理器处的局部功率损耗的方式是阻止发布指令。例如，内核处理器可以在固定时间间隔内保持处理指令直到功率损耗超过从中央控制器110接收到的局部功率极限或全局功率阈值，并且然后阻止发布指令直到固定时间间隔结束。
图3A和图3B是展示了用于从该多个内核处理器(例如，120-1–120-N)积累功率估计值的示例串行配置的框图。图3A示出了单个串行配置，中央控制器根据这种串行配置向内核处理器之一(例如，120-1)发送读命令。根据一个示例方面，该读命令包括读操作的指示和代表有待返回中央控制器110的功率估计值的有效载荷。第一内核处理器(例如，120-1)从中央控制器110接收该读命令并将所估计的其功率损耗值结合至该读命令的有效载荷。如果有效载荷初始值为零，可以通过加法运算结合所估计的功率损耗值。然后将该读命令转发至下一内核处理器(例如，120-2)。
内核处理器120-2被配置成用于将所估计的其功率损耗值与有效载荷值相加并将该读命令转发至下一内核处理器(例如，120-3)。在内核处理器(例如，120-2–120-N)中的每一个内核处理器处重复局部估计的功率损耗值和有效载荷值的相加。在最后一个内核处理器(例如，120-N)处，将最终相加结果转发至中央控制器110。转发至中央控制器的值可以用作所有内核处理器(例如，120-1–120-N)的累加估计值，或者可以应用进一步的计算处理。在内核处理器处执行的加法运算会导致最终结果到达中央控制器110的延时。
根据一种示例实施方式，可以通过应用逐位相加和转发来减小这种延时。换言之，从最低有效位(LSB)开始，一旦执行加法，存储进位值，同时转发加法结果位。然而，将进位值与局部估计的损耗功率值和有效载荷值的接下来的LSB相加。存储新的进位值，并且将加法结果位转发至下一内核处理器。在下一内核处理器，执行类似的操作。即，一旦接收到有效载荷的一个位，执行相应的加法并将加法结果位转发至另一内核处理器。如此，显著地减小了延时。
在图3B中，将内核处理器安排成四种串行配置，例如，120-1–120-k1、120-(k1+1)–120-k2、120-(k2+1)–120-k3、和120-(k3+1)–120-N。在每种串行配置中可以应用逐位加法和转发。中央控制器110例如从内核处理器120-k1、120-k2、120-k3、和120-N接收四个功率估计值。这四个功率估计值中的每一个代表相应的串行配置的累加功率估计值。为了计算累加功率估计值，中央控制器110例如对所接收到的四个功率估计值求和。中央控制器110在确定所有内核处理器(例如，120-1–120-N)的累加功率估计值时可以执行其他计算处理。
图4是展示了用于从多个协处理器块(例如，130-1–130-M)积累功率估计值的配置的框图。在每个协处理器块内，大多数功率(例如，约百分之90)被相应的时钟所消耗。协处理器块(例如，130-1，130-2，……，或130-M)可以具有一个或多个时钟。根据一个示例实施例，中央控制器110从协处理器块(例如，130-1–130-M)接收信息，从而使得能够对相应的时钟中的每个时钟进行功率消耗估计。例如，中央控制器110接收与协处理器块相关联的每个时钟的经修改的时钟信号。将与协处理器块(例如，130-1–130-M)的时钟相关联的所估计的功率损耗与从该多个内核处理器(例如，120-1–120-N)积累的功率估计值求和，从而生成整个多核处理器芯片100的全局累加功率损耗估计值。
图5根据至少一个示例实施例示出了与协处理器块时钟相关联的时钟信号510和相应的经修改的时钟信号520的示例。在中央控制器110处从协处理器块(例如，130-1，130-2，……，或130-M)接收经修改的时钟信号520。时钟信号510通常具有比中央控制器110的频率更高的频率。如此，如果时钟信号510被发送至中央控制器110，中央控制器可能不会正确地采样时钟信号510以估计相应的功率。时钟信号510可以包括空闲时段511，该时钟信号使得与协处理器块(例如，130-1、130-M)相关联的不同时钟信号510同步。
根据一个示例实施例，通过将时钟信号510内的时钟周期数减小至经修改的时钟信号520内的单个周期来生成经修改的时钟信号520。例如，时钟信号510内的32个时钟周期对应于经修改的时钟信号520内的单个周期。如此，中央控制器110能够正确地采样经修改的时钟信号520。
每个协处理器块(例如，130-1，130-2，……，或130-M)被配置成用于提供对同一协处理器块内的时钟相关联的时钟活动周期的计数。基于对时钟周期的计数，通过将预定义数量(例如，32个)的计数的时钟活动周期映射到所生成的时钟活动的表示内的单个符号内来生成时钟活动的这种表示(例如，经修改的时钟信号520)然后由中央控制器110接收所生成的表示。中央控制器110可以使用查找表(例如)来确定与所生成的时钟活动的每种表示相关联的功率耗散。在确定整个多核处理器芯片100的累加功率耗散估计值时，中央控制器110可以对与该多个内核处理器(例如，120-1–120-N)相关联的积累的功率估计值以及对应于协处理器块(例如，130-1、130-M)的功率估计值求和。
尽管本发明已经参照其示例实施例做了具体的展示和说明，本领域技术人员将理解到通过在不偏离由所附的权利要求书涵盖的本发明的范围的情况下可以从中做出在形式和细节上的不同的变化。

Claims (30)

1.一种用于控制多核处理器芯片中的功率损耗的方法，所述方法包括：
在所述多核处理器芯片内的控制器处积累与所述多核处理器芯片内的多个内核处理器相关联的一个或多个功率估计值；
基于累加功率估计值确定全局功率阈值，至少部分地基于所积累的所述一个或多个功率估计值确定所述累加功率估计值；以及
使得基于所确定的所述全局功率阈值控制每个内核处理器处的功率损耗。
2.根据权利要求1所述的方法，其中积累与多个内核处理器相关联的所述一个或多个功率估计值包括：接收与所述多核处理器芯片内的所述多个内核处理器的一个或多个子集相关联的多个功率估计值的一个或多个累加和。
3.根据权利要求1所述的方法，其中积累与多个内核处理器相关联的所述一个或多个功率估计值包括：接收对应于所述多核处理器芯片内的所述多个内核处理器的多个功率估计值。
4.根据权利要求1所述的方法，其中积累与多个内核处理器相关联的所述一个或多个功率估计值包括：从所述控制器发送读命令至所述多个内核处理器中的至少一个内核处理器。
5.根据权利要求4所述的方法，其中接收读命令的内核处理器更新代表多个功率估计值的累加和的参数值并将所述读命令与已更新的所述累加和一起转发至另一内核处理器或转发至所述控制器。
6.根据权利要求1所述的方法，其中确定所述全局功率阈值包括：
当确定所确定的所述累加功率估计值和在时间上的相应的平均值两者都小于期望目标功率时增大代表所述全局功率阈值的参数值；以及
当确定所确定的所述累加功率估计值大于所述期望目标功率时减小代表所述全局功率阈值的所述参数值。
7.根据权利要求6所述的方法，其中所述期望目标功率是所述多核处理器芯片的使用者或制造者所设定的常数。
8.根据权利要求6所述的方法，其中至少部分地基于所述多核处理器芯片的多个所测量的温度值动态地设定所述期望目标功率。
9.根据权利要求1所述的方法，进一步包括：
积累与所述多核处理器芯片内的一个或多个协处理器块相关联的多项时钟活动的一种或多种表示；以及
至少部分地基于所累积的所述一种或多种表示确定与所述一个或多个协处理器块相关联的一个或多个功率估计值，
其中确定所述多核处理器芯片的所述累加功率估计值进一步基于与所述一个或多个协处理器块相关联的所述一个或多个功率估计值。
10.根据权利要求9所述的方法，其中确定与所述一个或多个协处理器块相关联的所述一个或多个功率估计值进一步基于查找表。
11.根据权利要求9所述的方法，其中积累与所述一个或多个协处理器块相关联的所述时钟活动的所述一种或多种表示包括：
在每个协处理器块对与同一协处理器块相关联的多个时钟活动周期进行计数；
通过将预定义数量的已计数的时钟活动周期映射到与所述协处理器块相关联的所述时钟活动的表示内的单个符号来生成与所述协处理器块相关联的所述时钟活动的所述表示；以及
通过所述控制器接收与所述协处理器块相关联的所述时钟活动的所述表示。
12.根据权利要求1所述的方法，其中使得控制每个内核处理器处的功率损耗包括：指示每个内核处理器基于所述全局功率阈值控制所述内核处理器的功率损耗。
13.根据权利要求12所述的方法，其中指示每个内核处理器控制功率损耗包括将所确定的所述全局功率阈值的指示发送至每个内核处理器。
14.根据权利要求13所述的方法，进一步包括由每个内核处理器将所述全局功率阈值与局部功率极限进行比较。
15.根据权利要求1所述的方法，其中使得控制每个内核处理器处的功率损耗包括调整主时钟频率。
16.一种多核处理器芯片，包括：
多个内核处理器；以及
耦合至所述多个内核处理器中的至少一个的控制器，所述控制器被配置成用于
积累与所述多核处理器芯片内的所述多个内核处理器相关联的一个或多个功率估计值；
基于累加功率估计值确定全局功率阈值，至少部分地基于所积累的所述一个或多个功率估计值确定所述累加功率估计值；以及
使得基于所确定的所述全局功率阈值控制每个内核处理器处的功率损耗。
17.根据权利要求16所述的多核处理器芯片，其中在积累与所述多个内核处理器相关联的所述一个或多个功率估计值时，所述控制器被配置成用于接收与所述多个内核处理器的一个或多个子集相关联的多个功率估计值的一个或多个累加和。
18.根据权利要求16所述的多核处理器芯片，其中在积累与所述多个内核处理器相关联的所述一个或多个功率估计值时，所述控制器被配置成用于接收对应于所述多个内核处理器的多个功率估计值。
19.根据权利要求16所述的多核处理器芯片，其中在积累与所述多个内核处理器相关联的所述一个或多个功率估计值时，所述控制器被配置成用于从所述控制器发送读命令至所述多个内核处理器中的至少一个内核处理器。
20.根据权利要求19所述的多核处理器芯片，其中来自所述多个内核处理器的所述至少一个内核处理器被配置成用于：
接收读命令；
更新代表多个功率估计值的累加和的参数值；以及
将所述读命令与已更新的所述累加和一起转发至另一内核处理器或转发至所述控制器。
21.根据权利要求16所述的多核处理器芯片，其中在确定所述全局功率阈值时，所述控制器被配置成用于：
当确定所确定的所述累加功率估计值和在时间上的相应的平均值都小于期望目标功率时增大代表所述全局功率阈值的参数值；以及
当确定所确定的所述累加功率估计值大于所述期望目标功率时减小代表所述全局功率阈值的所述参数值。
22.根据权利要求21所述的多核处理器芯片，其中所述期望目标功率是所述多核处理器芯片的使用者或制造者所设定的常数。
23.根据权利要求21所述的多核处理器芯片，其中至少部分地基于所述多核处理器芯片的多个所测量的温度值动态地设定所述期望目标功率。
24.根据权利要求16所述的多核处理器芯片，其中所述多核处理器芯片进一步包括一个或多个协处理器块，并且所述控制器被进一步配置成用于：
积累与所述一个或多个协处理器块相关联的多项时钟活动的一种或多种表示；以及
至少部分地基于所累积的所述一种或多种表示确定与所述一个或多个协处理器块相关联的一个或多个功率估计值，
其中确定所述多核处理器芯片的所述累加功率估计值进一步基于与所述一个或多个协处理器块相关联的所述一个或多个功率估计值。
25.根据权利要求24所述的多核处理器芯片，其中在确定与所述一个或多个协处理器块相关联的所述一个或多个功率估计值时，所述控制器被进一步配置成用于检查查找表以确定与每个协处理器块相关联的所述功率估计值。
26.根据权利要求24所述的多核处理器芯片，其中在积累与所述一个或多个协处理器块相关联的所述时钟活动的一种或多种表示时，每个协处理器块被配置成用于：
在每个协处理器块对与同一协处理器块相关联的多个时钟活动周期进行计数；
通过将预定义数量的已计数的时钟活动周期映射到与所述协处理器块相关联的所述时钟活动的表示内的单个符号来生成与所述协处理器块相关联的所述时钟活动的所述表示；以及
将与所述协处理器块相关联的所述时钟活动的所述表示发送至所述控制器。
27.根据权利要求16所述的多核处理器芯片，其中在使得控制每个内核处理器处的功率损耗时，所述控制器被进一步配置成用于指示每个内核处理器基于所述全局功率阈值控制所述内核处理器的功率损耗。
28.根据权利要求27所述的多核处理器芯片，其中在指示每个内核处理器控制功率损耗时，所述控制器被进一步配置成用于将所确定的所述全局功率阈值的指示发送至每个内核处理器。
29.根据权利要求28所述的多核处理器芯片，其中每个内核处理器被配置成用于将所述全局功率阈值与局部功率极限进行比较。
30.根据权利要求16所述的多核处理器芯片，其中在使得控制每个内核处理器处的功率损耗时，所述控制器被配置成用于调整主时钟频率。
CN201410498360.9A 2013-09-26 2014-09-25 用于管理多核片上系统上的全局芯片功率的方法和装置 Active CN104516475B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710532160.4A CN107272876B (zh) 2013-09-26 2014-09-25 用于管理多核片上系统上的全局芯片功率的方法和装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/038,549 2013-09-26
US14/038,549 US9671844B2 (en) 2013-09-26 2013-09-26 Method and apparatus for managing global chip power on a multicore system on chip

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710532160.4A Division CN107272876B (zh) 2013-09-26 2014-09-25 用于管理多核片上系统上的全局芯片功率的方法和装置

Publications (2)

Publication Number Publication Date
CN104516475A CN104516475A (zh) 2015-04-15
CN104516475B true CN104516475B (zh) 2017-07-21

Family

ID=52623702

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410498360.9A Active CN104516475B (zh) 2013-09-26 2014-09-25 用于管理多核片上系统上的全局芯片功率的方法和装置
CN201710532160.4A Active CN107272876B (zh) 2013-09-26 2014-09-25 用于管理多核片上系统上的全局芯片功率的方法和装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710532160.4A Active CN107272876B (zh) 2013-09-26 2014-09-25 用于管理多核片上系统上的全局芯片功率的方法和装置

Country Status (6)

Country Link
US (5) US9671844B2 (zh)
JP (1) JP6169547B2 (zh)
KR (1) KR101701004B1 (zh)
CN (2) CN104516475B (zh)
DE (1) DE102014014301B4 (zh)
HK (1) HK1209210A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8356194B2 (en) 2010-01-28 2013-01-15 Cavium, Inc. Method and apparatus for estimating overshoot power after estimating power of executing events
US9671844B2 (en) 2013-09-26 2017-06-06 Cavium, Inc. Method and apparatus for managing global chip power on a multicore system on chip
US20150220128A1 (en) * 2014-02-04 2015-08-06 Infineon Technologies Ag Method and Apparatus for Use in a Data Processing System
US9477243B2 (en) * 2014-12-22 2016-10-25 Intel Corporation System maximum current protection
US9760159B2 (en) 2015-04-08 2017-09-12 Microsoft Technology Licensing, Llc Dynamic power routing to hardware accelerators
US9798376B2 (en) * 2015-08-03 2017-10-24 Qualcomm Incorporated Power distribution network (PDN) droop/overshoot mitigation
KR102599653B1 (ko) * 2015-11-20 2023-11-08 삼성전자주식회사 냉각 알고리즘을 수행하는 집적 회로와 이를 포함하는 모바일 장치
KR102578648B1 (ko) 2016-03-14 2023-09-13 삼성전자주식회사 모뎀 데이터에 따라 코어 스위칭이 수행되는 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩
CN106598203B (zh) * 2016-12-21 2019-04-23 上海海事大学 一种数据密集环境下的单芯片多处理器系统的电源管理方法
US20200142461A1 (en) * 2018-10-31 2020-05-07 Bitmain Inc. Integrated circuit with chip-level serial power domains, and circuit board having the same
CN109831144A (zh) * 2019-03-01 2019-05-31 深圳市道通智能航空技术有限公司 温度保护方法、装置和无人飞行器
CN110413414A (zh) 2019-07-29 2019-11-05 北京百度网讯科技有限公司 用于平衡负载的方法、装置、设备和计算机可读存储介质
US11287872B2 (en) * 2020-02-04 2022-03-29 Qualcomm Incorporated Multi-thread power limiting via shared limit
IL297858A (en) 2020-05-01 2023-01-01 Monday Com Ltd Digital processing systems and methods for improved networking and collaborative work management systems, methods and devices
CN113065229A (zh) * 2021-03-10 2021-07-02 电子科技大学 一种众核暗硅芯片的实时功率预算技术
US11592889B2 (en) * 2021-05-12 2023-02-28 Apple Inc. Die-to-die dynamic clock and power gating
US11698671B2 (en) * 2021-09-22 2023-07-11 Apple Inc. Peak power management for processing units
US11709529B2 (en) * 2021-10-12 2023-07-25 Hewlett Packard Enterprise Development Lp Variable enhanced processor performance
WO2023101663A1 (en) * 2021-12-01 2023-06-08 Picoai Limeted Method and apparatus of power control based on block activities

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434934A (zh) * 1999-12-23 2003-08-06 英特尔公司 具有数字能量调节的微处理器
JP2007122657A (ja) * 2005-10-31 2007-05-17 Toshiba Corp 消費電流制御システム
CN101030095A (zh) * 2006-03-02 2007-09-05 联想（新加坡）私人有限公司 发热量的控制方法以及计算机
CN101923383A (zh) * 2008-10-31 2010-12-22 英特尔公司 多处理器核心的功率管理
CN103282853A (zh) * 2010-12-03 2013-09-04 超威半导体公司 最大电流限制方法和设备

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5887611A (ja) 1981-11-20 1983-05-25 Fujitsu Ltd 可変クロツク発振器
JPH0744408A (ja) 1993-07-27 1995-02-14 Pfu Ltd 内部に温度検出機能を備えたマイクロプロセッサ
JPH1091268A (ja) 1996-09-11 1998-04-10 Sony Corp 半導体回路のクロック周波数制御方法およびデータ処理装置
JPH11232147A (ja) 1998-02-16 1999-08-27 Toshiba Corp パワーエスティメーション装置、パワーエスティメーション方法、及びパワーエスティメーションプログラムを記録した機械読み取り可能な記録媒体
US6367023B2 (en) 1998-12-23 2002-04-02 Intel Corporation Method and apparatus of measuring current, voltage, or duty cycle of a power supply to manage power consumption in a computer system
US6363490B1 (en) 1999-03-30 2002-03-26 Intel Corporation Method and apparatus for monitoring the temperature of a processor
US7516334B2 (en) 2001-03-22 2009-04-07 Sony Computer Entertainment Inc. Power management for processing modules
US6834353B2 (en) 2001-10-22 2004-12-21 International Business Machines Corporation Method and apparatus for reducing power consumption of a processing integrated circuit
US6957352B2 (en) 2002-03-15 2005-10-18 Intel Corporation Processor temperature control interface
US7086058B2 (en) 2002-06-06 2006-08-01 International Business Machines Corporation Method and apparatus to eliminate processor core hot spots
EP1623349B1 (en) 2003-05-07 2018-01-24 Conversant Intellectual Property Management Inc. Managing power on integrated circuits using power islands
US8037445B2 (en) 2003-08-20 2011-10-11 Hewlett-Packard Development Company, L.P. System for and method of controlling a VLSI environment
JP2005295768A (ja) 2004-04-05 2005-10-20 Yazaki Corp 電源分配システム
US7231474B1 (en) 2004-06-01 2007-06-12 Advanced Micro Devices, Inc. Serial interface having a read temperature command
JP3805344B2 (ja) 2004-06-22 2006-08-02 株式会社ソニー・コンピュータエンタテインメント プロセッサ、情報処理装置およびプロセッサの制御方法
WO2006024325A1 (en) * 2004-08-31 2006-03-09 Freescale Semiconductor, Inc. Method for estimating power consumption
US7437581B2 (en) 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US7878016B2 (en) 2004-12-30 2011-02-01 Intel Corporation Device and method for on-die temperature measurement
US7444526B2 (en) 2005-06-16 2008-10-28 International Business Machines Corporation Performance conserving method for reducing power consumption in a server system
US7721128B2 (en) 2005-11-29 2010-05-18 International Business Machines Corporation Implementation of thermal throttling logic
US7421601B2 (en) 2006-02-17 2008-09-02 International Business Machines Corporation Method and system for controlling power in a chip through a power-performance monitor and control unit
US8037893B2 (en) 2006-05-03 2011-10-18 International Business Machines Corporation Optimizing thermal performance using thermal flow analysis
US20070260894A1 (en) 2006-05-03 2007-11-08 Aguilar Maximino Jr Optimizing thermal performance using feed-back directed optimization
CN100517176C (zh) 2006-06-21 2009-07-22 国际商业机器公司 实现热调节逻辑的数据处理系统和方法
US7584369B2 (en) 2006-07-26 2009-09-01 International Business Machines Corporation Method and apparatus for monitoring and controlling heat generation in a multi-core processor
US8122265B2 (en) 2006-12-29 2012-02-21 Intel Corporation Power management using adaptive thermal throttling
US8117478B2 (en) 2006-12-29 2012-02-14 Intel Corporation Optimizing power usage by processor cores based on architectural events
JP2009031689A (ja) 2007-07-30 2009-02-12 Ricoh Co Ltd 温度監視装置及び温度監視方法
JP4395800B2 (ja) 2007-09-18 2010-01-13 日本電気株式会社 電力管理システムおよび電力管理方法
JP2009129137A (ja) 2007-11-22 2009-06-11 Hitachi High-Technologies Corp マイクロプロセッサの温度監視制御装置、およびマイクロプロセッサの温度監視制御方法
US7949889B2 (en) 2008-01-07 2011-05-24 Apple Inc. Forced idle of a data processing system
US8001394B2 (en) 2008-01-31 2011-08-16 International Business Machines Corporation Method and system of multi-core microprocessor power management and control via per-chiplet, programmable power modes
JP5056573B2 (ja) * 2008-05-09 2012-10-24 富士通株式会社 設計支援プログラム、設計支援装置、および設計支援方法
WO2010100740A1 (ja) 2009-03-05 2010-09-10 株式会社日立製作所 計算機及び計算機の電力管理システム
US8775830B2 (en) * 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
KR101155202B1 (ko) * 2009-12-24 2012-06-13 포항공과대학교 산학협력단 멀티 코어 프로세서의 전력 관리 방법, 멀티 코어 프로세서의 전력 관리 방법이 기록된 기록매체 및 이를 실행하는 멀티 코어 프로세서 시스템
US8356194B2 (en) 2010-01-28 2013-01-15 Cavium, Inc. Method and apparatus for estimating overshoot power after estimating power of executing events
US9250682B2 (en) * 2012-12-31 2016-02-02 Intel Corporation Distributed power management for multi-core processors
US9671844B2 (en) 2013-09-26 2017-06-06 Cavium, Inc. Method and apparatus for managing global chip power on a multicore system on chip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434934A (zh) * 1999-12-23 2003-08-06 英特尔公司 具有数字能量调节的微处理器
JP2007122657A (ja) * 2005-10-31 2007-05-17 Toshiba Corp 消費電流制御システム
CN101030095A (zh) * 2006-03-02 2007-09-05 联想（新加坡）私人有限公司 发热量的控制方法以及计算机
CN101923383A (zh) * 2008-10-31 2010-12-22 英特尔公司 多处理器核心的功率管理
CN103282853A (zh) * 2010-12-03 2013-09-04 超威半导体公司 最大电流限制方法和设备

Also Published As

Publication number Publication date
US20200301491A1 (en) 2020-09-24
US10152102B2 (en) 2018-12-11
US20190107874A1 (en) 2019-04-11
US20170228007A1 (en) 2017-08-10
JP2015079496A (ja) 2015-04-23
KR20150034650A (ko) 2015-04-03
US11709534B2 (en) 2023-07-25
US10732684B2 (en) 2020-08-04
US20150089251A1 (en) 2015-03-26
JP6169547B2 (ja) 2017-07-26
DE102014014301A1 (de) 2015-03-26
US9671844B2 (en) 2017-06-06
US20210200287A1 (en) 2021-07-01
DE102014014301B4 (de) 2018-08-16
US10983576B2 (en) 2021-04-20
CN107272876B (zh) 2020-09-22
CN107272876A (zh) 2017-10-20
CN104516475A (zh) 2015-04-15
KR101701004B1 (ko) 2017-02-13
HK1209210A1 (zh) 2016-03-24

Similar Documents

Publication Publication Date Title
CN104516475B (zh) 用于管理多核片上系统上的全局芯片功率的方法和装置
CN104102543B (zh) 一种云计算环境中负载调整的方法和装置
CN103595651B (zh) 基于分布式的数据流处理方法和系统
CN105677000B (zh) 动态电压频率调整的系统及方法
CN110750351B (zh) 多核任务调度器、多核任务调度方法、装置及相关产品
CN104035747B (zh) 用于并行计算的方法和装置
CN113515382B (zh) 云资源的分配方法、装置、电子设备及存储介质
CN106371546A (zh) 一种整机柜功耗限制方法及装置
CN113778691B (zh) 一种任务迁移决策的方法、装置及系统
WO2023029680A1 (zh) 一种确定磁盘可使用时长的方法及装置
US10942850B2 (en) Performance telemetry aided processing scheme
CN103856185A (zh) 一种基于fpga的粒子滤波权值处理及重采样方法
CN113238648A (zh) 一种功耗调整方法及其装置
WO2018207322A1 (ja) データ収集装置およびデータ収集プログラム
CN112181498B (zh) 并发控制方法、装置和设备
JP7420228B2 (ja) 分散処理システムおよび分散処理方法
CN115048258A (zh) 处理器负载的监控方法和监控装置
JP2013196174A (ja) 処理分担制御装置、演算装置、演算システム、処理分担制御方法、及び処理分担制御プログラム
US20220147280A1 (en) Efficient buffering technique for transferring data
JP7453563B2 (ja) ニューラルネットワークシステム、ニューラルネットワークの学習方法及びニューラルネットワークの学習プログラム
TWI742437B (zh) 序列式計算晶片運作方法與計算系統
Dinh et al. Exploiting per user information for supercomputing workload prediction requires care
CN112433846A (zh) 一种边缘计算的资源调度方法和系统
CN117611425A (zh) 图形处理器算力配置方法、装置、计算机设备和存储介质
CN115145720A (zh) 分配运算资源的方法和使用所述方法的电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1209210

Country of ref document: HK

GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1209210

Country of ref document: HK

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: California, USA

Patentee after: Cavium, Inc.

Address before: California, USA

Patentee before: Cavium, Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200422

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200422

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: California, USA

Patentee before: Cavium, Inc.