JP2007122657A - 消費電流制御システム - Google Patents

Abstract

【課題】 複数のＣＰＵの消費電流を個別に監視することのできる省電力システムを提供することを目的とする。
【解決手段】 システム１００は主に複数のＣＰＵボード１０１、マイコン１０６、電源ユニット１１２から構成される。ＣＰＵボード１０１は主にＣＰＵ１０２、ＣＰＵ電源１０３、消費電流測定回路１０４、処理速度調整回路１０５により構成される。ＣＰＵ１０２の消費電流の測定は、ＣＰＵ電源１０３に備えられたフィードバック抵抗の両端電圧を測定することにより行う。そのため、電源ユニット１１２の電圧降下なしにＣＰＵ１０２の消費電流を測定することが可能である。消費電流測定回路１０４の測定結果に基づいて処理速度調整回路１０５はＣＰＵ１０２に対して消費電流を低減する制御信号を送る。各ＣＰＵ１０２の消費電流を個別に監視し、ＣＰＵ１０２毎に消費電流を制御することが可能である。
【選択図】 図１

Description

本発明は、電子機器の省電力技術に関する。

従来、電子機器の消費電力を抑えるために種々の方法が提案されている。バッテリで駆動される携帯型情報機器では、バッテリを交換せずに連続で動作できる時間を延長させるために、様々な省電力化が行われている。また、パーソナルコンピュータや複写機など据え付け型の情報機器においても、電力節減及び電源の小型化という目的から省電力化が行われている。電源を小型化するためには特に最大消費電力を低減する必要がある。
消費電力最大時における省電力化を図り、電源を小型化する情報機器が特許文献１に記載されている。電子機器内で消費されている電力を電源供給部に挿入された抵抗を用いて測定する。消費電力を測定し、消費電力が規定値を超えた場合は、ＣＰＵのクロックレートを低下させる、ＣＰＵをアイドル状態にする等の制御を行い、消費電力を低減させる。また、特許文献２には複数のコンピュータを含むシステムの電力を管理する方法が開示されている。各コンピュータにおけるサーバ基板回路は、ＣＰＵに接続された局部監視回路を備え、ＣＰＵの電力消費を監視する。局部監視回路から電力消費データを電力管理モジュールへ送り、いつどのコンピュータで電力削減モードを使用可能にするかを決定する。
特開２００５−３８４２５号公報 特開２００５−３８４２５号公報

しかし、特許文献１に記載の方式の場合、昨今の低電圧、大電流の電源では、電圧降下が大きいためＣＰＵで規定されるロードラインを守れない問題があり、ＣＰＵの消費電力を常時監視することは難しい。さらに、装置全体の消費電力が所定の値を越えた時に消費電力を下げる処理を行っているのみで、装置のどの部分の消費電力が大きいかまでは特定されていない。特許文献２に記載のソフトウェアを用いる方法では消費電力削減モードへの移行に多少時間がかかるという問題がある。また複数のコンピュータの消費電力が個別に監視されているものの、消費電力を監視する方法そのものは具体的には開示されていない。

そこで本発明は以上のような課題を解決するものであって、複数のＣＰＵの消費電流を個別に監視することのできる省電力システムを提供することを目的とする。

上記目的を達成するために本発明に係る消費電流監視システムはＣＰＵの消費電流を監視するシステムにおいて、ＣＰＵ電源に備えられた抵抗両端の電圧を測定する測定手段と、前記測定手段により測定された電圧の値から前記ＣＰＵの消費電流値を算出する算出手段と、前記算出手段により算出された前記消費電流値とあらかじめ設定された規定値とに基づいて、前記ＣＰＵを制御する制御手段とを備えたことを特徴とする。

本発明によれば、複数のＣＰＵの消費電流を個別に監視することのできる省電力システム を提供することができる。

以下本発明に係る実施の形態を、図面を参照して説明する。
図１は本発明の第一の実施形態に係る消費電流制御システムの全体構成を示すブロック図である。システム１００はＣＰＵボード１０１、ＣＰＵ１０２、ＣＰＵ電源１０３、消費電流測定回路１０４、処理速度調整回路１０５により構成される。以下の記載ではシステム１００にＣＰＵボード１０１が三つ備えられているものとして説明しているが、ＣＰＵボード１０１の数に制限はない。マイコン１０６は、複数のＣＰＵボード１０１を接続することが可能なバックプレーンボード１１１に実装される。電源ユニット１１２は、バックプレーンボード１１１、各ＣＰＵボード１０１に電源を供給する。

ＣＰＵ１０２は電源ユニット１１２からＣＰＵ電源１０３を介して給電される電力で動作する。ＣＰＵ電源１０３はＣＰＵ１０２で規定された負荷電流と電圧の特性を満たす電源回路により構成される。ＣＰＵ電源１０３は後述するフィードバック抵抗を備える。

消費電流測定回路１０４は、ＣＰＵ電源１０３に備えられたフィードバック抵抗の両端電圧を検知することで、ＣＰＵ１０２の消費電流値を測定する。消費電流測定回路１０４により測定された消費電流値は後述する差動アンプにより増幅され、マイコン１０６に通知される。

マイコン１０６は、複数のＣＰＵボード１０１を接続することが可能なバックプレーンボード１１１に実装される。マイコン１０６には各ＣＰＵボード１０１の消費電流測定回路１０４により測定された消費電流値が入力される。マイコン１０６は入力された各ＣＰＵボード１０１の消費電流値に基づいて閾値を設定し、各ＣＰＵボード１０１の処理速度調整回路１０５に閾値を出力する。

処理速度調整回路１０５は、消費電流測定回路１０４で測定した消費電流値と、マイコン１０６により設定された閾値との比較に基づいてＣＰＵ１０２の消費電流を抑える制御信号をＣＰＵ１０２に出力する。

図２は本発明の第一の実施形態に係るＣＰＵボードとマイコンの構成を示すブロック図である。マイコン１０６は複数のＣＰＵボード１０１と並列接続されているため、一つのＣＰＵボード１０１を代表して説明する。ＣＰＵボード１０１は主にＣＰＵ１０２、ＣＰＵ電源１０３、差動アンプ１１３及びコンパレータ１１４により構成される。ＣＰＵ電源１０３にはＣＰＵ電源コントローラ１１５とフィードバック抵抗１１６とが備えられている。ＣＰＵ電源コントローラ１１５は電源ユニット１１２からＣＰＵ１０２に供給する電源を生成する。図１に示した消費電流測定回路１０３は主に差動アンプ１１３から構成されている。消費電流の測定は、フィードバック抵抗１１６の両端電圧を測定することにより行う。フィードバック抵抗１１６に流れる電流が極微少である場合、測定されたフィードバック抵抗１１６の両端電圧を、差動アンプ１１３を使用することで増幅する。ＣＰＵ１０２の消費電流値は、測定されたフィードバック抵抗１１６の両端電圧の値をフィードバック抵抗１１６の抵抗値で除することにより算出することができる。算出された消費電流値はマイコン１０６内に設けられたＣＰＵ消費電流監視回路１２０にアナログ値として出力される。マイコン１０６はＣＰＵ消費電流監視回路１２０、ＣＰＵ制御閾値決定回路１２１とから構成されている。

消費電流監視回路１２０では、消費電流値を示すアナログ値をデジタル値に変換する。消費電流監視回路１２０でデジタル値に変換された消費電流値は、ＣＰＵ制御閾値決定回路１２１に出力される。ＣＰＵ制御閾値決定回路１２１は、デジタル値に変換された消費電流値と、システム消費電流規定値１２２とに基づいて閾値を決定する。システム消費電流規定値１２２は、ＣＰＵ１０２が消費することを許容された最大消費電流値である。システム消費電流規定値１２２はレジスタ等の記憶領域に格納されている。システム消費電流規定値１２２は外部から入力手段を介して入力するようにしても良い。

ＣＰＵ制御閾値決定回路１２１は決定された閾値をデジタル値からアナログ値に変換する。ＣＰＵ制御閾値決定回路１２１はアナログ値に変換された閾値をＣＰＵボード１００の処理速度調整回路１０４に出力する。処理速度調整回路１０４は、主にコンパレータ１１４から構成されている。コンパレータ１１４はＣＰＵ制御閾値決定回路１２１から入力された閾値と消費電流量との比較に基づいて、消費電流量をどれだけ下げるかをＣＰＵ１０２に通知する。ＣＰＵ１０２の消費電流量を下げるには、例えばＣＰＵ１０２の性能や機能を一時的に制限することが考えられる。

ＣＰＵ１０２の消費電流量の具体的な制御方法は、消費電流量が設定された閾値を越えた時に消費電流量を下げる通知をするようにしても良い。消費電流量が閾値をどれだけ越えたかに応じて消費電流量をどれだけ下げるかを設定するようにしても良い。また、消費電流が閾値を越えていなくても、閾値に対してある一定の値に達した時に消費電流を下げるようにしても良い。 本発明ではＣＰＵ消費電流の監視をフィードバック抵抗１１６の両端電圧を検知することで行う。消費電流測定回路１０４の部分は、電源ユニット１１２からＣＰＵ電源１０３への給電レーンとは別に配線されている。そのため、電源ユニット１１２の電圧降下なしにＣＰＵ１０２の消費電流を監視することが可能である。使用する電源ユニット１１２の容量が小さく、各ＣＰＵボード１００の総消費電流が許容値を越えるような場合には、マイコン１０６により消費電流を低減するべきＣＰＵボード１００を選択する。

図３は消費電流を低減するＣＰＵを選択する動作を示すフローチャートである。ＣＰＵ１０２の消費電流が変化するのを待ち（ステップ１００）、消費電流値を測定するＣＰＵ１０２を選択する（ステップ１０１）。選択されたＣＰＵ１０２の消費電流値を測定し（ステップ１０２）、測定された消費電流値とＣＰＵ制御閾値決定回路１２１により決定された閾値との比較に基づき消費電流値をどれだけ下げるかを処理速度調整回路１０４に通知し、ＣＰＵ１０２の動作を制御する（ステップ１０３）。ＣＰＵ１０２の動作を制御した上で、システム１００全体の総消費電流量が依然として規定値を越えている場合は（ステップ１０４のＹｅｓ）、さらに消費電流量を制御するＣＰＵ１０２を選択し（ステップ１０５）、消費電流量を下げる。システムの総消費電流が規定値以下である場合は（ステップ１０４のＮｏ）、処理を終了し待機する。

消費電流の低減を行うＣＰＵボード１００を選択する際の条件としては、消費電流の大きなＣＰＵ１０２を制御し消費電流の低減を行うという条件が挙げられる。その他に、あるＣＰＵ１０２は特定の消費電流に達するまで消費電流低減の動作を行わない、あるＣＰＵ１０２は性能の保証が必要であるため消費電流の低減を行わない等の条件が挙げられる。消費電流の低減を行うように指定されたＣＰＵ１０２には動作速度、動作電圧等を下げる制御信号が送られる。マイコン１０６により制御を行うことでシステム全体の消費電流の低減が可能となる。

大容量の電源ユニットを搭載できず、消費電流量が限られているシステムにおいても、各ＣＰＵの消費電流を個別に常時監視し、負荷電流が増大した場合に、ＣＰＵボードを特定し消費電流を低減することが可能である。

第一の実施形態を実施した場合、複数のＣＰＵの消費電流を個別に監視し、消費電流を低減するＣＰＵを特定することができる。

図４は本発明の第二の実施形態に係る消費電流制御システムの構成を示すブロック図である。第一の実施形態と同一部分は同一符号を付し説明を省略する。システム集合体２００はバックプレーンボード１１２に接続された複数のシステム１００から構成される。バックプレーンボード１１２に接続されるシステム１００の数やシステム１００内のＣＰＵ１０２の数には制限はない。システム１００は、それぞれ複数のＣＰＵ１０２、ＣＰＵ電源１０３から構成される。複数のＣＰＵ１０２にはそれぞれ個別に消費電流監視回路１０４、処理速度調整回路１０５が設けられ、個別に差動アンプ１１３、コンパレータ１１４、フィードバック抵抗１１６が備えられている。各ＣＰＵ１０２の消費電流は第一の実施形態と同じ方法で測定される。第二の実施形態が第一の実施形態と異なる点は、システム１００それぞれ個別に電源ユニット１３０が備えられている点である。第二の実施形態では各システム１００に電源ユニット１３０が備えられているため、各電源ユニット１３０はそれぞれ最大容量まで発揮することができる。システム集合体２００を使用する空間において、システム集合体２００の総消費電流に制限がある場合は、各システム１００の消費電流の総和が制限を越えないよう制御する必要がある。

測定された各ＣＰＵ１０２の消費電流を合計したものを各システム１００の消費電流とする。消費電流を低減するべきシステム１００を選択する基準としては、消費電流の大きなシステム１００を制御し消費電流の低減を行うという条件が挙げられる。その他に、あるシステム１００は特定の消費電流に達するまで消費電流低減の動作を行わない、あるシステム１００は性能の保証が必要であるため消費電流の低減を行わない等の条件が挙げられる。
また、システム１００内のある特定のＣＰＵ１０２の消費電流は低減させないという前提条件を設けた上で、消費電流を低減するシステム１００を選択しても良い。

消費電流の低減を行うように指定されたシステム１００内のＣＰＵ１０２には動作速度、動作電圧等を下げる制御信号が送られる。マイコン１０６により制御を行うことでシステム１００全体の消費電流の低減が可能となる。

複数システムでの全体消費電流量が限られている場合であっても、各システムのＣＰＵ消費電流を個別に常時監視する手段により、負荷電流が増大した場合に、システムを特定し消費電流を低減することができる。

第二の実施形態を実施した場合、複数のシステムの消費電流を個別に監視し、消費電流を低減するべきシステムを特定することができる。

本発明ではその主旨を逸脱しない範囲であれば、上記の実施形態に限定されるものではなく種々の変形が可能である。

本発明の第一の実施形態に係る消費電流制御システムのブロック図。 本発明の第一の実施形態に係るＣＰＵボードとマイコンの構成を示すブロック図。 本発明の第一の実施形態に係る消費電流制御システムのフローチャート。 本発明の第二の実施形態に係る消費電流制御システムのブロック図。

符号の説明

１００…システム、１０１…ＣＰＵボード、１０２…ＣＰＵ、１０３…ＣＰＵ電源、１０４…消費電流測定回路、１０５…処理速度調整回路、１０６…マイコン、１１１…バックプレーンボード、１１２…電源ユニット、１１３…差動アンプ、１１４…コンパレータ、１１５…ＣＰＵ電源コントローラ、１１６…フィードバック抵抗、１２０…ＣＰＵ消費電流監視回路、１２１…ＣＰＵ制御閾値決定回路、２００…システム集合体

Claims (5)

1. ＣＰＵの消費電流を監視するシステムにおいて、
   システムに電力を供給する給電部と、
   前記給電部から電力を割り当てられ、ＣＰＵに電力を供給するＣＰＵ電源と、
   前記ＣＰＵ電源に備えられた抵抗両端の電圧を測定する測定手段と、
   前記測定手段により測定された電圧の値から前記ＣＰＵの消費電流値を算出する算出手段と、
   前記算出手段により算出された前記消費電流値と設定された規定値とに基づいて、前記ＣＰＵを制御する制御手段と
   を備えたことを特徴とする消費電流監視システム。
2. ＣＰＵの消費電流を監視するシステムにおいて、
   システムに電力を供給する給電部と、
   前記給電部から電力を割り当てられ、ＣＰＵに電力を供給するＣＰＵ電源と、
   前記ＣＰＵ電源に備えられた抵抗両端の電圧を測定する測定手段と、
   前記測定手段により測定された電圧を増幅する増幅手段と、
   前記増幅手段により増幅された前記電圧の値から前記ＣＰＵの消費電流値を算出する算出手段と、
   前記算出手段により算出された前記消費電流値と設定された規定値とに基づいて、前記ＣＰＵを制御する制御手段と
   を備えたことを特徴とする消費電流監視システム。
3. ＣＰＵの消費電流を監視するシステムにおいて、
   システムに電力を供給する給電部と、
   前記給電部から電力を割り当てられ、複数のＣＰＵそれぞれに電力を供給する複数のＣＰＵ電源と、
   前記複数のＣＰＵ電源それぞれに備えられた抵抗両端の電圧を測定する測定手段と、
   前記測定手段により測定されたそれぞれの抵抗両端の電圧を増幅する増幅手段と、
   前記増幅手段により増幅されたそれぞれの電圧の値から前記複数のＣＰＵそれぞれの消費電流値を算出する算出手段と、
   前記算出手段により算出された複数の前記消費電流値と設定された規定値とに基づいて、前記複数のＣＰＵの消費電流を制御する制御手段とを備え、
   前記複数のＣＰＵから消費電流を制御する対象となるＣＰＵを選択する選択手段を具備することを特徴とする消費電流監視システム。
4. 前記制御手段は、前記算出手段により算出された前記消費電流値に基づいて閾値を設定し、前記消費電流値と前記閾値との比較に基づいて、前記ＣＰＵを制御することを特徴とする請求項１乃至３記載の消費電流監視システム。
5. 前記規定値は複数設けられ、前記複数のＣＰＵそれぞれに対応して前記規定値が設定されることを特徴とする請求項３記載の消費電流制御システム。

Images