JPS5887611A - 可変クロツク発振器 - Google Patents
可変クロツク発振器Info
- Publication number
- JPS5887611A JPS5887611A JP56186524A JP18652481A JPS5887611A JP S5887611 A JPS5887611 A JP S5887611A JP 56186524 A JP56186524 A JP 56186524A JP 18652481 A JP18652481 A JP 18652481A JP S5887611 A JPS5887611 A JP S5887611A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- clock
- signal
- sensors
- vco3
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は同期式デジタルシステムにおけるり四ツク発振
益に関する〇 （２） 技術の背景 同期式デジタルシステム例えば電算機システムはその論
理素子を半導体集積回路（Ｌ８Ｉ）により＊Ｘしており
、ユーザの期待する高速、高能率のシステム性能を半導
体技術の進歩による半導体素子の高速化、高密度化を中
心に実均し発振してきた。高速ｅ高密度のＬ８Ｉは従来
の低速・低密度の集積回路に比較して同一容積により多
くの論理素子を擁するため、同等のシステム機能を発揮
するにはより小形・軽量のシステム構成が得られるが、
同一容積においてより多くの電力を消費するので、従来
に比較してより多輩の発熱を伴うようになる。一方ＬＳ
Ｉは通常シリコン（８ｉ）材料により製造されているの
でＬ８Ｉ構成素子の性能指標である例えばスイッチング
時間ｔ ｒ ／ ｔ ｆは素子の接合温度の上昇に比例
して大となり性能が損われる結果となる。従来はその接
合部温度に対応する環境温度上限値が設定されて、その
上限値におけるＬ８Ｉの最も遅いスイッチング時間を対
象としてクロック発振周波数を設定して動作させると共
ｄこ高価な冷却装置を装備して環境＠度上隔値内にＬＳ
Ｉの温度上昇を抑えるよう努力が払われている。Ｌ８Ｉ
による回路あるいは冷却装置に異常があって、環境温度
が前記上限値を上廻って検出されるときは該システムの
作動を一時停止して、システムの饋動作あるいは破損を
防止するようにシステムが構成されている。
益に関する〇 （２） 技術の背景 同期式デジタルシステム例えば電算機システムはその論
理素子を半導体集積回路（Ｌ８Ｉ）により＊Ｘしており
、ユーザの期待する高速、高能率のシステム性能を半導
体技術の進歩による半導体素子の高速化、高密度化を中
心に実均し発振してきた。高速ｅ高密度のＬ８Ｉは従来
の低速・低密度の集積回路に比較して同一容積により多
くの論理素子を擁するため、同等のシステム機能を発揮
するにはより小形・軽量のシステム構成が得られるが、
同一容積においてより多くの電力を消費するので、従来
に比較してより多輩の発熱を伴うようになる。一方ＬＳ
Ｉは通常シリコン（８ｉ）材料により製造されているの
でＬ８Ｉ構成素子の性能指標である例えばスイッチング
時間ｔ ｒ ／ ｔ ｆは素子の接合温度の上昇に比例
して大となり性能が損われる結果となる。従来はその接
合部温度に対応する環境温度上限値が設定されて、その
上限値におけるＬ８Ｉの最も遅いスイッチング時間を対
象としてクロック発振周波数を設定して動作させると共
ｄこ高価な冷却装置を装備して環境＠度上隔値内にＬＳ
Ｉの温度上昇を抑えるよう努力が払われている。Ｌ８Ｉ
による回路あるいは冷却装置に異常があって、環境温度
が前記上限値を上廻って検出されるときは該システムの
作動を一時停止して、システムの饋動作あるいは破損を
防止するようにシステムが構成されている。
（３）従来技術と問題点
従来の同期式デジタルシステムにおいテハ、ソの環境温
度が低く温度上昇値迄に充分余裕があってＬＳＩのスイ
ッチング時間がより早く設定出来るときでも、クロッ・
りの発振周波数は一定に保持されているため、ＬＳＩの
性能を充分に利用されていない。一方ｊＩｌ境温度が上
限値を多少越えていてもスイッチング時間を従来より遅
れ目に設置して動作させれば、システムとして充分作動
が可能であるにも拘らずクロックの発振周波数を一定に
保持しているためシステムの作動を停止するという無駄
が存在していた。
度が低く温度上昇値迄に充分余裕があってＬＳＩのスイ
ッチング時間がより早く設定出来るときでも、クロッ・
りの発振周波数は一定に保持されているため、ＬＳＩの
性能を充分に利用されていない。一方ｊＩｌ境温度が上
限値を多少越えていてもスイッチング時間を従来より遅
れ目に設置して動作させれば、システムとして充分作動
が可能であるにも拘らずクロックの発振周波数を一定に
保持しているためシステムの作動を停止するという無駄
が存在していた。
（４）発明の目的
本発明は上記従来の欠点を除去するため、ＬＳＩの置か
れた環境温度に従ってクロック発振周波数を制御し、常
に環境に適応した最速のスイッチング時間でＬ８Ｉを作
動させることによりシステムの性能を最大限に発揮させ
るクロック発振器を提供することを目的とするものであ
る。
れた環境温度に従ってクロック発振周波数を制御し、常
に環境に適応した最速のスイッチング時間でＬ８Ｉを作
動させることによりシステムの性能を最大限に発揮させ
るクロック発振器を提供することを目的とするものであ
る。
（５）発明の構成
そしてこの目的は本発明によれば同期式デジタルシステ
ムを構成する論理機能各部にクロック信号を供給するク
ロック発振器において、骸システムの一塊機能各部に論
壇素子周辺の環境温ｋを検出する単数荻たは複数の温度
センサを備えて、該温良センサの検出する温度信号をＡ
／Ｄ変換しサンプリングホールドして得る最大温度電圧
信号に従い発振周波数を制御する電圧制御発振器により
クロック信号を送出することを特徴とする可変クロック
発振器を提供することｌこよって達成される〇（６）発
明の実施例 以下図面を参照しつ＼本発明の一実施例を説明する。
ムを構成する論理機能各部にクロック信号を供給するク
ロック発振器において、骸システムの一塊機能各部に論
壇素子周辺の環境温ｋを検出する単数荻たは複数の温度
センサを備えて、該温良センサの検出する温度信号をＡ
／Ｄ変換しサンプリングホールドして得る最大温度電圧
信号に従い発振周波数を制御する電圧制御発振器により
クロック信号を送出することを特徴とする可変クロック
発振器を提供することｌこよって達成される〇（６）発
明の実施例 以下図面を参照しつ＼本発明の一実施例を説明する。
第１−に不発−の一実施例におけるクロック発振器のブ
ロック崗を示す。ｌはＡ／Ｄｉ換回路、２はローパスフ
ィルタ（ＬＰＦ）、３は電圧制御発振器（ＶＯＯ）４ａ
、ｂは温［セｙ？（８ａ、ｂ）’Ｔ’あり、５は演算装
置および６は記憶回路である。
ロック崗を示す。ｌはＡ／Ｄｉ換回路、２はローパスフ
ィルタ（ＬＰＦ）、３は電圧制御発振器（ＶＯＯ）４ａ
、ｂは温［セｙ？（８ａ、ｂ）’Ｔ’あり、５は演算装
置および６は記憶回路である。
点線枠内〔除温度センサ（８ａ、ｂ）４ａ、ｔ））はり
２７２発振器よりのりａツク供給対象であり、演算装置
５は演算回路５ａおよびレジスタ５ｂ、記憶回路６は記
憶回路６ａおよびレジスタ６ｂよりなる。温度センサ（
Ｓａ）４ａは演算装置５内に、！１ｍセンサ（Ｓｂ）４
ｂは記憶装＆６内に、図示はしていないが他の温度セン
サ（Ｓｎ）は同一システムを構成する他の装置に設置さ
れてその環境温ｋを検出する。これ等の温度センサ（８
ａ、ｂ・・・ｎ）４ａ、ｂ・・・ｎは設置された穣＃Ｉ
温度に従って、例えは各々その直流抵抗伽を負性変化す
る。第２図（１）〜（ｅ）に示す温度信号動作線図のよ
うにＡ／Ｄ変換回路ｌはこの温度センサ（Ｓａ、ｂ・・
・ｎ）４ａ、ｂ・・・１缶に直列固定抵抗を接続して検
出回路を形成し、この検出回路に定電流を加えて直列固
定抵抗の両端に第２図（ｂ） 、 （Ｃ）に示す直流電
圧としてＳａ温匪（，４号およびｓｂ温度信号を得る。
２７２発振器よりのりａツク供給対象であり、演算装置
５は演算回路５ａおよびレジスタ５ｂ、記憶回路６は記
憶回路６ａおよびレジスタ６ｂよりなる。温度センサ（
Ｓａ）４ａは演算装置５内に、！１ｍセンサ（Ｓｂ）４
ｂは記憶装＆６内に、図示はしていないが他の温度セン
サ（Ｓｎ）は同一システムを構成する他の装置に設置さ
れてその環境温ｋを検出する。これ等の温度センサ（８
ａ、ｂ・・・ｎ）４ａ、ｂ・・・ｎは設置された穣＃Ｉ
温度に従って、例えは各々その直流抵抗伽を負性変化す
る。第２図（１）〜（ｅ）に示す温度信号動作線図のよ
うにＡ／Ｄ変換回路ｌはこの温度センサ（Ｓａ、ｂ・・
・ｎ）４ａ、ｂ・・・１缶に直列固定抵抗を接続して検
出回路を形成し、この検出回路に定電流を加えて直列固
定抵抗の両端に第２図（ｂ） 、 （Ｃ）に示す直流電
圧としてＳａ温匪（，４号およびｓｂ温度信号を得る。
この信号を例えは第２図（ａ）のサンプリングパルスで
全温度センナ（８ａ 、 ｂ−ｎ ） ４ ａ 、 ｂ
−ｎをｎ個毎こ＼では５個毎にサンプリングホールドし
て、第２図（ｄ）温度サンプリング信号を得れば、実際
には包′絡紳信号となり第５図（ｅ）の変換出力となる
。このようにすれば＠度信号はサンプリングホールドさ
れているので、結局複数の温度信号の内最大温度信号が
その変換出力の波高値となる。この変換出力をＩ、ＰＦ
２を経由してｖｏｏの制御端子に入力して発振周波数の
制御を行えば、第３図の温１対温度変換出カ／クロック
発振周波数線図のように環境温度が低い時はクロック発
振周波数が高く、従来の設定温度においては従来の固定
されたクロック発振周波数に等しくなり、更に温度が上
るに従いクロック発振周波数が低くなり、やがて急激に
低下するクロック発振周波数特性曲線に沿ってクロック
を送出する可変クロック発振器が得られる。
全温度センナ（８ａ 、 ｂ−ｎ ） ４ ａ 、 ｂ
−ｎをｎ個毎こ＼では５個毎にサンプリングホールドし
て、第２図（ｄ）温度サンプリング信号を得れば、実際
には包′絡紳信号となり第５図（ｅ）の変換出力となる
。このようにすれば＠度信号はサンプリングホールドさ
れているので、結局複数の温度信号の内最大温度信号が
その変換出力の波高値となる。この変換出力をＩ、ＰＦ
２を経由してｖｏｏの制御端子に入力して発振周波数の
制御を行えば、第３図の温１対温度変換出カ／クロック
発振周波数線図のように環境温度が低い時はクロック発
振周波数が高く、従来の設定温度においては従来の固定
されたクロック発振周波数に等しくなり、更に温度が上
るに従いクロック発振周波数が低くなり、やがて急激に
低下するクロック発振周波数特性曲線に沿ってクロック
を送出する可変クロック発振器が得られる。
（７）発明の詳細
Claims (1)
- 同期式デジタルシステムを構成する論理機能各部にクロ
ック信号を供給するクロック発振器において、該システ
ムの論理機能各部に論理素子周辺の環境温度を検出する
単数または複数の温度センサを備えて、該温度センサの
検出する温度信号をＡ／Ｄ変換しサンプリングホールド
して得る最大温度電圧信号に従い発振周波数を制御する
電圧制御発振機によりクロック信号を送出することを特
徴とする可変クロック発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186524A JPS5887611A (ja) | 1981-11-20 | 1981-11-20 | 可変クロツク発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186524A JPS5887611A (ja) | 1981-11-20 | 1981-11-20 | 可変クロツク発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5887611A true JPS5887611A (ja) | 1983-05-25 |
Family
ID=16189997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56186524A Pending JPS5887611A (ja) | 1981-11-20 | 1981-11-20 | 可変クロツク発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5887611A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6448119A (en) * | 1987-08-19 | 1989-02-22 | Hitachi Ltd | Semiconductor device |
| JPH02181252A (ja) * | 1988-05-27 | 1990-07-16 | Seiko Epson Corp | 情報処理装置 |
| JP2015164045A (ja) * | 2010-01-28 | 2015-09-10 | カビウム・インコーポレーテッド | 電力制御方法および電力制御装置 |
| US9671844B2 (en) | 2013-09-26 | 2017-06-06 | Cavium, Inc. | Method and apparatus for managing global chip power on a multicore system on chip |
-
1981
- 1981-11-20 JP JP56186524A patent/JPS5887611A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6448119A (en) * | 1987-08-19 | 1989-02-22 | Hitachi Ltd | Semiconductor device |
| JPH02181252A (ja) * | 1988-05-27 | 1990-07-16 | Seiko Epson Corp | 情報処理装置 |
| US5469561A (en) * | 1988-05-27 | 1995-11-21 | Seiko Epson Corporation | Apparatus and method for controlling the running of a data processing apparatus |
| JP2015164045A (ja) * | 2010-01-28 | 2015-09-10 | カビウム・インコーポレーテッド | 電力制御方法および電力制御装置 |
| US9703351B2 (en) | 2010-01-28 | 2017-07-11 | Cavium, Inc. | Method and apparatus for power control |
| US9671844B2 (en) | 2013-09-26 | 2017-06-06 | Cavium, Inc. | Method and apparatus for managing global chip power on a multicore system on chip |
| US10152102B2 (en) | 2013-09-26 | 2018-12-11 | Cavium, Llc | Method and apparatus for managing global chip power on a multicore system on chip |
| US10732684B2 (en) | 2013-09-26 | 2020-08-04 | Marvell Asia Pte, Ltd. | Method and apparatus for managing global chip power on a multicore system on chip |
| US10983576B2 (en) | 2013-09-26 | 2021-04-20 | Marvell Asia Pte, Ltd. | Method and apparatus for managing global chip power on a multicore system on chip |
| US11709534B2 (en) | 2013-09-26 | 2023-07-25 | Marvell Asia Pte, Ltd. | Method and apparatus for managing global chip power on a multicore system on chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62224814A (ja) | 無効電力補償装置の制御装置 | |
| EP0413287A2 (en) | One-chip semiconductor integrated circuit device having a digital signal processing circuit and an analog signal processing circuit | |
| JPS5887611A (ja) | 可変クロツク発振器 | |
| CN214588863U (zh) | 功率装置 | |
| JP2000123570A5 (ja) | ||
| JP2597021Y2 (ja) | Ｉｇｂｔ素子破損検出回路 | |
| JPH0133052B2 (ja) | ||
| JPH0667207B2 (ja) | 電力変換器の制御装置 | |
| JPH06109804A (ja) | 温度上昇検出回路 | |
| JP2692135B2 (ja) | 負荷制御装置 | |
| JP3106445B2 (ja) | マルチペンレコーダ | |
| JPH0334092B2 (ja) | ||
| Agarwal et al. | Synthesis and performance of digitally controlled current source | |
| JPH07333260A (ja) | 電流センサのオフセット除去回路 | |
| JPH10326867A (ja) | 半導体装置 | |
| JPH04365110A (ja) | クロック停止回路 | |
| JPH02125515A (ja) | クロック発生回路 | |
| JPS6169245A (ja) | 送信周波数切換装置 | |
| KR960003090A (ko) | 전압변화 대응 시간 지연회로 | |
| JPH0879019A (ja) | ゲートパルス発生回路 | |
| JPH0828981B2 (ja) | 空気調和機 | |
| JPH0349305A (ja) | Ａｇｃ回路 | |
| JPH0362109A (ja) | シングルチップマイクロコンピュータ | |
| Yaacob et al. | A microprocessor–based data acquisition and instrumentation system for the control of a rice–husk furnace | |
| JPH04285422A (ja) | 過電圧検出回路 |