CN103282853A - 最大电流限制方法和设备 - Google Patents

最大电流限制方法和设备 Download PDF

Info

Publication number
CN103282853A
CN103282853A CN2011800631018A CN201180063101A CN103282853A CN 103282853 A CN103282853 A CN 103282853A CN 2011800631018 A CN2011800631018 A CN 2011800631018A CN 201180063101 A CN201180063101 A CN 201180063101A CN 103282853 A CN103282853 A CN 103282853A
Authority
CN
China
Prior art keywords
processor core
state
power
processor
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800631018A
Other languages
English (en)
Inventor
塞缪尔·D·纳夫齐格
约翰·P·佩特里
基兰·邦达拉帕蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN103282853A publication Critical patent/CN103282853A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

在多处理器核心系统中通过监测处理器核心中的最近功率消耗来限制最大电流，以便防止由于过电流事件造成的系统关闭。如果所述处理器核心的最近功率的总和超过阈限，那么在所述处理器核心中强制执行性能状态(P状态)限制。所述P状态限制使得P状态改变为较低频率、电压以及因此较低电流。

Description

最大电流限制方法和设备
相关申请的交叉引用
本申请要求2010年12月3日提交的美国非临时申请号12/960,095的权益，所述申请的内容特此以引用的方式并入本文中。
发明领域
本申请涉及多处理器核心系统，并且具体来说，涉及在多处理器核心系统中限制最大电流。
背景
图1为多处理器核心系统100的示例功能方框图。所述多处理器核心系统100包括：处理器105，其包括n个处理器核心1021...l02n；芯片组120，其包括北桥110和南桥115；以及外部电压调节器(VR)114。北桥110经由处理器总线118连接到处理器105，并且经由外围总线122连接到南桥。并未示出多处理器核心系统100的所有部件。
处理器105可以是任何类型的处理器，如中央处理器(CPU)或图形处理单元(GPU)。例如，处理器105可以是：x86处理器，其实施x8664位指令集体系结构并且用于桌上型计算机、膝上型计算机、服务器以及超标量计算机中；高级精减指令集计算机(RISC)机器(ARM)处理器，其用于移动电话或数字媒体播放器中；或数字信号处理器(DSP)，其有用于处理和实施与数字信号(如语音数据和通信信号)有关的算法；以及微控制器，其在消费应用(如打印机和复印机)中有用。虽然在图1中只展示了一个处理器105，但系统100可以包括多个处理器。
处理器105可以包括一个或多个处理器核心1021...l02n，所述处理器核心形成处理器105的计算中心并且负责执行多种计算任务。例如，处理器核心1021...l02n可以包括(但不限于)：执行单元，其执行二进制数字的加法、减法、移位以及旋转；以及地址生成和加载与存储单元，其执行用于存储器地址的地址计算以及从存储器中加载与存储数据。由处理器核心1021...l02n执行的这些操作使得计算机应用程序能够运行。
北桥110和南桥115含有促进处理器105与其它硬件部件通信的逻辑。例如，北桥110促进处理器105与VR114进行通信，并且南桥115促进处理器105通过外围部件互连(PCI)插槽(未图示)来与外围设备进行通信。北桥110也可以被称为存储控制器集线器(MCH)，并且南桥115也可以被称为输入/输出(I/O)控制器集线器(ICH)。
当在处理器核心1021...l02n上运行应用程序时，应用程序活动性可以影响在所述处理器核心中使用多少电流。如果高应用程序活动性造成多个所述处理器核心以高频率操作，那么多处理器核心系统易于产生高电流使用情况。VR114无法支持的过电流事件将导致VR114发生不希望的情况并且整个系统关闭。
为了预防过电流情况，可以通过运行生成最差情况功率的合成迹线来为电压轨上的所有给定部件预先确定对芯片的最大功率消耗。然后，可以将所述最差情况功率用作防护带以便不超过VR114的电限制，其中VR114用以识别电流的尖脉冲。
依赖于VR114来调节电流的问题是：VR114的采样速率可能太慢以至于不能检测到电流的尖脉冲，并且VR114可能不能够足够快地向处理器核心1021...l02n提供遥测信息来避免过电流事件。此外，会在VR114中使用的模拟电流传感器的精度往往较低，其典型地具有15%的误差容限。
实施方案概述
公开一种用于在多核心处理器系统中调节最大电流的系统和方法。对处理器核心的最近功率进行监测。如果处理器核心功率超过阈限，则在处理器核心上强制执行性能状态(P状态)限制，从而使处理器核心降低它们的功率、电压以及频率，并且因而降低电流。在一个替代实施方案中，所述P状态限制可以在观察到所述处理器核心功率持续一段预定时间超过阈限时强制执行。在另一个实施方案中，可以使用处理器核心功率的增大或减小趋势来作出是否强制执行所述P状态限制的决定。
附图简述
可以从结合附图通过举例方式给出的以下描述中获得更详细的理解，在附图中：
图1是多处理器核心系统的示例功能方框图；
图2示出最大电流限制方法的一个实例；
图3是包括最大电流限制系统的多处理器核心系统的示例功能方框图；以及
图4示出电源电流值的多个实例。
详述
本文中所描述的教导是关于多处理器核心系统来描述的，但可以类似地用于具有单个处理器核心的单芯片系统(SOC)中。如本文中所描述的最大电流限制系统和方法可以提供比经由外部VR的过电流检测更快的响应时间，并且由于处理器核心中的数字功率监测器比模拟电流表更精确，因此还可以实现更高的精确程度。如本文中所描述的最大电流限制系统和方法可以结合所述VR中的防护带来使用，以便提供防止过电流事件的两层保护。
本文中的教导涉及当检测到过电流事件时调整所述处理器核心中的一个或多个的性能状态(P状态)。P状态被描述为如下。高级配置和电源接口(ACPI)标准是调节计算机系统的功率管理的基于操作系统的规范。例如，所述ACPI标准可以控制并引导所述处理器核心以获得更好的电池寿命的管理。在这样做时，ACPI指派处理器功率状态(被称为C状态)，并且强制处理器在这些状态的限制内进行操作。存在可以被指派给处理器的不同级别的C状态，如表1中所示，连同被示出的还有对于处理器性能的对应含意。
C状态，即功率状态 含意
C0 完全工作状态，全功率消耗，全能量耗散。
C1 休眠状态，停止执行指令，可以立即返回执行指令
C2 休眠状态，返回至C0状态可能需要较长时间
表1：处理器C状态的实例
当处理器处于完全工作C0状态时，它将与另一个状态(被称为性能状态或P状态)相关联。存在不同级别的P状态，每个级别与一个操作电压和频率相关联。最高性能状态是P0，其可以对应于最大操作功率、电压以及频率。然而，处理器可以被置于对应于较低操作功率、电压和/或频率的较低性能状态(例如，P1或P2)。一般来说，当处理器移动到较低P状态时，它将以比之前低的性能来操作。表2示出处于C0状态的处理器可以达到的P状态的实例，连同对应的含意。
P状态-性能状态 含意
P0 最大操作功率、电压以及频率
P1 比P0状态小的操作功率、电压以及频率
P2 比P1状态小的操作功率、电压以及频率
表2：用于C0状态的处理器P状态的实例
图2示出根据本文中的教导的最大电流限制方法的一个实例。在步骤205中，对所述处理器核心中的每一个的功率进行测量(例如，所述处理器核心可以是图1中的处理器核心1021...l02n)。优选地，对每个处理器核心的最近功率(CoreCacLatest)进行测量。最近功率(CoreCacLatest)是对应的处理器核心的瞬时功率的最新近样本，并且因此可以被认为是能量值。在一个替代实施方案中，可以不测量最近功率(CoreCacLatest)而是测量平均功率(CoreTdpAvg)，或者除测量最近功率(CoreCacLatest)之外还可以测量平均功率(CoreTdpAvg)。平均功率(CoreTdpAvg)是一个时间窗内的瞬时功率样本的平均值。
优选地，在每个处理器核心中都包括数字功率监测器来测量和报告每个核心的功率值。所述功率监测器可以被定位在产生电流尖脉冲的电路内以便在检测电流尖脉冲时提供更好的响应时间。所述功率监测器可以使用固定时间采样来测量和报告最近功率(和/或平均功率)。在以引用的方式并入本文的美国专利申请号12/101,598中进一步描述一个示例功率监测器。
在步骤210中，将所述处理器核心的最近功率(CoreCacLatest)的总和与阈限ChipCacLimit进行比较。在一个替代实施方案中，可以使用一个时间间隔内的平均功率(CoreTdpAvg)来将所述处理器核心的短期平均功率与阈限进行比较。在另一个实施方案中，可以在一个时间间隔内对所述处理器核心的最近功率样本(CoreCacLatest)进行观察以获得所述处理器核心功率的增大或减小趋势。例如，可以将一段持续时间内的所述处理器核心的最近功率样本的功率值的增大(或减小)与预定阈值进行比较。
所述处理器核心的功率信息可以由所述功率监测器报告给北桥中的跟踪所述处理器核心中的功率的逻辑。北桥以规则的时间间隔从所述功率监测器接收所述处理器核心中的每一个的功率值。优选地，北桥对最近功率(CoreCacLatest)进行采样，使得采样带宽超过所述VR的采样带宽，以便提供足够快的响应时间来防止过电流关闭。
在步骤210中，所述处理器核心的最近功率(CoreCacLatest)被加到一起并且与阈限ChipCacLimit进行比较。如果所述处理器核心的最近功率(CoreCacLatest)的总和小于所述阈限ChipCacLimit，那么所述过程返回到步骤205来继续对过电流事件进行监测。如果所述处理器核心的最近功率(CoreCacLatest)的总和大于所述阈限ChipCacLimit，那么已经检测到过电流事件并且在步骤215中在每个处理器核心上强制执行最大电流P状态限制Imax。
根据一个替代实施方案，如果所述处理器核心的短期平均功率(CoreTdpAvg)超过阈值，那么可以强制执行所述P状态限制Imax。在这种情况下，可以将所述处理器核心的平均功率(CoreTdpAvg)加到一起并且与阈值进行比较。根据又一个实施方案，如果所述处理器核心的最近功率的相对于所述处理器核心的功率的先前读数的增大(或减小)超过阈值，那么可以强制执行所述P状态限制Imax。在这种情况下，可以将所述处理器核心的最近功率加到一起并且与所述处理器核心的先前功率读数的总和进行比较。
在步骤215中，通过降低每个处理器核心的频率并且减小去往所述处理器核心的电压来强制执行Imax P状态限制。一般来说，这些处理器核心控制其自身的频率，但位于共同的VDD(电压吸取流失)电压平面上，这样使得所述处理器核心的电压由共同的(外部)VR来控制。替代地，如果所述处理器核心不是在共同的电压平面上，那么可以单独地控制所述处理器核心的电压。
一般来说，所述Imax P状态是所述多处理器核心系统的基本状态。例如，参见表2，所述Imax P状态可以是P状态P2。只要在VR对电流尖脉冲做出响应之前应用所述Imax P状态限制，所有处理器核心的频率都会被减小并且潜在的过电流情况得到减轻。所述Imax P状态限制可以是可编程的并且可以使所有处理器核心的P状态(即，频率、电压以及功率)改变为可编程值，以便支持具有不同功率能力的装置。
此外，图2中未展示，可以发信号通知中断来向较高层软件通知已经在所述处理器核心中强制执行所述Imax P状态限制。所述较高层软件可以记录所述事件或关于所述处理器核心的利用来采取纠正措施。
图3示出采用最大电流限制方法的多处理器核心系统300。多处理器核心系统300包括：处理器305，其包括n个处理器核心3021...302n(其中n个是两个或更多个),每个处理器核心都具有一个对应的功率监测器3041...304n；以及北桥310，其包括应用程序功率管理(APM)控制器306、n个处理器核心P状态控制器3081...308n、电压控制器312以及中断控制器(316)。APM控制器306被配置成具有可编程的阈限ChipCacLimit和可编程的P状态限制Imax。ChipCacLimit可以是瞬时功率值或能量值，并且Imax可以是电流值。外部VR314在多处理器核心系统300外部。并未示出多处理器核心系统300的所有部件，例如，为简单起见，已经省略了南桥，但应该理解，可以包括省略的部件。在图3中，所述最大电流限制系统是使用处理器核心3021...302n的最近功率(CoreCacLatest)来描述的，然而，也可以按类似方式来使用其它功率值。例如，可以使用处理器核心3021...302n在一段时间间隔内的平均功率(CoreTdpAvg)或功率的增大或减小来代替所述最近功率。
每个功率监测器3041...304n为各自的处理器核心3021...302n测量最近功率或能量值(CoreCacLatest)，并且将所述最近功率值(CoreCacLatest)报告给APM控制器306。APM控制器306以规则的时间间隔对来自所述处理器核心3021...302n的功率值进行采样。对于每组功率样本，APM控制器306将所述处理器核心的功率值(CoreCacLatest)相加并且将所述功率值的总和与阈限ChipCacLimit进行比较。如果所述总和超过ChipCacLimit，那么APM控制器306向处理器核心P状态控制器3081...308n发送已经超过所述阈值ChipCacLimit的通知。APM控制器306也可以向中断控制块316通知已经超过ChipCacLimit。
响应于来自APM控制器306的信号，处理器核心P状态控制器3081...308n向各自的处理器核心3021...302n发送信号来降低它们的P状态，并且因此降低它们的频率。处理器核心P状态控制器3081...308n还通知电压控制器312。电压控制器312负责向外部VR314发送信号来通知VR314降低去往所有处理器核心3021...302n的VDD电压(即，正电源电压)。当处理器核心3021...302n的电压转变完成时，电压控制器312可以依次通知处理器核心P状态控制器3081...308n。此通知可以在所述P状态频率改变已经发生之前发生。这与处理器核心3021...302n移动到较高P状态并且应该在能够增大所述频率之前增大所述电压的情况有关。当处理器核心3021...302n移动到较低P状态时，这通常不是问题。
响应于来自APM控制器306的信号，中断控制器316向处理器核心3021...302n发送中断信号，以便向较高层软件通知已经强制执行所述Imax P状态限制。较高层软件可以基于此信息来采取一些措施，例如，其可以在一定数量的已被记录的Imax P状态限制事件之后限制特定的P状态利用。
APM控制器306、核心P状态控制器3081...308n、电压控制器312以及中断控制器316代表典型地驻留在北桥310中的逻辑的功能分区，并且可以单独地或以任何组合在多处理器核心系统中使用。例如，n个核心P状态控制器3081...308n可以被组合成一个P状态控制器，其控制所有处理器核心3021...302n的频率。在另一个实例中，可以省略中断控制器316。这些部件除了被定位在北桥中之外也可以被定位在逻辑块中。
图4示出用于VR的电源电流值(以安培(A)为单位)的实例。Inom是用于所述VR(例如，图3中的外部VR314和图1中的外部VR114)的标称或典型电流值。ITDC是热设计电流，其是可以在多个热显著时间帧(例如，几十毫秒)内持续的最大电流。IEDC是可以在短的非热显著时间段(例如，少于10毫秒)内持续的最大电设计电流。IEDC是可以用来设定所述Imax P状态限制的值，其是当检测到最大电流事件时在处理器核心(例如，图3中的CP核心3021...302n)上强制执行的电流值。IOCP是所述VR将关闭所在的电流电平。
尽管在上文中以特定组合来描述特征和元件，但每个特征或元件都可以不与其它特征和元件一起来单独使用，或可以与或不与其它特征和元件一起以各种组合来使用。本文中所描述的设备可以通过使用并入在计算机可读存储介质中以供通用计算机或处理器执行的计算机程序、软件或固件来制造。计算机可读存储介质的实例包括只读存储器(ROM)、随机存取存储器(RAM)、寄存器、高速缓冲存储器、半导体存储器装置、磁性介质(如内部硬盘和可装卸磁盘)、磁光介质以及光学介质(如CD-ROM光盘和数字通用光盘(DVD))。
本发明的实施方案可以被表示为存储在计算机可读存储介质中的指令和数据。例如，本发明的方面可以使用Verilog(其是硬件描述语言(HDL))来实施。当被处理时，Verilog数据指令可以产生其它中间数据(例如，网表、GDS数据或类似数据)，所述中间数据可以用来执行在半导体制造设施中实施的制造过程。所述制造过程可以被适配来制造体现本发明的各个方面的半导体装置(例如，处理器)。
合适的处理器包括(举例来说)通用处理器、专用处理器、常规处理器、数字信号处理器(DSP)、多个微处理器、图形处理单元(GPU)、DSP核心、控制器、微控制器、专用集成电路(ASIC)、现场可编程门列阵(FPGA)、任何其它类型的集成电路(IC)，和/或状态机，或它们的组合。

Claims (20)

1.一种用于在多处理器核心系统中限制最大电流的方法，其包括：
为多个处理器核心中的每个处理器核心测量最近功率；
将所述处理器核心的所述最近功率的总和与阈限进行比较；以及
响应于所述总和超过所述阈限而在每个处理器核心上强制执行性能状态(P状态)限制，其中所述处理器核心进入较低性能状态。
2.如权利要求1所述的方法，其中所述为每个处理器核心测量所述最近功率是使用固定时间采样来完成的。
3.如权利要求2所述的方法，其中所述固定时间采样的采样带宽超过电压调节器(VR)的采样带宽。
4.如权利要求1所述的方法，其中所述测量所述最近功率是由位于每个处理器核心内的数字功率监测器来完成的。
5.如权利要求1所述的方法，其中所述P状态限制是可编程的。
6.如权利要求1所述的方法，其中所述阈限是可编程的。
7.如权利要求1所述的方法，其进一步包括：
响应于所述总和超过所述阈限而降低电压调节器(VR)的电压。
8.如权利要求1所述的方法，其进一步包括：
发信号通知中断，从而指示已经强制执行P状态限制。
9.如权利要求1所述的方法，其中所述较低性能状态包括以下各项中的至少一个：较低功率、较低频率或较低电压。
10.一种被配置来在多处理器核心系统中使用的最大电流限制系统，其包括：
多个处理器核心；
多个功率监测器，每个功率监测器与对应的处理器核心相关联并且被配置来测量所述对应的处理器核心的最近功率；
应用程序功率管理(APM)控制器，其被配置来将所述处理器核心的所述最近功率的总和与阈限进行比较；以及
多个处理器核心性能状态(P状态)控制器，其被配置来响应于所述总和超过所述阈限而在所述多个处理器核心上强制执行P状态限制，其中所述多个处理器核心进入较低性能状态。
11.如权利要求10所述的系统，其中所述多个功率监测器被配置来使用固定时间采样来为每个处理器核心测量所述最近功率。
12.如权利要求11所述的系统，其中所述固定时间采样的采样带宽超过电压调节器(VR)的采样带宽。
13.如权利要求10所述的系统，其中所述多个功率监测器是数字功率监测器。
14.如权利要求10所述的系统，其中所述P状态限制是可编程的。
15.如权利要求10所述的系统，其中所述阈限是可编程的。
16.如权利要求10所述的系统，其进一步包括：
电压控制器，其被配置来响应于所述总和超过所述阈限而降低电压调节器(VR)的电压。
17.如权利要求10所述的系统，其中：
所述APM控制器进一步被配置来发信号通知中断，从而指示已经强制执行P状态限制。
18.如权利要求10所述的系统，其中所述较低性能状态包括以下各项中的至少一个：较低功率、较低频率或较低电压。
19.一种计算机可读存储介质，其存储用于由一个或多个处理器执行来促进制造包括最大电流限制系统的集成电路的执行单元的指令集，所述最大电流限制系统被配置来与多处理器核心系统一起使用并且被适配来：
为多个处理器核心中的每个处理器核心测量最近功率；
将所述处理器核心的所述最近功率的总和与阈限进行比较；以及
响应于所述总和超过所述阈限而在每个处理器核心上强制执行P状态限制，其中所述处理器核心进入较低性能状态。
20.如权利要求19所述的计算机可读存储介质，其中所述指令是用于制造装置的硬件描述语言(HDL)指令。
CN2011800631018A 2010-12-03 2011-12-01 最大电流限制方法和设备 Pending CN103282853A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/960,095 2010-12-03
US12/960,095 US20120144215A1 (en) 2010-12-03 2010-12-03 Maximum current limiting method and apparatus
PCT/US2011/062775 WO2012075223A1 (en) 2010-12-03 2011-12-01 Maximum current limiting method and apparatus

Publications (1)

Publication Number Publication Date
CN103282853A true CN103282853A (zh) 2013-09-04

Family

ID=45464080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800631018A Pending CN103282853A (zh) 2010-12-03 2011-12-01 最大电流限制方法和设备

Country Status (6)

Country Link
US (1) US20120144215A1 (zh)
EP (1) EP2646889A1 (zh)
JP (1) JP2014503889A (zh)
KR (1) KR20130126647A (zh)
CN (1) CN103282853A (zh)
WO (1) WO2012075223A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104516475A (zh) * 2013-09-26 2015-04-15 凯为公司 用于管理多核片上系统上的全局芯片功率的方法和装置
US9703351B2 (en) 2010-01-28 2017-07-11 Cavium, Inc. Method and apparatus for power control
JP2018505470A (ja) * 2014-12-22 2018-02-22 インテル コーポレイション システム最大電流保護
CN115087943A (zh) * 2019-12-20 2022-09-20 北欧半导体公司 为片上系统布置供电

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130033306A1 (en) * 2011-08-01 2013-02-07 International Business Machines Corporation Performance of digital circuits using current management
US9075556B2 (en) * 2012-12-21 2015-07-07 Intel Corporation Controlling configurable peak performance limits of a processor
US9098282B2 (en) * 2012-12-27 2015-08-04 Intel Corporation Methods, systems and apparatus to manage power consumption of a graphics engine
US8884683B1 (en) 2013-07-08 2014-11-11 Samsung Electronics Co., Ltd. Semiconductor integrated circuit and operating method of semiconductor integrated circuit
US9405345B2 (en) * 2013-09-27 2016-08-02 Intel Corporation Constraining processor operation based on power envelope information
US9792151B2 (en) * 2013-12-16 2017-10-17 Intel Corporation Energy efficient burst mode
US10275010B2 (en) 2014-02-21 2019-04-30 Mediatek Singapore Pte. Ltd. Fast and Autonomous mechanism for CPU OC protection
JP5986138B2 (ja) * 2014-05-09 2016-09-06 レノボ・シンガポール・プライベート・リミテッド 複数のプロセッサに電力を供給する電源装置の出力を制御する方法、電源システムおよび情報処理装置
US9696782B2 (en) 2015-02-09 2017-07-04 Microsoft Technology Licensing, Llc Battery parameter-based power management for suppressing power spikes
US10158148B2 (en) 2015-02-18 2018-12-18 Microsoft Technology Licensing, Llc Dynamically changing internal state of a battery
US9748765B2 (en) 2015-02-26 2017-08-29 Microsoft Technology Licensing, Llc Load allocation for multi-battery devices
US9600052B2 (en) * 2015-03-17 2017-03-21 Sony Mobile Communications Inc. Peak current handler
KR102247742B1 (ko) 2015-04-21 2021-05-04 삼성전자주식회사 애플리케이션 프로세서와 시스템 온 칩
US9760160B2 (en) 2015-05-27 2017-09-12 Intel Corporation Controlling performance states of processing engines of a processor
US9952651B2 (en) 2015-07-31 2018-04-24 International Business Machines Corporation Deterministic current based frequency optimization of processor chip
US9568982B1 (en) 2015-07-31 2017-02-14 International Business Machines Corporation Management of core power state transition in a microprocessor
GB2544721B (en) * 2015-10-15 2019-03-06 Arm Ip Ltd Detecting undesired energy consumption in electronic devices
US9939862B2 (en) 2015-11-13 2018-04-10 Microsoft Technology Licensing, Llc Latency-based energy storage device selection
US10061366B2 (en) 2015-11-17 2018-08-28 Microsoft Technology Licensing, Llc Schedule-based energy storage device selection
US9793570B2 (en) 2015-12-04 2017-10-17 Microsoft Technology Licensing, Llc Shared electrode battery
KR200485863Y1 (ko) 2016-11-17 2018-04-19 대림통상 주식회사 변기용 플러시밸브
KR102539044B1 (ko) * 2017-10-30 2023-06-01 삼성전자주식회사 시스템 온 칩의 구동 방법, 이를 수행하는 시스템 온 칩 및 이를 포함하는 전자 시스템
US10747291B2 (en) 2018-04-27 2020-08-18 Hewlett Packard Enterprise Development Lp Overcurrent event power throttling
KR20200084987A (ko) * 2019-01-03 2020-07-14 삼성전자주식회사 전력을 제어하기 위한 전자 회로
CN113811839A (zh) * 2019-05-17 2021-12-17 惠普发展公司，有限责任合伙企业 功率管理系统
US11360541B2 (en) 2020-06-26 2022-06-14 Advanced Micro Devices, Inc. Programmable voltage regulation for data processor
US11460879B1 (en) 2021-06-25 2022-10-04 Advanced Micro Devices, Inc. System and method for controlling electrical current supply in a multi-processor core system via instruction per cycle reduction

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1344389A (zh) * 1998-12-23 2002-04-10 英特尔公司 管理计算机系统中的功耗的方法和设备
US20070220293A1 (en) * 2006-03-16 2007-09-20 Toshiba America Electronic Components Systems and methods for managing power consumption in data processors using execution mode selection
US20090049318A1 (en) * 2006-02-17 2009-02-19 Pradip Bose Method and system for controlling power in a chip through a power-performance monitor and control unit
US20100122101A1 (en) * 2008-11-11 2010-05-13 Naffziger Samuel D Method and apparatus for regulating power consumption
CN102272735A (zh) * 2008-04-11 2011-12-07 先进微装置公司 用于实时功率估算的采样芯片活动

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7337339B1 (en) * 2005-09-15 2008-02-26 Azul Systems, Inc. Multi-level power monitoring, filtering and throttling at local blocks and globally
US8134569B2 (en) * 2007-12-05 2012-03-13 Advanced Micro Devices, Inc. Aperture compression for multiple data streams
US8458498B2 (en) * 2008-12-23 2013-06-04 Intel Corporation Method and apparatus of power management of processor
US8190930B2 (en) * 2009-03-30 2012-05-29 Intel Corporation Methods and apparatuses for controlling thread contention
US8214663B2 (en) * 2009-04-15 2012-07-03 International Business Machines Corporation Using power proxies combined with on-chip actuators to meet a defined power target
CA2865274C (en) 2012-02-23 2020-03-24 Unitract Syringe Pty Ltd Retractable needle safety syringes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1344389A (zh) * 1998-12-23 2002-04-10 英特尔公司 管理计算机系统中的功耗的方法和设备
US20090049318A1 (en) * 2006-02-17 2009-02-19 Pradip Bose Method and system for controlling power in a chip through a power-performance monitor and control unit
US20070220293A1 (en) * 2006-03-16 2007-09-20 Toshiba America Electronic Components Systems and methods for managing power consumption in data processors using execution mode selection
CN102272735A (zh) * 2008-04-11 2011-12-07 先进微装置公司 用于实时功率估算的采样芯片活动
US20100122101A1 (en) * 2008-11-11 2010-05-13 Naffziger Samuel D Method and apparatus for regulating power consumption

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9703351B2 (en) 2010-01-28 2017-07-11 Cavium, Inc. Method and apparatus for power control
CN104516475A (zh) * 2013-09-26 2015-04-15 凯为公司 用于管理多核片上系统上的全局芯片功率的方法和装置
US9671844B2 (en) 2013-09-26 2017-06-06 Cavium, Inc. Method and apparatus for managing global chip power on a multicore system on chip
CN104516475B (zh) * 2013-09-26 2017-07-21 凯为公司 用于管理多核片上系统上的全局芯片功率的方法和装置
US10152102B2 (en) 2013-09-26 2018-12-11 Cavium, Llc Method and apparatus for managing global chip power on a multicore system on chip
US10732684B2 (en) 2013-09-26 2020-08-04 Marvell Asia Pte, Ltd. Method and apparatus for managing global chip power on a multicore system on chip
US10983576B2 (en) 2013-09-26 2021-04-20 Marvell Asia Pte, Ltd. Method and apparatus for managing global chip power on a multicore system on chip
US11709534B2 (en) 2013-09-26 2023-07-25 Marvell Asia Pte, Ltd. Method and apparatus for managing global chip power on a multicore system on chip
JP2018505470A (ja) * 2014-12-22 2018-02-22 インテル コーポレイション システム最大電流保護
CN115087943A (zh) * 2019-12-20 2022-09-20 北欧半导体公司 为片上系统布置供电

Also Published As

Publication number Publication date
WO2012075223A1 (en) 2012-06-07
EP2646889A1 (en) 2013-10-09
JP2014503889A (ja) 2014-02-13
KR20130126647A (ko) 2013-11-20
US20120144215A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
CN103282853A (zh) 最大电流限制方法和设备
US10254808B2 (en) System and method for aggressively budgetting power allocation for an information handling system using redundant configuration of power supply units
US8539269B2 (en) Apparatus and method for high current protection
US20140181546A1 (en) Method and apparatus for power resource protection
CN101578565B (zh) 用于在信息处理系统中对处理器进行功率抑制的方法和设备
US9760153B2 (en) Methods and systems for managing performance and power utilization of a processor employing a fully-multithreaded load threshold
US9625985B2 (en) Power excursion warning system
US9239601B2 (en) Power supply unit (PSU) right-sizing that supports power transients, with mechanism for dynamic curtailment of power transients during a PSU failure
US20030125900A1 (en) Deterministic power-estimation for thermal control
US20150268678A1 (en) System and method for current management in a portable device
CN104781751B (zh) 用于管理计算系统功率的方法和装置
US20110283286A1 (en) Methods and systems for dynamically adjusting performance states of a processor
CN106371540B (zh) 系统电源管理方法、芯片及电子设备
US9377844B2 (en) Memory refresh rate throttling for saving idle power
US8239697B2 (en) Processor performance state control system
US20160320820A1 (en) Power excursion tolerant power system
US9116699B2 (en) Memory refresh rate throttling for saving idle power
CN113741674A (zh) 笔记本电脑功耗控制方法、系统、终端及存储介质
US20100049996A1 (en) Load detecting system and method
US20100281281A1 (en) Server with Multiple Power Supplies
KR20240024223A (ko) 사이클당 명령어 감소를 통해 멀티-프로세서 코어 시스템에서 전류 공급을 제어하기 위한 시스템 및 방법
TWI498718B (zh) 電腦裝置
US20230114256A1 (en) Feature modification in standby mode based on power source capacity
JP4028841B2 (ja) コンピュータ装置、電力制御方法、およびプログラム
US20240211021A1 (en) Extended Power Threshold Management of Power Rails

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130904