CN115087943A - 为片上系统布置供电 - Google Patents

为片上系统布置供电 Download PDF

Info

Publication number
CN115087943A
CN115087943A CN202080096218.5A CN202080096218A CN115087943A CN 115087943 A CN115087943 A CN 115087943A CN 202080096218 A CN202080096218 A CN 202080096218A CN 115087943 A CN115087943 A CN 115087943A
Authority
CN
China
Prior art keywords
power
internal
electronic device
voltage regulator
powered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080096218.5A
Other languages
English (en)
Inventor
巴托斯·加伊达
弗罗德·彼得森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nordic Semiconductor ASA
Original Assignee
Nordic Semiconductor ASA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nordic Semiconductor ASA filed Critical Nordic Semiconductor ASA
Publication of CN115087943A publication Critical patent/CN115087943A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • EFIXED CONSTRUCTIONS
    • E04BUILDING
    • E04GSCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G7/00Connections between parts of the scaffold
    • E04G7/02Connections between parts of the scaffold with separate coupling elements
    • E04G7/06Stiff scaffolding clamps for connecting scaffold members of common shape
    • E04G7/22Stiff scaffolding clamps for connecting scaffold members of common shape for scaffold members in end-to-side relation
    • EFIXED CONSTRUCTIONS
    • E04BUILDING
    • E04GSCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G7/00Connections between parts of the scaffold
    • E04G7/02Connections between parts of the scaffold with separate coupling elements
    • E04G7/28Clips or connections for securing boards
    • EFIXED CONSTRUCTIONS
    • E04BUILDING
    • E04GSCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G7/00Connections between parts of the scaffold
    • E04G7/30Scaffolding bars or members with non-detachably fixed coupling elements
    • E04G7/302Scaffolding bars or members with non-detachably fixed coupling elements for connecting crossing or intersecting bars or members
    • E04G7/306Scaffolding bars or members with non-detachably fixed coupling elements for connecting crossing or intersecting bars or members the added coupling elements are fixed at several bars or members to connect
    • E04G7/307Scaffolding bars or members with non-detachably fixed coupling elements for connecting crossing or intersecting bars or members the added coupling elements are fixed at several bars or members to connect with tying means for connecting the bars or members
    • EFIXED CONSTRUCTIONS
    • E04BUILDING
    • E04GSCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G7/00Connections between parts of the scaffold
    • E04G7/30Scaffolding bars or members with non-detachably fixed coupling elements
    • E04G7/34Scaffolding bars or members with non-detachably fixed coupling elements with coupling elements using positive engagement, e.g. hooks or pins
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Theoretical Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

一种电子设备(2),其包括片上系统(6)和外部模块。片上系统(6)包括多个内部子系统(10、12)和电源管理系统(24),电源管理系统包括向多个内部子系统(10、12)供电的多个内部电压调节器(14、16)。每个内部电压调节器(14、16)具有相关的电流限制器(30、32)。外部模块包括至少一个外部电压调节器(8),其可以为内部子系统(10、12)中的至少一个提供电力。电源管理系统(24)在启动阶段启用内部电压调节器(14、16)和电流限制器(30、32),并在后续阶段确定一组外部供电的内部子系统(10、12),禁用相应的内部电压调节器(14、16),并禁用与未外部供电的内部子系统(10、12)相关联的电流限制器(30、32)。

Description

为片上系统布置供电
本发明涉及片上系统(SoC)布置中的电源管理系统,特别是对提供给片上系统内的内部子系统的电源的管理。
诸如申请人非常流行的nRF系列之类的SoC通常在单个集成电路上包括微处理器、存储器和无线通信功能。它们用于各种便携式电子设备,以提供紧凑、节能的通用数据处理和通信。为了提供长的电池寿命,SoC通常包括复杂的电源管理系统,该系统托管和控制与不同电源域相关的各种片上调节器,以确保仅在绝对必要时才供电以满足SoC中内部子系统的要求。
SoC的高制造成本,特别是在硅晶片的生产中,使得期望大量制造单一设计而不是各种不同的SoC。申请人已经认识到能够在用于不同目的的多个不同电子设备中实现的单个SoC设计的必要性。特别地,申请人现在已经认识到,在某些情况下,设计包含这种SoC的产品的开发人员可能想要使用一个或多个片外电压调节器,而不是一个、一些或所有内部提供的电压调节器,但是可能在此类布置中存在困难,特别是在SoC启动期间。
从第一方面看,本发明提供一种电子设备,其包括:
片上系统,其包含:
多个内部子系统;和
电源管理系统,其包含多个内部电压调节器,电压调节器布置成向多个内部子系统供电,每个内部电压调节器具有相关联的电流限制器;和
外部模块,其包含至少一个外部电压调节器并连接到所述片上系统,使得所述外部电压调节器可以向片上系统上的所述内部子系统中的至少一个提供电力,
其中所述电源管理系统在启动阶段布置为启用所述内部电压调节器和所述电流限制器,并在后续阶段:
确定由外部电压调节器供电的一组外部供电的内部子系统;
禁用对应于所述一组外部供电的内部子系统的一个或多个所述内部电压调节器;和
禁用与内部电压调节器相关联的一个或多个所述电流限制器,该电流限制器对应于不在所述一组外部供电的内部子系统中的内部子系统。
因此,本领域的技术人员将看到,根据本发明,关于哪些内部子系统由内部供电以及哪些由外部调节器供电,可以提供很大程度的灵活性。此外,电流限制器允许设备在不知道哪些内部子系统属于哪个类别的情况下启动,同时还避免了在两者都运行时通常不匹配的内部和外部调节器之间出现过电流的风险。这可以避免需要提供任何额外的引脚来提供有关向SoC部署外部调节器的信息。
通过禁用那些由外部供电的内部子系统的内部调节器,可以实现整体节能。通过禁用与内部供电的那些内部子系统的内部调节器相对应的电流限制器,可以使用内部调节器的全部功能,这在某些高功率操作模式中可能重要。虽然仅一些电流限制器可能被禁用,但在一组实施例中,所有电流限制器都被禁用。这对于与禁用的电压调节器相关的那些可能是自动的,例如,因为电流限制器是电压调节器的一部分。
在初始启动阶段之后,电源管理系统确定哪些内部子系统由外部供电。这可以通过多种方式实现,但是在一组实施例中,电源管理系统被布置为从非易失性存储器位置读取关于所述一组外部供电的内部子系统的配置信息。因此,后续阶段可以定义为在启动序列中足够稳定的点之后,使得SoC的处理器能够从所述非易失性存储器位置读取数据。非易失性存储器可以位于SoC上,也可以位于SoC外的存储器模块中,这是其他功能所需的,以避免需要如上所述的额外的外部连接/引脚。
可以对SoC进行配置,使其所有内部电压调节器都可以被外部调节器绕过,如上所述。然而,这不是必需的,并且可能只有一些或甚至只有一个可以以这种方式绕过。因此,本文所指的多个内部电压调节器应理解为指那些在SoC制造期间指定为可根据本发明绕过的内部电压调节器,而不一定是SoC上存在的所有电压调节器。
在一组实施例中,电源管理包括电压监控部分。这可用于确定何时进入下一阶段,例如,当来自一个或多个内部调节器的电压水平稳定时。
在一组实施例中,电流限制器被包括在相应的电压调节器内。在一组实施例中,每个电流限制器包括各自的数字控制器,其被布置成接收数字输入信号以启用或禁用电流限制器。如将理解的,数字输入信号允许独立于调节器的启动序列来控制电流限制器。
在一组实施例中,SoC包括用户界面以允许用户将调节器配置存储在非易失性存储器中。这提供了上面提到的灵活性,由此用户可以选择如何在他们的特定应用中使用SoC。
该设备可以包括主电源,例如电池。在一组实施例中,主电源连接到外部模块以向外部电压调节器提供电力并且直接向SoC提供电力以便向内部电压调节器提供电力。
在一组实施例中,SoC包括至少一个通用输入/输出(GPIO)模块,其提供与所述内部子系统中的至少一个的通信并由外部电压调节器供电。外部电压调节器可以与上述用于绕过内部电压调节器的相同,但在一组实施例中它是不同的。
在一组实施例中,电源管理系统被布置成确定所述通用输入/输出模块是否被供电并且如果确定为被供电则控制对通用输入/输出模块的访问以允许对GPIO模块的访问。这有利于安全使用GPIO模块。它允许用户在给定的应用中选择是否为GPIO模块供电。例如,这可能有利于防止给定应用中未使用的GPIO模块的泄漏。它还可以允许在给定操作点对GPIO模块进行动态电源门控。这可能是有益的,例如在外部外围设备(例如本身是电源门控的外部存储器)连接到GPIO模块的情况下。
这种布置本身是新颖的和创造性的,因此从第二方面来看,本发明提供了一种电子设备,其包括:
至少一个外部电压调节器;和
片上系统,其包括:
i)多个内部子系统;
ii)电源管理系统,其包括布置为向多个内部子系统供电的多个内部电压调节器;和
iii)至少一个通用输入/输出模块,其提供与至少一个所述内部子系统的通信并由所述外部电压调节器供电;
其中所述电源管理系统被布置成确定所述通用输入/输出模块是否被供电,并且如果确定所述通用输入/输出模块被供电,则控制对所述通用输入/输出模块的访问以允许访问。
在本发明任一方面的一组实施例中,SoC包括多个GPIO模块。它们每个都可以由单独的相应外部电压调节器供电,或者它们中的一些或全部可以共享公共的外部电压调节器。
在一组实施例中,电源管理系统被布置成通过监测提供给GPIO模块的电压水平确定该GPIO模块或给定GPIO模块是否被供电。在另一组实施例中,电源管理系统被布置成通过从非易失性存储器位置读取状态确定该GPIO模块或给定GPIO模块是否被供电。这可以与根据本发明的第一方面列出的非易失性存储器位置相关联,但这不是必需的。设想了具有两个特征的实施例——即,电源管理系统可以检查非易失性存储器位置中的确定状态,以及如果没有给出确定状态(例如,没有状态被存储或状态指示GPIO模块可以动态改变),则监视提供给GPIO模块的电压。
在一组实施例中,SoC包括用户界面以允许用户将调节器配置存储在非易失性存储器中。这提供了上面提到的灵活性,由此用户可以选择如何在他们的特定应用中使用GPIO模块。该用户界面可以与根据本发明的第一方面提出的用户界面相关联,但这不是必需的。
申请人还认识到,包括内部电压调节器的SoC可用于使用内部电压调节器向SoC外围的设备电路元件提供电力。这可能有利于允许开发人员设计具有低功耗外围设备(例如传感器)的设备,而无需提供外部调节器。
在一组实施例中,设备包括在SoC外部并连接到其上以从内部电压调节器中的一个接收功率的外围设备,并且所述电源管理系统包括布置成当所述内部电压调节器处于低功率模式时限制或防止电流从所述内部电压调节器流向所述外围设备的电源门。
这样的实施例可以提供上述优点,而不会遭受在内部电压调节器处于诸如睡眠模式的低功率模式时如果这样的外围设备试图从内部电压调节器汲取电流可能出现的潜在缺点。这可能会损害SoC其他部分的性能,而不仅仅是外围设备。
在一组这样的实施例中,电源门还被布置为在电源管理系统处于启动阶段时限制或防止电流从所述内部电压调节器流向所述外围设备(即关闭电源门)。
虽然根据本发明的第一方面可以在一个或多个外部调节器代替内部调节器的情况下提供这点,但是本领域技术人员将理解,在可能没有任何合适的外部调节器的情况下,这可能更有益处。这种布置本身是新颖的和创造性的,因此从第三方面来看,本发明提供了一种电子设备,其包括:
片上系统,其包含:
多个内部子系统;和
电源管理系统,其包括多个内部电压调节器,被布置为向多个内部子系统供电,其中至少一个内部电压调节器是外部可用的调节器,并且通过电源门连接到连接端子;
外部外围设备,其连接至所述连接端子,以接收来自外部可用的调节器的电力;
其中所述电源管理系统被布置为在外部可用的调节器处于低功率状态时控制电源门以限制或防止电流流向所述外围设备。
在一组实施例中,电源门被布置为可从在SoC上运行的用户应用程序控制。这允许用户在运行应用程序的过程中使用电源门来控制外围设备的电源,例如,防止在不使用外围设备时漏电。
在一组实施例中,电源管理系统被布置为在电源门打开时增加由外部可用的内部电压调节器提供的电量。
在一组实施例中,SoC包括无线电发射器和/或接收器以实现无线数据传输,例如使用BluetoothTM、WiFi、LTE等。
现在将参考附图仅通过实例来描述本发明的某些实施例,在附图中:
图1是根据本发明第一实施例的电子设备的系统示意图;
图2是根据本发明第二实施例的电子设备的系统示意图;和
图3是根据本发明第三实施例的电子设备的系统示意图。
图1示意性地示出了电子设备2,其可以是多种设备中的任何一种并且包括为设备供电的电池4、片上系统(SoC)6,下文将更详细地描述,以及外部电压调节器8。如将看到的,电池4连接到SoC 6以向其供电,但也连接到外部电压调节器8,其产生单独提供给SoC 6的经调节的DC电压。
SoC 6包含大量不同的模块,其中大部分是标准模块,为清楚起见省略,但是它们通常可能包括无线电发射器和接收器模块、中央处理单元、随机存取存储器、时钟源等。图1为了图示显示了两个内部子系统10、12和中央处理单元(CPU)13,当然在实践中通常会提供更多。这些可以是上面提到的任何东西或任何其他类型的子系统。
第一内部子系统10在由第一内部电压调节器14供电的电源域中。第二内部子系统12和CPU 13处于由第二内部电压调节器16提供的不同电源域中。内部电压调节器14、16由电池4经由外部电源连接18供电。内部电压调节器14、16由相应的开关20、22控制,这些开关又由电源管理系统(PMS)24通过控制信号26、28控制。应当理解,虽然出于解释的目的描述了外部开关20、22,但它们实际上可以是相应的内部电压调节器14、16的组成部分,例如,内部电压调节器14、16可以布置成具有可以启用或禁用它们的控制输入。
在每个内部电压调节器14、16和相关的内部子系统10、12、13之间是相应的电流限制器30、32,其详细配置未示出,但许多可能性在本领域中是已知的。例如,它们被配置为将流过它们的电流限制为不超过10mA。电流限制器30、32也由PMS 24通过控制信号34、36控制以启用或禁用给定电流限制器,即允许电流流过电流限制器30、32而不限制它。与开关一样,应该理解,虽然外部电流限制器30、32是为了解释的目的而描绘的,但实际上这些可以是各个内部电压调节器14、16的一体部分,例如内部电压调节器14、16可以被布置成具有控制输入,通过该控制输入可以启用或禁用相应的电流限制器。
在图1所示的说明性实施例中,内部子系统10之一还通过另一外部电源连接38连接到外部电压调节器8。或者,外部电压调节器可以连接到用于将外部去耦电容器连接到相应内部电压调节器的引脚。该工具为设计采用SoC 6的装置的设计人员提供了灵活性,以决定是仅使用内置在SoC 6中的内部稳压器,还是通过提供自己的片外电压调节器来扩展这些。因此,这允许设计人员使用对特定应用具有更好性能的调节器,或者其他片外外围设备(未显示)无论如何可能需要的调节器。
图1还示出了PMS 24连接到非易失性存储器40和CPU 13。在实践中,这种连接通常是通过总线。
现在将描述图1的实施例的操作。在初始启动阶段,给SoC 6供电,例如通过闭合它与电池4之间的开关(未示出),并且通过向它们提供相应的默认控制信号26、28来闭合开关20、22。在这个阶段,PMS 24不知道内部子系统10、12、13中的哪些由外部电压调节器供电,哪些不是。尽管该信息存储在非易失性存储器40中,但在启动序列的初始阶段,系统并未处于足以读取该信息的稳定位置。因此,作为预防措施,电流限制器30、32在启动时被启用。这可以通过提供合适的默认控制信号34、36来实现。对于外部供电的任何子系统10,电流限制器30确保不会由于内部调节器14和外部调节器8试图‘相互调节’而导致电流过高。然而,在启动期间,除了内部稳压器之外,外部电压调节器确实提供了电源,这可能是有益的。
一旦内部电压调节器14、16稳定,CPU 13就向PMS 24发送信号,该信号指示初始启动阶段已经结束并且可以开始后续启动阶段。这使得PMS 24从装置2的设计者先前存储的非易失性存储器40中检索电源轨配置信息——例如通过方便的用户界面或API。PMS 24因此获知第一电源域10由外部调节器8供电并且因此可以禁用对应的内部电压调节器14。PMS24因此发送控制信号26以打开相应的开关20。这确保了内部电压调节器14不消耗任何进一步的电流。
PMS 24还获知上述其他电源域12、13没有被外部供电,因此不需要限制流入或流出相应的内部电压调节器16的电流。PMS 24因此发送合适的控制信号36以禁用与该调节器16相关联的电流限制器32。这允许全部设计量的电流流动,从而实现所有正常操作。
尽管在该实施例中,电源轨配置(即,哪些电源域是外部调节的)在设备2的配置的生产期间被预先存储,但还设想这可以由SoC动态确定——例如通过使用电压监视器。
图2示出了本发明另一方面的实施例。在该实施例中,电子设备102包括电池104和SoC 106。它还包括由电池104供电的外部电压调节器108。外部电压调节器108通过相应的电源开关116、118、120连接到SoC 106上的多个通用输入-输出(GPIO)模块110、112、114。电源开关116、118、120由外部控制器122经由控制信号124(为了清楚起见仅示出其中之一)控制。电源开关120之一还控制设备102上提供的外部存储器126的电源,该外部存储器连接到与电源开关120相同的GPIO模块114。
在So6 106内部,GPIO控制器128、CPU 130和非易失性存储器132通过公共总线134连接。GPIO控制器128控制对相应GPIO模块110、112、114的访问。电压检测器136、138、140监测相应GPIO模块110、112、114的电源轨的电压水平并将其报告给GPIO控制器128。
在操作中,GPIO控制器128经由总线134从非易失性存储器132读取GPIO模块110、112、114中的哪些应该是永久激活的,哪些应该被永久禁用以及哪些是动态激活/禁用的。对于确定为永久活动的任何GPIO模块110、112、114(为此,相应的外部电源开关116、118、120应始终关闭),GPIO控制器128允许该GPIO模块访问SoC 106的其余部分——例如包括CPU 130。对于确定为永久禁用的任何GPIO模块110、112、114(相应的外部电源开关116、118、120应始终打开),GPIO控制器128阻止该GPIO模块访问SoC 106的其余部分。这避免了因尝试使用未充分供电的GPIO模块而产生的杂散信号等问题的风险。
对于被确定为动态激活或禁用的任何GPIO模块(其对应的外部电源开关116、118、120可以根据操作状态打开或关闭)——例如,最下面的GPIO模块114,GPIO控制器128激活对应的电压检测器140,使得可以判断对应的电源开关120是打开还是关闭。如果它被关闭(并且因此GPIO模块114被供电),则GPIO控制器128允许GPIO模块114访问SoC 106的其余部分,例如包括CPU 130。如果电源开关120打开(因此GPIO模块114未通电),则GPIO控制器128阻止GPIO模块114访问SoC 106的其余部分。
电源开关120的状态由外部控制器122控制,该外部控制器确定连接到GPIO模块114的外部存储器126是否被供电。因此,外部控制器122可用于对外部存储器126和它使用的GPIO模块114进行电源门控,这在不需要存储器126时实现节能,同时确保GPIO模块114不产生任何虚假信号,也不动作而泄漏电流——例如在SoC 106的睡眠模式期间。
应当理解,上述实施例允许将SoC灵活地安装在对GPIO具有不同需求的多种不同应用中,同时节省电力并保护SoC免受损坏或其他不利影响。
图3示出了本文公开的本发明的另一方面的实施例。在该实施例中,电子设备202包括电池204、SoC 206和诸如传感器设备的外部外围电路208。
电池204连接到SoC 206上的内部电压调节器210。在实践中,通常会有许多这样的稳压器来为不同的相应电源域供电。内部电压调节器210为内部子系统212供电,尽管通常会有许多这样的子系统。内部电压调节器210由电源管理系统(PMS)214控制,该电源管理系统还控制电源开关控制器216,该电源开关控制器又控制电源开关218,该电源开关提供电压调节器210和外部外围电路208之间的外部连接。因此,电压调节器210可以被认为是外部可用的调节器。也可以提供其他外部可用的调节器,并且可以提供外部不可用的调节器。
PMS 214和电源门控制器216通过总线222连接到CPU 220。
在操作中,外部外围电路208可以由内部电压调节器210供电,这消除了在SoC 206外部提供片外电压调节器的需要,这可以节省材料清单并允许设备202作为整体的更紧凑设计。CPU 220通常知道这样的外部电路208正在被使用并且因此向PMS 214发信号,这确保了电压调节器210在可以提供额外电流的模式下操作。
如果在操作期间,PMS 214选择将电压调节器210置于低功率睡眠模式,则它向功率开关控制器216发出控制信号以打开功率开关218以防止外部电路208汲取电流。这可以避免对SoC 206作为一个整体的不利后果,否则会出现这种不利后果。可以编写在CPU上运行的应用软件来适应这种情况。当PMS唤醒调节器210时,它还向电源开关控制器216发出信号,然后电源开关控制器可以闭合电源开关218并恢复对外部电路208的供电。
与上述不同,用户软件应用程序可以向电源开关控制器216发出命令以闭合电源开关118,从而允许用户对外部电路进行电源门控——例如以节省电力。用户软件应用程序还可以发出控制信号以重新闭合电源开关218,但这不能覆盖来自PMS 214的控制信号以将其打开。
因此,可以看出,该实施例提供了一种简单的方法来允许SoC为外部电路供电,可能带有电源门控,同时降低了由吸取的过多电流引起的问题的风险——例如,当内部电压调节器是低功耗模式时。
尽管前述实施例的各种特征已经显示为在单独的设备中实现,但申请人设想可以提供具有这些实施例中的任何两个或所有三个实施例的任何特征的单个设备。其他变型和修改对于本领域技术人员也将是显而易见的,使得本发明不限于任何所描述的实施例。

Claims (21)

1.一种电子设备,其包括:
片上系统,其包含:
多个内部子系统;和
电源管理系统,其包含多个内部电压调节器,所述电压调节器布置成向所述多个内部子系统供电,每个所述内部电压调节器具有相关联的电流限制器;和
外部模块,其包含至少一个外部电压调节器并连接到所述片上系统,使得所述外部电压调节器可以向片上系统上的所述内部子系统中的至少一个提供电力,
其中所述电源管理系统在启动阶段布置为启用所述内部电压调节器和所述电流限制器,并在后续阶段:
确定由所述外部电压调节器供电的一组外部供电的内部子系统;
禁用对应于所述一组外部供电的内部子系统的一个或多个所述内部电压调节器;和
禁用与所述内部电压调节器相关联的一个或多个所述电流限制器,该电流限制器对应于不在所述一组外部供电的内部子系统中的内部子系统。
2.根据权利要求1所述的电子设备,其中所述电源管理系统被布置为从非易失性存储器位置读取关于所述一组外部供电的内部子系统的配置信息。
3.根据权利要求2所述的电子设备,其中所述后续阶段在启动序列中足够稳定的点之后,使得SoC的处理器能够从所述非易失性存储器位置读取数据。
4.根据权利要求2或3所述的电子设备,其中所述片上系统包括用户界面以允许用户将调节器配置存储在非易失性存储器中。
5.根据任一前述权利要求所述的电子设备,其中所述电源管理包括电压监控部分。
6.根据任一前述权利要求所述的电子设备,其中所述电流限制器被包括在对应的电压调节器内。
7.根据任一前述权利要求所述的电子设备,其中所述电流限制器各自包括各自的数字控制器,其被布置成接收数字输入信号以启用或禁用所述电流限制器。
8.根据任一前述权利要求所述的电子设备,其包括连接到所述外部模块以向所述外部电压调节器提供电力并且直接向所述片上系统提供电力以便向所述内部电压调节器提供电力的主电源。
9.根据任一前述权利要求所述的电子设备,其中
所述片上系统包括至少一个通用输入/输出模块,其提供与至少一个所述内部子系统的通信并由外部电压调节器供电。
10.根据权利要求9所述的电子设备,其中所述电源管理系统被布置成确定所述通用输入/输出模块是否被供电并且如果确定为被供电则控制对所述通用输入/输出模块的访问以允许对GPIO模块的访问。
11.一种电子设备,其包括:
至少一个外部电压调节器;和
片上系统,其包括:
i)多个内部子系统;
ii)电源管理系统,其包括布置为向所述多个内部子系统供电的多个内部电压调节器;和
iii)至少一个通用输入/输出模块,其提供与至少一个所述内部子系统的通信并由所述外部电压调节器供电;
其中所述电源管理系统被布置成确定所述通用输入/输出模块是否被供电,并且如果确定所述通用输入/输出模块被供电,则控制对所述通用输入/输出模块的访问以允许访问。
12.根据权利要求9、10或11所述的电子设备,其中所述片上系统包括多个通用输入/输出模块。
13.根据权利要求9至12中任一项所述的电子设备,其中所述电源管理系统被布置成通过监视提供给所述通用输入/输出模块的电压水平来确定所述或给定通用输入/输出模块是否被供电。
14.根据权利要求9至13中任一项所述的电子设备,其中
所述电源管理系统被布置成通过从非易失性存储器位置读取状态来确定所述或给定通用输入/输出模块是否被供电。
15.根据权利要求14所述的电子设备,其中所述片上系统包括用户界面以允许用户将调节器配置存储在非易失性存储器中。
16.根据任一前述权利要求所述的电子设备,其包括在所述片上系统外部并连接到所述片上系统以从所述内部电压调节器之一接收电力的外围设备,并且所述电源管理系统包括布置成当所述内部电压调节器处于低功率模式时限制或防止电流从所述内部电压调节器流向所述外围设备的电源门。
17.根据权利要求16所述的电子设备,其中所述电源门还被布置为在所述电源管理系统处于所述启动阶段或启动阶段时限制或阻止从所述内部电压调节器流向所述外围设备的电流。
18.一种电子设备,其包括:
片上系统,其包含:
多个内部子系统;和
电源管理系统,其包括多个内部电压调节器,被布置为向多个内部子系统供电,其中至少一个所述内部电压调节器是外部可用的调节器,并且通过电源门连接到连接端子;
外部外围设备,其连接至所述连接端子,以接收来自外部可用的调节器的电力;
其中所述电源管理系统被布置为在外部可用的调节器处于低功率状态时控制所述电源门以限制或防止电流流向所述外围设备。
19.根据权利要求16至18中任一项所述的电子设备,其中所述电源门被布置为可从在所述片上系统上运行的用户应用程序控制。
20.根据权利要求16至19中任一项所述的电子设备,其中所述电源管理系统被布置为在所述电源门打开时增加由外部可用的内部电压调节器提供的电量。
21.根据任一前述权利要求所述的电子设备,其中所述片上系统包括无线电发射器和/或接收器以实现无线数据传输。
CN202080096218.5A 2019-12-20 2020-12-18 为片上系统布置供电 Pending CN115087943A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1919050.3 2019-12-20
GBGB1919050.3A GB201919050D0 (en) 2019-12-20 2019-12-20 Powering system on chip arrangements
PCT/EP2020/087292 WO2021123361A1 (en) 2019-12-20 2020-12-18 Powering system on chip arrangements

Publications (1)

Publication Number Publication Date
CN115087943A true CN115087943A (zh) 2022-09-20

Family

ID=69322637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080096218.5A Pending CN115087943A (zh) 2019-12-20 2020-12-18 为片上系统布置供电

Country Status (5)

Country Link
US (1) US11914445B2 (zh)
EP (1) EP4078338A1 (zh)
CN (1) CN115087943A (zh)
GB (1) GB201919050D0 (zh)
WO (1) WO2021123361A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114647613A (zh) * 2020-12-17 2022-06-21 意法半导体股份有限公司 处理系统、相关集成电路和方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040064747A1 (en) * 2002-09-26 2004-04-01 Haider Nazar Syed Circuit for enabling dual mode safe power-on sequencing
CN103282853A (zh) * 2010-12-03 2013-09-04 超威半导体公司 最大电流限制方法和设备
US20150378385A1 (en) * 2014-06-30 2015-12-31 Freescale Semiconductor, Inc. Integrated circuit with internal and external voltage regulators
US20160048147A1 (en) * 2014-08-12 2016-02-18 Freescale Semiconductor, Inc. Voltage regulation subsystem
CN105874340A (zh) * 2013-11-21 2016-08-17 高通股份有限公司 动态电压调整电路及方法
CN105960617A (zh) * 2014-02-05 2016-09-21 苹果公司 分路集成稳压器
US20170102752A1 (en) * 2013-08-21 2017-04-13 Intel Corporation Forcing Core Low Power States In A Processor
CN107209527A (zh) * 2015-02-12 2017-09-26 英特尔公司 双电源

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7925910B2 (en) * 2007-07-19 2011-04-12 Micron Technology, Inc. Systems, methods and devices for limiting current consumption upon power-up
US9727123B1 (en) 2016-05-13 2017-08-08 Cypress Semiconductor Corporation Configurable and power-optimized integrated gate-driver for USB power-delivery and type-C SoCs
GB201810638D0 (en) 2018-06-28 2018-08-15 Nordic Semiconductor Asa Power-management in a system on chip

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040064747A1 (en) * 2002-09-26 2004-04-01 Haider Nazar Syed Circuit for enabling dual mode safe power-on sequencing
CN103282853A (zh) * 2010-12-03 2013-09-04 超威半导体公司 最大电流限制方法和设备
US20170102752A1 (en) * 2013-08-21 2017-04-13 Intel Corporation Forcing Core Low Power States In A Processor
CN105874340A (zh) * 2013-11-21 2016-08-17 高通股份有限公司 动态电压调整电路及方法
CN105960617A (zh) * 2014-02-05 2016-09-21 苹果公司 分路集成稳压器
US20150378385A1 (en) * 2014-06-30 2015-12-31 Freescale Semiconductor, Inc. Integrated circuit with internal and external voltage regulators
US20160048147A1 (en) * 2014-08-12 2016-02-18 Freescale Semiconductor, Inc. Voltage regulation subsystem
CN107209527A (zh) * 2015-02-12 2017-09-26 英特尔公司 双电源

Also Published As

Publication number Publication date
GB201919050D0 (en) 2020-02-05
WO2021123361A1 (en) 2021-06-24
US11914445B2 (en) 2024-02-27
EP4078338A1 (en) 2022-10-26
US20230064867A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
KR101659094B1 (ko) 유효 전력의 국부 감지와 다중 범위를 갖는 시스템과 회로
US7028196B2 (en) System, method and apparatus for conserving power consumed by a system having a processor integrated circuit
US7085943B2 (en) Method and circuitry for controlling supply voltage in a data processing system
US9235254B2 (en) Controlling temperature of multiple domains of a multi-domain processor using a cross-domain margin
US6665802B1 (en) Power management and control for a microcontroller
CN101535916B (zh) 具有节电模式的mcu
US10572266B2 (en) Systems, methods, and apparatus for controlling the power-on or boot sequence of an integrated circuit based on power harvesting conditions
CN100592243C (zh) 能够在断电模式中保持其状态的可编程i/o单元
US7181188B2 (en) Method and apparatus for entering a low power mode
US6836848B2 (en) Power management integrated circuit for overriding an internal frequency ID code of a processor and for providing frequency ID value to a bridge chipset
US5894423A (en) Data processing system having an auto-ranging low voltage detection circuit
US10410688B2 (en) Managing power state in one power domain based on power states in another power domain
KR20120030763A (ko) 계층적 전력 제어 회로, 이를 이용한 전력 제어 방법, 및 이를 포함하는 SoC 장치
US10732697B2 (en) Voltage rail coupling sequencing based on upstream voltage rail coupling status
KR20130018539A (ko) 전자 장치, 마이크로 컨트롤러 및 그 제어 방법
US9292301B1 (en) Systems, methods, and apparatus for controlling the power-on or boot sequence of an integrated circuit based on power harvesting conditions
CN115087943A (zh) 为片上系统布置供电
US7360006B2 (en) Apparatus and method for managing voltage buses
CN105009020A (zh) 在便携式计算设备中用于电压模式的温度驱动选择的系统和方法
CN113253824B (zh) 一种基于risc-v内核的mcu系统、供电方法以及终端设备
US10496298B2 (en) Configurable flush of data from volatile memory to non-volatile memory
CN116760154A (zh) 一种电源控制电路及方法
CN106648022A (zh) 终端及其屏幕控制方法
JP6908664B2 (ja) 電源ユニットホールドアップ時間を延長するためのシステムおよび方法
US7656237B2 (en) Method to gate off PLLS in a deep power saving state without separate clock distribution for power management logic

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination