CN113065229A - 一种众核暗硅芯片的实时功率预算技术 - Google Patents

一种众核暗硅芯片的实时功率预算技术 Download PDF

Info

Publication number
CN113065229A
CN113065229A CN202110260579.5A CN202110260579A CN113065229A CN 113065229 A CN113065229 A CN 113065229A CN 202110260579 A CN202110260579 A CN 202110260579A CN 113065229 A CN113065229 A CN 113065229A
Authority
CN
China
Prior art keywords
core
chip
power budget
isomorphic
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110260579.5A
Other languages
English (en)
Inventor
王海
何文俊
祖柏杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110260579.5A priority Critical patent/CN113065229A/zh
Publication of CN113065229A publication Critical patent/CN113065229A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于电子设计自动化领域，设计一种众核暗硅芯片的实时功率预算技术。本发明对二维同构众核暗硅芯片进行芯片热建模，相较于传统的芯片模型，这里主要对芯片局部热模型进行使用。本发明设计的技术方案可以有效的在众核芯片系统中快速的进行功率管理，提升芯片性能并保证芯片可靠性。并且发明了一种低计算时间复杂度的选核算法适用于众核芯片系统均匀的开启核心保证芯片的热均匀性。对于功率预算计算过程中，首先分布式对各个开启核心建立了局部热模型，训练了封装瞬态温度的估计模型，然后根据前后开启核心分布匹配最佳封装估计曲线参数，将当前的芯片温度信息输入局部热模型计算出功率预算。最后根据功率模型，匹配核心电压以及频率。本发明对众核暗硅芯片的实时功率预算技术可以对二维同构众核暗硅芯片进行有效的热管理并且充分提高芯片性能。

Description

一种众核暗硅芯片的实时功率预算技术
技术领域
本发明属于电子设计自动化领域，具体涉及一种众核暗硅芯片的实时功率预算技术的实现与优化，可适用于二维同构多核芯片。
背景技术
在过去三十年中，芯片的制造工艺跟随着摩尔定律的预测以指数形式高速提升。在芯片技术发展早期，登纳德缩放定律(Dennard scaling)是摩尔定律取得成功的关键。然而，大致从2006年开始，登纳德缩放定律却开始失效，产生了“功率墙”。随着芯片工艺的进步，芯片的功率密度逐渐上升，使得芯片温度过高，芯片可靠性下降。为了杜绝这种情况的出现，不得不对芯片进行降频降压或关闭部分核心，由此形成了暗硅芯片。显而易见的，这种情况的出现极大程度地降低了芯片性能。
由于“功率墙”的存在，芯片功率密度也无法无限增长，因此Intel等公司不得不停止提升芯片运行频率，而采用增加芯片核心数量的方法将功率维持在可被接受的范围之内。因此针对众核暗硅芯片的功率热管理技术变得非常重要。
在当今的暗硅芯片系统中，现有的功率热管理方法TDP和TSP都是一种静态的方法而且由于为了确保芯片处于安全温度以下，这两种方法都假设芯片开启的核心处于最差的分布情况之下，因此给出的功率是远低于芯片实际能承受的功率的，大大降低了芯片性能。同时这些方法由于计算时间复杂度过大而且是集总式管理方法，无法适用于众核暗硅芯片系统中。
总而言之，针对上述问题，提出一种可以对二维同构多核心处理芯片的实时功率预算技术，对当前和未来高功率密度的多核心处理器芯片研究工作都是非常重要的。
发明内容
为了解决上述问题，本发明提供了一种众核暗硅芯片的实时功率预算技术。本发明提出的技术着眼于实时功率热管理，因此针对众核暗硅芯片系统，采用了局部热模型和分布式功率预算算法来完成功率管理。本发明优化的目标是找出均匀分布的开启核心，并各自给出设定安全温度阈值下最高功率预算。这种功率预算技术首先根据输入量需要开启的核心数量，通过一种低计算时间复杂度的同构多核选核算法输出开启核心分布。之后每个需要开启的核心根据相邻核当前温度信息和相邻开启核心数估计出对应封装稳态温度。然后已知当前开启核心分布与上一管理时刻开启核心分布根据离线训练的查找表找出最拟合的封装瞬态变化曲线。最后每个开启核心根据估计出的封装瞬态温度和相邻核温度传感器信息基于局部热模型计算出功率预算。此时完成了一个分布式热管理周期。
本发明采用以下技术方案解决上述问题：
步骤一，从Hotspot中提取出二维同构多核芯片的热模型，其中包括芯片层，热介质层，散热传导层，散热层。提取出的热模型输出为信息矩阵其中包括G电导信息矩阵、C电容电感信息矩阵、B功率输入矩阵。
步骤二，因为众核芯片系统核心数量多，所以使用整体热模型矩阵需要很大计算时间复杂度。我们针对每个核心构建局部热模型其只包括核心自己和周围相邻核心的模型信息。
步骤三，由于核心传感器温度信息已知，我们需要估计出封装温度信息。因此，这里采用了线性回归的方法训练一个稳态封装温度估计模型。我们从热仿真中采集各种开核比例下的封装温度信息来做训练。最后将训练的模型参数存入相应核心。另外针对开启核心分布切换的过程中封装温度曲线变化的情况，同理采集各种开核分布切换下的瞬态温度信息来做训练瞬态温度估计模型。然后将离线训练好的两种模型参数存入相应的核心。由于离线训练而且参数很少只占用每个核心的少量存储空间，这种估计模型大大降低了算法的计算时间复杂度可适用于众核芯片系统。
步骤四，在训练好封装温度估计模型后，接下来就是在实时功率管理中应用局部热模型计算出功率预算。首先根据输入开启核心数量，应用选核算法给出开启核心分布。然后根据当前开启核心分布，对于每个开启核心采集周围开启核心数量和设定的安全温度阈值估计出稳态封装温度。根据上一步的开启核心分布和当前开启核心分布以及稳态封装温度，在离线训练好的查找表中匹配最优封装瞬态曲线估计出下一管理时刻封装瞬态温度。最后将这些信息输入局部热模型计算出功率预算。
与现有技术相比，此发明的优点在于：首个对二维同构众核芯片的分布式实时功率预算技术；本发明可以有效的对同构众核暗硅芯片进行热管理；针对众核芯片的选核算法可以有效均匀开启核心，保证芯片的热均匀性；基于分布式实时功率预算技术即充分提高芯片性能又保证了芯片工作在安全温度阈值下，提升了芯片可靠性。
附图说明
下面结合附图和实施方式对本发明进行详细说明。
图1为本发明中采用的二维同构众核芯片模型示意图。
图2为众核芯片的选核算法流程图。
图3为估计封装温度流程图。
图4为本发明中二维同构众核芯片实时功率管理的一个管理周期流程图。
具体实施方式
为了更好的阐述本发明的技术实施流程，下面将结合本发明中的附图，对各个技术部分进行更清晰的阐述。在本发明中所描述的实例只为一部分，不是全部适用的实例。基于本发明中的实例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实例，都属于本发明保护的范围。
图1为本发明中采用的二维同构众核芯片模型示意图。
在本发明中为了更好展示我们构建的局部热模型，这里将芯片层和热介质层放大展示。如图1所示，这是一个25核二维同构众核芯片，图中核心13的局部模型用红色节点标明，其中包括周围相邻核心和对应的封装节点。将这种芯片模型在Hotspot中画好版图并导出信息矩阵。
图2为众核芯片的选核算法流程图。
在本发明中，采用迭代的方法每次找到一开启核心位置。步骤一先生成一个随机数，然后判断该位置核心是否已经开启，如果是已经开启的话，无需重新生成随机数，只需要将该随机数继续向下扫描直到找到未开启的核心以及其周围相邻开启核心满足一定的限制，则将该核心加入到开启核心分布中，就这样完成了一个迭代，直到完成选核数量对应的开启核心分布则输出。在此算法迭代的过程中，如果出现扫描了整个芯片都无法满足相邻开启核心数限制，则动态的将限制放宽例如选核数目达到一定数量则允许多个相邻开启核心存在。这样就避免了由于限制过于严格导致的算法无法收敛的情况。
图3为估计封装温度流程图。
该算法的目标是为了估计出下一管理时刻封装的瞬态温度。由于我们只能获取到从芯片核心上的温度传感器信息。所以从这些信息入手，训练一个稳态的封装温度估计模型。该模型函数所用到的输入信息为开启核心比例，管理温度阈值，以及周围开启核心数目。我们通过采集大量的各种开核比例下的封装温度仿真信息，采用线性回归的方式训练该函数。最后得到了稳态的封装温度估计模型。但是为了适用于实时管理中，开启核心分布切换的问题。我们还需要针对切换过程中封装变化曲线进行预估。我们发现封装温度变化曲线和前后开核比例有直接相关性，并且是一种类似功率累积效应曲线。于是，我们采用带两个参数的指数曲线来拟合这个封装变化曲线。同理，从仿真中大量采集各种开核分布切换的封装变化曲线的采样点信息，用线性回归对指数曲线进行拟合。最后得到一张查找表，对应开核分布切换前后稳态封装温度差值来查找比对选取封装变化曲线的参数。之后，我们将稳态模型分为两种：一种是已经开启核心的稳态封装温度一种是未开启核心的稳态封装温度分别对应包括在函数1和函数2内。此外建立的查找表也包括在函数1和2中。在实际应用中，步骤一输入当前和上一步的开启核心分布估计出稳态封装温度差值，并判断该核心是否开启对应是选择哪个函数。最后步骤三，利用函数估计的方法将下一步封装的瞬态温度输出到分布式模型以供功率预算的计算。
图4为本发明中二维同构众核芯片实时功率管理的一个管理周期流程图。
该部分为本发明最核心的算法部分。这里展示了一个功率管理的周期流程图。如图所示，步骤一首先将开启核心数目输入到选核算法中输出当前开核心分布，然后利用估计出的下一步封装瞬态温度。并通过传感器得到当前核心温度信息以及相邻核心的温度信息以及管理温度阈值，将这些信息输入到分布式局部热模型当中。每个开启核心可以各自分别独立计算出当前的功率预算，这大大加快了管理算法的速度。然后通过功率模型，这里对应的芯片功率模型基频为2GHz、电压为1V，并且考虑了晶体管阈值电压的影响。最后计算出与功率预算匹配的各核心电压以及频率。最后将电压频率实施在各开启核心上，此时完成了一整个功率管理周期。最终本发明的方法在计算时间复杂度上远优于目前主流的集中式管理方法，同时也保证了管理温度的精度。从各核心的频率比对结果上，众核暗硅芯片的性能也得到了提升。
本发明设计了一种众核暗硅芯片的实时功率预算技术，以及实例对本发明的各个算法流程都进行了详细说明，但是并不局限于此，之后依然可以对其中的技术方案进行进一步的优化，这并不会使相应技术方案的本质脱离本发明各实例技术方案的精神和范畴。

Claims (6)

1.一种众核暗硅芯片的实时功率预算技术，其特征在于：基于二维同构多核芯片模型；同时提出一种低计算时间复杂度的同构多核选核算法；基于分布式同构多核功率预算算法；在保证实时低计算时间复杂度管理的同时也优化了芯片性能和热稳定性。
2.根据权利要求1所述的基于二维同构多核芯片模型，其特征在于：所述的基于二维同构多核芯片模型指的是，单层任意数量同构核心和任意数量缓存结构的处理层和热介质层以及封装层的堆叠结构，都可以被称为是二维同构多核芯片模型，而本发明也证实了并不局限于核心数量。
3.根据权利要求1所述的同时提出一种低计算时间复杂度的同构多核选核算法，其特征在于：所述的同时提出一种低计算时间复杂度的同构多核选核算法指的是，根据需要开启核心的数量，在保证芯片热均匀性的情况下，给出一种开启核心分布，其低计算时间复杂度的特性可适用于同构多核芯片。
4.根据权利要求1所述的基于分布式同构多核功率预算算法，其特征在于：所述的基于分布式同构多核功率预算算法指的是，每个开启核心基于局部热模型和周围传感器温度信息计算出对应管理温度的功率预算，这种分布式热管理算法大大降低了计算时间复杂度，可适用于同构多核芯片的实时热管理。
5.根据权利要求1所述的在保证实时低计算时间复杂度管理的同时也优化了芯片性能和热稳定性，其特征在于：所述的在保证实时低计算时间复杂度管理的同时也优化了芯片性能和热稳定性指的是，本发明对二维同构多核芯片进行多核选核以及分布式功率预算计算，实现了二维同构多核芯片的性能优化并保证的芯片整体温度低于温度阈值，保证了芯片的热稳定性。
6.根据权利要求4所述的基于局部热模型和周围传感器温度信息计算出对应管理温度的功率预算，其特征在于：所述的基于局部热模型和周围传感器温度信息计算出对应管理温度的功率预算指的是，每个开启核心根据周围的开启核心数、管理温度阈值、开启核心比例来估计出稳态封装温度，并且根据离线训练好的封装温度曲线参数来估计出下个时刻的瞬态封装温度，最后将这些估计出的温度信息与传感器的温度信息输入局部热模型计算出功率预算。
CN202110260579.5A 2021-03-10 2021-03-10 一种众核暗硅芯片的实时功率预算技术 Pending CN113065229A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110260579.5A CN113065229A (zh) 2021-03-10 2021-03-10 一种众核暗硅芯片的实时功率预算技术

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110260579.5A CN113065229A (zh) 2021-03-10 2021-03-10 一种众核暗硅芯片的实时功率预算技术

Publications (1)

Publication Number Publication Date
CN113065229A true CN113065229A (zh) 2021-07-02

Family

ID=76560395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110260579.5A Pending CN113065229A (zh) 2021-03-10 2021-03-10 一种众核暗硅芯片的实时功率预算技术

Country Status (1)

Country Link
CN (1) CN113065229A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467590A (zh) * 2021-09-06 2021-10-01 南京大学 一种基于相关性和人工神经网络的众核芯片温度重构方法
CN114490506A (zh) * 2022-01-21 2022-05-13 电子科技大学 考虑通讯延迟与热效应的多核系统选核算法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110119322A1 (en) * 2009-11-13 2011-05-19 International Business Machines Corporation On-Chip Networks for Flexible Three-Dimensional Chip Integration
US8060765B1 (en) * 2006-11-02 2011-11-15 Nvidia Corporation Power estimation based on block activity
US20150089251A1 (en) * 2013-09-26 2015-03-26 Cavium, Inc. Method and Apparatus for Managing Global Chip Power on a Multicore System on Chip
CN106681453A (zh) * 2016-11-24 2017-05-17 电子科技大学 一种高性能多核微处理器的动态热管理方法
CN109977519A (zh) * 2019-03-20 2019-07-05 电子科技大学 一种以高能效为目标的芯片功率预算估计方法
CN111339026A (zh) * 2020-02-24 2020-06-26 电子科技大学 一种三维微处理芯片的实时性能优化技术
CN111522420A (zh) * 2019-01-17 2020-08-11 电子科技大学 一种基于功率预算的多核芯片动态热管理方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8060765B1 (en) * 2006-11-02 2011-11-15 Nvidia Corporation Power estimation based on block activity
US20110119322A1 (en) * 2009-11-13 2011-05-19 International Business Machines Corporation On-Chip Networks for Flexible Three-Dimensional Chip Integration
US20150089251A1 (en) * 2013-09-26 2015-03-26 Cavium, Inc. Method and Apparatus for Managing Global Chip Power on a Multicore System on Chip
CN106681453A (zh) * 2016-11-24 2017-05-17 电子科技大学 一种高性能多核微处理器的动态热管理方法
CN111522420A (zh) * 2019-01-17 2020-08-11 电子科技大学 一种基于功率预算的多核芯片动态热管理方法
CN109977519A (zh) * 2019-03-20 2019-07-05 电子科技大学 一种以高能效为目标的芯片功率预算估计方法
CN111339026A (zh) * 2020-02-24 2020-06-26 电子科技大学 一种三维微处理芯片的实时性能优化技术

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
WANGHAI 等: "Runtime Performance Optimization of 3-D Microprocessors in Dark Silicon", 《IEEE TRANSACTIONS ON COMPUTERS》 *
孙奥林等: "暗硅多核系统芯片资源调度算法", 《计算机辅助设计与图形学学报》 *
黄柯衡 等: "基于混合优化的多核处理器动态热管理方法", 《电子工艺技术》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467590A (zh) * 2021-09-06 2021-10-01 南京大学 一种基于相关性和人工神经网络的众核芯片温度重构方法
CN114490506A (zh) * 2022-01-21 2022-05-13 电子科技大学 考虑通讯延迟与热效应的多核系统选核算法

Similar Documents

Publication Publication Date Title
CN102314525B (zh) 一种低功耗电路设计优化方法
Lee et al. Optimizing throughput of power-and thermal-constrained multicore processors using DVFS and per-core power-gating
CN113065229A (zh) 一种众核暗硅芯片的实时功率预算技术
CN109063291B (zh) 机电装备冷却通道结构智能化拓扑优化设计方法
WO2023246077A1 (zh) 一种数字集成电路优化方法
Varadharajan et al. Low power VLSI circuits design strategies and methodologies: A literature review
CN113657064A (zh) 一种功率半导体模块多物理场联合仿真方法
Lu et al. Rl-sizer: Vlsi gate sizing for timing optimization using deep reinforcement learning
Liu et al. Time series forecasting method of building energy consumption using support vector regression
Gai et al. Smart energy-aware data allocation for heterogeneous memory
CN111506431B (zh) 一种云服务器在能耗约束下感知负载性能优化方法
CN113300693B (zh) 一种近阈值单元电路延时模型
CN109685207A (zh) 一种基于循环神经网络的多核芯片热管理方法
Kim et al. Dual voltage design for minimum energy using gate slack
Athikulwongse et al. Buffered clock tree sizing for skew minimization under power and thermal budgets
Feng et al. A thermal-aware mapping algorithm for 3D Mesh Network-on-Chip architecture
Zhou et al. Minimization of circuit delay and power through gate sizing and threshold voltage assignment
Juan et al. Statistical thermal modeling and optimization considering leakage power variations
Hu et al. Sensitivity importance sampling yield analysis and optimization for high sigma failure rate estimation
CN111339026A (zh) 一种三维微处理芯片的实时性能优化技术
Meterelliyoz et al. Analysis of SRAM and eDRAM cache memories under spatial temperature variations
Pendyala et al. Interval arithmetic based input vector control for RTL subthreshold leakage minimization
CN113157438A (zh) 一种高能效比多核微处理器的动态热管理方法
CN114490506B (zh) 考虑通讯延迟与热效应的多核系统选核算法
Chandrakar et al. A SAT-based methodology for effective clock gating for power minimization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210702