CN111339026A - 一种三维微处理芯片的实时性能优化技术 - Google Patents
一种三维微处理芯片的实时性能优化技术 Download PDFInfo
- Publication number
- CN111339026A CN111339026A CN202010113273.2A CN202010113273A CN111339026A CN 111339026 A CN111339026 A CN 111339026A CN 202010113273 A CN202010113273 A CN 202010113273A CN 111339026 A CN111339026 A CN 111339026A
- Authority
- CN
- China
- Prior art keywords
- chip
- performance
- cache
- dimensional
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 55
- 238000005457 optimization Methods 0.000 title claims abstract description 28
- 238000005516 engineering process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000004364 calculation method Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Power Sources (AREA)
Abstract
本发明涉及信息控制领域，设计了一种三维微处理芯片的实时性能优化技术。本发明对三维堆叠结构的集成电路进行建模，相较于传统的二维结构芯片，三维堆叠结构的芯片热关系更加复杂，本发明设计的技术方案可以有效的对三维微处理芯片中的处理层和缓存结构层的配置进行协同优化。对三维微处理芯片进行实时性能优化，在发明中引入贪心算法，可以有效降低时间复杂度：首先继承上一时刻的缓存配置，优化处理层配置；然后根据实际应用功耗，调节核心电压/频率比；最后固定开核位置，调整缓存结构，优化缓存器的配置完成优化。本发明对三维微处理芯片的实时性能优化技术可以对三维芯片进行有效的热管理并且充分利用三维结构的性能潜力。
Description
技术领域
本发明属于电子设计自动化领域，涉及信息控制技术领域，特别涉及三维微处理芯片的实时性能优化技术。
背景技术
随着人们对三维微处理芯片的研究不断深入，立体的三维结构可以给整个系统带来相较二维结构更加优异的性能。因为三维的异构结构可以带来更短的通信延迟，更大的通信带宽，并且解决了二维结构芯片普遍存在的“内存墙”的问题。
尽管三维结构有着前所未有的性能优势，但是堆叠结构的高集成密度会造成严重的散热问题，热堆积会在芯片上形成热点，这样的热点会造成芯片可靠性问题，甚至可能会破坏芯片功能以至于烧毁芯片。另一方面，因为丹纳德定律的失效，大量晶体管带来的高静态功耗使得核心将无法同时工作。因此在异构的三维结构中，合理的调节开核位置对于系统的性能有着至关重要的作用。
在现代计算机的体系结构中，中间级缓存结构可以有效提高处理器的读写速度，缓存结构的容量大小对处理层核心的性能有很大的影响，但是在堆叠结构中，增加缓存容量也会使得发热问题严重，从而降低处理器的工作频率，降低整体系统的性能，因此合适的缓存容量也是需要调节从而提升系统的整体性能。
总而言之，针对上述的问题，提出一种可以对三维微处理芯片进行实时性能优化的技术，对于当前和未来集成电路研究工作都是非常重要的。
发明内容
为了解决上述问题，本发明提供了一种三维微处理芯片实时性能的优化技术。本发明提出的技术着眼于实时的处理，因此在对于芯片进行实时管理中采用了贪心算法完成优化目标。本发明的优化目标是找出最优的处理层和缓存结构的参数。这种优化技术首先根据上一时刻的温度分布，缓存结构分布和当前时刻的功耗输入，给出处理层的开核分布，之后根据整体芯片的温度阈值要求，本发明会对处理层开核的电压/频率比进行调整。接着在处理层开核位置已经固定的情况下，尝试性调整缓存结构的容量，增加一个单位以及减小一个单位，每次调整之后都会更新处理层开核的电压/频率比。每次进行调整之后，本发明都会计算该情况下的系统整体性能。最终比较缓存容量增加，减少和不变三种情形，得出最大性能的处理层和缓存结构的参数，此时完成实时管理的一个周期。
本发明采用以下技术方案解决上述问题：
步骤一，从HotSpot中提取三维微处理芯片热模型参数，主要是整个芯片上的热点容和热电阻参数，建立两层缓存、一层逻辑的异构三维结构芯片热模型。
步骤二，因为完全遍历三维芯片会造成很大的时间复杂度，因此我们提出使用贪心算法来保证管理优化的实时性。下一个时刻的温度状态受到上一时刻的温度和缓存结构的开核位置，以及当前功耗输入的影响。因此首先固定缓存结构的开核位置，然后根据上一时刻的状态和当前时刻的输入确定处理层的开核位置，并且计算此时开核的功率预算。
步骤三，在确定了处理层开核位置之后，我们还要考虑实际的输入应用，因为应用之间有着重于数据传输，也有着重于数据计算的，这两者之间的区别在于处理器上电压/频率比的需求不一样。因此接下来需要引入工作应用的功耗，然后根据步骤二计算得到的功率预算计算出实际在芯片中运行的功耗值。至此得到了缓存结构容量继承上一个时刻，以及调整过的处理器功耗值，最终可以计算出整体系统的性能。
步骤四，在计算完缓存结构容量不变情形下的系统性能之后，同样为了减少管理优化的时间复杂度，接下来只会尝试对缓存结构容量进行调整，包括只增加一个单位和只减少一个单位，之后在固定处理层开核位置下，重新更新功率预算和实际功耗值，计算出整体系统的性能。最后在三种情形下对系统性能进行比较，得出最大性能的处理层和缓存结构的参数。
与现有技术相比，此发明的优点在于：首个对处理器和缓存结构协同实时优化的技术；本发明可以有效的指导未来三维微处理芯片的热管理和三维微处理芯片的设计；基于贪心算法的实时管理优化技术可以有效的利用三维微处理芯片的结构系统潜力，同时也不会造成系统可靠性的问题，保证了芯片在使用寿命下的可靠性。
附图说明
下面结合附图和实施例对本发明进一步进行说明。
图1为在本次发明中构建的异构三维结构芯片模型示意图。
图2为在三维堆叠结构中，缓存结构容量和性能的关系曲线示意图。
图3为两种处理层和缓存结构开核方式的示意图。
图4为本发明中三维结构芯片的实时性能优化技术的一个管理周期的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实例中的附图，对本发明实例中的技术方案进行清楚、完整地描述。显然易见，所描述的实例是本发明的一部分实例，而不是全部的实例。基于本发明中的实例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实例，都属于本发明保护的范围。
图1为本次发明中构建的异构三维结构芯片模型示意图。
在本发明实例中，为了更好的展示三维结构的优势，我们提供了一种堆叠两层缓存结构和一层处理层的异构三维结构模型。如图1所示，在整个模型中，将功耗较大的处理层靠近散热结构，功耗较小的缓存结构则相对远离散热结构，这样的堆叠方式可以充分利用三维结构的散热性能。实例中使用了9核和36个缓存单元，这样的选择只是一种展示方式。
图2为在三维堆叠结构中，缓存结构容量和性能的关系曲线示意图。
在三位堆叠结构的芯片中，大容量的缓存结构一方面可以提高处理器的运算速度，减少访问存储器端口的时间，因此对于提高处理器的总体性能，增加缓存结构的容量可以有效的提升性能。但是一方面，处理器对于缓存结构容量的需求存在饱和的临界点，另一方面，增加缓存结构容量会导致系统温度提升，从而会降低处理层的功率预算，压缩处理器的电压/频率比。最终这两方面的影响会降低整个系统的性能。因此图2展示了系统性能随着缓存结构容量增加会先增加然后到达临界点之后开始下降。这样的结果也证明了对三维堆叠结构芯片寻找性能最优化是可行且非常必要的。
图3为两种处理层和缓存结构开核方式的示意图。
在本发明中，使用异构三维结构芯片模型，可预见的是，三维模型可以存在两种协同开核方式，一种是不考虑芯片垂直间的相互作用，此时处理层的开核位置和缓存结构的开核位置会相互交叠；另一种是使用本发明提出的技术协同芯片三维结构的相互关系，此时处理层和缓存结构的开核位置是相互错开的。显而易见，后一种安排有效的避免了堆叠问题，提高了处理层的功率预算，并且提升了整体的系统性能。图3也证明了三位堆叠结构芯片协同多层之间关系对于寻找最优的系统性能是非常有必要且重要的。
图4为本发明中三维结构芯片的实时性能优化技术的一个管理周期的流程图。
具体来说，本发明的优化目标是找到三维结构芯片中处理层和缓存结构比较优秀的协同参数，包括：开核的位置和实际输入功耗、缓存结构的容量大小、工作位置。在图4中也说明了一次实时优化的周期，输入框图是上一个时刻的缓存结构配置，包括：缓存结构容量大小和位置。输出框图是计算出来的缓存结构和处理层的配置，同样包括：处理层的开核位置和相对应输入功耗值，以及新的缓存结构容量大小和位置。为了保证技术发明实时优化的特性，在发明中引入了贪心算法，并且每个管理周期只会进行一次调整，最终不断迭代到最优的协同参数。在一个管理周期内，步骤一根据上一时刻的温度分布，缓存结构分布和当前时刻的功耗输入，给出下一时刻处理层的最优开核分布。步骤二根据整体芯片的温度阈值要求，以及实际在芯片中实时处理的输入功耗，其中这个功耗值是从实际应用中提取出来的，这些参数可以对处理层开核的电压/频率比进行调整。步骤三在处理层开核位置已经固定的情况下，尝试性调整缓存结构的容量，增加一个单位以及减小一个单位，每次调整之后都会重新更新处理层开核的电压/频率比，但是处理层的开核位置并不会变。而且每次进行缓存结构容量调整之后，本发明都会计算该情况下的系统整体性能。最终比较缓存容量增加，减少和不变三种情形，得出最大性能的处理层和缓存结构的参数，此时完成实时管理的一个周期。通过每个管理周期的调整，一方面减少了该技术在使用过程中出现时间复杂度过高的问题，另一方面也可以通过发明技术最终找到比较优异的协同参数。
本发明设计了一种三维微处理芯片的实时性能优化技术，以上实例对本发明进行了详细的说明，但是并不局限于此，之后依然可以对之前实例所记载的技术方案进行修改，这并不会使相应技术方案的本质脱离本发明各实例技术方案的精神和范畴。
Claims (6)
1.一种三维微处理芯片的实时性能优化技术，其特征在于：基于三维堆叠结构的芯片模型；同时对处理层和缓存结构进行协同优化；可以实时优化系统的性能；在优化性能的同时也保证了芯片的热稳定性。
2.根据权利要求1所述的基于三维堆叠结构的芯片模型，其特征在于：所述的基于三维堆叠结构的芯片模型指的是，任意数量的处理层和任意数量的缓存结构的堆叠结构，以及堆叠结构中使用的不同材料，都可以被称为是三维堆叠结构的芯片模型，而本发明也证实了并不局限于堆叠的数量和材料。
3.根据权利要求1所述的同时对处理层和缓存结构进行协同优化，其特征在于：所述的同时对处理层和缓存结构进行协同优化指的是，在对三维微处理芯片模型进行性能优化时，可以同时得到芯片模型中的处理层的配置参数以及缓存结构的配置参数。
4.根据权利要求1所述的可以实时优化系统的性能，其特征在于：所述的可以实时优化系统的性能指的是，在发明技术中采用贪心算法降低实时优化的计算时间复杂度，使得在一个管理步长中可以有效的进行优化，并且不会因为过高的时间复杂度而影响系统的整体性能。
5.根据权利要求1所述的在优化性能的同时也保证了芯片的热稳定性，其特征在于：所述的在优化性能的同时也保证了芯片的热稳定性指的是，本发明对三维微处理芯片进行实时性能优化时，始终将整个三维芯片的整体温度维持在安全温度之下。因此本发明在进行实时性能优化的同时不会使得芯片超过阈值温度，可以在优化性能的同时保证芯片的热稳定性。
6.根据权利要求3所述的可以同时得到芯片模型中的处理层的配置参数以及缓存结构的配置参数，其特征在于：所述的可以同时得到芯片模型中的处理层的配置参数以及缓存结构的配置参数指的是，处理层的配置参数包括开核的位置、数量，以及相对应的功耗输入、电压/频率比；缓存结构的配置参数包括缓存容量的大小和工作缓存的位置，以及每个处理核心对应的缓存容量的大小。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010113273.2A CN111339026A (zh) | 2020-02-24 | 2020-02-24 | 一种三维微处理芯片的实时性能优化技术 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010113273.2A CN111339026A (zh) | 2020-02-24 | 2020-02-24 | 一种三维微处理芯片的实时性能优化技术 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111339026A true CN111339026A (zh) | 2020-06-26 |
Family
ID=71183644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010113273.2A Pending CN111339026A (zh) | 2020-02-24 | 2020-02-24 | 一种三维微处理芯片的实时性能优化技术 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111339026A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113065229A (zh) * | 2021-03-10 | 2021-07-02 | 电子科技大学 | 一种众核暗硅芯片的实时功率预算技术 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130055185A1 (en) * | 2011-08-25 | 2013-02-28 | International Business Machines Corporation | Vertical power budgeting and shifting for 3d integration |
| US20140059325A1 (en) * | 2011-12-01 | 2014-02-27 | Panasonic Corporation | Integrated circuit apparatus, three-dimensional integrated circuit, three-dimensional processor device, and process scheduler, with configuration taking account of heat |
| US20180285230A1 (en) * | 2017-04-01 | 2018-10-04 | Intel Corporation | Dynamic voltage-frequency curve mangement |
| CN109901050A (zh) * | 2019-02-25 | 2019-06-18 | 哈尔滨师范大学 | 一种三维系统芯片测试资源优化方法及系统 |
| CN109977519A (zh) * | 2019-03-20 | 2019-07-05 | 电子科技大学 | 一种以高能效为目标的芯片功率预算估计方法 |
-
2020
- 2020-02-24 CN CN202010113273.2A patent/CN111339026A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130055185A1 (en) * | 2011-08-25 | 2013-02-28 | International Business Machines Corporation | Vertical power budgeting and shifting for 3d integration |
| US20140059325A1 (en) * | 2011-12-01 | 2014-02-27 | Panasonic Corporation | Integrated circuit apparatus, three-dimensional integrated circuit, three-dimensional processor device, and process scheduler, with configuration taking account of heat |
| US20180285230A1 (en) * | 2017-04-01 | 2018-10-04 | Intel Corporation | Dynamic voltage-frequency curve mangement |
| CN109901050A (zh) * | 2019-02-25 | 2019-06-18 | 哈尔滨师范大学 | 一种三维系统芯片测试资源优化方法及系统 |
| CN109977519A (zh) * | 2019-03-20 | 2019-07-05 | 电子科技大学 | 一种以高能效为目标的芯片功率预算估计方法 |
Non-Patent Citations (2)
| Title |
|---|
| H. WANG 等: "GDP: A Greedy Based Dynamic Power Budgeting Method for Multi/Many-Core Systems in Dark Silicon", 《IEEE TRANSACTIONS ON COMPUTERS 》 * |
| SEUNGHAN LEE 等: "Runtime Thermal Management for 3-D Chip-Multiprocessors With Hybrid SRAM/MRAM L2 Cache", 《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113065229A (zh) * | 2021-03-10 | 2021-07-02 | 电子科技大学 | 一种众核暗硅芯片的实时功率预算技术 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Huang et al. | Scaling with design constraints: Predicting the future of big chips | |
| WO2020103506A1 (zh) | 基于混合存储的数据管理系统、方法、终端及介质 | |
| US20200409842A1 (en) | Converged memory device and operation method thereof | |
| Sun et al. | A novel architecture of the 3D stacked MRAM L2 cache for CMPs | |
| US8645730B2 (en) | Systems and methods to improve power efficiency in hybrid storage clusters | |
| Han et al. | TEI-NoC: Optimizing ultralow power NoCs exploiting the temperature effect inversion | |
| CN110096350B (zh) | 基于集群节点负载状态预测的冷热区域划分节能存储方法 | |
| CN101706755A (zh) | 片上多核处理器的高速缓存协作系统及其协作处理方法 | |
| CN111339026A (zh) | 一种三维微处理芯片的实时性能优化技术 | |
| CN108572799B (zh) | 一种双向哈希链表的异构内存系统数据页迁移方法 | |
| CN113065229A (zh) | 一种众核暗硅芯片的实时功率预算技术 | |
| CN107423109B (zh) | 基于匿名随机变量的虚拟机节能调度方法 | |
| CN111522420B (zh) | 一种基于功率预算的多核芯片动态热管理方法 | |
| Guo et al. | WCL: Client selection in federated learning with a combination of model weight divergence and client training loss for Internet traffic classification | |
| CN106201658A (zh) | 一种迁移虚拟机目的主机多目标优化选择方法 | |
| Niknam et al. | Energy efficient 3D Hybrid processor-memory architecture for the dark silicon age | |
| CN110308991B (zh) | 一种基于随机任务的数据中心节能优化方法及系统 | |
| Feng et al. | A thermal-aware mapping algorithm for 3D Mesh Network-on-Chip architecture | |
| CN116301282A (zh) | 一种多核处理器芯片的低功耗控制方法和装置 | |
| CN116467999A (zh) | 一种考虑热效应的三维同构暗硅多核芯片系统的选核方法 | |
| KR20120063340A (ko) | 3차원 구조의 멀티코어 프로세서의 온도 조절 방법 및 그 방법을 이용한 3차원 구조의 멀티코어 프로세서 시스템 | |
| Li et al. | Towards Energy-Efficient and Thermal-Aware Data Placement for Storage Clusters | |
| CN101866213B (zh) | Spm-dma结构的嵌入式系统的节能方法 | |
| Li et al. | TADRP: Toward Thermal-Aware Data Replica Placement in Data-Intensive Data Centers | |
| CN114490506B (zh) | 考虑通讯延迟与热效应的多核系统选核算法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200626 |