KR20120063340A - 3차원 구조의 멀티코어 프로세서의 온도 조절 방법 및 그 방법을 이용한 3차원 구조의 멀티코어 프로세서 시스템 - Google Patents

3차원 구조의 멀티코어 프로세서의 온도 조절 방법 및 그 방법을 이용한 3차원 구조의 멀티코어 프로세서 시스템 Download PDF

Info

Publication number
KR20120063340A
KR20120063340A KR1020100124463A KR20100124463A KR20120063340A KR 20120063340 A KR20120063340 A KR 20120063340A KR 1020100124463 A KR1020100124463 A KR 1020100124463A KR 20100124463 A KR20100124463 A KR 20100124463A KR 20120063340 A KR20120063340 A KR 20120063340A
Authority
KR
South Korea
Prior art keywords
operating frequency
processor
temperature
processor core
level
Prior art date
Application number
KR1020100124463A
Other languages
English (en)
Inventor
김철홍
안진우
Original Assignee
전남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전남대학교산학협력단 filed Critical 전남대학교산학협력단
Priority to KR1020100124463A priority Critical patent/KR20120063340A/ko
Publication of KR20120063340A publication Critical patent/KR20120063340A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 3차원 구조의 멀티코어 프로세서의 온도 조절 방법 및 그 방법을 이용한 3차원 구조의 멀티코어 프로세서 시스템에 관한 것으로, 보다 구체적으로는 온도변화에 따라 각 프로세서 코어의 동작 주파수를 동적으로 조절하여 효율적으로 멀티코어 프로세서의 온도를 조절할 수 있는 3차원 구조의 멀티코어 프로세서의 온도 조절 방법 및 그 방법을 이용한 3차원 구조의 멀티코어 프로세서 시스템에 관한 것이다.

Description

3차원 구조의 멀티코어 프로세서의 온도 조절 방법 및 그 방법을 이용한 3차원 구조의 멀티코어 프로세서 시스템{Temperature controlling method of three-dimensional multi-core architecture and three-dimensional multi-core architecture using the method}
본 발명은 3차원 구조의 멀티코어 프로세서의 온도 조절 방법 및 그 방법을 이용한 3차원 구조의 멀티코어 프로세서 시스템에 관한 것으로, 보다 구체적으로는 온도변화에 따라 각 프로세서 코어의 동작 주파수를 동적으로 조절하여 효율적으로 멀티코어 프로세서의 온도를 조절할 수 있는 3차원 구조의 멀티코어 프로세서의 온도 조절 방법 및 그 방법을 이용한 3차원 구조의 멀티코어 프로세서 시스템에 관한 것이다.
프로세서의 공정 기술의 발달에 기인하여 프로세서의 크기는 점차 감소하고 성능은 크게 향상되고 있다.
이에 따라 복수 개의 프로세서 코어를 평면상에 배치하여 하나의 프로세서를 구성함으로써 처리 속도가 매우 향상된 멀티코어 프로세서가 개발되었는데, 이러한 멀티 코어 프로세서는 2차원 평면상에 배치되므로 각 코어를 연결하는 내부 연결망이 길어지게 되어 처리속도가 느려지는 단점이 있고, 내부 연결망에서 발생하는 병목현상(Bottle neck)으로 인해 프로세서의 전체의 성능 향상이 제약되고 있는 실정이다.
이러한 문제점을 해결하기 위해 프로세서 코어를 평면상에 배치하지 않고 관통전극(TSV:Through-Silicon Via)을 이용하여 적층함으로써 내부 연결망의 길이 감소에 따른 프로세서의 성능을 향상과 전력 소모 감소를 실현하기 위한 연구가 있어 왔다.
그러나, 프로세서 코어를 적층하는 3차원 구조의 멀티코어 프로세서는 2차원 구조의 멀티코어 프로세서에 비해 처리속도가 빨라지는 장점이 있으나 전력밀도가 높아 고열이 발생하므로 프로세서 코어 칩의 성능 및 신뢰성이 저하되는 문제점이 있다.
도 1은 일반적인 2차원 구조의 멀티코어 프로세서의 구성을 보여주는 도면이고, 도 2는 일반적인 2차원 구조의 멀티코어 프로세서의 온도 조절 방법의 일례를 설명하기 위한 도면이다.
도면들을 참조하면, 일반적인 2차원 멀티코어 프로세서(10)는 평면상에서 구비되는 복수 개의 프로세서 코어(11,12)를 포함하고, 상기 프로세서 코어들(11,12)은 방열판(13)에 의해 방열된다.
또한, 종래의 2차원 멀티코어 프로세서의 온도조절 기법은 크게 입력되는 공급전압을 가변하는 동적 전압 조절 기법과 입력되는 공급전압은 일정하되 프로세서 코어의 동작주파수를 조절하는 동적 주파수 조절 기법이 있다.
특히, 상기 동적 주파수 조절 기법은 상기 멀티코어 프로세서(10)의 동작 주파수(클럭 주파수)가 전력 소비량에 비례하는 특징에 착안한 것으로, 먼저, 상기 멀티코어 프로세서(10)의 평균온도를 측정하고(S10), 다음, 임계온도보다 클 경우(S20), 상기 프로세서 코어(11,12)들의 동작 주파수를 낮추고(S30), 상기 평균온도가 임계온도보다 작을 경우 상기 프로세서 코어(11,12)의 동작 주파수를 높임으로써(S40) 상기 멀티코어 프로세서(10)의 전체 온도를 조절한다.
그러나 이러한 2차원 구조의 멀티코어 프로세서의 동적 주파수 조절 기법을 3차원 구조의 멀티코어 프로세서의 온도 조절 방법으로 그대로 적용할 경우 일정한 프로세서 코어에서 온도가 매우 상승하는 문제점이 있다.
본 발명자들은 3차원 구조의 멀티코어 프로세서의 온도를 동적 주파수 조절 기법을 이용하여 조절하고자 연구 노력한 결과, 각 프로세서 코어의 동작 주파수를 레벨에 따라 달리하여 멀티코어 프로세서에서 발생하는 열을 효과적으로 조절할 수 있는 3차원 구조의 멀티코어 프로세서의 온도 조절 방법 및 그 방법을 이용한 3차원 구조의 멀티코어 프로세서 시스템의 기술적 구성을 개발하게 되어 본 발명을 완성하게 되었다.
따라서, 본 발명의 목적은 동적 주파수 조절 기법을 이용하여 발생하는 열을 효과적으로 조절할 수 있는 3차원 구조의 멀티코어 프로세서의 온도 조절 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 온도 조절 방법을 이용하여 동작하는 3차원 구조의 멀티코어 프로세서를 제공하는 것이다.
본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기의 목적을 달성하기 위하여 본 발명은 적어도 두 개의 프로세서 코어가 방열판에 적층되는 3차원 구조의 멀티코어 프로세서의 온도 조절 방법에 있어서, 온도의 상승 또는 하강에 따라 상기 프로세서 코어들이 동작해야하는 동작 주파수를 설정하되, 상기 프로세서 코어들 중 방열판에 가까운 프로세서 코어인 제1 프로세서 코어의 동작 주파수는 온도가 상승할수록 상승하도록 설정하고, 상기 제1 프로세서 코어보다 상기 방열판에서 먼 프로세서인 제2 프로세서 코어의 동작 주파수는 온도가 상승할수록 하강하도록 설정하는 제1단계; 상기 멀티코어 프로세서의 온도를 측정하는 제2단계; 및 상기 멀티코어 프로세서의 현재 온도와 이전에 측정된 이전 온도를 서로 비교하여, 상기 현재 온도가 상기 이전 온도보다 높을 경우, 상기 제1 프로세서 코어의 동작 주파수는 상승시키고 상기 제2 프로세서 코어의 동작 주파수는 하강시키며, 상기 현재 온도가 상기 이전 온도보다 낮을 경우, 상기 제1 프로세서 코어의 동작 주파수는 하강시키고 상기 제2 프로세서 코어의 동작 주파수는 상승시키는 제3단계;를 포함하는 것을 특징으로 하는 3차원 구조의 멀티코어 프로세서의 온도 조절 방법을 제공한다.
바람직한 실시예에 있어서, 상기 제1단계는, 상기 프로세서 코어들의 동작 주파수는 상기 동작 주파수들의 정보를 갖는 동작 주파수 레벨들로 설정되고, 상기 각 동작 주파수 레벨에서 상기 제1 프로세서 코어의 동작 주파수는 상기 동작 주파수 레벨이 커질수록 커지고, 상기 제2 프로세서 코어의 동작 주파수는 상기 동작 주파수 레벨이 커질수록 작아지게 설정되되, 상기 각 동작 주파수 레벨에서 상기 제1 프로세서 코어와 상기 제2 프로세서 코어의 동작 주파수의 합은 서로 일정하다.
바람직한 실시예에 있어서, 상기 제1 프로세서 코어의 동작 주파수와 상기 제2 프로세서 코어의 동작주파수의 합은 상기 각 동작 주파수 레벨에서 5[GHz]로 일정하다.
바람직한 실시예에 있어서, 상기 동작 주파수 레벨은 제1 동작 주파수 레벨, 제2 동작 주파수 레벨, 제3 동작 주파수 레벨 및 제4 동작 주파수 레벨의 네 단계의 주파수 레벨로 설정되고, 상기 제1 동작 주파수 레벨에서 상기 제1 프로세서 코어의 동작 주파수는 4.5[Ghz]이고 상기 제2 프로세서 코어의 동작 주파수는 0.5[GHz]이며, 상기 제2 동작 주파수 레벨에서 상기 제1 프로세서 코어의 동작 주파수는 3.5[Ghz]이고 상기 제2 프로세서 코어의 동작 주파수는 1.5[GHz]이며, 상기 제3 동작 주파수 레벨에서 상기 제1 프로세서 코어의 동작 주파수는 2.5[Ghz]이고 상기 제2 프로세서 코어의 동작 주파수는 2.5[GHz]이며, 상기 제1 동작 주파수 레벨에서 상기 제1 프로세서 코어의 동작 주파수는 1.5[Ghz]이고 상기 제2 프로세서 코어의 동작 주파수는 3.5[GHz]이다.
바람직한 실시예에 있어서, 상기 제3단계:는 상기 현재 온도가 상기 이전 온도보다 더 높을 경우, 현재 동작 주파수 레벨보다 더 낮은 동작 주파수 레벨이 존재하는지 판단하며, 상기 더 낮은 동작 주파수 레벨이 존재할 경우, 상기 제1 프로세서 코어 및 상기 제2 프로세서 코어의 동작 주파수를 상기 더 낮은 동작 주파수 레벨의 동작주파수로 동작시키고, 상기 더 낮은 동작 주파수 레벨이 존재하지 않을 경우 상기 현재 동작 주파수 레벨의 동작 주파수로 동작시킨다.
바람직한 실시예에 있어서, 상기 제3단계:는 상기 현재 온도가 상기 이전 온도보다 더 낮을 경우, 현재 동작 주파수 레벨보다 더 높은 동작 주파수 레벨이 존재하는지 판단하며, 상기 더 높은 동작 주파수 레벨이 존재할 경우, 상기 제1 프로세서 코어 및 상기 제2 프로세서 코어의 동작 주파수를 상기 더 높은 동작 주파수 레벨의 동작주파수로 동작시키고, 상기 더 높은 동작 주파수 레벨이 존재하지 않을 경우 상기 현재 동작 주파수 레벨의 동작 주파수로 동작시킨다.
또한, 본 발명은 상기 3차원 구조의 멀티코어 프로세서의 온도 조절 방법에 의해 온도가 조절되는 3차원 구조의 멀티코어 프로세서 시스템을 더 제공한다.
본 발명은 다음과 같은 우수한 효과를 가진다.
본 발명의 3차원 구조의 멀티코어 프로세서의 온도 조절 방법 및 그 방법을 이용한 3차원 구조의 멀티코어 프로세서 시스템에 의하면, 온도가 상승하거나 하강할 경우에 각 프로세서 코어의 동작 주파수를 서로 달리하므로 멀티코어 프로세서에서 발생하는 열을 지속적이고 효과적으로 관리할 수 있는 효과가 있다.
도 1은 일반적인 2차원 구조의 멀티코어 프로세서의 구성을 보여주는 도면,
도 2는 일반적인 2차원 구조의 멀티코어 프로세서의 온도 조절 방법의 일례를 설명하기 위한 도면,
도 3은 본 발명의 일 실시예에 따른 3차원 구조의 멀티코어 프로세서 시스템을 보여주는 도면,
도 4는 본 발명의 일 실시예에 따른 3차원 구조의 멀티코어 프로세서의 온도 조절방법을 설명하기 위한 도면이다.
본 발명에서 사용되는 용어는 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있는데 이 경우에는 단순한 용어의 명칭이 아닌 발명의 상세한 설명 부분에 기재되거나 사용된 의미를 고려하여 그 의미가 파악되어야 할 것이다.
이하, 첨부한 도면에 도시된 바람직한 실시예들을 참조하여 본 발명의 기술적 구성을 상세하게 설명한다.
그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 명세서 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 3차원 구조의 멀티코어 프로세서의 온도 조절 방법에 의해 온도가 조절되는 3차원 구조의 멀티코어 프로세서 시스템(100)을 도면으로써, 방열판(130)에 적층되는 적어도 두 개의 프로세서 코어(110,120)을 포함하여 이루어진다.
또한, 본 발명의 일 실시예에서는 제1 프로세서 코어(110) 및 제2 프로세서 코어(120)가 상기 방열판(130)에 순차로 적층되는 듀얼코어 프로세서 시스템을 상정하여 도시하였으나, 두 개를 초과하는 프로세서 코어들이 적층되는 멀티코어 프로세서 시스템일 수도 있다.
예를 들면, 네 개의 프로세서 코어들이 적층되는 쿼드코어 프로세서 시스템일 수 있다.
또한, 상기 제1 프로세서 코어(110) 및 상기 제2 프로세서 코어(120)는 서로 관통전극(110a)을 이용하여 연결된다.
또한, 도시하지는 않았지만, 상기 프로세서 코어들(110,120)의 온도를 측정하여 동작을 제어하는 제어장치가 구비된다. 이는 일반적인 컴퓨팅 장치의 구성이므로 설명을 생략하기로 한다.
이하에서는 도 4를 참조하여 상기 3차원 구조의 멀티코어 프로세서 시스템(100)의 온도를 조절하는 온도 조절 방법에 대해 상세히 설명하기로 한다.
본 발명의 일 실시예에 따른 3차원 구조의 멀티코어 프로세서 시스템(100)의 온도 조절 방법은 먼저, 상기 멀티코어 프로세서(110,120) 즉, 상기 제1 프로세서 코어(110) 및 상기 제2 프로세서 코어(120)의 평균온도가 상승하거나 하강함에 따라 상기 멀티코어 프로세서(110,120)들이 동작해야하는 동작 주파수를 설정한다(S1000).
또한, 상기 제1 프로세서 코어(110)의 동작 주파수는 상기 평균온도가 상승할수록 상승하도록 설정하고, 상기 평균온도가 하강할수록 하강하도록 설정되며, 상기 제2 프로세서 코어(120)의 동작 주파수는 상기 평균온도가 상승할수록 하강하도록 설정하고, 상기 평균온도가 하강할수록 상승하도록 설정한다.
그 이유는 상기 제1 프로세서 코어(110)의 경우, 상기 방열판(130)에 인접해 있으므로 냉각 효율이 좋고, 상기 제2 프로세서 코어(120)의 경우, 상기 제1 프로세서 코어(110)보다 상대적으로 상기 방열판(130)에서 멀리 떨어져 있으므로 냉각 효율이 좋지 않기 때문이다.
이러한 이유로 종래의 2차원 구조의 멀티코어 프로세서 시스템의 주파수 조절기법을 그대로 3차원 구조의 멀티코어 프로세서 시스템에 적용할 경우, 지속적으로 프로세서의 온도를 관리할 수 없고 상기 제2 프로세서 코어(120)의 온도가 상기 제1 프로세서 코어(110)의 온도보다 매우 상승하여 칩의 성능 및 신뢰성이 저하될 수 있는 문제가 있는 것이다.
또한, 상기 동작 주파수는 상기 각 프로세서 코어(120)의 동작 주파수들의 정보를 갖는 동작 주파수 레벨로 설정된다.
예를 들면, 상기 동작 주파수 레벨은 아래의 표 1과 같이 설정될 수 있다.
평균온도 높음<------------------------------------------>낮음
동작 주파수 레벨 레벨 1 레벨 2 레벨 3 레벨 4
제1 프로세서 코어의 동작 주파수 0.5GHz 1.5GHz 2.5GHz 3.5GHz
제2 프로세서 코어의 동작 주파수 4.5GHz 3.5GHz 2.5GHz 1.5GHz
즉, 상기 표 1에서도 알 수 있듯이 상기 제1 프로세서 코어(110)의 동작 주파수는 온도가 상승할수록 빠르게 동작하고, 온도가 하강할수록 느리게 동작하며, 역으로 상기 제2 프로세서 코어(120)의 동작 주파수는 온도가 상승할수록 느리게 동작하고, 온도가 하강할수록 빠르게 동작하도록 설정된다.
또한, 상기 각 동작 주파수 레벨별로 상기 제1 프로세서 코어(110)의 동작 주파수와 상기 제2 프로세서 코어(120)의 동작 주파수의 합은 일정하다.
또한, 본 발명에서는 각 동작 주파수 레벨에서 상기 제1 프로세서 코어(110)와 상기 제2 프로세서 코어(120)의 동작 주파수의 합은 5GHz로 일정한 것을 상정하였으나 이는 프로세서 코어의 제조공정 및 사용목적 등에 따라 변화될 수 있다.
즉, 상기 제1 프로세서 코어(110)와 상기 제2 프로세서 코어(120)의 동작 주파수의 합은 상기 각 동작 주파수 레벨에서 일정하면 충분하다.
또한, 본 발명의 일 실시예에서는 상기 동작 주파수 레벨을 네 단계로 구분하였으나 두 단계 이상의 동작 주파수 레벨로 구분되면 충분하다.
다음, 상기 프로세서 코어들(110,120)의 평균온도를 측정한다(S2000).
또한, 상기 프로세서 코어들(110,120)의 온도를 측정하는 주체는 일반적인 컴퓨팅 장치에 모두 포함되어 있으므로 설명을 생략하기로 한다.
다음, 현재의 평균온도인 현재온도와 이전에 측정된 이전온도를 서로 비교하여(S3000), 상기 현재온도가 상기 이전온도보다 높을 경우, 현재 동작 주파수 레벨보다 더 낮은 레벨이 존재하는지 판단한다(S4000).
만약, 상기 현재 동작 주파수 레벨보다 더 낮은 레벨이 존재할 경우, 상기 제1 프로세서 코어(110) 및 상기 제2 프로세서 코어(120)의 동작 주파수를 한 단계 낮은 레벨의 동작 주파수로 동작하게 한다(S4100).
예를 들면, 상기 현재온도가 상기 이전온도보다 상승하였고, 현재 레벨 2의 동작 주파수로 상기 제1 프로세서 코어(110) 및 상기 제2 프로세서 코어(120)가 동작하고 있을 경우 상기 제1 프로세서 코어(110)와 상기 제2 프로세서 코어(120)는 각각 레벨 1의 동작 주파수로 동작하게 되는 것이다.
그러나, 상기 현재 동작 주파수 레벨보다 더 낮은 레벨이 존재하지 않을 경우, 상기 제1 프로세서 코어(110)와 상기 제2 프로세서 코어(120)는 현재 동작 주파수 레벨의 동작 주파수로 각각 동작한다. 이는 상기 현재 동작 주파수 레벨이 레벨 1인 경우를 뜻한다.
또한, 상기 현재온도가 상기 이전온도보다 작을 경우 상기 현재 동작 주파수 레벨보다 더 높은 레벨이 존재하는지 판단하고(S5000), 만약, 더 높은 레벨의 동작 주파수 레벨이 존재할 경우, 상기 제1 프로세서 코어(110)와 상기 제2 프로세서 코어(120)를 상기 현재 주파수 레벨보다 한 단계 높은 레벨의 동작 주파수로 동작하게 한다(S5100).
예를 들면, 상기 현재온도가 상기 이전온도보다 하강하였고, 현재 레벨 2의 동작 주파수로 상기 제1 프로세서 코어(110) 및 상기 제2 프로세서 코어(120)가 동작하고 있을 경우, 상기 제1 프로세서 코어(110)와 상기 제2 프로세서 코어(120)는 각각 레벨 3의 동작 주파수로 동작하게 되는 것이다.
그러나, 상기 현재온도가 상기 이전온도보다 하강하였고, 상기 현재 동작 주파수 레벨보다 더 높은 레벨이 존재하지 않는다면, 상기 제1 프로세서 코어(110)와 상기 제2 프로세서 코어(120)의 동작 주파수가 각각 유지된다. 이는 상기 현재 동작 주파수 레벨이 4이고 상기 현재온도가 상기 이전온도보다 하강한 경우를 뜻한다.
따라서, 본 발명의 일 실시예에 따른 3차원 구조의 멀티코어 프로세서의 온도 조절방법에 의하면 온도에 따라 상기 제1 프로세서 코어(110)와 상기 제2 프로세서 코어(120)에 동작 주파수를 차등 분배하여 지속적이고 효율적인 온도관리가 가능하다.
이상에서 살펴본 바와 같이 본 발명은 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
100:3차원 구조의 멀티코어 프로세서 시스템
110:제1 프로세서 코어 110a:관통전극
120:제2 프로세서 코어 130:방열판

Claims (7)

  1. 적어도 두 개의 프로세서 코어가 방열판에 적층되는 3차원 구조의 멀티코어 프로세서의 온도 조절 방법에 있어서,
    온도의 상승 또는 하강에 따라 상기 프로세서 코어들이 동작해야하는 동작 주파수를 설정하되, 상기 프로세서 코어들 중 방열판에 가까운 프로세서 코어인 제1 프로세서 코어의 동작 주파수는 온도가 상승할수록 상승하도록 설정하고, 상기 제1 프로세서 코어보다 상기 방열판에서 먼 프로세서인 제2 프로세서 코어의 동작 주파수는 온도가 상승할수록 하강하도록 설정하는 제1단계;
    상기 멀티코어 프로세서의 온도를 측정하는 제2단계; 및
    상기 멀티코어 프로세서의 현재 온도와 이전에 측정된 이전 온도를 서로 비교하여, 상기 현재 온도가 상기 이전 온도보다 높을 경우, 상기 제1 프로세서 코어의 동작 주파수는 상승시키고 상기 제2 프로세서 코어의 동작 주파수는 하강시키며, 상기 현재 온도가 상기 이전 온도보다 낮을 경우, 상기 제1 프로세서 코어의 동작 주파수는 하강시키고 상기 제2 프로세서 코어의 동작 주파수는 상승시키는 제3단계;를 포함하는 것을 특징으로 하는 3차원 구조의 멀티코어 프로세서의 온도 조절 방법.
  2. 제 1 항에 있어서,
    상기 제1단계는,
    상기 프로세서 코어들의 동작 주파수는 상기 동작 주파수들의 정보를 갖는 동작 주파수 레벨들로 설정되고,
    상기 각 동작 주파수 레벨에서 상기 제1 프로세서 코어의 동작 주파수는 상기 동작 주파수 레벨이 커질수록 커지고, 상기 제2 프로세서 코어의 동작 주파수는 상기 동작 주파수 레벨이 커질수록 작아지게 설정되되,
    상기 각 동작 주파수 레벨에서 상기 제1 프로세서 코어와 상기 제2 프로세서 코어의 동작 주파수의 합은 서로 일정한 것을 특징으로 하는 3차원 구조의 멀티코어 프로세서의 온도 조절 방법.
  3. 제 2 항에 있어서,
    상기 제1 프로세서 코어의 동작 주파수와 상기 제2 프로세서 코어의 동작주파수의 합은 상기 각 동작 주파수 레벨에서 5[GHz]로 일정한 것을 특징으로 하는 3차원 구조의 멀티코어 프로세서의 온도 조절 방법.
  4. 제 3 항에 있어서,
    상기 동작 주파수 레벨은 제1 동작 주파수 레벨, 제2 동작 주파수 레벨, 제3 동작 주파수 레벨 및 제4 동작 주파수 레벨의 네 단계의 주파수 레벨로 설정되고,
    상기 제1 동작 주파수 레벨에서 상기 제1 프로세서 코어의 동작 주파수는 4.5[Ghz]이고 상기 제2 프로세서 코어의 동작 주파수는 0.5[GHz]이며,
    상기 제2 동작 주파수 레벨에서 상기 제1 프로세서 코어의 동작 주파수는 3.5[Ghz]이고 상기 제2 프로세서 코어의 동작 주파수는 1.5[GHz]이며,
    상기 제3 동작 주파수 레벨에서 상기 제1 프로세서 코어의 동작 주파수는 2.5[Ghz]이고 상기 제2 프로세서 코어의 동작 주파수는 2.5[GHz]이며,
    상기 제1 동작 주파수 레벨에서 상기 제1 프로세서 코어의 동작 주파수는 1.5[Ghz]이고 상기 제2 프로세서 코어의 동작 주파수는 3.5[GHz]인 것을 특징으로 하는 3차원 구조의 멀티코어 프로세서의 온도 조절 방법.
  5. 제 2 항에 있어서,
    상기 제3단계:는
    상기 현재 온도가 상기 이전 온도보다 더 높을 경우, 현재 동작 주파수 레벨보다 한 레벨 더 낮은 동작 주파수 레벨이 존재하는지 판단하며, 상기 한 레벨 더 낮은 동작 주파수 레벨이 존재할 경우, 상기 제1 프로세서 코어 및 상기 제2 프로세서 코어의 동작 주파수를 상기 한 레벨 더 낮은 동작 주파수 레벨의 동작주파수로 동작시키고, 상기 한 레벨 더 낮은 동작 주파수 레벨이 존재하지 않을 경우 상기 현재 동작 주파수 레벨의 동작 주파수로 동작시키는 것을 특징으로 하는 3차원 구조의 멀티코어 프로세서의 온도 조절 방법.
  6. 제 2 항에 있어서,
    상기 제3단계:는
    상기 현재 온도가 상기 이전 온도보다 더 낮을 경우, 현재 동작 주파수 레벨보다 한 레벨 더 높은 동작 주파수 레벨이 존재하는지 판단하며, 상기 한 레벨 더 높은 동작 주파수 레벨이 존재할 경우, 상기 제1 프로세서 코어 및 상기 제2 프로세서 코어의 동작 주파수를 상기 한 레벨 더 높은 동작 주파수 레벨의 동작주파수로 동작시키고, 상기 한 레벨 더 높은 동작 주파수 레벨이 존재하지 않을 경우 상기 현재 동작 주파수 레벨의 동작 주파수로 동작시키는 것을 특징으로 하는 3차원 구조의 멀티코어 프로세서의 온도 조절 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항의 3차원 구조의 멀티코어 프로세서의 온도 조절 방법에 의해 온도가 조절되는 3차원 구조의 멀티코어 프로세서 시스템.
KR1020100124463A 2010-12-07 2010-12-07 3차원 구조의 멀티코어 프로세서의 온도 조절 방법 및 그 방법을 이용한 3차원 구조의 멀티코어 프로세서 시스템 KR20120063340A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100124463A KR20120063340A (ko) 2010-12-07 2010-12-07 3차원 구조의 멀티코어 프로세서의 온도 조절 방법 및 그 방법을 이용한 3차원 구조의 멀티코어 프로세서 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100124463A KR20120063340A (ko) 2010-12-07 2010-12-07 3차원 구조의 멀티코어 프로세서의 온도 조절 방법 및 그 방법을 이용한 3차원 구조의 멀티코어 프로세서 시스템

Publications (1)

Publication Number Publication Date
KR20120063340A true KR20120063340A (ko) 2012-06-15

Family

ID=46683867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100124463A KR20120063340A (ko) 2010-12-07 2010-12-07 3차원 구조의 멀티코어 프로세서의 온도 조절 방법 및 그 방법을 이용한 3차원 구조의 멀티코어 프로세서 시스템

Country Status (1)

Country Link
KR (1) KR20120063340A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9360907B2 (en) 2012-06-29 2016-06-07 Qualcomm Incorporated System and method for adaptive thermal management in a portable computing device
US10042731B2 (en) 2013-11-11 2018-08-07 Samsung Electronics Co., Ltd. System-on-chip having a symmetric multi-processor and method of determining a maximum operating clock frequency for the same
US11399720B2 (en) 2016-04-05 2022-08-02 Qulacomm Incorporated Circuits and methods providing temperature mitigation for computing devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9360907B2 (en) 2012-06-29 2016-06-07 Qualcomm Incorporated System and method for adaptive thermal management in a portable computing device
US10042731B2 (en) 2013-11-11 2018-08-07 Samsung Electronics Co., Ltd. System-on-chip having a symmetric multi-processor and method of determining a maximum operating clock frequency for the same
US11399720B2 (en) 2016-04-05 2022-08-02 Qulacomm Incorporated Circuits and methods providing temperature mitigation for computing devices

Similar Documents

Publication Publication Date Title
US8516426B2 (en) Vertical power budgeting and shifting for three-dimensional integration
US20240195605A1 (en) Technologies for dynamic accelerator selection
US9665115B2 (en) Reconfigurable power distribution system for three-dimensional integrated circuits
US10078359B2 (en) Method, system, and apparatus for dynamic thermal management
US20190065172A1 (en) Technologies for configuration-free platform firmware
CN110060963A (zh) 用于将电力和热管理集成到集成电路中的系统和方法
US8907462B2 (en) Integrated circuit package
US10375820B2 (en) Crosstalk reduction between signal layers in a multilayered package by variable-width mesh plane structures
US20070136617A1 (en) Semiconductor integrated circuit
Zhao et al. Optimizing GPU energy efficiency with 3D die-stacking graphics memory and reconfigurable memory interface
US8560141B2 (en) Management of a 3D package and cooling system
TW201719643A (zh) 用於熱電記憶體溫度控制之系統及方法
US20170046079A1 (en) Read distribution in a three-dimensional stacked memory based on thermal profiles
Agrawal et al. Xylem: Enhancing vertical thermal conduction in 3D processor-memory stacks
US20110295443A1 (en) Managing an infrastructure having a 3d package and cooling resource actuators
KR20120063340A (ko) 3차원 구조의 멀티코어 프로세서의 온도 조절 방법 및 그 방법을 이용한 3차원 구조의 멀티코어 프로세서 시스템
Eris et al. Leveraging thermally-aware chiplet organization in 2.5 D systems to reclaim dark silicon
Al Faruque et al. Runtime thermal management using software agents for multi-and many-core architectures
US9900424B2 (en) Chip aware thermal policy
US8143932B2 (en) Grid clock distribution network reducing clock skew and method for reducing the same
US9412718B2 (en) 3-D stacked and aligned processors forming a logical processor with power modes controlled by respective set of configuration parameters
TW202312372A (zh) 用於半導體晶片平面網格陣列封裝體及冷卻總成維持之圖形化承板及複合式背板
US10461011B2 (en) Microelectronics package with an integrated heat spreader having indentations
US11108574B2 (en) Technologies for switch link and ply management for variable oversubscription ratios
US20230335462A1 (en) Three-dimensional device cooling

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101207

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120530

Patent event code: PE09021S01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121031

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20130430

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20121031

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20120530

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I