CN116467999A - 一种考虑热效应的三维同构暗硅多核芯片系统的选核方法 - Google Patents
一种考虑热效应的三维同构暗硅多核芯片系统的选核方法 Download PDFInfo
- Publication number
- CN116467999A CN116467999A CN202310273364.6A CN202310273364A CN116467999A CN 116467999 A CN116467999 A CN 116467999A CN 202310273364 A CN202310273364 A CN 202310273364A CN 116467999 A CN116467999 A CN 116467999A
- Authority
- CN
- China
- Prior art keywords
- chip
- core
- dimensional
- isomorphic
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 23
- 239000010703 silicon Substances 0.000 title claims abstract description 23
- 238000010187 selection method Methods 0.000 title claims abstract description 8
- 230000000694 effects Effects 0.000 title claims description 9
- 230000017525 heat dissipation Effects 0.000 claims abstract description 13
- 238000005457 optimization Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 28
- 238000010586 diagram Methods 0.000 description 5
- 230000006911 nucleation Effects 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/10—Processors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于电子设计自动化领域,公开了一种考虑热效应的三维同构暗硅多核芯片系统的选核方法,相比于现有的三维同构暗硅多核芯片的选核方法,本发明从功率预算的角度出发,将三维暗硅多核芯片的每一层等效为二维多核芯片,通过求解芯片热模型获得使芯片系统总功率最大的开启核心分布,将该分布作为最终开核分布。该方法优先开启散热性能好的芯片层;当需要开启处于不同层的核心时,在每一层独立地使用贪心算法求解热模型获得开核分布。最后,在芯片系统实时运行过程中,将任务功耗需求和开启核心的功率预算进行排序并且一一对应,将高功耗任务迁移至高功率预算的核心。以上,本发明所述的选核方法将使得三维同构暗硅多核芯片系统的性能最大化,并且可以实时运行。
Description
技术领域
本发明属于电子设计自动化领域,特别涉及一种考虑热效应的三维同构暗硅多核芯片系统的选核方法。
背景技术
自1959年集成电路诞生以来,为了获得更高的性能,越来越多的芯片结构被提出来。其中,三维结构芯片被提出用以探索芯片在垂直方向上的潜能。三维结构芯片相比传统二维结构芯片其芯片性能更优,包括更大的存储带宽,更高的计算密度,更小的通信延迟以及更高的吞吐率等。尽管三维结构可以带来很多优势,但同时会带来严重的热可靠性问题。一是因为功率密度变大,这会导致集成电路温度过高;二是因为不均匀的功耗分布,这会导致集成电路不均匀的温度分布。以上热可靠性问题甚至可能会破坏芯片功能甚至烧毁芯片,因此分析三维结构的热相关问题和可靠性问题是芯片发展必不可少的环节。
另一方面,由于登纳德缩放(Dennard Scaling)定律的失效,功率密度开始随集成密度上升,在不造成热相关和可靠性问题的前提下,核心无法同时工作。因此,多核芯片核心必须部分关闭以防止可能的过热和永久损坏,这种现象被称为暗硅(Dark Silicon)。在多核系统中暗硅现象可能造成高达50%-80%的核心不能正常开启,并且会导致芯片核心的运行频率急剧下降,芯片的性能也会急剧下降。为了确保芯片性能,在芯片系统温度处于安全温度的条件下,找到一种使芯片性能更高的开核方法,这对于集成电路的发展是非常重要的。
以上分析说明三维结构芯片的热相关问题越来越成为制约芯片性能的重要因素,其中暗硅效应所导致的核心不能同时开启和核心在低频运行会造成芯片性能的极大损失。为解决该问题,我们需要找到一种合适的开核位置分布的选核方案。C.-H.Liao考虑了三维结构垂直方向的热耦合效应,提出一种实时核心切换方案;H.Wang提出一种三维微处理器芯片实时性能优化技术,该技术同时对处理层和缓存结构进行协同优化,在保证芯片热稳定性的前提下提高芯片的性能。这些选核方案一方面需要给出使系统性能最大化的开核分布,另外一方面需要降低算法的时间复杂度,只有较低的时间成本才能实现实时管理,这也是暗硅系统中最难解决的问题。目前传统二维结构芯片的热相关问题研究比较充分,而三维结构芯片由于影响热稳定和系统性能的因素较二维结构更多,算法开发难度也更大,因此现有可行的解决方案较少。
发明内容
为解决上述问题,克服现有技术的不足,本发明提出一种考虑热效应的三维同构暗硅多核芯片系统的选核方法。本发明提出的技术着眼于在热设计约束下,按照任务的线程数,采用贪心算法完成优化目标,实时给出使得系统性能最大的开启核心位置分布。本发明的优化目标是找出一种三维同构暗硅多核芯片开启核心分布的方法,在保证热安全的前提下,给出使系统性能最大的开启核心分布。这种技术在三维同构芯片的每一层采用贪心算法,求解出该层芯片的开启核心分布。首先根据当前的芯片系统温度分布,功耗分布作为输入,给出一个开启核心的位置,并基于此计算温度余量和该核心的功率预算。遍历核心所有可能的位置,找出功率最大的位置作为下一个开启核心位置。将已经找出的核心位置固定,每次增加一个开启核心并找出该核心的开启位置,直到找出系统要求的所有核心位置。以上对三维同构暗硅多核芯片的每一层采用二维贪心选核算法,获得每层的开核位置分布。当系统线程数大于单层核心数量时,需要在三维结构的不同层之间选择开启核心位置时。由于不同层散热性能不同,本发明提出根据散热性能等级优先从散热性能好的芯片层选择开启核心位置,该方法可以使得系统性能最大化。根据以上三维暗硅同构多核芯片的选核算法可获得使芯片系统性能最大的开启核心分布和相应的功率预算。最后结合各线程的利用率和性能需求,将线程迁移至各开启核心。
本发明的技术方案如下:
步骤一,从HotSpot中提取三维多核芯片的热模型参数,主要是热电容和热电阻参数,建立三维芯片的热模型,其中包括电导信息矩阵G、电容电感信息矩阵C和功率输入矩阵B。
步骤二,采用贪心算法在三维芯片的每一层中选择开启核心位置。将三维结构芯片的每一层视为二维芯片,在固定已经开启核心的位置的基础上,每次增加一个开启核心,寻找使得系统当前性能最大的开启核心位置,直至当前层核心全部开启或开启核心数满足系统要求。
步骤三,根据三维同构芯片散热性能的差异,确定开启的核心位于三维结构中的哪一层。由于芯片散热器,风扇等散热系统存在,三维结构芯片不同层之间散热性能差异大,本发明提出根据散热性能等级优先从散热能力好的芯片层选择开启核心位置。
步骤四,当三维结构芯片垂直方向上存在多个开启核心时,调整层间功率分配,使得散热性能差的核心恰好能够达到系统安全温度。
步骤五,根据系统线程的性能需求,将高功耗线程与功率预算大的核心位置进行映射,完成线程的迁移。
与现有技术相比,本发明的优点在于:本发明基于贪心算法的选核方法能够减少选核的组合数,降低时间复杂度,可实时运行;本发明提出的选核方案能够在三维结构芯片上运行,也适用于二维结构芯片,具有普适性。本发明同时考虑热效应以及系统性能,从功率预算的角度出发,给出使得芯片系统性能最大的开核分布,既提高了芯片的性能又保证了芯片的可靠性。
附图说明
图1为本次发明中构建的三维同构暗硅多核芯片模型示意图;
图2为三维同构暗硅多核芯片的开启核心分布图(该芯片为4层32核心芯片开启18个核心时的开核分布)。
具体实施方式
下面结合附图和实施例,详述本发明的技术方案。在本发明中所描述的实例只为一部分,不是全部适用的实例。凡在本发明精神和原则之内,所做的任何修改,等同替换,改进等,均应包含在本发明的保护范围之内。
图1为本发明中所采用的构建的三维同构暗硅多核芯片模型示意图。在本发明实例中,三维结构芯片由二维结构芯片在垂直方向堆叠,其中C表示核心,M表示缓存,TIM为热介质材料。每层芯片版图均相同,不同层的核心通过垂直方向的硅通孔进行通信。散热器放置在最下层,越靠近散热器的芯片层散热能力越好。
图2为本发明中三维同构暗硅多核芯片的开启核心分布图。本发明的三维同构暗硅多核芯片具体采用4层结构实现,每层由8个核心与8个缓存构成,散热器放置在第一层下面。白色表示该位置的核心状态为开启,黑色表示关闭,灰色表示当增加一个开启核心时该核心可选择的位置。本示意图所示为芯片系统开启18个核心的开启核心位置分布。如图所示,在该三维结构芯片中,系统优先选择开启位于散热性能好的层中的核心,如第一层和第二层,在第三层中根据贪心算法选择2号与5号位置开启。当该芯片系统需要增加一个开启核心时,本发明所采用的算法只需在第三层中灰色的部分选择一个核心开启,具体做法为遍历该层未开启的核心位置,找出使得芯片系统性能最大的核心作为新开启核心的位置。
Claims (4)
1.一种考虑热效应的三维同构暗硅多核芯片系统的选核方法,其特征在于:基于同构三维堆叠结构的芯片模型;考虑热效应和芯片系统总体性能对开启核心位置进行优化;根据任务的功耗需求将任务与开启核心进行匹配。
2.根据权利要求1所述的基于同构三维堆叠结构的芯片模型,其特征在于:所述的基于同构三维堆叠结构的芯片模型是指:任意数量的芯片层以及在三维结构中使用的不同材料,只需要满足不同层中的核心属于同一硬件架构,并且每层芯片都具有相同的结构,都可以称之为同构三维堆叠结构芯片。
3.根据权利要求1所述的考虑热效应和芯片系统总体性能对开启核心位置进行优化,其特征在于:在保证芯片系统热稳定性的前提下,采用贪心算法在指定的芯片层中选择开启核心的位置,该位置能使芯片系统的性能最大化;当系统要求的开核数量大于一层芯片中的核心数量时,优先开启散热性能好的芯片层,并且该层芯片中所有核心全部开启。
4.根据权利要求1所述的根据任务的功耗需求将任务与开启核心进行匹配,其特征在于:将任务功耗需求和开启核心的功率预算进行排序并且一一对应,将高功耗任务迁移到高功率预算的核心,将低功耗任务迁移至低功率预算的核心,这样可以保证系统的运行在满负荷状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310273364.6A CN116467999A (zh) | 2023-03-20 | 2023-03-20 | 一种考虑热效应的三维同构暗硅多核芯片系统的选核方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310273364.6A CN116467999A (zh) | 2023-03-20 | 2023-03-20 | 一种考虑热效应的三维同构暗硅多核芯片系统的选核方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116467999A true CN116467999A (zh) | 2023-07-21 |
Family
ID=87177949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310273364.6A Pending CN116467999A (zh) | 2023-03-20 | 2023-03-20 | 一种考虑热效应的三维同构暗硅多核芯片系统的选核方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116467999A (zh) |
-
2023
- 2023-03-20 CN CN202310273364.6A patent/CN116467999A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Shuja et al. | Survey of techniques and architectures for designing energy-efficient data centers | |
US7811865B2 (en) | Method of forming a packaged chip multiprocessor | |
US7616470B2 (en) | Method for achieving very high bandwidth between the levels of a cache hierarchy in 3-dimensional structures, and a 3-dimensional structure resulting therefrom | |
US8547769B2 (en) | Energy efficient power distribution for 3D integrated circuit stack | |
US8645730B2 (en) | Systems and methods to improve power efficiency in hybrid storage clusters | |
CN103413796B (zh) | 一种基板多芯片集成的大端口互连类芯片及实现方法 | |
US9892042B2 (en) | Method and system for implementing directory structure of host system | |
CN102063405B (zh) | 多处理器计算机系统及操作方法 | |
CN104503556A (zh) | 基于风冷及液冷结合的冗余备份服务器散热体系 | |
CN104035849A (zh) | 一种防止Rack机柜风扇管理失效的方法 | |
US20240320180A1 (en) | Non-volatile three-dimensional memory cell, storage method, and chip assembly | |
CN102387024B (zh) | 功耗控制方法、管理节点及数据处理中心 | |
CN116467999A (zh) | 一种考虑热效应的三维同构暗硅多核芯片系统的选核方法 | |
CN111522420B (zh) | 一种基于功率预算的多核芯片动态热管理方法 | |
Niknam et al. | Energy efficient 3D Hybrid processor-memory architecture for the dark silicon age | |
US11403255B1 (en) | Managing discovered chiplets based on physical topology | |
CN111339026A (zh) | 一种三维微处理芯片的实时性能优化技术 | |
CN203325472U (zh) | 动态随机存取存储器及半导体封装件 | |
CN116302468A (zh) | 用于在分离式计算系统中执行工作负荷管理的方法和装置 | |
US20220113773A1 (en) | Add-in card having high performance semiconductor chip packages with dedicated heat | |
CN115098431A (zh) | 处理器、共享高速缓存的分配方法及其装置 | |
Hassanpour et al. | Temperature control in three‐network on chips using task migration | |
Ofori-Attah et al. | A survey of system level power management schemes in the dark-silicon era for many-core architectures | |
Li et al. | Towards Energy-Efficient and Thermal-Aware Data Placement for Storage Clusters | |
CN113946567B (zh) | 一种基于众核系统的数据迁移系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |