CN104321879B - 具有优化的边缘终止的半导体元器件 - Google Patents

具有优化的边缘终止的半导体元器件 Download PDF

Info

Publication number
CN104321879B
CN104321879B CN201280058927.XA CN201280058927A CN104321879B CN 104321879 B CN104321879 B CN 104321879B CN 201280058927 A CN201280058927 A CN 201280058927A CN 104321879 B CN104321879 B CN 104321879B
Authority
CN
China
Prior art keywords
semiconductor region
semiconductor
inner area
region
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280058927.XA
Other languages
English (en)
Other versions
CN104321879A (zh
Inventor
R·巴塞尔梅斯
H-J·舒尔策
U·克尔纳-韦德豪森
J·卢茨
T·巴斯勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technology Bipolar Co ltd
Original Assignee
Infineon Technologies Bipolar GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Bipolar GmbH and Co KG filed Critical Infineon Technologies Bipolar GmbH and Co KG
Publication of CN104321879A publication Critical patent/CN104321879A/zh
Application granted granted Critical
Publication of CN104321879B publication Critical patent/CN104321879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及一种半导体元器件，包括：具有第一侧面(22)、第二侧面(23)和边缘(24)的半导体主体(21)，具有第一导电类型的基本掺杂的内部区(27)，安置在第一侧面(22)和内部区(27)之间的第一半导体区(28、61)，且其为具有比内部区(27)的掺杂浓度更高的掺杂浓度的第一导电类型，安置在第二侧面(23)和内部区(27)之间的第二半导体区(29)，并且其为与具有比内部区(27)的掺杂浓度更高的掺杂浓度的第一导电类型互补的第二导电类型，至少一个第一边缘斜面，其至少沿着第二半导体区(29)和内部区(27)的边缘(24)以第一角度(30)向从第二半导体区(29)至内部区(27)的过渡的扩展面延伸，其中，第一半导体区(28、61)和内部区(27)之间设置有至少一个埋入式半导体区(41、51、81)，其具有比内部区(27)的掺杂浓度更高的掺杂浓度的第二导电类型，并且基本上平行于第一半导体区(28、61)延伸。

Description

具有优化的边缘终止的半导体元器件
技术领域
根据权利要求1的前序部分，本发明涉及一种半导体元器件，具体地，一种盘状单元二极管。
背景技术
本身已知的是，半导体元器件的(具体地，功率半导体元器件的)边缘设计对于元器件的可实现的阻塞电压强度具有相当大的影响。通常，半导体元器件的边缘结构可以分成两大组：其中借助于一边缘斜面将一角度设置在该半导体主体上的边缘结构，一p-n过渡以该角度与半导体表面相交；以及具有一平面半导体表面的边缘结构，称为平面边缘结构。此类边缘结构例如从卢茨约瑟夫；半导体元器件；柏林：施普林格出版社第一版；2006年；80至85页(LUTZ,Josef；Halbleiter-Leistungsbauelemente；1st ed.,Berlin:Springer-Verlag；2006；pages80to85)已知。
既可以机械地(例如通过研磨或抛光)又可以化学地(通过有目的蚀刻)在半导体元器件的边缘区域中生产边缘斜面。通常关于从掺杂成更高程度的半导体区向掺杂成较小程度的半导体区的过渡来定义边缘斜面的角度，其中，在半导体主体的直径在从掺杂成更高程度的该半导体区向掺杂成较小程度的该半导体区的方向减小的情况下为正角，并且否则为负角。
在典型的半导体元器件中，具体地在盘状单元二极管中，正角通常被设置成边缘终止。此角度会造成空间电荷区变宽，从而使得在给定的现在常见的半导体主体的内部区的基本掺杂量下，该空间电荷区与已经处于施加的相对较低的阻塞电压的n型重掺杂发射极邻接。这会导致在n型轻掺杂区和n型重掺杂区之间的过渡的正角区域中存在过多的场强。具体当在具有高陡度交换(commutation)的断开过程中，在此位置存在高密度的自由电子并局部地划分场曲线时，这些场峰是关键性的。这会导致半导体元器件的失效。正斜面的角度范围通常在约25°至约50°之间。
具体地，在包括具有正角的边缘斜面的半导体元器件中，处于该边缘的侧面的阳极表面与处于该边缘的侧面的阴极表面相比更大，从而使得在导通状态下在该阴极的侧面上的半导体元器件的边缘处可能出现增大的电流密度。由于存储电荷与电流密度成比例，动态雪崩将优选地发生在边缘的区域。
迄今为止，所提供的对策为：在该半导体元器件的n型重掺杂发射极的外部或边缘区域中，除了正边缘斜面之外，将具有更浅的角(具体地，较浅的负角)的第二边缘斜面蚀刻成该半导体主体。这通常是通过旋转蚀刻完成的。然而，其不利之处在于：此方法会造成很难再现的边缘轮廓，并从造成元器件与元器件之间的电性质的波动。具体地，处于上述位置具有局部弱点(具体地，过多的场强)的元器件可能会分散地出现。
US4220963A披露了一种根据权利要求1的前序部分所述的半导体元器件。从JP60066477A已知沿着半导体元器件的边缘的第二边缘斜面。
发明内容
以此为背景，本发明已经为自己设置了提供半导体元器件的目的，其中，具体地避免了在半导体元器件的断开过程中边缘区域中出现的过多的场强峰。此外，这些半导体元器件应当更简单且更精确地再现和具有低水平的电性质波动，具体地，在半导体元器件的断开或耗尽阶段。
此目的是通过具有权利要去1所述特征的半导体元器件(具体地盘状单元二极管)实现的。所附权利要求书披露了本发明的其他具体有利的实施例。
根据本发明，一种半导体元器件，具体地盘状单元二极管，包括半导体主体，该半导体主体具有第一侧面、第二侧面和边缘；此外内部区，该内部区具有第一导电类型的基本掺杂；第一半导体区，该第一半导体区被安置在该第一侧面和该内部区之间，并且是具有比该内部区的掺杂浓度更高的掺杂浓度的该第一导电类型；第二半导体区，该第二半导体区被安置在该第二侧面和该内部区之间，并且是具有第二导电类型，该第二导电类型与该第一导电类型互补并且具有比该内部区的掺杂浓度更高的掺杂浓度；以及至少一个第一边缘斜面，该第一边缘斜面至少沿着该第二半导体区和该内部区的该边缘以第一角度向从该第二半导体区向该内部区的过渡的扩展面延伸。根据本发明，在该第一半导体区和该内部区之间设置有至少一个第二导电类型的埋入式半导体区，该第二导电类型具有比该内部区的掺杂浓度更高的掺杂浓度，其中，此埋入式半导体区基本上平行于该第一半导体区延伸。
在本发明的意义上，半导体区如果既不与该半导体主体的第一侧面也不与其第二侧面邻接，而是在该半导体主体内以竖直方向安置，则该半导体区被称为埋入式。在本发明的意义上，该埋入式半导体区可以仅达到该半导体主体的边缘。
在半导体元器件的导通状态，该至少一个第二导电类型的埋入式半导体区会造成半导体主体的边缘处的电流密度的下降。从而，半导体元器件的阻塞状态中的动态雪崩将会延迟发生。在从导通状态向阻塞状态过渡期间，半导体主体内的电荷被耗尽。雪崩或动态雪崩直到导通状态之后的耗尽过程才会发生。然后，这优选地发生在半导体主体的边缘区域，并且其程度变得越关键，在断开之前边缘区域中的电流密度越高。可以借助第二导电类型的埋入式半导体区防止上述现象，因为它有效地防止已经处于导通阶段的边缘区域中的高电荷密度并从而防止高电流密度。
如果发生动态雪崩，该埋入式半导体区(在p型掺杂的情况下)将第二电荷类型的电荷载流子注入(例如)能够至少部分地补偿动态雪崩所造成的半导体主体的半导体区中所生成的电荷载流子的多个孔中，(在n型掺杂的半导体区的情况下)注入电子。此外，埋入式半导体区的产生(例如通过预沉积或离子植入和随后的驱入步骤)允许准确的可再现性，并且这会导致半导体元器件的电特性的更小波动。
根据本发明，要对该至少一个埋入式半导体区进行设计或标注尺寸的方式为使得：在断开过程中在半导体主体内的某一预定义电流密度以上，将至少部分地对局部过多的另一种互补电荷类型的电荷载流子电流进行补偿的电荷类型的电荷载流子注入。于此重要的具体是埋入式半导体区的横向范围或宽度和掺杂浓度以及内部区的邻接基本掺杂的掺杂浓度。
根据本发明的一个有利实施例，该埋入式半导体区具有优选地在约2×1016cm-3至约5×1017cm-3之间的最大掺杂浓度，其中，其掺杂轮廓有利地为高斯型。此外，它在优选地约1.5μm至约15μm的深度上延伸。
具体为了保护与该半导体主体的边缘邻接的边缘或边缘区域免受过多的电场强度，本发明的一个有利实施例提出仅在半导体区的外部或边缘区域安置该埋入式半导体区。在盘状的半导体主体(例如盘状单元二极管)的情况下，可以在该半导体主体的外部或边缘区域中以环形的方式有利地形成一埋入式半导体区。在本实施例中，该埋入式半导体区可以达到该半导体主体的边缘。
根据本发明的另一个有利实施例，该埋入式半导体区被安置成与该半导体主体的边缘横向地间隔开。这防止了在半导体主体的边缘处发生的场强峰太接近该埋入式半导体区，这在静态阻塞状态下会产生阻塞电流增大或甚至会造成阻塞电压减小。该埋入式半导体区离该半导体区的边缘的横向距离优选地在约30μm至约200μm之间。
本发明的另一个有利实施例提供了在该第一半导体区和该内部区之间提供场停止区，该场停止区平行于该第一半导体区延伸并且为该第一导电类型，该第一导电类型具有在该第一半导体区的该掺杂浓度和该内部区的该掺杂浓度之间的掺杂浓度，其中，该场停止区以该内部区的方向被定位于该埋入式半导体区的前面。从而，因为内部区的厚度保持不变，通过具有更高穿透深度的第一导电类型的场停止区有效地提高了半导体元器件的静态阻塞能力，该场停止区被定位于具有低穿透深度的第一导电类型的重掺杂半导体区的前面。允许电场渗入场停止区。以此方式提供的场停止区通过第二电荷类型的空间电荷额外地抵消了位于半导体主体的边缘处的场强的过多增强，这(额外地)在阻塞状态下是可获得的。该场停止区具有优选地在约5×1014cm-3至约5×1016cm-3之间的掺杂浓度，以及优选地在约10μm至约70μm之间的穿透深度。而且，该场停止区的掺杂轮廓优选地为高斯型。可以用一种本身已知的方式产生该场停止区，例如通过掺杂剂(例如在n型场停止区的情况下的磷或硒)的沉积，或通过随后向内扩散的掺杂剂的植入。
根据本发明，提供了第二边缘斜面，该第二边缘斜面相对于从该第一半导体区向该内部区或向该场停止区的过渡具有第二角度，该第二边缘斜面至少沿着该第一半导体区和该埋入式半导体区的该边缘延伸，其中，该第二角度的绝对值小于该第一角度的绝对值。优选地，该第二角度的绝对值在约1°至约5°之间。从而，该第一半导体区的侧面上的空间电荷区的出口点位于该场停止区的区域中并且被该边缘斜面朝边缘加宽，由此，降低了边缘处的场强峰的高度。
本发明的另一个有利的实施例提供了将若干埋入式半导体区域安置于一平面中并彼此横向地间隔开。以此方式，可以获得该半导体元器件的特别高水平的断开鲁棒性。可替代地，或作为本实施例的一个附加方案，埋入式半导体区还可以包括多个间断，这些间断被配置成多个条和/或二维孔安排的形式。此埋入式半导体区的这些间断或开口优选地最多为6μm，并具体地优选地约2μm至约6μm。在二维孔安排的情况下，这些间断或孔(也称为短缺)可以被安置在全表面埋入式半导体区中，其中，这些短缺的直径还可以大于6μm，优选地高达约10μm。具体地，这些短缺的直径还可以朝向半导体主体的边缘变化，例如变得更小。而且，设置有间断或开口的埋入式半导体区还可以在该半导体主体的整个直径上延伸，由此可以进一步提高该半导体主体的断开鲁棒性。
附图说明
下面参照附图中所展示的示例性实施例对本发明的其他有利细节和效果进行更详细的解释。在附图中：
图1示出了根据现有技术被配置成二极管的半导体元器件的横截面侧视图的一部分，
图2示出了不属于本发明的一部分的被配置成二极管的半导体元器件的第一示例性实施例的横截面侧视图的一部分，
图3示出了不属于本发明的一部分的被配置成二极管的半导体元器件的第二示例性实施例的横截面侧视图的一部分，
图4示出了不属于本发明的一部分的被配置成二极管的半导体元器件的第三示例性实施例的横截面侧视图的一部分，
图5示出了图4中所示的半导体元器件的示例性掺杂轮廓，
图6示出了根据本发明被配置成二极管的半导体元器件的第四示例性实施例的横截面侧视图的一部分，以及
图7示出了根据本发明被配置成二极管的半导体元器件的第五示例性实施例的横截面侧视图的一部分。
具体实施方式
在不同的附图中，相同的部分总是设置有相同的参考号，从而使得一般来说也只对其进行一次描述。
图1示出了根据现有技术被配置成二极管的半导体元器件20的横截面侧视图的一部分。该半导体元器件20或该二极管20包括半导体主体21，该半导体主体具有第一侧面22、第二侧面23和边缘24。在径向r，该半导体主体21被分成内部区域25和边缘区域26。
要注意的是，该半导体主体21的该内部区域25就其表面面积而言比该边缘区域26大得多，并且该边缘区域26在半导体主体20的顶视图中在圆周方向以圆形的方式完全地环绕该内部区域25。由于本发明的决定性方面在于边缘区域26，出于清晰性的原因只在附图中示出了该边缘区域26以及该内部区域25的一小部分。
在图1中被配置成二极管(具体地，被配置成盘状单元二极管)的半导体元器件20进一步在竖直方向包括具有第一导电类型的基本掺杂的内部区27，该内部区形成了功率二极管20的基极；第一导电类型的第一半导体区28，该第一半导体区被安置在该第一侧面22和该内部区27之间；以及与该第一导电类型互补的第二导电类型的第二半导体区29，该第二半导体区被安置在该第二侧面23和该内部区27之间。在图1中所示的示例中，该内部区27是n型轻掺杂的，该第一半导体区是n型重掺杂的，并且该第二半导体区29是p型重掺杂的。以一种本身已知的方式，术语“轻掺杂的”和“重掺杂的”表示该第一和第二半导体区28和29的掺杂浓度分别比该内部区27的掺杂浓度高得多。重掺杂区域的一般掺杂浓度通常在约1018cm-3至约1021cm-3之间，然而，轻掺杂的内部区27的掺杂浓度通常在约1012cm-3至约1015cm-3之间。在所示的示例中，该第二半导体区29和该内部区27形成了p-n过渡。
如从图1更明显的，二极管20或半导体主体21具有该边缘24的具有第一角度30的第一边缘斜面，该过渡的(在图1中所示的示例中为p-n过渡的)扩展平面在以第一角度从该第二半导体区29向该内部区27与该边缘24交叉。在所示的二极管20中，边缘斜面沿着该第一和第二半导体区28和29的边缘和该内部区27的边缘延伸，并从而沿着该半导体主体21的整个边缘24延伸。就图1中所示的二极管20的示例中的p-n过渡而言，角度30是被优选地选为在约25°至约50°之间的正角。
此外，图1在(阴极的侧面上的)第一半导体区28的方向和在(阳极的侧面上的)第二半导体区29的方向示出了二极管20的空间电荷区的渗透深度31和渗透深度32。要明白的是，图1中所示的空间电荷区仅表示示意性轮廓，并且并不描绘静态击穿情况下的最大可能阻塞电压的情况。
而且，图1通过相应的箭头33示出了导通状态下的电流密度的轮廓。由于处于边缘的第二半导体区29的表面面积可比较地大于第一半导体区28的表面面积，在标记为34的区域附近的边缘处，可能在导通状态运行期间(并从而也可能在耗尽阶段)发生与半导体主体21中所存储的电荷成比例的增加的电流密度。由于该边缘区域中的此剩余电荷，在时间上紧随导通状态阶段之后的耗尽阶段会形成由电子组成的增加的空间电荷，这可能会导致边缘24的区域中(具体地，在标记为34的区域的附近)的动态雪崩。
以一种本身已知的方式在该半导体主体21的该第一侧面22和该第二侧面23的对应的外部侧面或接触表面上设置金属涂层35，该半导体元器件20可以通过这些金属涂层与其周围环境电连接。
在图2中示出了半导体元器件40的第一示例性实施例的横截面视图的一部分，该半导体元器件被配置成二极管，具体地，盘状单元二极管。二极管40的示例性实施例与图1中所描绘的二极管20的不同之处仅在于在该第一半导体区28和该内部区27之间设置有至少具有比内部区27的掺杂浓度更高的掺杂浓度的第二导电类型的埋入式半导体区41。在图2中所示的示例性实施例中，该埋入式半导体区41是p掺杂的。具体地，该埋入式半导体区41被配置成环形的p环。如从图2明显的，该埋入式半导体区41基本上只设置在半导体主体21的边缘区域26中，以便具体地减少在其关闭期间的电流密度，并从而延迟动态雪崩的发生。
在耗尽阶段期间，埋入式半导体区41以一种有利的方式注入孔中，这些孔对由动态雪崩所生成的电子做出补偿。由于边缘24或边缘区域26的电流减轻，避免了在边缘24处具体地在阴极侧区域34的区域中的过多的场强峰。此外，埋入式半导体区41的产生(例如通过预沉积或离子植入和之后的高温步骤)允许掺杂的准确可再现性。从而，避免了或很大程度地减小了半导体元器件40的(具体地，在耗尽阶段期间出现的上述条件的)电性质的波动。
根据本发明，埋入式半导体区41的尺寸标注为使得在某一可预定义的电流密度之上能够将电荷载流子注入(图2中所示的情况下的)孔中，这些孔能够至少部分地补偿局部过多的电子流。对于此尺寸标注而言起决定性作用的具体是横向范围或竖直深度和埋入式半导体区41的掺杂以及与内部区27邻接的掺杂浓度的设计。优选地，埋入式半导体区41的掺杂浓度的最大值在约2×1016cm-3至约5×1017cm-3之间，其中，优选地包括高斯型的掺杂轮廓。该埋入式半导体区41的竖直范围优选地在约1.5μm至约15μm之间。p环41的横向范围或宽度在这种情况下至少在侧面22的整个未金属化区域上延伸并且优选的在约50μm至约1000μm之间。
图3示出了被配置成二极管的半导体元器件50的第二示例性实施例的横截面侧视图的一部分。如从图3明显的，二极管50包括埋入式半导体区51，该埋入式半导体区在本示例性实施例中被安置成与半导体主体21的边缘24横向地间隔开。横向距离优选地在约30μm至200μm之间。通过埋入式半导体区51的这种安排，防止了区域34中的场强峰接近埋入式半导体区51。在静态阻塞状态下，这可能会导致增大的阻塞电流或甚至阻塞电压的减小。
图4中示出了防止场强峰太接近区域34中的埋入式半导体区域51的另一个选择，示出了被配置成二极管的半导体元器件60的第三示例性实施例的横截面侧视图的一部分。与图2中所示的二极管40类似，二极管60包括一直延伸至边缘24的埋入式半导体区41。然而，与二极管40不同，二极管60中的图2所示的第一半导体区28现在被分成低渗透深度的重掺杂的第一半导体区61和定位于其前面的更高渗透深度的场停止区62。换言之，在该第一半导体区61和该内部区27之间设置有场停止区62，该场停止区平行于该第一半导体区61延伸并且为该第一导电类型，该第一导电类型具有在该第一半导体区61的该掺杂浓度和该内部区27的该掺杂浓度之间的掺杂浓度。该场停止区62以该内部区27的方向定位于该埋入式半导体区41的前面。允许将电场注入此缓冲区或场停止区62，从而使得因此提高半导体元器件60的静态阻塞能力，其中，该内部区27的厚度保持不变。在该阻塞状态下，该场停止区62的空间电荷区内的正空间电荷的更高的浓度会补偿电子的负动态空间电荷，并从而抵消在位置34的区域中太过多的场强的增强。
对该缓冲区或场停止区62标定尺寸的方式为使得其掺杂浓度优选地在约5×1014cm-3至约5×1016cm-3之间。该场停止区62的渗透深度优选地在约10μm至约70μm之间。而且，该场停止区62的掺杂轮廓优选地为高斯型。可以用一种本身已知的方式产生该场停止区，例如通过掺杂剂(例如随后向内扩散的磷或硒)的沉积或植入。
图5展示了图4中所示的半导体元器件60的示例性掺杂轮廓。图5从左向右描绘了n型轻掺杂的内部区27的基本掺杂，n型更重掺杂的场停止区62，p型甚至更重掺杂的埋入式半导体区41，以及最后n型重掺杂的第一半导体区61。
图6示出了根据本发明被配置成二极管的半导体元器件70的第四示例性实施例的横截面侧视图的一部分。与图4中所示的二极管60相比，二极管70具有第二边缘斜面，该第二边缘斜面相对于从该第一半导体区域61到该内部区27或到该场停止区62的过渡而言具有第二更浅的角度71。在所示的示例性实施例中，该第二边缘斜面沿着该第一半导体区61的边缘和该埋入式半导体区41的边缘延伸，第二角度71的绝对值小于第一角度30的绝对值，并且优选地在约1°至约5°之间。就从第一半导体区61向场停止区62的n+n过渡而言，角度71是负角。该第一半导体区61的侧面上的空间电荷区的出口点34位于该场停止区62的区域中并且在此位置具有浅角，这通过将该空间电荷区加宽而降低了场强峰的高度。要明白的是，图6中所示的出口并不代表所施加的最大阻塞电压的条件，而仅仅充当空间电荷区的一般位置和形状的示意性图解。
图7示出了根据本发明被配置成二极管的半导体元器件80的第五示例性实施例的横截面侧视图的一部分。与图6中所示的二极管70的埋入式半导体区41相反，二极管80包括若干个埋入式半导体区81，这些半导体区被安置在一平面中并且彼此横向地间隔开。如从图7明显的，埋入式半导体区81不需要将自己限制在半导体主体21的边缘区域26中，但是相反还可以被安置成分布在半导体主体21的内部区25上，并从而在整个阴极表面面积上。这种安排不仅提高了半导体元器件在边缘区域中(而且还额外地在二极管80的整个表面上)的断开鲁棒性。
在半导体主体21的一个顶视图中，图7中所示的示例性实施例中的单独的埋入式半导体区域81构成了环绕半导体主体21的中心的多个同心环，该中心在图7中是看不到的。为此目的，埋入式半导体区81之间的这些开口或间断82被配置成例如具有不大于6μm(优选地，在约2μm和6μm之间)的宽度的条。半导体区81的最外环之前的最后一个开口82(该开口埋在边缘区域26中)可以小于其他的开口82。在图7中所示的二极管80的示例性实施例中，半导体区81的最外环之前的开口82(该开口埋在边缘区域26中)的宽度约为4.5μm。在所示的示例性实施例中，除了半导体区81的被埋在边缘区域26中的最外环之外的埋入式半导体区81的宽度约为48μm。优选地，半导体区81的最外环从半导体主体21的边缘24以横向方向向内延伸，至少一直到金属涂层35。
这些开口或间断82还可以被设置成全表面埋入式半导体区内的二维孔安排。在这种情况下，这些所谓的“短缺”的直径可以大于上述开口或间断条的宽度，优选地高达约10μm。具体地，这些短缺的直径还可以向半导体元器件80的边缘24变化，例如变得更小。
可以例如通过掩蔽式硼植入来生产这种在埋入式半导体区81中具有间断或开口82和二维孔安排的结构，该掩蔽式硼植入具有高植入能量和后续的退火步骤，可选地取决于所希望的埋入层的注入深度，还具有后续的扩散步骤。代替硼，镓或铝也是可能的受体。也可以借助通过掩蔽式硼扩散和后续的驱入步骤的预沉积来生产。
在优选的用途中，根据本发明的半导体元器件被配置成具有较好的高压兼容性和提高的断开鲁棒性的快速切换型盘状单元二极管。
参考号列表
20 半导体元器件、二极管
21 半导体主体
22 第一侧面
23 第二侧面
24 边缘
25 内部区域
26 边缘区域
27 内部区
28 第一半导体区
29 第二半导体区
30 第一边缘斜面角
31 空间电荷区的阴极侧注入深度
32 空间电荷区的阳极侧注入深度
33 电流密度轮廓
34 电流密度增大的区域
35 金属涂层
40 半导体元器件、二极管
41 埋入式半导体区
50 半导体元器件、二极管
51 埋入式半导体区
60 半导体元器件、二极管
61 第一半导体区
62 场停止区
70 半导体元器件、二极管
71 第二角度
80 半导体元器件、二极管
81 埋入式半导体区
82 间断、开口
n 第一导电类型的掺杂
p 与该第一导电类型互补的第二导电类型的掺杂
r 半径

Claims (8)

1.一种半导体元器件，包括
-一半导体主体(21)，该半导体主体具有第一侧面(22)、第二侧面(23)和边缘(24)，
-一内部区(27)，该内部区具有第一导电类型的一基本掺杂，
-第一阴极侧半导体区(61)，该第一阴极侧半导体区被安置在第一侧面(22)和内部区(27)之间，并且是具有比内部区(27)的掺杂浓度更高的掺杂浓度的该第一导电类型，
-一第二阳极侧半导体区(29)，该第二阳极侧半导体区被安置在第二侧面(23)和内部区(27)之间，并且是一第二导电类型，该第二导电类型与第一导电类型互补，且掺杂浓度高于内部区(27)，
-至少一个第一边缘斜面，该第一边缘斜面至少沿着第二阳极侧半导体区(29)和内部区(27)的边缘(24)以第一角度(30)向从第二阳极侧半导体区(29)至内部区(27)的过渡的扩展面延伸，
第一阴极侧半导体区(61)和内部区(27)之间设置有至少一个埋入式半导体区(41、81)，该埋入式半导体区为具有比内部区(27)的掺杂浓度更高的掺杂浓度的第二导电类型，并且基本上平行于第一阴极侧半导体区(61)延伸，其中，埋入式半导体区(41、81)仅被设置在半导体主体(21)的边缘区域(26)中，
第二边缘斜面，该第二边缘斜面相对于从第一阴极侧半导体区(61)向内部区(27)的过渡具有第二角度(71)，该第二边缘斜面至少沿着第一阴极侧半导体区(61)和埋入式半导体区(41)的边缘(24)延伸，其中，第二角度(71)的绝对值小于第一角度(30)的绝对值。
2.根据权利要求1所述的半导体元器件，
其特征在于，
埋入式半导体区(41、81)被安置成与半导体主体(21)的边缘(24)横向地间隔开，横向距离在30μm和200μm之间。
3.根据权利要求1所述的半导体元器件，
其特征在于，
埋入式半导体区(41、81)具有在2×1016cm-3至5×1017cm-3之间的最大掺杂浓度，以及在1.5μm至15μm之间的竖直深度。
4.根据权利要求1所述的半导体元器件，
其特征在于，
在第一阴极侧半导体区(61)和内部区(27)之间设置有场停止区(62)，场停止区平行于第一阴极侧半导体区(61)延伸并且为第一导电类型，场停止区(62)具有在第一阴极侧半导体区(61)的掺杂浓度和内部区(27)的掺杂浓度之间的掺杂浓度，其中，第一导电类型以内部区(27)的方向被定位于埋入式半导体区(41)的前面。
5.根据权利要求1所述的半导体元器件，
其特征在于，
若干埋入式半导体区(41、81)被设置成安置于一平面中并彼此横向地间隔开。
6.根据权利要求1所述的半导体元器件，
其特征在于，
在埋入式半导体区(41、81)中设置有多个间断(82)，这些间断是多个条和/或二维孔配置的形式。
7.根据权利要求1所述的半导体元器件，
其特征在于，
埋入式半导体区(41、81)在半导体主体(21)的整个直径上延伸。
8.根据权利要求1至7中的任一项所述的半导体元器件，
其特征在于，
该半导体元器件被配置成一盘状单元二极管(70、80)。
CN201280058927.XA 2011-11-30 2012-09-06 具有优化的边缘终止的半导体元器件 Active CN104321879B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011087487A DE102011087487A1 (de) 2011-11-30 2011-11-30 Halbleiterbauelement mit optimiertem Randabschluss
DE102011087487.9 2011-11-30
PCT/EP2012/067441 WO2013079235A1 (de) 2011-11-30 2012-09-06 Halbleiterbauelement mit optimiertem randabschluss

Publications (2)

Publication Number Publication Date
CN104321879A CN104321879A (zh) 2015-01-28
CN104321879B true CN104321879B (zh) 2019-03-01

Family

ID=47002833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280058927.XA Active CN104321879B (zh) 2011-11-30 2012-09-06 具有优化的边缘终止的半导体元器件

Country Status (6)

Country Link
US (1) US8946867B2 (zh)
EP (1) EP2786417B1 (zh)
CN (1) CN104321879B (zh)
DE (1) DE102011087487A1 (zh)
RU (1) RU2564048C1 (zh)
WO (1) WO2013079235A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6365790B2 (ja) * 2015-11-16 2018-08-01 富士電機株式会社 半導体装置および半導体装置の製造方法
EP3462511B1 (en) * 2017-09-28 2021-11-24 Univ Paris XIII Paris-Nord Villetaneuse Micro organic opto-electronic device configured for high current density
DE102018113573B4 (de) * 2018-06-07 2022-11-03 Semikron Elektronik Gmbh & Co. Kg Patentabteilung Diode mit einem Halbleiterkörper
EP3640996B1 (en) * 2018-10-15 2022-09-28 Infineon Technologies Austria AG Semiconductor device
CN112038416B (zh) * 2020-09-15 2021-09-03 西安电子科技大学 基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0488677A (ja) * 1990-07-31 1992-03-23 Meidensha Corp 半導体素子
JPH07273313A (ja) * 1994-03-25 1995-10-20 Siemens Ag 陽極側ゲッタリングを有する半導体デバイス
CN101572233A (zh) * 2008-04-28 2009-11-04 英飞凌科技奥地利有限公司 包括激光退火的半导体器件制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4220963A (en) * 1978-11-14 1980-09-02 International Rectifier Corporation Fast recovery diode with very thin base
JPS6066477A (ja) * 1983-09-21 1985-04-16 Fuji Electric Co Ltd メサ形ダイオ−ドの製造方法
JPS6066469A (ja) * 1983-09-21 1985-04-16 Toshiba Corp 半導体装置
JPS62273771A (ja) * 1986-05-13 1987-11-27 シ−メンス、アクチエンゲゼルシヤフト 半導体デバイス
JPH0624200B2 (ja) * 1989-04-28 1994-03-30 信越半導体株式会社 半導体デバイス用基板の加工方法
DE58908152D1 (de) * 1989-05-31 1994-09-08 Siemens Ag Halbleiterbauelement mit Passivierungsschicht.
JPH08242009A (ja) * 1994-12-02 1996-09-17 Eurec Europ G Fur Leistungshalbleiter Mbh & Co Kg パワー半導体デバイス
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
JP4005156B2 (ja) * 1996-03-19 2007-11-07 日本碍子株式会社 高耐圧化構造を有する大容量低損失高速ダイオード
DE10361136B4 (de) * 2003-12-23 2005-10-27 Infineon Technologies Ag Halbleiterdiode und IGBT
RU2308121C1 (ru) * 2006-04-21 2007-10-10 Государственное унитарное предприятие "Всероссийский электротехнический институт им. В.И. Ленина" Силовой полупроводниковый прибор

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0488677A (ja) * 1990-07-31 1992-03-23 Meidensha Corp 半導体素子
JPH07273313A (ja) * 1994-03-25 1995-10-20 Siemens Ag 陽極側ゲッタリングを有する半導体デバイス
CN101572233A (zh) * 2008-04-28 2009-11-04 英飞凌科技奥地利有限公司 包括激光退火的半导体器件制造方法

Also Published As

Publication number Publication date
US8946867B2 (en) 2015-02-03
EP2786417A1 (de) 2014-10-08
WO2013079235A1 (de) 2013-06-06
DE102011087487A1 (de) 2013-06-06
US20140327114A1 (en) 2014-11-06
CN104321879A (zh) 2015-01-28
RU2564048C1 (ru) 2015-09-27
EP2786417B1 (de) 2018-12-05

Similar Documents

Publication Publication Date Title
CN101877358B (zh) 具有对称击穿电压的瞬时电压抑制器
CN104321879B (zh) 具有优化的边缘终止的半导体元器件
US8227330B2 (en) Junction barrier Schottky (JBS) with floating islands
US10886396B2 (en) Transistor structures having a deep recessed P+ junction and methods for making same
JP6145066B2 (ja) 半導体素子構造を製造する方法
CN101366124A (zh) 超快恢复二极管
CN116072710B (zh) 双沟槽型SiC MOSFET元胞结构、器件及制备方法
KR20130062317A (ko) 반도체장치와 그 제조방법
CN113644117A (zh) 具有新型深沟槽的碳化硅jbs器件元胞结构及其制备方法
CN101999163B (zh) 低漏电流和/或低导通电压的肖特基二极管
US6579782B2 (en) Vertical power component manufacturing method
CN102832122A (zh) 双极穿通半导体器件及这种半导体器件的制造方法
CN108336129B (zh) 超级结肖特基二极管与其制作方法
CN115036293B (zh) 抗电磁干扰的超结功率器件及其制造方法
KR101415878B1 (ko) 고전압 초고속 회복 에피다이오드 및 그 제조 방법
CN111164759A (zh) 具有高电流容量的馈线设计
CN206059399U (zh) 一种沟槽肖特基二极管
CN210607276U (zh) 一种基于肖特基结构的沟槽式功率器件
CN216450646U (zh) 半导体结构
WO2019053201A1 (en) SIC SEMICONDUCTOR DEVICE COMPRISING A DOUBLE GRID STRUCTURE
CN116387357B (zh) 逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件
CN210607275U (zh) 一种内置肖特基结构的沟槽式半导体功率器件
KR102521909B1 (ko) 전력 반도체 소자의 제조 방법
US20220013625A1 (en) Vertical power semiconductor device and manufacturing method
CN114156336A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Wahl Stein, Germany

Patentee after: Infineon technology bipolar Co.,Ltd.

Address before: Wahl Stein, Germany

Patentee before: INFINEON TECHNOLOGIES BIPOLAR GmbH & Co.KG

CP01 Change in the name or title of a patent holder