CN104282758B - 具有增加的沟道外围的金属氧化物半导体（mos）器件及制造的方法 - Google Patents

具有增加的沟道外围的金属氧化物半导体（mos）器件及制造的方法 Download PDF

Info

Publication number
CN104282758B
CN104282758B CN201410310922.2A CN201410310922A CN104282758B CN 104282758 B CN104282758 B CN 104282758B CN 201410310922 A CN201410310922 A CN 201410310922A CN 104282758 B CN104282758 B CN 104282758B
Authority
CN
China
Prior art keywords
drift layer
semiconductor devices
plane surface
layer
conformally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410310922.2A
Other languages
English (en)
Other versions
CN104282758A (zh
Inventor
A.V.博罗特尼科夫
P.A.罗西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN104282758A publication Critical patent/CN104282758A/zh
Application granted granted Critical
Publication of CN104282758B publication Critical patent/CN104282758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

半导体器件包括设置在衬底上的漂移层。漂移层具有非平面表面，所述非平面表面具有平行于半导体器件的沟道的长度而定向的多个重复特征。此外，每一个重复特征具有比漂移层的剩余部分高的掺杂剂浓度。

Description

具有增加的沟道外围的金属氧化物半导体（MOS）器件及制造 的方法
技术领域
本文中公开的主题涉及金属氧化物半导体（MOS）控制的器件，诸如功率器件（例如，MOSFET、IGBT、IBT、EST等等）。
背景技术
这部分意在向读者介绍可以与本公开内容的各种方面相关的技术的各种方面，所述本公开内容的各种方面在下面进行描述和/或要求保护。该讨论被认为是有助于向读者提供背景信息以促进对本公开内容的各种方面的更好的理解。因此，应当理解的是，这些综述就此而论被阅读，而不当作现有技术。
遍及现代电系统广泛地使用功率电子系统，以将电力从一个形式转换为另一个形式以供负载消耗。在该电力转换过程中，许多功率电子系统利用各种半导体器件和部件，诸如：晶闸管、二极管和各种类型的晶体管（例如，金属氧化物半导体场效应晶体管（MOSFET）、结型栅场效应晶体管（JFET）、绝缘栅双极型晶体管（IGBT）和其它合适的晶体管）。
具体地对于高电压和/或高电流应用，利用宽带隙半导体（诸如：碳化硅（SiC）、氮化铝（AlN）、氮化镓（GaN）等等）的器件与对应的硅（Si）器件相比，在高温操作、降低的导通电阻和更小的管芯大小方面给予了许多优点。因此，宽带隙半导体器件将优点提供给电转换应用，所述电转换应用包括例如电力分布系统（例如，在输电网络中）、电力生成系统（例如，在太阳能和风力转换器中）以及消费者商品（例如，电动车辆、设备、电源等等）。然而，在SiC与Si材料系统之间的差异例如可以使对于Si工作良好的特定材料处理和结构性特征（例如，装置设计和/或制造过程）对于对应的SiC半导体器件是不合适的，并且反之亦然。因此，除了它们的利益以外，宽带隙半导体材料也呈现了在器件设计和制备期间的挑战。
发明内容
下面概述了在范围上与最初要求保护的主题相当的特定实施例。这些实施例不意在限制所要求保护的发明的范围，但这些实施例意在仅提供本发明的可能形式的简短概要。实际上，本公开内容可以包含可以类似于或不同于下面叙述的实施例的各种形式。
在一个实施例中，半导体器件包括设置在衬底上的漂移层。漂移层具有非平面表面，所述非平面表面具有平行于半导体器件的沟道的长度而定向的多个重复特征。此外，重复特征中的每一个特征具有比漂移层的剩余部分高的掺杂剂浓度。
在另一个实施例中，制造半导体器件的方法包括形成具有非平面表面的外延半导体层，其中非平面表面可以包括重复的三角形、矩形、圆形特征、或者其它合适的重复特征，其具有比外延半导体层的剩余部分高的掺杂。该方法包括：从外延半导体层的非平面表面的至少一部分形成非平面阱区域，以及从非平面阱区域的至少一部分形成非平面n+或p+区域。
在另一个实施例中，半导体器件包括具有厚度的漂移层，其中漂移层具有带有延伸一深度到漂移层中的多个沟槽特征的非平面表面。深度小于或等于漂移层的厚度的大约10%。该器件包括共形地设置在漂移层的非平面表面的至少一部分中的非平面p阱区域以及共形地设置在非平面p阱区域的至少一部分中的非平面n+区域。该器件也包括共形地设置在漂移层的至少一部分、p阱区域的一部分和n+区域的一部分上方的非平面介电层。该器件进一步包括共形地设置在非平面介电层的至少一部分上方的非平面栅极。
附图说明
当参考附图阅读下面的详细描述时，本发明的这些和其它特征、方面和优点将变得更好理解，在所述附图中相同的字符表示遍及附图的相同的部分，其中：
图1是通常的平面MOSFET器件的示意图；
图2是图示了通常的MOSFET器件的各种区域的电阻的示意图；
图3是根据本方法的实施例的具有三角波器件轮廓的垂直非平面MOSFET器件的示意图；
图4是根据本方法的实施例的具有三角波器件轮廓的非平面横向MOSFET器件的示意图；
图5是根据本方法的实施例的具有方波器件轮廓的非平面MOSFET器件的示意图；
图6是根据本方法的实施例的具有正弦波器件轮廓的非平面MOSFET器件的示意图；
图7是图示了对于平面SiC MOSFET器件、非平面SiC MOSFET器件的实施例的漏极特性的曲线图；
图8是图示了对于平面MOSFET器件和非平面MOSFET器件的实施例的反向电流-电压（IV）特性的曲线图；
图9是根据本方法的实施例的图3的MOSFET器件的横截面视图；
图10是具有更深的沟槽特征和（例如，与在p-/n-阱下方的漂移层的掺杂相比）在沟槽特征之间的漂移区域中的更高的掺杂的图3的MOSFET器件的实施例的横截面视图；
图11是根据本方法的实施例的图5的MOSFET器件的横截面视图；
图12是具有更深的沟槽特征和（例如，与在p-/n-阱下方的漂移层的掺杂相比）在沟槽特征之间的漂移区域中的更高的掺杂的图5的MOSFET器件的实施例的横截面视图；以及
图13是图示了根据本方法的实施例的蜂巢状蜂窝器件设计的图解。
具体实施方式
下面将描述一个或多个特定实施例。为了提供对这些实施例的简明描述，不是实际实现的所有特征都在该说明书中进行了描述。应当理解的是，在任何这样的实际实现的开发中，如在任何工程或设计方案中，必须做出许多实现特定的决定以达到开发者的特定目标，诸如符合系统相关的和商业相关的约束，其可能从一个实现到另一个实现变化。此外，应当理解的是，这样的开发努力可能是复杂的且耗费时间的，但对于具有该公开内容的好处的普通技术人员而言仍然将是设计、制备和制造的常规任务。
当介绍本公开内容的各种实施例的元件时，冠词“一”、“一个”和“该”意在意味着存在元件中的一个或多个。术语“包括”、“包含”和“具有”意在是包含的且意味着可能存在除了列出的元件以外的附加的元件。此外，应当理解的是，对本公开内容的“一个实施例”或“实施例”的引用不意在被解释为排除也并入所叙述特征的附加的实施例的存在。
现代功率电子学的基本建造块中的一个是场效应晶体管（FET）器件。例如，图1图示了平面n沟道场效应晶体管的有源单元，即双扩散金属氧化物半导体场效应晶体管（DMOSFET），下文中的MOSFET器件10。可以理解的是，为了更清楚地说明MOSFET器件10以及下面讨论的其它器件的特定部件，可以省略特定通常理解的设计元件（例如，顶部金属化、钝化、边缘终止等等）。图示的图1的MOSFET器件10包括在n型衬底层14下方的设置在器件的底部上的漏极接点12。在衬底层14上方设置n型漂移层16。在MOSFET器件10的表面附近，在源极接点22的下方设置p阱18（例如，阱区域18）和n+区域20。此外，介电层24使栅极26与n+区域20和p阱18隔离。在操作期间，适当的栅极电压（例如，在MOSFET器件10的阈值电压处或超过MOSFET器件10的阈值电压）可以使反型层在沟道区域28中形成，其可以允许电流在源极接点22与漏极接点12之间流动。应当理解的是，沟道区域28可以一般由MOSFET器件的p阱区域18与栅极电介质24之间的界面来限定。因此，如下面进一步讨论的，沟道区域28的宽度或外围可以与MOSFET器件的表面面积成比例。
如图2所示，MOSFET器件10的各种区域均可以具有相关联的电阻，并且MOSFET器件10的总电阻（例如，导通状态电阻Rds(on)）可以被表示为这些电阻中的每一个电阻的总和。例如，如图2所示，MOSFET器件10的导通状态电阻Rds(on)可以被近似为以下电阻的总和：电阻Rs 30（例如，n+区域20的电阻和源极接点22的电阻）、电阻Rch 32（例如，阱区域18的反型沟道电阻）、电阻Racc 34（例如，在栅极氧化物24与漂移层16位于阱区域18之间的部分之间的积累层的电阻）、电阻RJFET 36（例如，在阱区域18之间的颈部区域的电阻）、电阻Rdrift 38（例如，漂移层16周围的电阻）以及电阻Rsub 40（例如，衬底层14周围的电阻）。
为了降低MOSFET导电损耗，可以期望最小化MOSFET的一个或多个部件的电阻（例如，Rds(on)）。如果MOSFET的沟道电阻是总MOSFET电阻的显著部分和/或MOSFET遭受低沟道迁移率，则MOSFET器件（例如，图1的MOSFET 10）的导通状态电阻（例如，Rds(on)）可以变得显著并影响器件性能。因此，可以期望设计MOSFET器件，以便降低器件的导通状态电阻。此外，可以理解的是，一些MOSFET器件（例如，SiC MOSFET器件）一般具有比类似的硅MOSFET器件更低的反型层载流子迁移率（例如，更高的沟道电阻Rch 32）。因此，可以具体地期望通过最小化（例如，降低、限制或减少）MOSFET的沟道部件的电阻来设计具有更低导通状态电阻的MOSFET器件（例如，SiC MOSFET器件）。此外，如上面叙述的，SiC衬底可以使得能够进行可能难以实现Si衬底或对于Si衬底是不合适的器件制造技术。
因此，目前公开的是用于降低在MOS栅控和/或MOS控制的半导体器件（例如，金属氧化物半导体场效应晶体管（MOSFET）、绝缘栅双极型晶体管（IGBT）、绝缘基极MOS控制的晶闸管（IBMCT）、基极电阻MOS控制的晶闸管（BRT）等等）中的导通状态电阻的许多系统（例如，器件结构）和方法。如下面详细讨论的，目前的实施例使得能够进行带有增加的表面面积和增加的沟道宽度（例如，增加的沟道外围）的非平面半导体器件的制造，其使得能够进行较低电阻器件的生产。例如，如下面叙述的，目前公开的实施例包括半导体器件（例如，SiC器件）的示例，其包括提供例如类似正弦波、三角波、方波、锯齿波的器件轮廓的重复的沟槽特征。公开的器件实施例提供了每个器件（和每个管芯）的增加的有效表面面积，其除了降低沟道电阻以外减小了一个或多个接触电阻，并且也可以通过增加半导体器件的接触面积来改进热耗散。此外，如下面详细讨论的，该方法也可以可应用于蜂窝器件设计（例如，SiC蜂窝器件设计）（诸如方形或蜂巢状结构）以进一步降低沟道电阻和/或降低器件的总导通状态电阻（例如，Rds(on)）。应当注意的是，尽管下面讨论的器件实施例被呈现为SiC器件，但是这些仅被提供为示例。在其它实施例中，半导体器件可以由硅（Si）、锗（Ge）、氮化铝（AlN）、氮化镓（GaN）、砷化镓（GaAs）、金刚石（C）或者不否定本方法的效果的任何其它半导体材料。
考虑到前述内容，图3是非平面SiC n沟道DMOSFET器件50（下文中的MOSFET器件50）的实施例的示意图。如同图1的MOSFET器件10，图3的MOSFET器件50包括在n型衬底层14下方的设置在器件的底部上的漏极接点12。在衬底层14上方设置n型漂移层16（例如，外延SiC层）。在MOSFET器件50的表面附近，在源极接点22的下方设置阱区域18（例如，p阱18）和n+区域20。此外，介电层24使栅极26与n+区域20和p阱18隔离。如本领域技术人员可以理解的，尽管图示的MOSFET器件50和下面讨论的其它MOSFET器件被图示并描述为具有特别的掺杂（例如，p阱18和n+区域20），但是在其它实施例中，MOSFET器件的各种层可以以相反的样式进行掺杂（例如，利用n阱和p+区域）。
与图1的MOSFET器件10（其中，器件被制造在平面表面上）不同，将图3所示的MOSFET器件50的表面轮廓52成形得像三角波，所述三角波具有重复的尖峰特征54和沟槽特征56。因此，漂移层16、p阱18、n+区域20、源极接点22、栅极电介质24和栅极26的表面均可以展示该三角波形状（例如，具有重复的尖峰54和沟槽56特征）。此外，MOSFET 50的沟道区域28（例如，平行于重复的尖峰和沟槽特征54和56被定向）可以类似地展示该三角波形状，从而导致沟道区域28由于重复的尖峰54和沟槽56特征而具有增加的沟道宽度（例如，增加的沟道外围）。如上面叙述的，MOSFET器件50中的沟道区域28的该增加的宽度可以降低MOSFET器件50的一个或多个个别的电阻（例如，沟道电阻和/或在源极与n+区域18之间的接触电阻），并且由此降低MOSFET器件50的导通状态电阻（例如，Rds(on)）。
类似地，图4是非平面SiC横向MOSFET器件60（下文中的LMOSFET器件60）的另一个实施例的示意图。如同图3的MOSFET器件50，图4的n沟道LMOSFET器件60包括在其上设置p型漂移层16的n或p型衬底层14。在LMOSFET器件60的表面附近，在源极接点22的下方设置第一n阱62A，同时在漏极接点64下方设置第二n阱62B。此外，介电层24使栅极26与n阱62A和62B隔离。在图示的LMOSFET器件60的操作期间，施加的超过器件阈值电压的栅极电压将引起在沟道区域66（例如，在漂移层16与栅极氧化物24之间的界面处）中的导电沟道（例如，反型层）的形成，以使得能够进行在源极接点22与漏极接点64之间的电荷载流子的横向流动。
类似于图3的MOSFET器件50，图4所示的用于LMOSFET器件60的表面轮廓52被成形得像三角波，所述三角波具有重复的尖峰特征54和沟槽特征56。因此，漂移层16、n阱62A和62B、源极接点22、栅极电介质24、栅极26和漏极接点64的表面均可以展示该三角波形状（例如，具有重复的尖峰54和沟槽56特征）。此外，LMOSFET 60的沟道区域66（例如，平行于重复的尖峰和沟槽特征54和56定向的）可以类似地展示该三角波形状，从而导致沟道区域66由于重复的尖峰54和沟槽56特征而具有增加的沟道宽度（例如，增加的沟道外围）。如上面叙述的，LMOSFET器件60中的沟道区域66的该增加的宽度可以降低LMOSFET器件60的一个或多个个别的电阻（例如，沟道电阻和/或在源极/漏极与n+区域18之间的接触电阻），并且由此降低LMOSFET器件60的总导通状态电阻。
图5和6是具有非平面几何形状的MOSFET器件的实施例的示意图。特别是，图5图示了SiC DMOSFET器件70（下文中的MOSFET器件70），其具有类似具有重复的矩形尖峰特征74和矩形沟槽特征76的方波的器件轮廓72。图6图示了SiC DMOSFET器件80（下文中的MOSFET器件80），其具有类似具有重复的圆形尖峰特征84和圆形沟槽特征86的正弦波的器件轮廓82。可以理解的是，公开的器件轮廓（例如，器件轮廓52、72和82）仅被提供为非平面轮廓的示例，并且不意在是限制。此外，可以理解的是，图5和6中分别图示的MOSFET器件70和80可以包括如上面针对图1的MOSFET器件10叙述的许多对应器件特征（例如，漏极接点12、n型衬底14、n型漂移层16、p阱18、n+区域20、源极接点22、介电层24和栅极26）。
图5所示的MOSFET器件70的方波表面轮廓72将类似方波形状（例如，具有重复的尖峰特征74和沟槽特征72）给予漂移层16、p阱18、n+区域20、源极接点22、栅极电介质24和栅极26的表面。类似地，图6所示的MOSFET器件80的正弦波表面轮廓82将正弦波形状（例如，具有重复的尖峰特征84和沟槽特征86）给予漂移层16、p阱18、n+区域20、源极接点22、栅极电介质24和栅极26的表面。此外，MOSFET 70和80的沟道区域28（例如，分别平行于重复的尖峰特征74和84以及重复的沟槽特征76和86而被定向）可以由于重复的尖峰特征（例如，矩形尖峰特征74或圆形尖峰特征84）和沟槽特征（例如，矩形沟槽特征76或圆形尖峰特征86）而相对于平面器件具有增加的沟道宽度（例如，增加的沟道外围）。如上面叙述的，MOSFET器件70和80中的沟道区域28的该增加的宽度可以降低MOSFET器件70和80的一个或多个个别的电阻（例如，沟道电阻和/或在源极与n+区域18之间的接触电阻），并且由此降低各自器件的导通状态电阻。
应当理解的是，常规的半导体制备技术（例如，光刻、离子注入、退火、化学气相沉积（CVD）、电介质沉积、栅极金属沉积、欧姆接触形成等等）可以用来制备非平面SiC MOSFET器件（例如，图3-6的MOSFET器件50、60、70和80）。例如，在特定实施例中，非平面SiC表面（例如，具有图3和4所示的三角波轮廓52，具有图5所示的方波轮廓72，或者具有图6所示的正弦波轮廓82）可以通过光刻掩模由湿刻蚀或干刻蚀来形成。因此，沟槽的形状可以例如通过刻蚀化学性质/条件、掩模材料（例如，与倾斜的刻蚀过程或锥形轮廓刻蚀方法一起使用的倾斜的抗蚀剂掩模）、和/或灰度光刻技术来进行控制。
图7和8展示了使用如通过数值模拟获得的不同的几何形状或定向所制造的MOSFET器件的特性的示例。模拟参数包括：SiC衬底、8×1016 cm-3的漂移层掺杂，1μm的沟槽深度、2μm的沟槽间距、0.7μm的沟道长度，15cm2/V的反型层沟道迁移率。图7是用于比较的不同的MOSFET器件的漏极特性（例如，在大约20V的栅极电压处的漏极电流（Id）对源-漏电压（Vds））的曲线图120。如曲线图120所示，由线122表示的平面MOSFET器件（例如，图1的MOSFET器件10）具有比线124的斜率小的斜率，所述线124表示非平面MOSFET器件（例如，图3的MOSFET器件50）。例如，图3的非平面MOSFET器件50提供了图1的MOSFET器件10的表面面积的大约1.4倍大的表面面积，其将非平面MOSFET器件的总导通状态电阻Rds(on)减小了大约14%。
此外，图8是用于比较的不同的MOSFET器件的反向电流-电压（IV）特性（例如，漏极电流（Id）对源-漏电压）的曲线图130。如曲线图130所示，曲线132（其表示平面MOSFET器件（例如，图1的MOSFET器件10））展示了在特定电压处（例如，在大于大约1500V的Vds处）比曲线134（其表示非平面MOSFET器件（例如，图3的MOSFET器件50））低的电流。因此，曲线130所示的反向IV特性一般指示与平面MOSFET器件（例如，图1的MOSFET器件10）相比的在针对非平面MOSFET器件（例如，图3的MOSFET器件50）的阻塞能力中的轻微降低。可以理解的是，对于特定情况，针对特定非平面MOSFET器件（例如，图3的MOSFET器件50）所观察的阻塞能力中的该降低可以排除在特定应用中的这样的非平面器件的使用。然而，也可以理解的是，在特定实施例（诸如分别具有缺少尖锐拐角的p阱18的图5和6的MOSFET器件70和80）中，图3所示的尖峰特征54和沟槽特征56可以使得阻塞能力能够可与平面MOSFET器件（例如，图1的MOSFET器件）比较。
考虑到前述内容，图9图示了沿着线10-10取得的图3所示的MOSFET器件50实施例的横截面视图。因此，图9所示的MOSFET器件50包括上面讨论的特征（例如，漏极接点12、衬底14、漂移层16、p阱18、n+区域（未示出）、介电层24和栅极26）。此外，图9图示了三角波器件轮廓52，其包括尖峰54和沟槽56。为了促进对器件轮廓52的各种尺寸的讨论，图9包括垂直点划线142和144，其一般相对于MOSFET器件50的底部面或漏极接点12正交。为了进一步促进讨论，图9也包括虚线146和148，其均分别沿着p阱18与漂移层16之间的界面的一部分追踪并从其延伸。
图9所示的点划线142和144限定了距离150，其可以被称为三角波器件轮廓52的波长或间距。即，在距离150上，MOSFET器件50的特定部件（例如，漂移层16、p阱区域18、n+区域（未示出）、栅极电介质24和栅极26）可以跃迁通过从沟槽特征56（例如，局部最小值）通过尖峰特征54（例如，局部最大值）并回到另一个沟槽特征56的完整循环。此外，图9图示了三角波器件轮廓52的角度152，其被图示为在p阱18与垂直点划线142之间延伸。图9也图示了两个距离154和156，其沿着漂移层16与p阱18之间的界面分别从虚线146和148延伸到不同的点，并且一般指示三角波器件轮廓52的幅度。尽管如图9所示，在特定的实施例中，距离154和156可以是相同的，但是在其它实施例中，距离154和156可以是不同的。可以理解的是，三角波器件轮廓52的特别的形状可以至少部分地取决于距离150、角度152、距离154和/或距离156。也可以理解的是，与图1所示的平面MOSFET器件10相比，图9所示的MOSFET器件50一般提供了在导电沟道的外围的增加（例如，沟道区域28的增加的宽度），其等于大约两倍的距离154（或156）除以距离150（例如，三角波器件轮廓52的波长或间距）。此外，在特定实施例中，图9所示的MOSFET器件50可以具有特定尺寸。例如，在特定实施例中，距离150（例如，三角波器件轮廓52的波长或间距）可以大于或等于沟槽特征的深度158的总和的大约两倍。应当理解的是，沟槽特征56的深度158一般对应于插入的尖峰特征54的高度158，并且因此，可以在本文中可交换地使用沟槽深度和尖峰高度。
在特定实施例中，沟槽特征的深度158可以被选定来提供在导通状态电阻（例如，Rds(on)）与阻塞能力（例如，阻塞电压（BV））之间的最佳折中。即，如果沟槽的深度158充分大，则沟槽特征56可能消耗漂移层16的厚度160的相当大的部分，其可能妨碍MOSFET器件50的阻塞能力。另一方面，如果漂移层16的厚度160充分大以在不妨碍MOSFET器件50的阻塞能力的情况下容纳更深的沟槽特征56，则MOSFET器件50的导通状态电阻Rds(on)可能由于更厚的漂移层16的增加的电阻而更大。因此，在特定实施例中，沟槽特征56的深度158可以小于或等于漂移层16的厚度160的大约10%，其可以在维持合适的阻塞能力的同时合适地提供低导通状态电阻（例如，Rds(on)）。另外，也应当注意的是，尽管如上面和下面讨论的，垂直MOSFET 50可以用特别的尺寸和/或掺杂剂浓度来实现，但是在特定实施例中，图4的LMOSFET 60可以通过使用更多种类的尺寸（例如，任何合理的沟槽深度158）和/或掺杂剂浓度来实现。
如图10所示，其它方法可以用来使得能够有更深的沟槽特征56（例如，具有更大深度158的沟槽特征56）。例如，图10图示了MOSFET器件170，其是具有更深的沟槽特征56（例如，对于沟槽特征56的深度158与漂移层16的厚度160之比的更大的值）的图9所示的MOSFET器件50的实施例。此外，MOSFET器件170在没有在导通状态电阻Rds(on)与阻塞能力之间进行折中的情况下达到这些更深的沟槽特征56。对于图示的实施例，更深的沟槽特征56通过在沟槽形成之前在MOSFET器件170的（例如，在每一个沟槽特征56之间的）每一个尖峰特征54内制备掺杂区域172（例如，使用掺杂剂注入或外延生长）来实现。可以理解的是，由非平面几何形状（例如，MOSFET器件170的三角波器件轮廓52）提供的电场屏蔽可以使得能够进行在区域172中的更高的掺杂（例如，相对于漂移层16中的掺杂剂浓度），而不负面地影响MOSFET器件170的阻塞性能。
例如，在特定实施例中，可以基于临界电荷Qcr确定区域172中的掺杂剂浓度（例如，以立方厘米倒数（1/cm3）为单位），所述临界电荷Qcr可以由以下方程式来计算：Qcr= Ec*ε；其中Ec是半导体在击穿之前可以经受住的最大电场，并且其中ε是半导体材料的绝对介电常数（例如，对于SiC的1×1013cm-2）。因此，在特定实施例中，如图10所示，掺杂剂浓度可以小于或等于大约：两倍的临界电荷（例如，2Qcr）除以距离155（例如，尖峰特征54的宽度、在沿着尖峰特征54的侧壁放置的阱区域之间的距离）。在特定实施例中，因为距离155可以随着沟槽深度158而变化，所以在阱区域之间的掺杂浓度N可以因此基于以下关系式变化：N＜2Qc/(距离155)。因此，可以理解的是，在特定实施例中，通过利用制备期间的特别的MOSFET器件尺寸（例如，距离150、154、156、158、160和角度152）和（例如，在漂移层16和掺杂区域172中的）掺杂，可以达到更深的沟槽特征56，这可以在不牺牲器件的阻塞能力的情况下使得能够降低器件电阻（例如，减小的沟道电阻）。
图11是沿着线12-12取得的图5所示的MOSFET器件70实施例的横截面视图。因此，图11所示的MOSFET器件70包括上面讨论的特征（例如，漏极接点12、衬底14、漂移层16、p阱18、n+区域（未示出）、介电层24和栅极26）。此外，图11图示了方波器件轮廓72，其包括矩形尖峰74和矩形沟槽76。为了便于对器件轮廓72的各种尺寸的讨论，图11包括垂直点划线182和184，其一般相对于MOSFET器件70的底部面或漏极接点12正交。为了进一步便于讨论，图11也包括垂直虚线186和188（例如，平行于MOSFET 70的底部面或漏极接点12），其均分别沿着p阱18与介电层24之间的水平界面追踪并从其延伸。
图11所示的点划线182和184限定了距离190，其可以被称为方波器件轮廓72的间距或波长。即，在距离190上，MOSFET器件70的特定部件（例如，漂移层16、p阱区域18、n+区域（未示出）、栅极电介质24和栅极26）可以跃迁通过从尖峰特征74（例如，局部最大值）通过沟槽特征76（例如，局部最小值）并回到另一个尖峰特征74的完整循环。此外，图11图示了方波器件轮廓72的角度192，其被图示为在p阱18与垂直点划线142之间延伸，并且可以是大约90°。可以理解的是，在特定实施例中，倘若梯形沟槽设计，角度192可以大于90°。图11也图示了距离194，其在虚线186与188之间延伸，并且一般指示方波器件轮廓72的沟槽深度。应当理解的是，沟槽特征76的深度194一般对应于居间的尖峰特征74的高度194，并且因此可以在本文中可交换地使用沟槽深度和尖峰高度。可以理解的是，方波器件轮廓72的特别的形状可以至少部分地取决于距离190、角度192、和/或距离194。也可以理解的是，与图1所示的平面MOSFET器件10相比，图11所示的MOSFET器件70一般提供了大约(2a+b)/b的在导电沟道的外围的增加（例如，沟道区域28的增加的宽度），其中a是距离194且b是距离190。
此外，在特定实施例中，图11所示的MOSFET器件70可以具有特定尺寸。例如，在特定实施例中，距离190（例如，方波器件轮廓72的波长或间距）可以大于或等于大约p阱18和耗尽层区域的深度196的总和的两倍。
在特定实施例中，沟槽深度194可以被选定来提供在导通状态电阻Rds(on)与阻塞能力之间的最佳折中。即，如果沟槽深度194充分大，则沟槽特征76可能消耗漂移层16的厚度198的相当大的部分，其可能妨碍MOSFET器件70的阻塞能力（例如，BV）。另一方面，如果漂移层16的厚度198充分大以在不妨碍MOSFET器件70的阻塞能力的情况下容纳更深的p阱18，则MOSFET器件70的导通状态电阻Rds(on)可能由于更厚的漂移层16的增加的电阻而更大。因此，在特定实施例中，p阱18的深度196可以小于或等于漂移层16的厚度198的大约10%，其可以在维持合适的阻塞能力的同时合适地提供低导通状态电阻。
如图12所示，其它方法可以用来使得能够有更深的矩形沟槽特征76（例如，具有更大深度196的p阱18）。例如，图12图示了MOSFET器件200，其是具有更深的矩形沟槽特征76（例如，对于p阱的深度196与漂移层16的厚度198之比的更大的值）的图11所示的MOSFET器件70的实施例。此外，MOSFET器件200在没有在导通状态电阻与阻塞能力之间进行折中的情况下达到这些更深的沟槽特征76。即，对于图示的实施例，更深的沟槽特征76（例如，更深地延伸到漂移层16中的p阱18）通过（例如，在沟槽形成之前）在MOSFET器件200的（例如，在每一个矩形沟槽特征76之间的）每一个矩形尖峰特征74内制备掺杂区域202来实现。可以理解的是，由非平面几何形状（例如，MOSFET器件200的方波器件轮廓72）提供的电场屏蔽可以使得能够进行在区域202中的更高的掺杂（相对于漂移层16中的掺杂剂浓度），而不负面地影响MOSFET器件200的阻塞性能。例如，在特定实施例中，可以基于临界电荷Qcr确定区域202中的掺杂剂浓度（例如，以每立方厘米（1/cm-3）为单位），所述临界电荷Qcr可以由以下方程式来计算：Qcr= Ec*ε；其中Ec是半导体在击穿之前可以经受住的最大电场，并且其中ε是半导体材料的绝对介电常数（例如，对于SiC的2×1013cm-2）。因此，在特定实施例中，如图11所示，掺杂剂浓度可以小于或等于大约：两倍的临界电荷（例如，2Qcr）除以距离187（例如，尖峰特征74的宽度、在尖峰特征74的侧壁上放置的阱区域之间的距离）。因此，可以理解的是，在特定实施例中，通过利用制备期间的特别的MOSFET器件尺寸（例如，距离190、194、196、198和角度192）和（例如，在漂移层16和掺杂区域202中的）掺杂，可以达到更深的矩形沟槽特征76，其可以在不牺牲器件的阻塞能力的情况下使得能够降低器件电阻（例如，增加沟道迁移率、降低的导通状态电阻）。
也应当理解的是，上面叙述的方法也可应用于蜂窝结构（例如，三角形、方形、蜂巢状等等）。例如，图13图示了六边形蜂窝设计210的自顶向下视图，其包括MOSFET有源区212的示例。在图示的MOSFET器件212的制备期间，同时地制备（由线216指示的）同样的沟槽特征，使得定向的每一个沟槽正交于沟道外围。每个单元侧的沟槽的数量取决于单元大小和沟槽间距。
本方法的技术效果包括降低半导体器件（例如，MOSFET、IGBT和其它合适的半导体器件）中的器件电阻。本实施例包括非平面半导体器件（例如，SiC器件），其提供每个器件的增加的表面面积和增加的沟道宽度（例如，增加的沟道外围），这使得能够生产更低电阻的SiC器件。公开的器件实施例提供了每个管芯面积的增加的有效表面面积，其除了降低沟道电阻以外可以通过增加在SiC器件结构中的界面处的接触面积来减小一个或多个接触电阻。此外，该方法也可应用于蜂窝SiC器件设计（诸如蜂巢状结构）以改进沟道导电和/或降低导通状态电阻。
该撰写的说明书使用示例来公开本发明（包括最好的模式），并且也使得任何本领域技术人员能够实践本发明（包括制作和使用任何器件或系统，以及执行任何并入的方法）。本发明的可以取得专利的范围由权利要求限定，并且可以包括对于本领域技术人员而言出现的其它示例。如果这样的其它示例具有与权利要求的字面语言没有差异的结构性元件，或者如果它们包括具有与权利要求的字面语言的无实质差异的等同结构性元件，则这样的其它示例意在为在权利要求的范围内。
实施例：
本发明的实施例1提供了一种半导体器件，包括：
漂移层，被设置在衬底上，其中所述漂移层包括非平面表面，所述非平面表面包括平行于所述半导体器件的沟道的长度而定向的多个重复特征，并且其中，所述重复特征中的每一个特征具有比所述漂移层的剩余部分高的掺杂剂浓度。
实施例2是根据实施例1所述的器件，进一步包括沿着所述漂移层的所述非平面表面的一部分共形地设置的非平面阱区域。
实施例3根据实施例2所述的器件，其中所述多个重复特征中的每一个的高度小于或等于所述漂移层的厚度的大约10%。
实施例4根据实施例2所述的器件，进一步包括在所述非平面阱区域的至少一部分上方共形地设置的非平面源极接点。
实施例5根据实施例2所述的器件，进一步包括沿着所述漂移层的所述非平面表面的第二部分共形地设置的第二非平面阱区域，并且包括在所述第二非平面阱区域的至少一部分上方共形地设置的非平面漏极接点。
实施例6是根据实施例2所述的器件，进一步包括在所述漂移层的至少一部分和所述阱区域的一部分上方共形地设置的非平面介电层，以及在所述非平面介电层的至少一部分上方共形地设置的非平面栅极。
实施例7是根据实施例1所述的器件，其中所述漂移层包括碳化硅（SiC）漂移层。
实施例8是根据实施例1所述的器件，其中所述重复特征包括重复的三角形尖峰特征。
实施例9是根据实施例8所述的器件，其中所述重复的三角形尖峰特征提供了在所述沟道的宽度中的增加，其等于大约2a/b，其中a是所述重复的三角形尖峰特征的一侧的长度，并且其中b是所述重复的三角形尖峰特征的底部的长度或者所述重复的三角形尖峰特征的间距。
实施例10是根据实施例1所述的器件，其中所述重复特征包括重复的矩形或梯形尖峰特征。
实施例11是根据实施例10所述的器件，其中所述重复的矩形尖峰特征提供了在所述沟道区域的宽度中的增加，其等于大约(2a+b)/b，其中a是所述重复的矩形尖峰特征的高度，并且其中b是所述重复的矩形尖峰特征的间距。
实施例12是根据实施例1所述的器件，其中所述重复特征中的所述掺杂剂浓度小于或等于大约两倍的所述漂移层的临界电荷除以所述重复特征的宽度。
实施例13是根据实施例1所述的器件，其中所述半导体器件是具有三角形、方形或蜂巢状蜂窝设计的蜂窝半导体器件。
实施例14提供了一种制造半导体器件的方法，包括：
形成具有非平面表面的外延半导体层，其中所述非平面表面包括多个重复的三角形、矩形或圆形特征，其具有比所述外延半导体层的剩余部分高的掺杂；
从所述外延半导体层的所述非平面表面的至少一部分形成非平面阱区域；以及
从所述非平面阱区域的至少一部分形成非平面n+或p+区域。
实施例15是根据实施例14所述的方法，进一步包括：
在所述外延半导体层的至少一部分上方共形地沉积非平面介电层；以及
在所述非平面介电层的至少一部分上方共形地沉积非平面栅极。
实施例16是根据实施例14所述的方法，其中通过使用倾斜的抗蚀剂掩模技术、灰度光刻技术或其组合来形成具有非平面表面的所述外延半导体层。
实施例17是根据实施例14所述的方法，其中形成所述外延半导体层包括形成所述重复的三角形、矩形或圆形特征，其中掺杂剂浓度小于或等于大约两倍的所述外延半导体层的临界电荷除以所述重复的三角形、矩形或圆形特征的宽度。
实施例18是根据实施例14所述的方法，其中形成所述外延半导体层、形成所述非平面阱区域和形成所述非平面n+或p+区域均包括使用离子注入以变更所述外延半导体层的各自部分中的掺杂剂浓度。
实施例19提供了一种半导体器件，包括：
具有厚度的漂移层，其中所述漂移层包括具有延伸一深度到所述漂移层中的多个沟槽特征的非平面表面，并且其中所述深度小于或等于所述漂移层的所述厚度的大约10%；
共形地设置在所述漂移层的所述非平面表面的至少一部分中的非平面p阱区域；
共形地设置在所述非平面p阱区域的至少一部分中的非平面n+区域；
共形地设置在所述漂移层的至少一部分、所述p阱区域的一部分和所述n+区域的一部分上方的非平面介电层；以及
共形地设置在所述非平面介电层的至少一部分上方的非平面栅极。
实施例20是根据实施例19所述的器件，其中在所述多个沟槽特征中的每一个沟槽特征之间设置的所述漂移层的一部分的掺杂剂浓度高于所述漂移层的剩余部分中的掺杂剂浓度，并且小于或等于大约两倍的所述漂移层的临界电荷除以所述重复特征的宽度。
实施例21是根据实施例19所述的器件，其中所述漂移层包括硅（Si）、碳化硅（SiC）、氮化铝（AlN）、氮化镓（GaN）、砷化镓（GaAs）、金刚石（C）或者锗（Ge）漂移层。

Claims (21)

1.一种半导体器件，包括：
漂移层，被设置在衬底上，其中所述漂移层包括非平面表面，所述非平面表面包括平行于所述半导体器件的沟道的长度而定向的多个重复特征，并且其中，所述多个重复特征中的每一个特征具有比所述漂移层的剩余部分高的掺杂剂浓度；
其中，利用所述半导体器件的尺寸中的至少一个形成所述多个重复特征中至少一个特征的深度，以提供低导通状态电阻并且维持合适的阻塞能力，所述半导体器件的尺寸包括：所述半导体器件的轮廓的幅度，所述半导体器件的轮廓的间距，所述半导体器件的轮廓的角度，所述漂移层的厚度。
2.权利要求1所述的器件，进一步包括沿着所述漂移层的所述非平面表面的一部分共形地设置的非平面阱区域。
3.权利要求2所述的器件，其中所述多个重复特征中的每一个的高度小于或等于所述漂移层的厚度的大约10％。
4.权利要求2所述的器件，进一步包括在所述非平面阱区域的至少一部分上方共形地设置的非平面源极接点。
5.权利要求2所述的器件，进一步包括沿着所述漂移层的所述非平面表面的第二部分共形地设置的第二非平面阱区域，并且包括在所述第二非平面阱区域的至少一部分上方共形地设置的非平面漏极接点。
6.权利要求2所述的器件，进一步包括在所述漂移层的至少一部分和所述阱区域的一部分上方共形地设置的非平面介电层，以及在所述非平面介电层的至少一部分上方共形地设置的非平面栅极。
7.权利要求1所述的器件，其中所述漂移层包括碳化硅漂移层。
8.权利要求1所述的器件，其中所述多个重复特征包括重复的三角形尖峰特征。
9.权利要求8所述的器件，其中所述重复的三角形尖峰特征提供了在所述沟道的宽度中的增加，其等于大约2a/b，其中a是所述重复的三角形尖峰特征的一侧的长度，并且其中b是所述重复的三角形尖峰特征的底部的长度或者所述重复的三角形尖峰特征的间距。
10.权利要求1所述的器件，其中所述多个重复特征包括重复的矩形或梯形尖峰特征。
11.权利要求10所述的器件，其中所述重复的矩形尖峰特征提供了在所述沟道的宽度中的增加，其等于大约(2a+b)/b，其中a是所述重复的矩形尖峰特征的高度，并且其中b是所述重复的矩形尖峰特征的间距。
12.权利要求1所述的器件，其中所述多个重复特征中的所述掺杂剂浓度小于或等于大约两倍的所述漂移层的临界电荷除以一个重复特征的宽度。
13.权利要求1所述的器件，其中所述半导体器件是具有三角形、方形或蜂巢状蜂窝设计的蜂窝半导体器件。
14.一种制造半导体器件的方法，包括：
形成具有非平面表面的外延半导体层，其中所述非平面表面包括多个重复的三角形、矩形或圆形特征，其具有比所述外延半导体层的剩余部分高的掺杂；
从所述外延半导体层的所述非平面表面的至少一部分形成非平面阱区域；以及
从所述非平面阱区域的至少一部分形成非平面n+或p+区域；
其中，利用所述半导体器件的尺寸中的至少一个形成所述多个重复的三角形、矩形或圆形特征中至少一个特征的深度，以提供低导通状态电阻并且维持合适的阻塞能力，所述半导体器件的尺寸包括：所述半导体器件的轮廓的幅度，所述半导体器件的轮廓的间距，所述半导体器件的轮廓的角度，所述半导体器件的漂移层的厚度。
15.权利要求14所述的方法，进一步包括：
在所述外延半导体层的至少一部分上方共形地沉积非平面介电层；以及
在所述非平面介电层的至少一部分上方共形地沉积非平面栅极。
16.权利要求14所述的方法，其中通过使用倾斜的抗蚀剂掩模技术、灰度光刻技术或其组合来形成具有非平面表面的所述外延半导体层。
17.权利要求14所述的方法，其中形成所述外延半导体层包括形成所述重复的三角形、矩形或圆形特征，其中掺杂剂浓度小于或等于大约两倍的所述外延半导体层的临界电荷除以一个三角形、矩形或圆形特征的宽度。
18.权利要求14所述的方法，其中形成所述外延半导体层、形成所述非平面阱区域和形成所述非平面n+或p+区域均包括使用离子注入以变更所述外延半导体层的各自部分中的掺杂剂浓度。
19.一种半导体器件，包括：
具有厚度的漂移层，其中所述漂移层包括具有延伸一深度到所述漂移层中的多个沟槽特征的非平面表面，并且其中所述深度小于或等于所述漂移层的所述厚度的大约10％；
共形地设置在所述漂移层的所述非平面表面的至少一部分中的非平面p阱区域；
共形地设置在所述非平面p阱区域的至少一部分中的非平面n+区域；
共形地设置在所述漂移层的至少一部分、所述p阱区域的一部分和所述n+区域的一部分上方的非平面介电层；以及
共形地设置在所述非平面介电层的至少一部分上方的非平面栅极；
其中，利用所述半导体器件的尺寸中的至少一个形成所述多个沟槽特征中至少一个沟槽特征的深度，以提供低导通状态电阻并且维持合适的阻塞能力，所述半导体器件的尺寸包括：所述半导体器件的轮廓的幅度，所述半导体器件的轮廓的间距，所述半导体器件的轮廓的角度，所述漂移层的厚度。
20.权利要求19所述的器件，其中在所述多个沟槽特征中的每一个沟槽特征之间设置的所述漂移层的一部分的掺杂剂浓度高于所述漂移层的剩余部分中的掺杂剂浓度，并且小于或等于大约两倍的所述漂移层的临界电荷除以一个沟槽特征的宽度。
21.根据权利要求19所述的器件，其中所述漂移层包括硅、碳化硅、氮化铝、氮化镓、砷化镓、金刚石或者锗漂移层。
CN201410310922.2A 2013-07-02 2014-07-02 具有增加的沟道外围的金属氧化物半导体（mos）器件及制造的方法 Active CN104282758B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/934004 2013-07-02
US13/934,004 US9748341B2 (en) 2013-07-02 2013-07-02 Metal-oxide-semiconductor (MOS) devices with increased channel periphery

Publications (2)

Publication Number Publication Date
CN104282758A CN104282758A (zh) 2015-01-14
CN104282758B true CN104282758B (zh) 2018-06-26

Family

ID=51410515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410310922.2A Active CN104282758B (zh) 2013-07-02 2014-07-02 具有增加的沟道外围的金属氧化物半导体（mos）器件及制造的方法

Country Status (7)

Country Link
US (1) US9748341B2 (zh)
JP (1) JP6693691B2 (zh)
CN (1) CN104282758B (zh)
BR (1) BR102014016376A2 (zh)
CA (1) CA2855324C (zh)
FR (1) FR3008232B1 (zh)
GB (1) GB2518267B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015053805A1 (en) 2013-10-07 2015-04-16 Purdue Research Foundation Mos-based power semiconductor device having increased current carrying area and method of fabricating same
US9716144B2 (en) 2014-12-19 2017-07-25 General Electric Company Semiconductor devices having channel regions with non-uniform edge
GB201510463D0 (en) * 2015-06-15 2015-07-29 Videojet Technologies Inc Printer
US9947756B2 (en) * 2016-02-18 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
JP6713167B2 (ja) * 2016-06-06 2020-06-24 国立研究開発法人物質・材料研究機構 トリプルゲートｈ−ダイヤモンドｍｉｓｆｅｔ及びその製造方法
CN108155240A (zh) * 2017-12-22 2018-06-12 电子科技大学 一种SiC VDMOS器件
JP2020038944A (ja) * 2018-09-05 2020-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車並びに鉄道車両
JP6992021B2 (ja) * 2019-03-18 2022-01-13 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN116682859B (zh) * 2023-08-03 2023-10-27 南京第三代半导体技术创新中心有限公司 多沟道碳化硅mosfet器件及其制造方法
CN116995099B (zh) * 2023-09-08 2024-02-06 南京第三代半导体技术创新中心有限公司 一种电压钳位型碳化硅槽栅mosfet器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530272A (en) * 1993-10-29 1996-06-25 Mitsubishi Denki Kabushiki Kaisha High electron mobility transistor including periodic heterojunction interface
US5541430A (en) * 1992-06-12 1996-07-30 Mitsubishi Denki Kabushiki Kaisha VDMOS semiconductor device
US6218701B1 (en) * 1999-04-30 2001-04-17 Intersil Corporation Power MOS device with increased channel width and process for forming same
WO2012108166A1 (en) * 2011-02-11 2012-08-16 Denso Corporation Silicon carbide semiconductor device and method for manufacturing the same

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393391A (en) 1980-06-16 1983-07-12 Supertex, Inc. Power MOS transistor with a plurality of longitudinal grooves to increase channel conducting area
US5119153A (en) * 1989-09-05 1992-06-02 General Electric Company Small cell low contact resistance rugged power field effect devices and method of fabrication
US5174857A (en) 1990-10-29 1992-12-29 Gold Star Co., Ltd. Slope etching process
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
DE69602114T2 (de) 1995-02-10 1999-08-19 Siliconix Inc Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
JP3319215B2 (ja) 1995-03-31 2002-08-26 株式会社豊田中央研究所 絶縁ゲート型半導体装置およびその製造方法
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5869371A (en) 1995-06-07 1999-02-09 Stmicroelectronics, Inc. Structure and process for reducing the on-resistance of mos-gated power devices
US5893757A (en) 1997-01-13 1999-04-13 Applied Komatsu Technology, Inc. Tapered profile etching method
US6013551A (en) * 1997-09-26 2000-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of self-aligned floating gate, flash memory cell and device manufactured thereby
US5897343A (en) * 1998-03-30 1999-04-27 Motorola, Inc. Method of making a power switching trench MOSFET having aligned source regions
US6144067A (en) 1998-11-23 2000-11-07 International Rectifier Corp. Strip gate poly structure for increased channel width and reduced gate resistance
JP2003533050A (ja) * 2000-05-10 2003-11-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス
JP2001351895A (ja) 2000-06-09 2001-12-21 Denso Corp 半導体装置の製造方法
JP2002141507A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置とその製造方法
JP4029595B2 (ja) 2001-10-15 2008-01-09 株式会社デンソー ＳｉＣ半導体装置の製造方法
US7170118B2 (en) * 2003-08-01 2007-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor (FET) device having corrugated structure and method for fabrication thereof
KR100487657B1 (ko) 2003-08-13 2005-05-03 삼성전자주식회사 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법
RU2240280C1 (ru) * 2003-10-10 2004-11-20 Ворлд Бизнес Ассошиэйтс Лимитед Способ формирования упорядоченных волнообразных наноструктур (варианты)
US7622367B1 (en) * 2004-06-04 2009-11-24 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7345309B2 (en) 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
US20060071270A1 (en) 2004-09-29 2006-04-06 Shibib Muhammed A Metal-oxide-semiconductor device having trenched diffusion region and method of forming same
US20060255412A1 (en) 2005-05-13 2006-11-16 Nirmal Ramaswamy Enhanced access devices using selective epitaxial silicon over the channel region during the formation of a semiconductor device and systems including same
JP2008016747A (ja) 2006-07-10 2008-01-24 Fuji Electric Holdings Co Ltd トレンチｍｏｓ型炭化珪素半導体装置およびその製造方法
JP5313457B2 (ja) * 2007-03-09 2013-10-09 パナソニック株式会社 窒化物半導体装置及びその製造方法
US8183628B2 (en) * 2007-10-29 2012-05-22 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
EP2091083A3 (en) 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP5463725B2 (ja) * 2009-04-28 2014-04-09 富士電機株式会社 炭化珪素半導体装置およびその製造方法
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8907350B2 (en) * 2010-04-28 2014-12-09 Cree, Inc. Semiconductor devices having improved adhesion and methods of fabricating the same
JP5728992B2 (ja) 2011-02-11 2015-06-03 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US20140203329A1 (en) * 2011-06-03 2014-07-24 Summitomo Electric Industries, Ltd. Nitride electronic device and method for fabricating nitride electronic device
JP2012253293A (ja) 2011-06-07 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置
WO2013006077A1 (en) * 2011-07-06 2013-01-10 Wostec, Inc. Solar cell with nanostructured layer and methods of making and using
JP6017127B2 (ja) * 2011-09-30 2016-10-26 株式会社東芝 炭化珪素半導体装置
JP2013243179A (ja) * 2012-05-18 2013-12-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541430A (en) * 1992-06-12 1996-07-30 Mitsubishi Denki Kabushiki Kaisha VDMOS semiconductor device
US5530272A (en) * 1993-10-29 1996-06-25 Mitsubishi Denki Kabushiki Kaisha High electron mobility transistor including periodic heterojunction interface
US6218701B1 (en) * 1999-04-30 2001-04-17 Intersil Corporation Power MOS device with increased channel width and process for forming same
WO2012108166A1 (en) * 2011-02-11 2012-08-16 Denso Corporation Silicon carbide semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US9748341B2 (en) 2017-08-29
GB201411795D0 (en) 2014-08-13
FR3008232A1 (fr) 2015-01-09
JP6693691B2 (ja) 2020-05-13
CA2855324C (en) 2017-08-08
BR102014016376A2 (pt) 2015-11-17
FR3008232B1 (fr) 2022-08-05
JP2015012294A (ja) 2015-01-19
CA2855324A1 (en) 2015-01-02
CN104282758A (zh) 2015-01-14
GB2518267A (en) 2015-03-18
US20150008448A1 (en) 2015-01-08
GB2518267B (en) 2016-08-31

Similar Documents

Publication Publication Date Title
CN104282758B (zh) 具有增加的沟道外围的金属氧化物半导体（mos）器件及制造的方法
CN105431946B (zh) 具有平面状通道的垂直功率金氧半场效晶体管元胞
CN106104806B (zh) 高压mosfet器件及其制造方法
JP6066219B2 (ja) 低いソース抵抗を有する電界効果トランジスタデバイス
CN104299997B (zh) 电荷补偿半导体器件
JP2022136098A (ja) ボディ領域拡張部を用いた炭化ケイ素金属酸化物半導体（ｍｏｓ）デバイスセルにおける電界シールド
US10211304B2 (en) Semiconductor device having gate trench in JFET region
JP6378552B2 (ja) チャネル周縁の広い金属酸化物半導体（ｍｏｓ）素子及び製造方法
CN114122139A (zh) 具有集成二极管的碳化硅mosfet器件及制造方法
CN101950759A (zh) 一种Super Junction VDMOS器件
CN108807504A (zh) 碳化硅mosfet器件及其制造方法
CN107464837B (zh) 一种超结功率器件
CN107256864A (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN109119463B (zh) 一种横向沟槽型mosfet器件及其制备方法
Nakamura et al. Novel developments towards increased SiC power device and module efficiency
JP2016009866A (ja) 半導体デバイスのセル型レイアウト
JP2016009867A (ja) 半導体デバイスのセル型レイアウト
Duan et al. 1.7-kV vertical GaN pn diode with triple-zone graded junction termination extension formed by ion-implantation
CN206742247U (zh) 半导体器件
TW201250951A (en) Vertical junction field effect transistors with improved thermal characteristics and methods of making
CN206672934U (zh) 集成肖特基二极管的SiCJFET器件
SE541466C2 (en) A concept for silicon carbide power devices
CN114864677A (zh) 晶体管器件及其制造方法
CN107275393A (zh) 碳化硅mosfet器件及其制备方法
CN114203797B (zh) 基于异质结的超结氧化镓晶体管及其制作方法与应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant