CN104247027A - 功率晶体管模块 - Google Patents

功率晶体管模块 Download PDF

Info

Publication number
CN104247027A
CN104247027A CN201380021983.0A CN201380021983A CN104247027A CN 104247027 A CN104247027 A CN 104247027A CN 201380021983 A CN201380021983 A CN 201380021983A CN 104247027 A CN104247027 A CN 104247027A
Authority
CN
China
Prior art keywords
power transistor
power
transistor
node
control section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380021983.0A
Other languages
English (en)
Other versions
CN104247027B (zh
Inventor
M·丹尼森
U·伊德姆帕伊维特
O·J·洛佩斯
J·M·凯雅特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN104247027A publication Critical patent/CN104247027A/zh
Application granted granted Critical
Publication of CN104247027B publication Critical patent/CN104247027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

功率晶体管模块(100)包括具有第一公共功率节点(104)、分裂控制节点(106、108)和第二功率节点(114)的功率晶体管(102)。第一夹片(122)连接到第二功率节点(114)的一部分，以使通过所述控制节点的第一控制段(106)的电流被导入通过第一晶体管部分(110)和所述第一夹片。第二夹片(130)连接到所述第二功率节点(114)的另一部分，以使通过第二控制段(108)的电流被导入通过第二晶体管部分(112)和所述第二夹片。所述第一晶体管部分(110)的面积大小为所述第一晶体管部分和所述第二晶体管部分(110、112)的组合面积的大小的5-75％。分流器(126)串联耦合到所述第一夹片。所述分流器可以直接电连接到所述功率晶体管的第一部分(110)。

Description

功率晶体管模块
技术领域
本发明涉及功率晶体管模块。
背景技术
功率晶体管模块可用于开关模式以提供调制电流，例如，在降压转换器电源中。可能期望在最小化功率晶体管模块功耗的同时，精确地测量功率晶体管内的电流。
发明内容
功率晶体管模块可以包括具有公共功率节点，如金属氧化物半导体(MOS)功率晶体管的漏极或源极节点，或者双极型功率晶体管的集电极或发射极节点，以及分裂控制节点，如MOS功率晶体管的栅极节点或双极型功率晶体管的基极节点的功率晶体管。控制节点的第一段调制通过所述功率晶体管的第一部分的电流，而控制节点的第二段调制通过所述功率晶体管的第二部分的电流。第一功率模块互连元件，被称为第一夹片，连接到所述功率晶体管的相对的功率节点，其分别是所述MOS功率晶体管的源极或漏极节点，或分别是所述双极型功率晶体管的发射极或集电极节点，以便通过所述功率晶体管的第一部分的电流被导入通过第一夹片。第二夹片连接到所述功率晶体管的相对的功率节点，以便通过所述功率晶体管的第二部分的电流被导入通过第二夹片。配置所述分裂控制节点以及第一夹片和第二夹片，以便所述功率晶体管的第一部分的面积与所述功率晶体管的第二部分的面积的比率为5％到75％。电流检测电阻器，被称为分流器，串联耦合至第一夹片。分流器两端的压降用于估计通过所述功率晶体管的第一部分的电流。在一个替代版本中，分流器可以直接电连接到所述功率晶体管的第一部分。
附图说明
图1是根据实施例形成的功率晶体管模块的透视图。
图2示出根据本发明的实施例可以用于功率晶体管制造的夹片阵列中的第一夹片和第二夹片。
图3示出夹片阵列中第一夹片和第二夹片的实例的阵列。
图4是根据替代实施例形成的功率晶体管模块的透视图。
图5和图6示出功率晶体管的替代实施例。
图7A和7B示出根据实施例在具有不同夹片配置的功率晶体管模块中形成的功率晶体管的实例。
图8和图9示出补偿电路，其向带有处于源极-下降配置的n沟道MOS功率晶体管的功率晶体管模块的第一栅极段和第二栅极段提供等效栅极-源极偏置。
图10是含有层叠结构的两个功率晶体管的功率晶体管模块的透视图。
具体实施方式
功率晶体管模块可包括功率晶体管，其具有一个公共功率节点，如金属氧化物半导体(MOS)功率晶体管的漏极或源极节点，或者双极型功率晶体管的集电极或发射极节点，以及一个分裂控制节点，如MOS功率晶体管的栅极节点或双极型功率晶体管的基极节点。控制节点的第一段调制通过功率晶体管的第一部分的电流，控制节点的第二段调制通过功率晶体管的第二部分的电流。第一功率模块互连元件，称为第一夹片，连接到功率晶体管的相对的功率节点，该节点分别是MOS功率晶体管的源极或漏极节点，或分别是双极型功率晶体管的发射极或集电极节点，使得通过功率晶体管的第一部分的电流被导入通过第一夹片。第二夹片连接到功率晶体管的相对的功率节点，使得通过功率晶体管的第二部分的电流被导入通过第二夹片。配置分裂控制节点以及第一夹片和第二夹片，以便功率晶体管的第一部分的面积与功率晶体管的第一部分和第二部分的组合面积的比率为5％到75％。电流检测电阻器，称为分流器，串联耦合至第一夹片。在一个替代版本中，分流器可以直接电连接到功率晶体管的第一部分。分流器两端的压降用于估计通过功率晶体管的第一部分的电流。一个可选的偏置补偿电路可以向功率晶体管的第一控制节点段提供补偿偏置来补偿分流器两端的压降。
术语“夹片”指的是功率晶体管模块的预成型导电互连件，其在功率晶体管从包含其他功率晶体管实例的半导体衬底中单个化后附接到功率晶体管。在单个化之前作为功率晶体管制作过程一部分而形成的互连元件不被认为是夹片。
图1是根据实施例形成的功率晶体管模块的透视图。功率晶体管模块100包括功率晶体管102，它可以是，例如，MOS功率晶体管或双极结型晶体管。为提高此说明书的可读性，针对MOS功率晶体管来描述实施例。应当认识到，双极型功率晶体管可以取代MOS晶体管用于实施例中。功率晶体管102具有公共第一功率节点104，它可以是实施例的一个版本中的漏极节点，或另一个版本的源极节点。功率晶体管102包括具有第一控制段106和第二控制段108的分裂控制节点。在功率晶体管102是MOS晶体管的所述实施例版本中，分裂控制节点是分裂栅极节点，第一控制段106是第一栅极段106，而第二控制段108是第二栅极段108。第一栅极段106调制通过功率晶体管102的第一部分110的电流，第二栅极段108调制通过功率晶体管102的第二部分112的电流。
在第一功率节点104是漏极节点的实施例版本中，功率晶体管102的第二功率节点114是源极节点；而在第一功率节点104是源极节点的版本中，第二功率节点114是漏极节点。在所述实施例的一个版本中，第二功率节点114可以是功率晶体管102的第一部分110和第二部分112共用的。在另一个版本中，如图1所示，第二功率节点114可以分为两段。在这个版本中，第二功率节点114的第一段116是功率晶体管102的第一部分110的一部分，并与第一栅极段106对齐，以便由第一栅极段106调制的电流被导入通过第二功率节点114的第一段116。类似地，第二功率节点114的第二段118是功率晶体管102的第二部分112的一部分，并与第二栅极段108对齐，以便由第二栅极段108调制的电流被导入通过第二功率节点114的第二段118。第一晶体管部分110的面积与第一晶体管部分110和第二晶体管部分112的组合面积的比率为5％到75％。在所述实施例的一个版本中，功率晶体管102可以是垂直MOS晶体管。在替代版本中，功率晶体管102可以是平面MOS晶体管。在另一个版本中，功率晶体管102可以是双极型晶体管102，第一功率节点104可以是集电极节点或发射极节点，第二功率节点114可分别为发射极节点或集电极节点，分裂控制节点可以是基极节点，第一控制段106可以是第一基极段106，而第二控制段108可以是第二基极段108。在另一版本中，功率晶体管102可以是绝缘栅双极型晶体管(IGBT)。在一个版本中，功率晶体管102可形成于单晶硅上。在另一版本中，功率晶体管102可形成于氮化镓上，例如形成于设置在单晶硅衬底上的氮化镓外延层上。
第一功率节点104可附接且电连接到导电的晶体管垫120，如镀铜垫，例如，使用导电性粘合剂。在功率晶体管102的第一部分110上，第一夹片122电连接到第二功率节点114，并且如果第二功率节点114的第一段116存在的话，则具体连接到第二功率节点114的第一段116上。在所述实施例中，第一夹片122可电连接到功率晶体管模块100的第一模块垫124，并且分流器126电连接到与第一晶体管部分110串联的第一模块垫124。第二模块垫128可电连接到分流器126，形成第一电连接路径，其按次序包括，晶体管垫120、第一晶体管部分110、第一夹片122、第一模块垫124、分流器126和第二模块垫128。
在功率晶体管102的第二部分112上，第二夹片130电连接到第二功率节点114，如果第二功率节点114的第二段118存在的话，则具体连接到第二功率节点114的第二段118上，并且可以电连接到第三模块垫132，以形成第二电连接路径，其按次序包括，晶体管垫120、第二晶体管部分112、第二夹片130和第三模块垫132。第一夹片122和第二夹片130可以使用，例如，焊料或导电粘合剂电连接到功率晶体管102。分流器126可使用与第一夹片122和第二夹片130相同的连接工艺电连接到第一模块垫124和第二模块垫128。第一夹片122、第二夹片130和分流器126可以同时电连接。
在功率晶体管模块100的工作期间，测量分流器126两端的压降来估计通过第一晶体管部分110的电流，例如通过将压降除以分流器126的电阻值。通过功率晶体管102的总电流可按照第一晶体管部分110和第二晶体管部分112的组合面积与第一晶体管部分110的面积的比率，按比例缩放估计的第一部分的电流来估计。形成功率晶体管102使得第一晶体管部分110的面积与第一晶体管部分110和第二晶体管部分112的组合面积的比率为5％至75％可在将功率晶体管模块100的总功耗维持在期望的限值内的同时，提供估计的总电流的期望的准确度。
功率晶体管模块100可以进一步包括，可通过分流监视链路136连接到分流器126上的测量部位的可选控制器134。分流监视链路136可以是，例如，焊线。控制器134可估计通过第一晶体管部分110的电流，并且还可以估计通过功率晶体管102的总电流。控制器134可以通过栅极偏置链路138给第一栅极段106和第二栅极段108提供偏置电压。栅极偏置链路138可以是，例如，焊线，并且可以与分流监视链路136同时形成。
在实施例的一个版本中，分流器126可以是金属带，金属包括含有锰和镍的铜合金(如锰镍铜合金；通常86％的铜、12％的锰和2％的镍)，或包括其他的电阻温度系数在1×10-4K-1以下的金属。分流器126可以具有已镀头部区域140，以提供所需的电连接至第一模块垫124和第二模块垫128。在实施例的另一版本中，分流器126可以是与功率晶体管102相同类型的晶体管，以便与功率晶体管102的电阻温度系数匹配。例如，如果功率晶体管102是一个形成于氮化镓上的n沟道MOS晶体管，则分流器也可以是形成于氮化镓上的n沟道MOS晶体管。
功率晶体管模块100可以进一步包括封装体(未示出)，如模塑封装或基底和灌封化合物盖。封装体可以包括引线，也可以是无引线的。功率晶体管模块100的多个实例可以借助第一夹片122、第二夹片130，可能还有分流器126的多个实例使用引线框同时形成。在功率晶体管模块实例100被封装后，功率晶体管模块100可以随后被单个化。
图2示出根据本发明可以用于功率晶体管模块制造的夹片阵列中的第一夹片和第二夹片。第一夹片200和第二夹片202通过系杆206附接到框架204。所述框架可以包括第一夹片200和第二夹片202的多个实例，它们通过系杆206的相应实例固定。第一夹片200和第二夹片202附接到功率晶体管上时，系杆206将第一夹片200和第二夹片202以期望的布局固定。含有第一夹片200、第二夹片202和功率晶体管的功率晶体管模块的制造可能包括，借助封装化合物例如环氧树脂包围第一夹片200、第二夹片202和功率晶体管的封装操作。封装之后，功率晶体管模块可以从框架204单个化，例如，用锯切断系杆206，将第一夹片200和第二夹片202从框架204分离。
图3示出夹片阵列中第一夹片和第二夹片的实例的阵列。参照图2中的描述，夹片阵列300的第一夹片302和第二夹片304的多个实例通过系杆306附接到框架308。利用夹片阵列300同时制造多个功率晶体管模块有利地降低了每个功率晶体管模块的成本。
图4是根据替代实施例形成的功率晶体管模块的透视图。功率晶体管模块400包括如参照图1描述的功率晶体管402。分流器404电连接到功率晶体管402的第一部分406。分流器404进一步电连接到模块总线408。夹片410电连接到功率晶体管402的第二部分412和模块总线408。晶体管垫414可以电连接到如参照图1描述的功率晶体管402的公共第一功率节点。功率晶体管模块400的第一电连接路径按次序包括晶体管垫414、第一晶体管部分406、分流器404和模块总线408。第二电连接路径按次序包括晶体管垫414、第二晶体管部分412、夹片410和模块总线408。形成功率晶体管模块400以便分流器404电连接到第一晶体管部分406可以有利地提供缩小尺寸的功率晶体管模块400。
功率晶体管模块400可以进一步包括如参照图1描述的可选控制器416，可能设置在分流器404上，以便有利地减少功率晶体管模块400的尺寸。控制器416可以通过分流监视链路418电连接到分流器404，并且通过栅极偏置链路420电连接到功率晶体管402的栅极焊垫。在实施例的另一版本中，控制器416可以与如参照图1描述的功率晶体管402相邻放置。在实施例的替代版本中，控制器416可以放置在晶体管模块400之外，例如在安装功率晶体管400的电路板上。
图5和图6示出功率晶体管的替代实施例。参照图5，功率晶体管500具有第一晶体管部分502和第二晶体管部分504。如参照图1描述的，功率晶体管500具有第一功率节点(未示出)，其由第一晶体管部分502和第二晶体管部分504共用。功率晶体管500具有带有第一栅极段(未示出)和第二栅极段(未示出)的分裂栅极。如参照图1描述的，第一栅极段调制通过第一晶体管部分502的电流，而第二栅极段调制通过第二晶体管部分504的电流。功率晶体管500进一步包括第二功率节点，其分裂为在第一晶体管部分502内的第一功率节点段506和在第二晶体管部分504内的第二功率节点段508。形成功率晶体管500，以便由第一栅极段调制的电流流过第一功率节点段506，而由第二栅极段调制的电流流过第二功率节点段508。第一功率节点段506具有在第一晶体管部分502内形成的第一金属化结构510，以便通过第一功率节点段506的电流流过第一金属化结构510。类似地，第二功率节点段508具有在第二晶体管部分504内形成的第二金属化结构512，以便通过第二功率节点段508的电流流过第二金属化结构512。第一金属化结构510与第二金属化结构512在物理上隔离。如参照图1描述的，第一夹片514电连接到第一金属化结构510，如参照图1描述的，第二夹片516电连接到第二金属化结构512。在实施例的替代版本中，分流器514可以电连接到第一金属化结构510，而不是一个夹片。
参照图6，功率晶体管600具有第一晶体管部分602和第二晶体管部分604。如参照图1描述的，功率晶体管600具有第一功率节点(未示出)，由第一晶体管部分602和第二晶体管部分604共用。功率晶体管600具有带有第一栅极段(未示出)和第二栅极段(未示出)的分裂栅极。如参照图1描述的，第一栅极段调制通过第一晶体管602部分的电流，而第二栅极段调制通过第二晶体管部分604的电流。功率晶体管600进一步包括延伸至第一晶体管部分602和第二晶体管部分604中的第二功率节点606。第二功率节点606具有延伸至第一晶体管部分602和第二晶体管部分604的金属化结构608。第一夹片610电附接到在第一晶体管部分602中的金属化结构608，而第二夹片612电附接到在第二晶体管部分604中的金属化结构608。由第一栅极段调制的电流流过第一夹片610，而由第二栅极段调制的电流流过第二夹片612。第一晶体管部分602的面积与第一晶体管部分602和第二晶体管部分604的组合面积的比率为5％到75％。形成具有延伸至第一晶体管部分602和第二晶体管部分604中的金属化结构608的功率晶体管600可以有利地允许功率晶体管600的第二实例和不同的夹片配置被一起使用，以提供不同的面积比率。
图7A和图7B示出根据实施例在具有不同夹片配置的功率晶体管模块中形成的功率晶体管的实例。功率晶体管700具有公共第一功率节点(未示出)和包括多个分离的栅极元件702的栅极。功率晶体管700具有公共第二功率节点706。由每个栅极元件702调制的电流流过公共第一功率节点和公共第二功率节点。
参照图7A，第一夹片708的第一实例在功率晶体管700的第一实例的栅极元件702的第一子集之上电附接到第二功率节点706，以便由在第一夹片708下面的栅极元件702调制的电流流过第一夹片708。分流器的第一实例(未示出)电附接到第一夹片708，以便来自功率晶体管700的流过第一夹片708的电流流过分流器的的第一实例。第二夹片710的第一实例在栅极元件702的第二子集之上电连接到第二功率节点706，以便由在第二夹片710下面的栅极元件702调制的电流流过第二夹片710。在第一夹片708下面的栅极元件702控制通过功率晶体管700的第一实例的第一部分712的电流。在第二夹片710下面的栅极元件702控制通过功率晶体管700的第一实例的第二部分714的电流。第一晶体管部分712的面积与第一晶体管部分712和第二晶体管部分714的组合面积的比率为5％到75％。在第一夹片708下面的栅极元件702电连接在一起并且形成第一栅极段。例如，在第一夹片708下面的栅极元件702可以通过功率晶体管700的第一互连元件电连接到功率晶体管700上的第一焊垫704，并且引线键合720到控制器718的第一实例的第一控制电路716。类似地，在第二夹片710下面的栅极元件702电连接在一起并且形成第二栅极段。例如，在第二夹片710下面的栅极元件702可以通过功率晶体管700的第二互联元件电连接到功率晶体管700上的第二焊垫705，并且引线键合720到控制器718的第一实例的第二控制电路722。第一和第二互连可以在制造功率晶体管700的最后一步形成。
参照图7B，第一夹片724的第二实例在功率晶体管700的第二实例的栅极元件702的第一子集之上电附接到第二功率节点706，以便由在第一夹片724下面的栅极元件702调制的电流流过第一夹片724。分流器的第二实例(未示出)电附接到第一夹片724，以便来自功率晶体管700的流过第一夹片724的电流流过分流器的的第二实例。第二夹片726的第二实例在栅极元件702的第二子集之上电连接到第二功率节点706，以便由在第二夹片726下面的栅极元件702调制的电流流过第二夹片726。在第一夹片724下面的栅极元件702控制电流通过功率晶体管700的第二实例的第一部分728。在第二夹片726下面的栅极元件702控制电流通过功率晶体管700的第二实例的第二部分730。第一晶体管部分728的面积与第一晶体管部分728和第二晶体管部分730的组合面积的比率为5％到75％。在第一夹片724下面的栅极元件702电连接在一起，例如，到第一焊垫704，并且引线键合720到控制器718的第二实例的第一控制电路716。类似地，在第二夹片726下面的栅极元件702电连接在一起，例如，到第二焊垫705，并且引线键合720到控制器718的第二实例的第二控制电路722。
在第一夹片708的第一实例下面的栅极元件702的数量可以与第一夹片724的第二实例下面的栅极元件702的数量不同。通过形成第一和第二互连的不同配置，形成具有多个栅极元件702的功率晶体管700可以有利地允许功率晶体管700用于不同的夹片配置中，其中栅极元件通过第一和第二互连连接到分离的焊垫。如参照图4描述的，在图7A和图7B示出的任何一个实施例中，分流器可以取代第一夹片708和/或724直接电附接到功率晶体管700。
图8和图9示出向带有根据参考图1-6、图7A和图7B描述的任一实施例形成的，处于源极-下降配置的n沟道MOS功率晶体管的功率晶体管模块的第一栅极段和第二栅极段提供等效栅极-源极偏置的补偿电路。参照图8，功率晶体管800具有第一部分802和第二部分804。分流器806的第一末端耦合至第一晶体管部分802的源极节点。第一晶体管部分802和第二晶体管部分804的漏极节点耦合至功率节点，用VDD表示。第二晶体管部分804的源极节点和分流器806的第二末端耦合至接地节点。
栅极信号，用ФGATE表示，耦合至栅极缓冲器808的输入端。栅极缓冲器808的输出端耦合至第二晶体管部分804的第二栅极段的栅极节点。栅极缓冲器808的输出端也耦合至第一部分栅极补偿电路810。第一部分栅极补偿电路810包括放大器812。栅极缓冲器808的输出端通过第一部分栅极补偿电路810的输入电阻器RINPUT814耦合至放大器812的非反相输入端。分流器806的第一末端通过电阻与RINPUT814相等的第一部分栅极补偿电路810的偏移电阻器ROFFSET816耦合至放大器812的非反相输入端。分流器806的第二末端通过第一部分栅极补偿电路810的接地电阻器RGND818耦合至放大器812的反相输入端。放大器812的输出端通过电阻与RGND818相等的第一部分栅极补偿电路810的反馈电阻器RFEEDBACK820耦合至放大器812的反相输入端。放大器812的输出端可能通过第一部分栅极补偿电路810的可选输出电阻器ROUTPUT822耦合至第一晶体管部分802的第一栅极段的栅极节点。
第一部分栅极补偿电路810可以有利地向第一晶体管部分802提供与提供给第二晶体管部分804一样的栅极-源极偏置。应当认识到，在电压电平VDD下的栅极信号ФGATE的操作要求向放大器812提供超过VDD的电压。第一部分栅极补偿电路810可以包含在含有功率晶体管800的功率晶体管模块的控制器内。
参照图9，功率晶体管900具有第一部分902和第二部分904。分流器906的第一末端耦合至第一晶体管部分902的源极节点。第一晶体管部分902和第二晶体管部分904的漏极节点耦合至用VDD表示的功率节点。第二晶体管部分904的源极节点和分流器906的第二末端耦合至接地节点。
栅极信号，用ФGATE表示，耦合至栅极缓冲器908的输入端。栅极缓冲器908的输出端耦合至第一晶体管部分902的第一栅极段的栅极节点。栅极缓冲器908的输出端也耦合至第二部分栅极补偿电路910。第一部分栅极补偿电路810包括放大器812。放大器912的输出端耦合至n沟道电流限制MOS晶体管914的栅极。电流限制MOS晶体管914的源极节点耦合至偏置电阻器RBIAS916的第一末端。偏置电阻器RBIAS916的第二末端耦合至分流器906的第二末端。电流限制MOS晶体管914的漏极节点耦合至具有与RBIAS916相等的电阻值的偏移电阻器ROFFSET918的第一末端。偏移电阻器ROFFSET918的第二末端耦合至栅极缓冲器908的输出端。偏置电阻器RBIAS916的第一末端耦合至放大器912的反相输入端。分流器906的第一末端耦合至放大器912的非反相输入端。偏移电阻器ROFFSET918的第一末端耦合至第二晶体管部分904的第二栅极段的栅极节点。
第二部分栅极补偿电路910可以有利地向第二晶体管部分904提供与提供至第一晶体管部分902相同的栅极-源极偏置。应当认识到，在电压电平VDD下，栅极信号ФGATE的操作并非必须要求向放大器912提供超过VDD的电压。第二部分栅极补偿电路910可以包含在包含功率晶体管900的功率晶体管模块的控制器内。
图10是含有层叠结构的两个功率晶体管的功率晶体管模块的透视图。功率晶体管模块1000包括附接到晶体管垫1004上的第一功率晶体管1002。晶体管垫1004电连接到第一功率晶体管1002的第一功率节点上。中间夹片1006电附接到第一功率晶体管1002的第二功率节点上。如参照图1描述的，第二功率晶体管1008具有第一晶体管部分1010和第二晶体管部分1012。第二功率晶体管1008的公共第一功率节点(未示出)电附接到与第一功率晶体管1002相对的中间夹片1006上。如参照图1描述的，第一夹片1014在第一晶体管部分1010之上电附接到第二功率晶体管1008的第二功率节点的第一部分。如参照图1描述的，第二夹片1016在第二晶体管部分1012之上电附接到第二功率晶体管1008的第二功率节点的第二部分。
中间夹片1006、第一夹片1014和第二夹片1016可分别电连接到模块垫1018、1020和1022。控制器1024可以，例如通过焊线1026，电连接到第一功率晶体管1002的栅极和第二功率晶体管1008的第一栅极和第二栅极。第二功率晶体管1008的第一栅极调制流过第一夹片1014的电流，而第二栅极调制流过第二夹片1016的电流。如参照图4描述的，分流器可以取代第一夹片1014直接电附接到第二功率晶体管1008。
本发明涉及领域的技术人员应当理解，可对所描述的示例性实施例做出修改，及很多其它的实施例也是可能的，其在本发明的保护范围之内。

Claims (15)

1.一种功率晶体管模块，包括：
功率晶体管，包括：
公共第一功率节点；
具有第一控制段和第二控制段的分裂控制节点；以及
第二功率节点；
其中所述公共第一功率节点、分裂控制节点和第二功率节点被相对设定尺寸并配置，以使所述第一控制段调制通过所述功率晶体管的第一部分的电流，并且所述第二控制段调制通过所述功率晶体管的第二部分的电流，其中第一晶体管部分的面积是第一晶体管部分和第二晶体管部分的组合面积的5％到75％；
第一夹片，其经由所述功率晶体管的所述第一部分电连接到所述第二功率节点；
第二夹片，其经由所述功率晶体管的所述第二部分电连接到所述第二功率节点；以及
分流器，其和所述第一晶体管部分串联电连接。
2.根据权利要求1所述的功率晶体管模块，其中所述第一控制段耦合至针对所述分流器两端的压降在所述第一控制段处补偿控制偏置的电路。
3.根据权利要求1所述的功率晶体管模块，其中所述第二控制段耦合至针对所述分流器两端的压降在所述第二控制段处补偿控制偏置的电路。
4.根据权利要求1所述的功率晶体管模块，其中所述第二功率节点分裂为第一段和第二段；所述第一段和第二段被相对配置和设定尺寸以使：
所述第二功率节点的所述第一段为所述功率晶体管的所述第一部分的一部分；
所述第二功率节点的所述第一段与所述第一控制段对齐，使得所述第一控制段调制的电流被导入通过所述第二功率节点的所述第一段；
所述第二功率节点的所述第二段为所述功率晶体管的所述第二部分的一部分；并且
所述第二功率节点的所述第二段与所述第二控制段对齐，使得所述第二控制段调制的电流被导入通过所述第二功率节点的所述第二段。
5.根据权利要求1所述的功率晶体管模块，其中所述第二功率节点由所述功率晶体管的所述第一部分和所述功率晶体管的所述第二部分共用。
6.根据权利要求1所述的功率晶体管模块，其中所述功率晶体管是垂直的金属氧化物半导体晶体管即MOS晶体管；所述第一功率节点是漏极节点；所述控制节点是栅极节点；所述第一控制段是第一栅极段；并且所述第二控制段是第二栅极段。
7.根据权利要求1所述的功率晶体管模块，其中所述分流器是与所述功率晶体管相同类型的晶体管。
8.根据权利要求1所述的功率晶体管模块，其中：
所述功率晶体管是金属氧化物半导体晶体管即MOS晶体管；
所述控制节点是包括多个分离的栅极元件的栅极；
所述第一控制段是包括至少一个所述栅极元件的第一栅极段；
所述第二控制段是包括至少一个所述栅极元件的第二栅极段；
所述第一夹片经由所述第一栅极段的栅极元件电连接到所述第二功率节点；
所述第二夹片经由所述第二栅极段的栅极元件电连接到所述第二功率节点；
所述第一栅极段的栅极元件电连接到第一控制电路；以及
所述第二栅极段的栅极元件电连接到第二控制电路。
9.根据权利要求1所述的功率晶体管模块，其中所述第一功率节点附接且电连接到导电晶体管垫。
10.根据权利要求1所述的功率晶体管模块，其中：
所述功率晶体管的所述第一功率节点电附接到中间夹片；
所述中间夹片电附接到第二功率晶体管的第二功率节点；以及
所述第二功率晶体管的第一功率节点电附接到导电晶体管垫。
11.根据权利要求1所述的功率晶体管模块，包括控制器，所述控制器引线键合到所述分流器。
12.根据权利要求1所述的功率晶体管模块，包括控制器，所述控制器引线键合到所述第一控制段和所述第二控制段。
13.一种功率晶体管模块，包括：
功率晶体管，包括：
公共第一功率节点；
具有第一控制段和第二控制段的分裂控制节点；以及
第二功率节点；
所述第一功率节点、分裂控制节点和第二功率节点被相对配置和设定尺寸，以使所述第一控制段调制通过所述功率晶体管的第一部分的电流，并且所述第二控制段调制通过所述功率晶体管的第二部分的电流，其中第一晶体管部分的面积是第一晶体管部分和第二晶体管部分的组合面积的5％到75％；
分流器，所述分流器经由所述功率晶体管的所述第一部分电连接到所述第二功率节点；
第二夹片，所述第二夹片经由所述功率晶体管的所述第二部分电连接到所述第二功率节点。
14.根据权利要求13所述的功率晶体管模块，其中所述第一控制段耦合至针对所述分流器两端的压降在所述第一控制段处补偿控制偏置的电路。
15.根据权利要求13所述的功率晶体管模块，其中所述第二控制段耦合至针对所述分流器两端的压降在所述第二控制段处补偿控制偏置的电路。
CN201380021983.0A 2012-04-24 2013-04-24 功率晶体管模块 Active CN104247027B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/454,730 US8581660B1 (en) 2012-04-24 2012-04-24 Power transistor partial current sensing for high precision applications
US13/454,730 2012-04-24
PCT/US2013/038012 WO2013163308A1 (en) 2012-04-24 2013-04-24 Power transistor module

Publications (2)

Publication Number Publication Date
CN104247027A true CN104247027A (zh) 2014-12-24
CN104247027B CN104247027B (zh) 2017-09-12

Family

ID=49379538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380021983.0A Active CN104247027B (zh) 2012-04-24 2013-04-24 功率晶体管模块

Country Status (4)

Country Link
US (1) US8581660B1 (zh)
JP (1) JP6089099B2 (zh)
CN (1) CN104247027B (zh)
WO (1) WO2013163308A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5664536B2 (ja) * 2011-12-19 2015-02-04 株式会社デンソー 電流検出回路および半導体集積回路装置
US9214415B2 (en) 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
DE102018207308B4 (de) 2018-05-09 2020-07-02 Infineon Technologies Ag Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1625807A (zh) * 2002-01-29 2005-06-08 先进电力技术公司 分栅式功率模块以及用于抑制其中振荡的方法
US20070108575A1 (en) * 2005-11-03 2007-05-17 Robert Montgomery Semiconductor package that includes stacked semiconductor die
US20090008804A1 (en) * 2004-09-13 2009-01-08 Martin Standing Power semiconductor package
CN202084540U (zh) * 2011-04-02 2011-12-21 四川大雁微电子有限公司 一种表面贴装型功率晶体管模块
KR20120012407A (ko) * 2010-07-30 2012-02-09 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 전력반도체 모듈 및 서브모듈

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061863A (en) * 1989-05-16 1991-10-29 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Transistor provided with a current detecting function
JPH05299431A (ja) * 1992-04-16 1993-11-12 Toyota Autom Loom Works Ltd 電流検出機能付トランジスタ
JP3243902B2 (ja) * 1993-09-17 2002-01-07 株式会社日立製作所 半導体装置
JPH11134049A (ja) * 1997-10-30 1999-05-21 Dve:Kk 基準電圧回路
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
US6369646B1 (en) * 2001-01-29 2002-04-09 Delphi Technologies, Inc. Leakage current compensation circuit
JP4610453B2 (ja) * 2005-09-27 2011-01-12 三洋電機株式会社 電流検出回路
JP4916745B2 (ja) * 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5390064B2 (ja) * 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
JP4930904B2 (ja) * 2007-09-07 2012-05-16 サンケン電気株式会社 電気回路のスイッチング装置
JP2009277930A (ja) * 2008-05-15 2009-11-26 Nec Electronics Corp 半導体装置
JP5188465B2 (ja) * 2009-06-30 2013-04-24 日立オートモティブシステムズ株式会社 電流検出装置およびこれを用いた制御システム
JP5445329B2 (ja) * 2010-05-25 2014-03-19 株式会社デンソー 電力半導体装置
DE102010030317B4 (de) * 2010-06-21 2016-09-01 Infineon Technologies Ag Schaltungsanordnung mit Shuntwiderstand
US8785931B2 (en) * 2010-09-03 2014-07-22 Mitsubishi Electric Corporation Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1625807A (zh) * 2002-01-29 2005-06-08 先进电力技术公司 分栅式功率模块以及用于抑制其中振荡的方法
US20090008804A1 (en) * 2004-09-13 2009-01-08 Martin Standing Power semiconductor package
US20070108575A1 (en) * 2005-11-03 2007-05-17 Robert Montgomery Semiconductor package that includes stacked semiconductor die
KR20120012407A (ko) * 2010-07-30 2012-02-09 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 전력반도체 모듈 및 서브모듈
CN202084540U (zh) * 2011-04-02 2011-12-21 四川大雁微电子有限公司 一种表面贴装型功率晶体管模块

Also Published As

Publication number Publication date
JP6089099B2 (ja) 2017-03-01
WO2013163308A1 (en) 2013-10-31
US8581660B1 (en) 2013-11-12
JP2015519741A (ja) 2015-07-09
CN104247027B (zh) 2017-09-12
US20130278328A1 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
KR101535405B1 (ko) 감지 회로를 형성하는 방법 및 그 구조
CN104282690B (zh) 半导体器件
US9960153B2 (en) Semiconductor device and electronic apparatus of a cascode-coupled system
US9523720B2 (en) Multiple current sensor device, a multiple current shunt device and a method for providing a sensor signal
US10698021B2 (en) Device including a compound semiconductor chip
CN102655367A (zh) 功率模块
US7872459B2 (en) Semiconductor integrated circuit device and regulator using it
US20220302075A1 (en) Power semiconductor module
US10002858B2 (en) Power transistor module
CN109168321A (zh) 半导体模块
JP2017204575A (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
US9064713B2 (en) Voltage regulator using N-type substrate
CN104247027A (zh) 功率晶体管模块
CN106981479B (zh) 功率模块、3相逆变器系统以及功率模块的检查方法
US10989742B2 (en) Magnetic current sensor
US20160148927A1 (en) Switching element, semiconductor device, and semiconductor device manufacturing method
JP2020013955A (ja) 半導体装置、および、抵抗素子
CN101946412B (zh) 用于限制非镜像电流的方法及其电路
JP2020162354A (ja) 半導体モジュールの製造方法
US11728251B2 (en) Semiconductor power module with temperature sensors and shaped top plate to equalize current paths
CN107861056A (zh) 确定通过功率开关的电流的方法和系统及功率开关电路
CN104412194B (zh) 测量电力调节器系统中的电流
KR101970364B1 (ko) 반도체 집적 회로 장치
CN104412194A (zh) 测量电力调节器系统中的电流

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant