CN104241477B - 带有金属化侧墙的半导体发光器件 - Google Patents

带有金属化侧墙的半导体发光器件 Download PDF

Info

Publication number
CN104241477B
CN104241477B CN201310664614.5A CN201310664614A CN104241477B CN 104241477 B CN104241477 B CN 104241477B CN 201310664614 A CN201310664614 A CN 201310664614A CN 104241477 B CN104241477 B CN 104241477B
Authority
CN
China
Prior art keywords
semiconductor structures
side wall
active semiconductor
active
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310664614.5A
Other languages
English (en)
Other versions
CN104241477A (zh
Inventor
J·M·弗罗因德
D·L·德赖弗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies Fiber IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies Fiber IP Singapore Pte Ltd filed Critical Avago Technologies Fiber IP Singapore Pte Ltd
Publication of CN104241477A publication Critical patent/CN104241477A/zh
Application granted granted Critical
Publication of CN104241477B publication Critical patent/CN104241477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一种半导体发光器件包括至少部分透明的衬底、所述有源半导体结构、绝缘层以及金属层。衬底包括第一表面、第二表面以及至少一个侧墙。所述有源半导体结构包括第一表面、第二表面以及至少一个侧墙，所述有源半导体结构的第一表面面向衬底的第二表面。绝缘层包围所述有源半导体结构的至少一个侧墙的至少一部分。金属层包围绝缘层的至少一部分。所述有源半导体结构的至少一个侧墙是呈锥形，并且所述有源半导体结构的至少一个侧墙的第一部分具有与所述有源半导体结构的至少一个侧墙的第二部分不同的锥度。

Description

带有金属化侧墙的半导体发光器件
技术领域
本领域一般地涉及半导体器件，以及更具体地，涉及半导体发光器件。
背景技术
在现有技术中，许多不同类型的半导体发光器件是已知的，包括表面发射激光器和发光二极管。这些器件中的一些利用氮化镓（GaN）来形成用于产生光的有源半导体结构。基于GaN的表面发射激光器和发光二极管已经在许多应用中得到了广泛的使用，包括交通灯和其他类型的固态照明、室内和室外电子显示器、用于液晶显示器的背光以及许多其他应用。这些基于GaN的器件具有许多显著的优点，例如优异的光束特征以及易于成批制作和封装。其他类型的半导体发光器件利用其他的半导体材料提供了类似的优点。
发明内容
在一个实施例中，半导体发光器件包括至少部分透明的衬底，有源半导体结构，绝缘层以及金属层。所述衬底包括第一表面、第二表面以及至少一个侧墙。所述有源半导体结构包括第一表面、第二表面以及至少一个侧墙，有源半导体结构的第一表面面向衬底的第二表面。所述绝缘层包围有源半导体结构的至少一个侧墙的至少一部分。所述金属层包围绝缘层的至少一部分。所述有源半导体结构的至少一个侧墙呈锥形，并且所述有源半导体结构的至少一个侧墙的第一部分具有与所述有源半导体结构的至少一个侧墙的第二部分不同的锥度。
可以以表面发射激光器或发光二极管或其他的形式实现半导体发光器件。
可以结合照明系统、电子显示器或其他类型的系统或器件中关联控制电路实现一个或多个表面发射激光器、发光二极管或其他半导体发光器件。作为一个更加具体的示例，可以以具有关联控制电路的阵列形式组合，并且在照明系统、电子显示器或其他类型的系统或器件中实现多个半导体发光器件。
本发明的其他实施例包括但不限于方法、装置、集成电路以及处理器件。
附图说明
图1是在说明性的实施例中包括具有金属化侧墙的发光二极管的示例性半导体发光器件的横截面图。
图2至11示出了形成图1中的发光二极管的过程中的各个步骤。
图12和13是在说明性的实施例中对于发光二极管的不同可能结构的横截面图。
图14-19示出了在说明性的实施例中形成发光二极管阵列的过程中的各个步骤。
图20是说明性的实施例的发光二极管阵列结构的横截面图。
图21示出了在说明性的实施例中形成发光二极管的另一种阵列结构的过程中的步骤。
图22是在说明性的实施例中带有共用金属化侧墙的发光二极管的另一种阵列结构的横截面图。
图23示出了在说明性的实施例中具有金属化侧墙的发光二极管阵列。
图24示出了在说明性的实施例中带有共用阵列反射器的图23中的发光二极管阵列。
图25示出了包括发光二极管阵列和关联控制电路的集成电路。
图26示出了包含图25中的集成电路的处理器件。
具体实施方式
本发明的实施例在本文中将结合示例性的发光二极管（LED）示出。然而应当理解，能够利用半导体发光器件（包括例如表面发射激光器（SEL））的各种可选类型和结构来实现本发明的实施例。
图1以LED100的形式示出了示例性的半导体发光器件。LED100包括蓝宝石衬底102和有源半导体结构104。如图1中所示，有源半导体衬底104的表面面向蓝宝石衬底102的表面。在图1中，面向衬底102的有源半导体衬底104表面在本文中称为顶表面或第一表面。在图1中，面向有源半导体结构104的第一表面的衬底102的表面在本文中称为底表面或第二表面。
在该实施例中的有源半导体结构104示意性的包括GaN LED结构，但是可以在其他的实施例中使用许多其他的半导体材料和结构。GaN LED结构可以外延生长或者另行利用公知的技术形成在蓝宝石衬底上。
蓝宝石衬底102在由有源半导体结构104产生的光的一个或多个波长处是基本上透明的，并且是在本文中更一般地称为“至少部分透明的衬底”的示例。上述衬底对于包括由有源半导体结构104产生的光的典型波长的特定波长范围可以是基本上透明的。可以在其他的实施例中使用各种不同类型的衬底。因此，蓝宝石的使用并不是必须的。
绝缘层108形成在衬底102的侧墙、有源半导体结构104的侧墙以及有源半导体结构104的部分底表面或第二表面的周围。有源半导体结构104的没有被绝缘层108包围的底表面或第二表面的剩余部分可以形成用于p-接触110的区域。金属层112包围绝缘层108。
在LED100中通过有源半导体结构104的有源区106产生光，但是可以在其他的实施例中使用许多其他的光产生装置。由有源半导体结构104产生的至少部分光从衬底的底表面或第二表面经过衬底102发射到衬底102的顶表面或第一表面。例如，从有源半导体结构104发射的部分光可以沿着光路163和164通过衬底102的底表面或第二表面发射到衬底102的顶表面或第一表面的外面。从有源半导体结构104产生的光的其他部分可以沿着光路161、162和165向有源半导体结构104的侧墙或者衬底102的侧墙发射。
有源半导体结构104及衬底102的侧墙可以是锥形的，使得从有源半导体结构104向有源半导体结构104的侧墙或衬底102的侧墙发射的光被反射远离侧墙并射向衬底102的顶表面或第一表面。如图1所示，有源半导体结构104的侧墙可以是从有源半导体结构的第一或顶表面向内呈锥形。
绝缘层108在由有源半导体结构104产生的光的一个或多个波长处可以是至少部分透明的。绝缘层还可以或可选地包括钝化的抗反射绝缘体。绝缘层进一步被配置为阻止由有源半导体结构104产生的光的表面吸收。绝缘层104可以包括SiO2，但是可以使用各种其他材料。包围绝缘层108的金属层112可以包括铝、金、银、铂、钛或各种其他金属及合金。
如图1中所示，从有源半导体结构104产生的光沿着光路161、162和165经过绝缘层108发射到金属层112，并且经过有源半导体结构104和/或衬底102向衬底102的顶表面或第一表面反射。
如图1中所示，衬底102和有源半导体结构104的侧墙呈锥形以便以期望的方向反射在有源半导体结构104中产生的光。在图1中，光的期望或主要方向是通过衬底102的顶表面或第一表面向外。然而应该理解，对于特定实施例可以选择各种其他期望的方向。另外，可以选择有源半导体结构104的至少一个侧墙的呈锥形的量或锥形轮廓以实现期望的反射特性。
在图1中，衬底102的侧墙是从衬底102的顶表面或第一表面向内呈锥形。类似地，有源半导体结构104的侧墙是从有源半导体104的顶表面或第一表面向内呈锥形。重要的是，注意到虽然图1示出了呈锥形的衬底102和有源半导体结构104的侧墙的整个长度，但是实施例并不仅限于该布置。在一些实施例中，衬底102和/或有源半导体结构104的侧墙的一部分可以基本上垂直于衬底102的顶表面或第一表面和/或有源半导体结构104的顶表面或第一表面。在其他的实施例中，衬底可以根本就不是呈锥形的。
如图1中所示，有源半导体结构104的侧墙的各部分具有不同的锥度。有源半导体结构104的侧墙的从有源区106延伸到有源半导体结构104的底表面或第二表面的指定部分具有与有源半导体结构104的侧墙的剩余部分不同的锥度。然而，重要的是注意到，所述指定部分不必从有源区106延伸到有源半导体结构104的底表面或第二表面。相反，例如，所述指定部分可以包括有源半导体结构104的邻近有源半导体结构104的底表面或第二表面的侧墙部分，该部分不包括包围有源区106的侧墙或者仅包括包围有源区106的侧墙部分。
可以选择有源半导体结构104的至少一个侧墙的锥度以减少有源半导体结构104的拐角或边缘处的应力点，在该处有源半导体结构104的底表面与有源半导体结构104的至少一个侧墙交汇。在一些实施例中，有源半导体结构被形成为使得有源区域带106距离半导体结构104的底表面或第二表面仅几微米。因此，在有源半导体结构104的拐角或边缘处的引起绝缘层108中的开裂或其他间断的应力点可能会通过使金属层112接触到有源区106而使LED100短路。在本发明的实施例中的半导体发光器件可以具有带有变化锥度的侧墙部分以便减少这些应力点。此外，有源半导体结构104的侧墙的各种其他部分可以是呈锥形以便减少其他的应力集中区域。
利用各种技术包括选择性刻蚀或激光切片、离子研磨和/或选择性区域生长技术，有源区106也可以是隔离的。这些技术能够允许更好地控制有源半导体结构的侧墙的锥度，并且阻止例如短路的危害。
可以依据斜率描述有源半导体结构104的侧墙的锥度，所述斜率是相对于大体上平行于有源半导体结构104的底表面或第二表面的x-轴和垂直于x-轴的y-轴来限定的。有源半导体结构104的侧墙的从有源区106延伸到有源半导体结构104的底表面或第二表面的指定部分的斜率(即Δy/Δx)具有小于侧墙的剩余部分的大小。因此，侧墙与有源半导体结构104的底表面的拐角的角度可以比有源半导体结构104的侧墙的剩余部分相对于有源半导体结构104的底表面的角度是更大的钝角。
应理解，有源半导体结构104的侧墙的指定部分不必具有均匀的或恒定的斜率。相反，有源半导体结构104的侧墙的指定部分可以包括一个或多个变化斜率的线性段。有源半导体结构104的侧墙的指定部分还可以是弧形，使得它们与有源半导体结构104的底表面形成圆形的边缘。在其他的实施例中，可以对有源半导体结构104的侧墙部分使用各种其他的锥形外形和布置。
所述LED100进一步包括子基底114，所述子基底114被配置为支持有源半导体结构104及其相关衬底102。子基底114的上表面的一部分位于有源半导体结构102的有源区106下。有源半导体结构102、衬底104和子基底114的这种布置是LED的倒装芯片结构的示例。尽管这种倒装芯片结构能够提供增强的热管理和光发射的光学耦合，但是也能够使用半导体发光器件组件的其他类型和布置。
正如上面指明的，子基底114支持有源半导体结构104和衬底102。在子基底114的上表面上形成子基底接合焊盘116及焊料凸块118，以用于耦合有源半导体结构104的底表面或第二表面上的p-接触110。所述p-接触110可以与有源半导体结构104的反射器整体形成，或者另行与有源半导体结构104的反射器相关联地形成。
上面指出的反射器通常被布置为使得将在有源区106中产生的光反射远离有源半导体结构104的底表面或第二表面并且反射返回朝向衬底102。
n-接触120也被形成用于连接至衬底102的第一表面或顶表面。在衬底102中提供至少一个通孔用于使n-接触120连接到有源半导体结构104。
此外，所述LED100仅是示例性的，并且可以使用其他类型的LED结构或者更一般的半导体发光器件。例如，如前面指出的，在其他的实施例中可以用其他类型的LED结构和SEL结构替代图1中用作有源半导体结构104的特定的LED结构。
参考图2-11现在将描述LED100的形成。
图2示出了具有第一表面的有源半导体结构104，所述第一表面面向蓝宝石衬底102的第二表面。有源半导体结构104的第一表面对应于图1中所示的有源半导体结构104的顶表面，并且衬底102的第二表面对应于图1中所示的衬底102的底表面。
所述蓝宝石衬底102具有特定的初始厚度，该厚度可以例如大约400微米（μm）。假设利用金属有机气相沉积（MOCVD）在蓝宝石衬底上外延生长多个GaN层来形成GaN LED结构。类似的技术可以用于形成其他类型的有源半导体结构，例如LED结构。所述有源半导体结构104具有在其中形成的有源区域带106。
安装带201贴到衬底102的第一表面用于形成LED100的进一步处理步骤。各种膜和其他材料可以用于安装带201。选择特定的膜或黏性材料可以取决于许多因素，包括例如随后处理步骤需要的黏性强度，诸如研磨衬底102至期望的厚度，以及易于拾取、放置和释放结构以用于接合成封装。在一些实施例中，使用UV带或热分解带。UV带和热分解带提供足够的黏性强度用于锯切和研磨处理，同时也提供可重复且低的释放强度用于拾取、放置和释放该结构。
接下来，如图3中所示，用有斜面的金刚石刀片301预锯切所述结构到预定深度。所述预锯切过程建立了个体管芯尺寸，管芯厚度，以及有源半导体结构104和衬底102的侧墙的呈锥形部分。可以基于有源半导体结构104和衬底102的侧墙的各部分的期望锥度选择所述有斜面的金刚石刀片301的尺寸和形状。
可以使用各种其他的工艺技术建立个体管芯尺寸、管芯厚度以及有源半导体结构102和衬底102的各部分的锥度。例如，可以使用激光切片、离子研磨或其他的微机械技术代替所述有斜面的金刚石刀片301或者与所述有斜面的金刚石刀片301结合使用。
在一些实施例中，可以在有源半导体结构104的第二表面上形成刻蚀掩模层。所述刻蚀掩模层可以用光刻胶涂覆并且被图案化以暴露掩模将被去除的区域。随后，用反应离子刻蚀（RIE）或湿法刻蚀能够刻蚀所述刻蚀掩模材料并且去除所述光刻胶，以暴露有源半导体结构的第二表面的各部分并且留下图案化的掩模。然后有源半导体结构的第二表面的被暴露的各部分能够被刻蚀以得到所述有源半导体结构和/或所述衬底的侧墙的期望的锥度。
在其他的实施例中，用生长掩模可以在被暴露的衬底部分上面生长有源半导体结构。可以使用选择区域生长技术用于形成有源半导体结构使其侧墙具有期望的锥度。本领域的技术人员将容易理解可以使用各种其他的工艺。
图4示出了在有源半导体结构104的各部分上形成的后处理刻蚀。后处理刻蚀用于提供圆形边缘，在所述圆形边缘处，有源半导体结构104的第二表面与有源半导体结构的侧墙交汇。如上面描述的，所述后处理刻蚀能够有利地成形或形成具有不同锥度的有源半导体结构的侧墙的各部分，以减少沿着边缘的应力点，在那里有源半导体结构104的侧墙与有源半导体结构104的底表面交汇。如上注意，侧墙上的应力点可以导致所述钝化或绝缘层108的开裂。在一些实施例中，有源区106在有源半导体结构104的第二表面几微米范围内，并且因此所述结构由于钝化或绝缘层沿着边缘开裂而可能容易发生短路，在所述边缘处，有源半导体结构104的侧墙与有源半导体结构的底表面交汇。
如图5中所示，然后形成绝缘层108。利用图3和4中示出的预锯切和后处理刻蚀工艺，在所述有源半导体结构104的第二表面上以及所述有源半导体结构104和衬底102的侧墙上形成绝缘层108。可以利用原子层沉积（ALD）来沉积绝缘层108。可选地可以利用许多其他的技术沉积绝缘层108，包括例如等离子增强化学气相沉积（PECVD）。绝缘层108的厚度可以是大约1.0至2.0μm，并且绝缘层108可以由二氧化硅（SiO2）形成，但是能够利用其他的厚度和材料。利用这种厚度大约1.0至2.0μm的薄绝缘层108的实施例能够提供增强的反射。对于薄绝缘层108，从有源半导体结构104发射的光在被金属层112反射向衬底102的顶表面之前不需要传播如此远。
如图6中所示，然后在绝缘层108上形成共形光刻胶层601。可以使用喷涂技术沉积光刻胶层601，但是可以使用各种其他的技术。接下来，曝光并图案化光刻胶层601以形成图7中所示的开口701。例如，这可以涉及利用湿法刻蚀技术（如氧化层刻蚀缓冲（BOE）工艺）将绝缘层108刻蚀成条形掩模。然后在开口701中形成p-接触110。如图8中所示，利用RIE或湿法刻蚀以去除剩余的光刻胶层601以及被开口701暴露的绝缘层108部分。
如图9中所示，然后在绝缘层108上以及在被开口701暴露的有源半导体结构104部分上沉积反光金属化的共形层。反光金属化的共形层形成p-接触110和金属层112。可以使用ALD沉积反光金属化的共形层，但是也可以使用其他合适的技术。
如图10中所示，然后执行带到带转移以暴露衬底102的第一表面。从衬底102的第一表面去除安装带201并且放置安装带1001以保护p-接触110，金属层112和结构形貌。
如图11中所示，执行背面研磨以将晶片分离成单个管芯。使用研磨工具1101来研磨衬底102至期望的厚度。如上所述，衬底102的初始厚度可以是400μm，而衬底102可以被向下研磨到大约200μm。
尽管本示例中的期望厚度是大约200μm，但是还可以使用许多其他的厚度。因此应当理解，本文中涉及的厚度和其他尺寸仅是示例性的。基于衬底102的侧墙的锥度和/或有源半导体结构104的侧墙的锥度，可以选择衬底102的厚度用于在特定应用中获得期望的反射特性。还可以选择期望的厚度以减少平均自由行程并且改善从有源半导体结构104的有源区106的光提取。而且，有源半导体结构102的GaN缓冲层可以用作刻蚀停止以额外地降低平均自由行程。
一旦晶片被分离成如图11中所示的单个管芯，管芯就能够被拾取和放置，使得p-接触110和金属层112被安装在如图1中所示的焊料凸块118上。光刻和湿法刻蚀工艺能够用于限定焊料凸块118的图案。焊料凸块118可以包括电镀到p-接触110上的锡（Sn）。
在一些实施例中，可以利用向下研磨到有源半导体结构104，研磨工艺可以完全去除衬底102以将晶片分离成单个管芯。单个管芯能够从安装带直接拾取和放置用于接合到子基底。因此，应理解，在一些实施例中，类似于图1中所示的LED100地形成LED，但没有衬底102。
在其他的实施例中，激光剥离技术被使用，代替向下研磨衬底102和/或有源半导体结构104。在激光剥离技术中，激光照射衬底102的第二表面。有源半导体结构104中的牺牲层能够从衬底102分离，或者有源半导体结构104中的一定数量的镓（Ga）能够溶解导致有源半导体结构104从衬底102分离。
假设将在晶片级执行上述处理操作，并且被处理的晶片然后分成了单独的集成电路。如前面所述，通过接合到子基底114将集成电路中的指定一个布置成倒装芯片封装。
重要的是注意到，本发明的实施例并不仅限于将晶片分离成单个管芯（如图11中所示）。相反，正如下面进一步详细描述的，晶片的许多管芯可以组成阵列，其中在晶片上的管芯阵列的侧墙周围形成金属层。
图12和13示出了对于图1的LED100中示出的有源半导体结构104的侧墙、绝缘层108和金属层112的不同的可能结构的横截面图。图12和13中的类似参考数字符号指代图1中的类似的部件。
图12示出了LED1200，其中绝缘层1208具有非均匀的厚度，绝缘层1208包围衬底102的侧墙、有源半导体结构104的侧墙以及有源半导体结构104的底表面的一部分。如上讨论的，边缘能够形成应力点，在边缘处，有源半导体结构104的侧墙与有源半导体结构104的底表面或第二表面交汇。在应力点处的绝缘层1208的开裂可能会造成金属层1212使得LED1200短路。如图12中所示，在该应力点处的绝缘层1208要厚于有源半导体结构104的侧墙剩余部分上的绝缘层1208的厚度，以帮助避免使LED1200短路。例如，在该应力点处的绝缘层108的厚度是剩余部分绝缘层108的厚度的两倍，但是可以使用各种其他的厚度配置。作为进一步的示例，在应力点处的绝缘层108的厚度与侧墙的剩余部分的厚度之比可以是3:2或3:1。
图13示出了LED1300，其中有源半导体结构104的侧墙的指定部分的锥度被成形以便相对有源半导体结构104的底表面形成圆形边缘。如图13中所示，在该边缘处的绝缘层1308是圆形的，减少了边缘处的应力点的严重程度，因此帮助防止金属层1312短路LED1300，在所述边缘处，有源半导体结构104的侧墙与有源半导体结构104的底表面交汇。除了具有圆形的边缘，如以上关于LED1200所述的，LED1300在应力点处还具有较厚的绝缘层。
如上所述，在一些实施例中，晶片没有被物理地分离成单独地被封装的管芯。图14-19示出了在这些实施例中的形成半导体发光器件阵列的处理的各个步骤。
图14示出了具有在绝缘层108上形成的平坦化的绝缘层1401的图5的结构的横截面图。可以用ALD沉积平坦化的绝缘层1401，但是如上所述，可以利用许多其他的技术。应理解，尽管图14中示出平坦化的绝缘层1401沉积在分离三个单个管芯的绝缘层上，但是实施例并不仅限于该布置。相反，平坦化的绝缘层1401可以形成在具有两个单个管芯或多于三个单个管芯的晶片上。
如图15中所示，光刻胶层1501形成在平坦化绝缘层1401上。可以使用喷涂技术沉积光刻胶层1501，但是也可以使用各种其他的技术。接下来，光刻胶层1501被曝光并且图案化以形成开口1600。尽管图16只示出了在单个管芯中的开口1600，但是其他的开口可以以类似的方式形成在晶片的其他管芯中。如图17中所示，p-接触1710形成在开口1600中。
重要的是注意到，虽然图14-19示出了平坦化的绝缘层1401大体上填充了晶片中的相邻管芯的侧墙之间的空间，但是实施例并不仅限于该布置。相反，在一些实施例中，反射材料（例如金属层）可以形成在晶片的相邻管芯的侧墙之间以代替至少部分的平坦化绝缘层1401。
如图18所示，金属层1812随后形成在阵列的外侧墙上。虽然图18示出了具有连续的金属层1812的两个管芯阵列的横截面图，连续的金属层1812形成在外侧墙、平坦化绝缘层1401以及p-接触1710上，但是实施例并不仅限于该布置。在其他的实施例中，阵列可以包括形成在单个晶片上的多于两个管芯，管芯可以分组为阵列，具有包围阵列侧墙及平坦化绝缘层1401的金属层1812。
在形成金属层1812之后，可以执行带到带转移及研磨工艺以便形成图19中示出的阵列1900。可以使用类似于图9-11所述的技术执行带到带转移及研磨工艺。
如图20中所示，图19中示出的阵列1900可以随后被拾取和安装到子基底上以形成LED阵列2000。阵列被安装在焊料凸块2018上。焊料凸块2018被安装在子基底接合焊盘2016上，子基底接合焊盘2016被安置在子基底2014上。n-接触2020被如图20中所示地连接。在衬底102中提供相应的通路用于将n-接触2020连接到LED阵列2000中的每一个管芯中的有源半导体结构104。重要的是注意到，虽然图20示出只有单个n-接触2020，但实施例并不仅限于该布置。例如，LED阵列2020中的每一个管芯可以具有单独地可寻址的n-接触。
LED阵列2000中的每一个管芯的p-接触1710都通过金属层1812与彼此相连。因此，LED阵列2000中的单个管芯并不是通过各自的p-接触1710而可以单独寻址的。在其他的实施例中，阵列中的每一个管芯的p-接触可以是与金属层1812良好分离的镜。图21示出了这一布置的横截面图。个体p-接触2110-1和2110-2被形成用于阵列2100的每一个管芯。p-接触2110中的每一个可以是单独可寻址的，使得阵列2100中的管芯的特定管芯可以单独被激活。图19中示出的阵列2100可以随后被拾取并安装到图22中示出的子基底上，以用与关于图20所述的类似的方式形成LED阵列2200。
在一些实施例中，LED阵列的子基底可以具有图案化的接触，以使得当LED阵列被转移或接合到子基底时，阵列的各部分能够被分别连接。
还可以在两个或多个LED的一个或多个堆（bank）中连接形成在单个晶片上的LED阵列的p-接触和/或n-接触。两个或多个LED的每一个堆可以是单独可寻址的。在一些实施例中，可以利用各LED的不同的堆来提供不同的光输出特性，例如强度，图案等等。在其他的实施例中，可以为了冗余的目的利用各LED的堆。一些堆可以是主堆而其他的是冗余堆。如果主堆故障，则可以靠激活冗余堆来替代主堆。可以为了可单独寻址的LED阵列使用类似的冗余技术。还可以使用隔离或熔断技术从堆中去除堆中的各LED中的被短路的特定LED。
图23示出了具有金属化侧墙的半导体发光器件的阵列2300。阵列2300的半导体发光器件包括具有金属化侧墙反射器2302-1的LED2301-1、具有金属化侧墙反射器2302-2的LED2301-2、具有金属化侧墙反射器2302-3的LED2301-3以及具有金属化侧墙反射器2302-4的LED2301-3。阵列2300中的各LED2301和各金属化侧墙反射器2302的每一个可以类似于前面关于图1、图12或图13所描述的。重要的是注意到，虽然图23示出了在方格布局中具有四个LED2301的阵列2300，但是实施例并不仅限于该布置。阵列可以包括在不同的形状中布置的多于或少于四个半导体发光器件。例如，阵列可以包括半导体发光器件构成的线、半导体发光器件构成的圆形等等。
图24示出了具有包围各LED2301和各金属化侧墙2302的共用阵列反射器2400的图23的阵列2300。共用阵列反射器2400能够被成形为将从各LED2301发射的光引向期望的方向。
如前面提到的，可以以集成电路形式实现例如如上描述的那些的半导体发光器件。在特定的该集成电路实现中，相同的管芯通常以重复的图案形成在半导体晶片的表面上。每一个管芯都包括如本文中描述的电路，并且可以包括其他的结构或电路。单个管芯从晶片上被分割或切割，然后被封装为集成电路。本领域的技术人员知道如何切割晶片并封装管芯以制成集成电路。这样制作的集成电路被认为是本发明的实施例。此外，如上所述的，在一些示例中可以形成器件，其中在晶片上两个或多个单个管芯形成阵列结构。
图25示出了本发明的集成电路实施例的一个示例。在这个实施例中，集成电路2500包括LED100的阵列2502，其中每一个LED100配置为如前面结合图1所描述的那样。控制电路2504被耦合至LED的阵列2502并且被配置为控制由那些LED的光生成。集成电路2500可以被实现在照明系统、电子显示器或其他类型的系统和器件中。
作为另一个示例，如图26中所示，指定的发光器件集成电路2500可以被集成到处理器件2600中。这样的处理器件可以包括笔记本电脑或台式电脑、移动电话、电子阅读器或其他类型的利用一个或多个LED集成电路以提供背光或其他功能的处理器件。
在处理器件2600中，发光器件集成电路2500被耦合至处理器2610，处理器2610控制由相应的LED阵列的光生成。
处理器2610可以包括例如微处理器、特定用途集成电路（ASIC）、现场可编程门阵列（FPGA）、中央处理单元（CPU）、算术逻辑单元（ALU）、数字信号处理器（DSP）或者其他类似的处理设备组件，以及其他类型和布置的电路及其组合。
处理器2610被耦合至存储器2612。存储器2612储存用于由处理器2610执行的实现处理器件2600的各功能部分的软件代码。所给出的这种存储器储存了用于由相应的处理器执行的软件代码，存储器在本文中更一般地被称为计算机可读介质或其他类型的在其中具有实现的计算机程序代码的计算机程序产品的示例，并且存储器可以包括例如电子存储器（例如随机存取存储器（RAM）或只读存储器（ROM））、磁存储器、光存储器或者其他类型的存储设备及其组合。如上指出的，处理器可以包括微处理器、ASIC、FPGA、CPU、ALU、DSP或其他电路的部分或者组合。用于实现处理器的这种电路组件可以包括一个或多个集成电路。
图25和26分别示出的集成电路2500和处理器件2600的特定结构仅是示例性的，而在其他的实施例中，集成电路和处理器件可以包括除了具体示出的那些元件之外的其他元件，或者取代示出的那些元件的其他元件，包括在这些电路和器件的传统实现中可以找到的普通类型的一个或多个元件。
再次强调的是如本文中描述的本发明的实施例确定为仅是示例性的。例如，可以利用半导体发光器件、有源半导体结构、衬底和侧墙锥形外形（除了在本文中描述的具体的实施例中利用的那些）的各种各样的不同的类型和布置，实现本发明的其他实施例。并且，特定的工艺流程操作和相关参数（如材料和厚度）仅是示例性的。此外，本文中在描述一些实施例的上下文中指定的特定的假设不必应用在其他的实施例中。对于本领域的技术人员，在所附权利要求的范围内的这些和许多其他可选的实施例将是显然的。

Claims (20)

1.一种半导体发光器件，包括：
至少部分透明的衬底，包括第一表面和第二表面；
有源半导体结构，包括第一表面、第二表面以及至少一个侧墙，所述有源半导体结构的所述第一表面面向所述衬底的所述第二表面；
绝缘层，包围所述有源半导体结构的所述至少一个侧墙的至少一部分；以及
金属层，包围所述绝缘层的至少外侧部分；
其中所述有源半导体结构的所述至少一个侧墙呈锥形；其中所述有源半导体结构的所述至少一个侧墙的第一部分具有与所述有源半导体结构的所述至少一个侧墙的第二部分不同的锥度；以及
其中所述有源半导体结构包括在所述有源半导体结构的所述至少一个侧墙的所述第一部分中且邻近所述有源半导体结构的所述第二表面的有源区，所述有源半导体结构的所述至少一个侧墙的所述第一部分从所述有源区延伸至所述有源半导体结构的所述第二表面，所述有源半导体结构的所述至少一个侧墙的所述第二部分从所述有源区延伸至所述有源半导体结构的所述第一表面。
2.根据权利要求1的器件，其中所述有源半导体结构的所述至少一个侧墙从所述有源半导体结构的所述第一表面向内呈锥形。
3.根据权利要求1的器件，其中所述有源半导体结构的所述至少一个侧墙的所述第一部分与所述有源半导体结构的所述第二表面形成圆形化的边缘。
4.根据权利要求1的器件，其中所述有源半导体结构的所述至少一个侧墙的所述第一部分和所述有源半导体结构的所述至少一个侧墙的所述第二部分包括各自的线性段，所述有源半导体结构的所述至少一个侧墙的所述第一部分的所述线性段相对于所述有源半导体结构的所述第二表面的斜率大小要小于所述有源半导体结构的所述至少一个侧墙的所述第二部分相对于所述有源半导体结构的所述第二表面的斜率大小。
5.根据权利要求1的器件，其中所述至少一个侧墙呈锥形，使得所述金属层将由所述有源半导体结构产生的光向所述衬底的所述第一表面反射。
6.根据权利要求1的器件，所述有源半导体结构的所述至少一个侧墙的所述第一部分的锥形经配置以减小所述有源半导体结构的边缘处的应力集中区域，在所述有源半导体结构的边缘处所述有源半导体结构的所述至少一个侧墙与所述有源半导体结构的所述第二表面交汇。
7.根据权利要求1的器件，其中包围所述有源半导体结构的所述侧墙的所述第一部分的所述绝缘层的第一部分厚于包围所述有源半导体结构的所述至少一个侧墙的所述第二部分的所述绝缘层的第二部分。
8.根据权利要求1的器件，其中所述绝缘层包括至少部分透明的、钝化的抗反射绝缘层。
9.根据权利要求1的器件，其中所述绝缘层经配置以阻止对从有源区发射的光的表面吸收。
10.根据权利要求1的器件，其中所述器件实施为半导体激光器和发光二极管。
11.一种方法，包括：
形成至少部分透明的衬底，所述衬底包括第一表面和第二表面；
形成有源半导体结构，所述有源半导体结构包括第一表面、第二表面以及至少一个侧墙，所述有源半导体结构的第一表面面向所述衬底的所述第二表面；
形成绝缘层，所述绝缘层包围所述有源半导体结构的所述至少一个侧墙的至少一部分；以及
形成金属层，所述金属层包围所述绝缘层的至少一外侧部分；
其中所述有源半导体结构的所述至少一个侧墙呈锥形；其中所述有源半导体结构的所述至少一个侧墙的第一部分具有与所述有源半导体结构的所述至少一个侧墙的第二部分不同的锥度；以及
其中所述有源半导体结构包括在所述有源半导体结构的所述至少一个侧墙的所述第一部分中且邻近所述有源半导体结构的所述第二表面的有源区，所述有源半导体结构的所述至少一个侧墙的所述第一部分从所述有源区延伸至所述有源半导体结构的所述第二表面，所述有源半导体结构的所述至少一个侧墙的所述第二部分从所述有源区延伸至所述有源半导体结构的所述第一表面。
12.根据权利要求11的方法，其中包围所述有源半导体结构的所述侧墙的所述第一部分的所述绝缘层的第一部分厚于包围所述有源半导体结构的所述至少一个侧墙的所述第二部分的所述绝缘层的第二部分。
13.一种装置，包括：
一个或多个半导体发光器件；以及
控制电路，耦合至所述一个或多个半导体发光器件，用于控制所述一个或多个半导体发光器件的光生成；
所述一个或多个半导体发光器件的至少指定的一个包括：
至少部分透明的衬底，包括第一表面和第二表面；
有源半导体结构，包括第一表面、第二表面以及至少一个侧墙，所述有源半导体结构的所述第一表面面向所述衬底的所述第二表面；
绝缘层，包围所述有源半导体结构的所述至少一个侧墙的所述至少一部分；以及
金属层，包围所述绝缘层的至少一外侧部分；
其中所述有源半导体结构的所述至少一个侧墙呈锥形；
其中所述有源半导体结构的所述至少一个侧墙的第一部分具有与所述有源半导体结构的所述至少一个侧墙的第二部分不同的锥度；以及
其中所述有源半导体结构包括在所述有源半导体结构的所述至少一个侧墙的所述第一部分中且邻近所述有源半导体结构的所述第二表面的有源区，所述有源半导体结构的所述至少一个侧墙的所述第一部分从所述有源区延伸至所述有源半导体结构的所述第二表面，所述有源半导体结构的所述至少一个侧墙的所述第二部分从所述有源区延伸至所述有源半导体结构的所述第一表面。
14.根据权利要求13所述的装置，其中所述一个或多个半导体发光器件和所述控制电路实施在照明系统、电子显示器中。
15.根据权利要求13所述的装置，其中耦合至所述一个或多个半导体发光器件、用于控制所述一个或多个半导体发光器件的光生成的所述控制电路是集成电路的一部分。
16.根据权利要求13所述的装置，其中包围所述有源半导体结构的所述侧墙的所述第一部分的所述绝缘层的第一部分厚于包围所述有源半导体结构的所述至少一个侧墙的所述第二部分的所述绝缘层的第二部分。
17.根据权利要求13的装置，其中所述一个或多个半导体发光器件包括耦合至所述控制电路的半导体发光器件的阵列。
18.根据权利要求17所述的装置，其中所述半导体发光器件的阵列包括形成在单个晶片上的至少两个指定的半导体发光器件。
19.根据权利要求18所述装置，其中所述指定的半导体发光器件中的第一半导体发光器件和第二半导体发光器件包括从金属层分离的各自的单个p-接触，使得所述指定的半导体发光器件中的第一半导体发光器件和第二半导体发光器件中的每一个能够被所述控制电路单独激活。
20.一种装置，包括：
一个或多个半导体发光器件；以及
耦合至所述一个或多个半导体发光器件控制电路，用于控制所述一个或多个半导体发光器件的光生成；
所述一个或多个半导体发光器件的至少一指定的半导体发光器件包括：
至少部分透明的衬底，包括第一表面和第二表面；
有源半导体结构，包括第一表面、第二表面以及至少一个侧墙，所述有源半导体结构的第一表面面向所述衬底的第二表面；
绝缘层，包围所述有源半导体结构的所述至少一个侧墙的至少一部分；以及
金属层，包围所述绝缘层的至少外侧部分；
其中所述有源半导体结构的所述至少一个侧墙呈锥形；以及
其中所述有源半导体结构的所述至少一个侧墙的第一部分具有与所述有源半导体结构的所述至少一个侧墙的第二部分不同的锥度；
其中所述有源半导体结构包括在所述有源半导体结构的所述至少一个侧墙的所述第一部分中且邻近所述有源半导体结构的所述第二表面的有源区，所述有源半导体结构的所述至少一个侧墙的所述第一部分从所述有源区延伸至所述有源半导体结构的所述第二表面，所述有源半导体结构的所述至少一个侧墙的所述第二部分从所述有源区延伸至所述有源半导体结构的所述第一表面；
其中所述一个或多个半导体发光器件包括耦合至所述控制电路的半导体发光器件的阵列；
其中所述半导体发光器件的阵列包括形成在单个晶片上的至少两个指定的半导体发光器件；以及
其中所述至少两个指定的半导体发光器件的金属层形成用于所述至少两个指定的半导体发光器件的单个p-接触。
CN201310664614.5A 2013-06-18 2013-12-10 带有金属化侧墙的半导体发光器件 Active CN104241477B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/920,817 2013-06-18
US13/920,817 US9082926B2 (en) 2013-06-18 2013-06-18 Semiconductor optical emitting device with metallized sidewalls

Publications (2)

Publication Number Publication Date
CN104241477A CN104241477A (zh) 2014-12-24
CN104241477B true CN104241477B (zh) 2017-08-11

Family

ID=50942619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310664614.5A Active CN104241477B (zh) 2013-06-18 2013-12-10 带有金属化侧墙的半导体发光器件

Country Status (7)

Country Link
US (1) US9082926B2 (zh)
EP (1) EP2816617B1 (zh)
JP (1) JP2015005720A (zh)
KR (1) KR102075172B1 (zh)
CN (1) CN104241477B (zh)
DE (2) DE202014011202U1 (zh)
TW (1) TW201501373A (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6398323B2 (ja) * 2014-05-25 2018-10-03 日亜化学工業株式会社 半導体発光素子の製造方法
DE102015111721A1 (de) 2015-07-20 2017-01-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und strahlungsemittierender Halbleiterchip
CN109643745B (zh) * 2015-08-03 2023-07-14 亮锐控股有限公司 具有反射性侧涂层的半导体发光器件
DE102015117662B4 (de) * 2015-10-16 2021-07-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102016104965A1 (de) 2016-03-17 2017-09-21 Osram Opto Semiconductors Gmbh Lichtemittierender Halbleiterchip und Verfahren zur Herstellung eines lichtemittierenden Halbleiterchips
JP2017183462A (ja) * 2016-03-30 2017-10-05 ソニー株式会社 発光素子
KR102399464B1 (ko) * 2017-06-27 2022-05-19 주식회사 루멘스 엘이디 패널
US10741446B2 (en) * 2017-07-05 2020-08-11 Nxp Usa, Inc. Method of wafer dicing for wafers with backside metallization and packaged dies
KR102509639B1 (ko) 2017-12-12 2023-03-15 삼성전자주식회사 발광소자 패키지 제조방법
US11296262B2 (en) 2017-12-21 2022-04-05 Lumileds Llc Monolithic segmented LED array architecture with reduced area phosphor emission surface
DE102018106970A1 (de) 2018-03-23 2019-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US11784288B2 (en) * 2018-10-26 2023-10-10 Google Llc Light-emitting diodes with integrated optical elements
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
CN111279564B (zh) * 2019-05-28 2023-07-04 厦门三安光电有限公司 一种激光二极管及其制作方法
KR20200023319A (ko) * 2020-01-22 2020-03-04 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
US11626550B2 (en) 2020-01-25 2023-04-11 Jade Bird Display (shanghai) Limited Micro light emitting diode with high light extraction efficiency
CN113540313B (zh) * 2021-06-18 2023-05-19 泉州三安半导体科技有限公司 一种led芯片及其制造方法、半导体发光器件及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872824A (zh) * 2010-06-07 2010-10-27 厦门市三安光电科技有限公司 侧面具有双反射层的氮化镓基倒装发光二极管及其制备方法
CN102655197A (zh) * 2011-03-01 2012-09-05 索尼公司 发光单元和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204545B1 (en) * 1996-10-09 2001-03-20 Josuke Nakata Semiconductor device
JPH11233815A (ja) * 1998-02-13 1999-08-27 Furukawa Electric Co Ltd:The 半導体発光ダイオード
US6440859B1 (en) 1998-09-25 2002-08-27 Taiwan Semiconductor Manufacturing Company Method for etching passivation layer of wafer
WO2005091392A1 (en) 2004-03-18 2005-09-29 Phoseon Technology, Inc. Micro-reflectors on a substrate for high-density led array
JP4632697B2 (ja) * 2004-06-18 2011-02-16 スタンレー電気株式会社 半導体発光素子及びその製造方法
KR20060077801A (ko) 2004-12-31 2006-07-05 엘지전자 주식회사 고출력 발광 다이오드 및 그의 제조 방법
JP4992282B2 (ja) 2005-06-10 2012-08-08 ソニー株式会社 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
KR20090096704A (ko) 2006-12-22 2009-09-14 큐나노 에이비 직립 나노와이어 구조를 갖는 ｌｅｄ 및 이를 제조하는 방법
US20090050905A1 (en) * 2007-08-20 2009-02-26 Abu-Ageel Nayef M Highly Efficient Light-Emitting Diode
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US20120049214A1 (en) 2009-04-06 2012-03-01 Lowes Theodore D Monolithic Multi-Junction Light Emitting Devices Including Multiple Groups of Light Emitting Diodes
TW201318221A (zh) 2011-10-26 2013-05-01 Episil Technologies Inc 發光二極體之矽支架及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872824A (zh) * 2010-06-07 2010-10-27 厦门市三安光电科技有限公司 侧面具有双反射层的氮化镓基倒装发光二极管及其制备方法
CN102655197A (zh) * 2011-03-01 2012-09-05 索尼公司 发光单元和显示装置

Also Published As

Publication number Publication date
KR20140146989A (ko) 2014-12-29
US20140367717A1 (en) 2014-12-18
TW201501373A (zh) 2015-01-01
DE202014011201U1 (de) 2018-08-22
KR102075172B1 (ko) 2020-02-07
EP2816617A1 (en) 2014-12-24
EP2816617B1 (en) 2018-03-21
CN104241477A (zh) 2014-12-24
DE202014011202U1 (de) 2018-09-05
JP2015005720A (ja) 2015-01-08
US9082926B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
CN104241477B (zh) 带有金属化侧墙的半导体发光器件
US10134954B2 (en) Light emitting element having protective layer
US8969897B2 (en) Light emitting device
JP4623953B2 (ja) 電磁ビームを放出する半導体チップおよびその製造方法
JP6023660B2 (ja) 半導体発光素子及び半導体発光装置
KR100993077B1 (ko) 반도체 발광소자 및 그 제조방법, 발광소자 패키지
JP2017520118A (ja) 小型光源を有する波長変換発光デバイス
KR20120107874A (ko) 발광 다이오드 패키지 및 그의 제조 방법
TW201135978A (en) Light emitting device, method of manufacturing the same
TW201128803A (en) Devices on textured substrates and methods for fabricating semiconductive devices
KR20110094955A (ko) 반도체 발광소자 및 그 제조방법, 발광소자 패키지
KR100999713B1 (ko) 발광소자 및 그 제조방법
JP7112596B2 (ja) 半導体発光デバイス
TW201327914A (zh) 晶圓級發光二極體結構之製造方法
TW201414004A (zh) 發光二極體的製作方法
TW201318236A (zh) 具增大面積之氮化鎵發光二極體及其製造方法
US20190165216A1 (en) Ultraviolet light emitting device package
US9105807B2 (en) Semiconductor optical emitting device with grooved substrate providing multiple angled light emission paths
KR20110135103A (ko) 반도체 발광 소자 및 그 제조 방법
JP2018517305A (ja) オプトエレクトロニクス変換半導体チップの製造方法および変換半導体チップの複合体
KR101119009B1 (ko) 이온주입에 의한 분리를 이용한 발광소자 제조 방법
US11482653B2 (en) Light emitting diode apparatus
KR101735672B1 (ko) 발광 소자 및 발광 소자 패키지
KR20160147304A (ko) 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160720

Address after: Singapore Singapore

Applicant after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: California, USA

Applicant before: LSI Corp.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181019

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.