JP2015005720A - 金属化された側壁を有する半導体発光デバイス - Google Patents
金属化された側壁を有する半導体発光デバイス Download PDFInfo
- Publication number
- JP2015005720A JP2015005720A JP2014025023A JP2014025023A JP2015005720A JP 2015005720 A JP2015005720 A JP 2015005720A JP 2014025023 A JP2014025023 A JP 2014025023A JP 2014025023 A JP2014025023 A JP 2014025023A JP 2015005720 A JP2015005720 A JP 2015005720A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor structure
- active semiconductor
- sidewall
- light emitting
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
Abstract
【課題】半導体発光デバイスを提供すること。【解決手段】この半導体発光デバイスは、少なくとも部分的に透明な基板１０２と、活性半導体構造１０４と、誘電体層１０８と、金属層１１２とを備える。基板は、第１の表面と、第２の表面と、少なくとも１つの側壁とを備える。活性半導体構造は、第１の表面と、第２の表面と、少なくとも１つの側壁とを備えており、活性半導体構造の第１の表面は、基板の第２の表面に面している。誘電体層は、活性半導体構造の少なくとも１つの側壁のうちの少なくとも一部分を取り囲んでいる。金属層は、誘電体層のうちの少なくとも一部分を取り囲んでいる。活性半導体構造の少なくとも１つの側壁は、テーパーが付けられており、また活性半導体構造の少なくとも１つの側壁のうちの第１の部分は、活性半導体構造の少なくとも１つの側壁のうちの第２の部分とは異なるテーパリングを有する。【選択図】図１
Description
本技術分野は、一般には、半導体デバイスに関し、より詳細には、半導体発光デバイスに関する。
面発光レーザと発光ダイオードとを含めて、多数の異なるタイプの半導体発光デバイスが、当技術分野において知られている。これらのデバイスのうちのいくつかは、窒化ガリウム（ＧａＮ）を利用して、光生成のための活性半導体構造（アクティブ・セミコンダクタ・ストラクチャ）を形成している。ＧａＮに基づいた面発光レーザと発光ダイオードとは、交通信号灯および他のタイプのソリッド・ステートの照明と、屋内および屋外の電子ディスプレイと、液晶ディスプレイのためのバック・ライティングと、多数の他のものとを含めて、非常に多数の用途において広く使用されるようになってきている。これらのＧａＮ−ベースのデバイスは、良好な光ビーム特性やバッチ製造およびパッケージングの容易さなど、いくつかの重要な利点を有している。他のタイプの半導体発光デバイスは、他の半導体材料を使用して類似した利点を提供している。
一実施形態においては、半導体発光デバイスは、少なくとも部分的に透明な基板と、活性半導体構造と、誘電体層と、金属層とを備える。基板は、第１の表面と、第２の表面と、少なくとも１つの側壁とを備える。活性半導体構造は、第１の表面と、第２の表面と、少なくとも１つの側壁とを備えており、活性半導体構造の第１の表面は、基板の第２の表面に面している。誘電体層は、活性半導体構造の少なくとも１つの側壁の少なくとも一部分を取り囲んでいる。金属層は、誘電体層の少なくとも一部分を取り囲んでいる。活性半導体構造の少なくとも１つの側壁には、テーパーが付けられており、また活性半導体構造の少なくとも１つの側壁のうちの第１の部分は、活性半導体構造の少なくとも１つの側壁の第２の部分とは異なるテーパリングを有している。
半導体発光デバイスは、面発光レーザまたは発光ダイオードの形態で、あるいは他の形態で実施されることもある。
１つまたは複数の面発光レーザ、発光ダイオード、または他の半導体発光デバイスは、照明システム、電子ディスプレイ、または別のタイプのシステムもしくはデバイスにおいて、関連する制御回路を用いて実施されることもある。さらに特定の例として、複数の半導体発光デバイスは、関連する制御回路を有するアレイの形態で組み合わされ、また照明システム、電子ディスプレイ、または別のタイプのシステムもしくはデバイスの形で実施されることもある。
本発明の他の実施形態は、それだけに限定されないが、方法、装置、集積回路、および処理デバイスを含む。
本発明の実施形態は、例示の発光ダイオード（ＬＥＤ：ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅｓ）と組み合わせて、本明細書において示されるであろう。しかしながら、本発明の実施形態は、例えば、面発光レーザ（ＳＥＬ：ｓｕｒｆａｃｅ ｅｍｉｔｔｉｎｇ ｌａｓｅｒｓ）を含めて、多種多様な代替的なタイプおよび構成の半導体発光デバイスを使用して実施され得ると理解されたい。
図１は、ＬＥＤ １００の形態における例示の半導体発光デバイスを示すものである。ＬＥＤ １００は、サファイア基板１０２と、活性半導体構造１０４とを備える。図１に示されるように、活性半導体構造１０４の表面は、サファイア基板１０２の表面に面している。図１の図において、基板１０２に面している、活性半導体構造１０４の表面は、本明細書において上部表面もしくは第１の表面と称される。図１の図において、活性半導体構造１０４の第１の表面に面している基板１０２の表面は、本明細書において底部表面もしくは第２の表面と称される。
この実施形態における活性半導体構造１０４は、実例としては、ＧａＮ ＬＥＤ構造を備えるが、非常に多くの他の半導体材料と構成とが、他の実施形態においては使用される可能性がある。ＧａＮ ＬＥＤ構造は、エピタキシャルに成長され、またはそうでなければ、よく知られている技法を使用してサファイア基板の上に形成されることもある。
サファイア基板１０２は、活性半導体構造１０４によって生成される光の１つまたは複数の波長において実質的に透明であり、またより一般的には本明細書において「少なくとも部分的に透明な基板」と称されるものの一例である。そのような基板は、活性半導体構造１０４によって生成される光の典型的な波長を包含する特定の範囲の波長について実質的に透明とすることができる。多種多様な異なるタイプの基板が、他の実施形態において使用されていてもよい。したがって、サファイア基板の使用は、必要とされない。
誘電体層１０８が、基板１０２の側壁と、活性半導体構造１０４の側壁と、活性半導体構造１０４の底部表面もしくは第２の表面のうちの一部分とを取り囲んで形成される。誘電体層１０８によって取り囲まれていない活性半導体構造１０４の底部表面もしくは第２の表面のうちの残りは、Ｐ−コンタクト１１０についてのエリアを形成することができる。金属層１１２は、誘電体層１０８を取り囲んでいる。
光は、活性半導体構造１０４の活性領域１０６を経由してＬＥＤ １００の中で生成されるが、非常に多数の他の光生成配列が、他の実施形態においては、使用されることもある。活性半導体構造１０４によって生成される光の少なくとも一部分は、基板の底部表面もしくは第２の表面から基板１０２の上部表面もしくは第１の表面へと基板１０２を通して放出される。例えば、活性半導体構造１０４から放出される光のうちの一部分は、基板１０２の底部表面もしくは第２の表面を通して基板１０２の上部表面もしくは第１の表面の外へと光路１６３および１６４に沿って放出されることもある。活性半導体構造１０４から生成される光のうちの他の部分は、活性半導体構造１０４または基板１０２のいずれかの側壁に向かって光路１６１、１６２および１６５に沿って放出されることもある。
活性半導体構造１０４と、基板１０２との側壁は、活性半導体構造１０４または基板１０２のいずれかの側壁に向かう、活性半導体構造１０４から放出される光が、側壁から離れて、また基板１０２の上部表面もしくは第１の表面に向かって反射されるように、テーパーが付けられていることもある。活性半導体構造１０４の側壁は、図１に示されるように、活性半導体構造の第１の表面もしくは上部表面から内側にテーパーが付けられていることもある。
誘電体層１０８は、活性半導体構造１０４によって生成される光の１つまたは複数の波長において少なくとも部分的に透明であるようにすることができる。誘電体層は、さらに、または代わりに、パッシベートした反射防止用誘電体を備えることもできる。誘電体層は、さらに、活性半導体構造１０４によって生成される光の表面吸収を防止するように構成されている可能性もある。誘電体層１０８は、ＳｉＯ２を備えることができるが、様々な他の材料が、使用されてもよい。誘電体層１０８を取り囲む金属層１１２は、アルミニウム、金、銀、プラチナ、チタン、または他の金属および合金を備えることができる。
図１に示されるように、光路１６１、１６２および１６５に沿って放出される、活性半導体構造１０４から生成される光は、金属層１１２に対して誘電体層１０８を通過し、また基板１０２の上部表面もしくは第１の表面に向かって活性半導体構造１０４および／または基板１０２を通して反射される。
図１に示されるように、基板１０２と、活性半導体構造１０４との側壁は、活性半導体構造１０４の中で生成される光を望ましい方向に反射するようにテーパーが付けられる。図１においては、光の望ましい方向または主要な方向は、基板１０２の上部表面もしくは第１の表面を通して出てくる。しかしながら、様々な他の望ましい方向が、特定の実施形態のために選択されることもあると理解されたい。さらに、活性半導体構造１０４の少なくとも１つの側壁のテーパリングの量、またはテーパリングの外形が、選択されて、望ましい反射特性を達成することができる。
図１においては、基板１０２の側壁は、基板１０２の上部表面もしくは第１の表面から内側にテーパーが付けられている。同様に、活性半導体構造１０４の側壁は、活性半導体構造１０４の上部表面もしくは第１の表面から内側にテーパーが付けられている。図１は、テーパーが付けられている基板１０２と、活性半導体構造１０４との側壁の全体の長さを示しているが、実施形態は、ただこの配列だけには限定されないことに注意することが重要である。いくつかの実施形態においては、基板１０２および／または活性半導体構造１０４の側壁のうちの一部分は、基板１０２の上部表面もしくは第１の表面および／または活性半導体構造１０４の上部表面もしくは第１の表面に対して実質的に垂直とすることができる。他の実施形態においては、基板は、まったくテーパーが付けられていなくてもよい。
図１に示されるように、活性半導体構造１０４の側壁のうちの一部分は、異なるテーパリングを有している。活性半導体構造１０４の活性領域１０６から底部表面もしくは第２の表面へと伸びる活性半導体構造１０４の側壁のうちの所与の一部分は、活性半導体構造１０４の側壁のうちの残りとは異なるテーパリングを有している。しかしながら、所与の部分は、活性半導体構造１０４の活性領域１０６から底部表面もしくは第２の表面へと伸びる必要がないことに注意することは重要である。その代わりに、例えば、所与の一部分は、活性領域１０６を取り囲む側壁を含んでおらず、または活性領域１０６を取り囲む側壁の一部分だけを含んでいる、活性半導体構造１０４の底部表面もしくは第２の表面に最も近い活性半導体構造１０４の側壁のうちの一部分を備えることができる。
活性半導体構造１０４の少なくとも１つの側壁のテーパリングは、活性半導体構造１０４のコーナーまたはエッジにおける応力点を低減させるように選択されることもあり、ここで活性半導体構造１０４の底部表面は、活性半導体構造１０４の少なくとも１つの側壁に接触する。いくつかの実施形態においては、活性半導体構造は、活性領域ストリップ１０６が半導体構造１０４の底部表面もしくは第２の表面から数マイクロメートルにすぎないように形成される。それゆえに、誘電体層１０８の中でクラッキングまたは他の不連続性を引き起こす活性半導体構造１０４のコーナーまたはエッジにおける応力点は、金属層１１２を活性領域１０６に接触させることにより、ＬＥＤ １００を短絡させることができる。本発明の実施形態における半導体発光デバイスは、これらの応力点を低減させるように変化するテーパリングを有する側壁の一部分を有することができる。さらに、活性半導体構造１０４の側壁の様々な他の部分は、他の応力集中エリアを低減させるようにテーパーが付けられることもある。
活性領域１０６はまた、選択的エッチングもしくはレーザ・ダイシングの技法、イオン・ミリング技法、および／または選択的エリア成長技法を含めて、様々な技法を使用して、分離されることもある。これらの技法は、活性半導体構造の側壁についてのテーパリングのよりよい制御を可能にし、またショートなどのダメージを防止することができる。
活性半導体構造１０４の側壁のテーパリングは、活性半導体構造１０４の底部表面もしくは第２の表面に対して実質的に平行なｘ−軸と、そのｘ−軸に対して垂直なｙ−軸とに関して規定される傾きの観点から説明されることもある。活性半導体構造１０４の活性領域１０６から底部表面もしくは第２の表面へと伸びる、活性半導体構造１０４の側壁のうちの所与の一部分の傾き、すなわち、Δｙ／Δｘは、側壁のうちの残りの傾きよりも小さい大きさを有する。したがって、活性半導体構造１０４の側壁と、底部表面とのコーナーの角度は、活性半導体構造１０４の底部表面に対する活性半導体構造１０４の側壁のうちの残りの角度よりも鈍角である。
活性半導体構造１０４の側壁のうちの所与の一部分は、一様な傾き、または一定の傾きを有する必要がないと理解されたい。その代わりに、活性半導体構造１０４の側壁のうちの所与の一部分は、変化する傾きの１つまたは複数の線形セグメントを備えることができる。活性半導体構造１０４の側壁のうちの所与の一部分は、それらが、活性半導体構造１０４の底部表面と丸みを帯びたエッジを形成するように湾曲していることもある。様々な他のテーパリングの外形および配列が、他の実施形態における活性半導体構造１０４の側壁のうちの一部分について利用されることもある。
ＬＥＤ １００は、活性半導体構造１０４と、その関連する基板１０２とを支持するように構成されたサブマウント１１４をさらに備えている。サブマウント１１４の上部表面の一部分は、活性半導体構造１０４の活性領域１０６の下に横たわる。活性半導体構造１０４と、基板１０２と、サブマウント１１４とのこの配列は、ＬＥＤのフリップ・チップ構成の一例である。そのようなフリップ・チップ構成は、発光についての機能強化された熱管理と光結合とを提供することができるが、他のタイプおよび配列の半導体発光デバイス・パッケージングが、使用される可能性もある。
上記で示されるように、サブマウント１１４は、活性半導体構造１０４と、基板１０２とを支持する。サブマウント・ボンド・パッド１１６と、はんだバンプ１１８とは、活性半導体構造１０４の底部表面もしくは第２の表面の上のｐ−コンタクト１１０に結合するために、サブマウント１１４の上部表面の上に形成される。ｐ−コンタクト１１０は、活性半導体構造１０４の反射器と一体化して形成され、またはそうでなければ反射器に関連づけられることもある。
上記で指摘された反射器は、一般に、活性半導体構造１０４の底部表面もしくは第２の表面から離れて、また基板１０２に逆に向かって活性領域１０６において生成される光を反射するように配列されている。
ｎ−コンタクト１２０が、基板１０２の第１の表面もしくは上部表面に接続するために形成されてもいる。少なくとも１つのバイアが、ｎ−コンタクト１２０を活性半導体構造１０４に接続するために基板１０２の中に設けられる。
この場合にも、ＬＥＤ １００は、例示的なものにすぎず、また他のタイプのＬＥＤ構造、またはより一般的な半導体発光デバイスが、使用されてもよい。例えば、以上で示されるように、図１において活性半導体構造１０４として使用される特定のＬＥＤ構造は、他の実施形態においては、他のタイプのＬＥＤ構造ならびにＳＥＬ構造と置換される可能性がある。
ＬＥＤ １００の形成が、次に、図２〜１１に関して説明されるであろう。
図２は、第１の表面が、サファイア基板１０２の第２の表面に面している活性半導体構造１０４を示すものである。活性半導体構造１０４の第１の表面は、図１に示されるように活性半導体構造１０４の上部表面に対応しており、また基板１０２の第２の表面は、図１に示されるように基板１０２の底部表面に対応している。
サファイア基板１０２は、特定の初期の厚みを有しており、この初期の厚みは、例として約４００マイクロメートル（μｍ）とすることができる。ＧａＮ ＬＥＤ構造は、有機金属気相成長法（ＭＯＣＶＤ：ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）を使用してサファイア基板の上に複数のＧａＮ層をエピタキシャルに成長させることにより形成されることが、仮定される。類似の技法を使用して、ＬＥＤ構造など、他のタイプの活性半導体構造を形成することができる。活性半導体構造１０４は、その中に形成される活性領域ストライプ１０６を有する。
マウンティング・テープ２０１は、ＬＥＤ １００を形成する際に、さらなる処理ステップのために、基板１０２の第１の表面に取り付けられる。様々なフィルムと、他の材料とが、マウンティング・テープ２０１のために使用されることもある。選択される特定のフィルムまたは接着剤は、例として、望ましい厚みまで基板１０２を研磨することなど、後続の処理ステップについて必要とされる接着強度と、パッケージへとボンディングするための構造をピックアップし、配置し、また解放する容易さとを含めて、いくつかのファクタに依存する可能性がある。いくつかの実施形態においては、ＵＶ−テープまたは熱リリース・テープが、使用される。ＵＶ−テープと熱リリース・テープとは、構造をピックアップし、配置し、また解放するための反復可能な、また低リリースの強度をやはり提供しながら、ソーイング・プロセスと、研磨プロセスとのための十分な接着強度を提供する。
次に、構造は、図３に示されるように、傾斜の付いたダイアモンド・ブレード３０１を使用して所定の深さまでプリ−ソーイングされる。プリ−ソーイング・プロシージャは、ダイ・サイズと、ダイの厚みと、活性半導体構造１０４と基板１０２との側壁についての個別のテーパリングの部分とを確立する。傾斜の付いたダイアモンド・ブレード３０１のサイズおよび形状は、活性半導体構造１０４と、基板１０２との側壁のうちの一部分の望ましいテーパリングに基づいて選択されることもある。
様々な他の処理技法を使用して、個別のダイ・サイズと、ダイの厚みと、活性半導体構造１０４と基板１０２とのうちの一部分についてのテーパリングとを確立することができる。例えば、レーザ・ダイシング技法、イオン・ミリング技法、または他のマイクロマシニング技法が、傾斜の付いたダイアモンド・ブレード３０１の代わりに、または傾斜の付いたダイアモンド・ブレード３０１と組み合わせて、利用される可能性がある。
いくつかの実施形態においては、エッチング・マスク層が、活性半導体構造１０４の第２の表面の上に形成されることもある。エッチング・マスク層は、フォトレジストを用いて塗布され、またパターン化されて、除去されるべき、マスクのエリアを露出させる。その後に、エッチング・マスク材料は、エッチングされ、またフォトレジストは、反応性イオン・エッチングまたはウェット・エッチングを使用して、活性半導体構造の第２の表面のうちの一部分を露出させ、またパターン化されたマスクを残して、取り除かれる可能性がある。活性半導体構造の第２の表面のうちの露出された一部分は、次いで、エッチングされて、活性半導体構造および／または基板の側壁についての望ましいテーパリングを達成することができる。
他の実施形態においては、活性半導体構造は、成長マスクを使用して露出された基板のうちの一部分の上に成長されることもある。選択エリア成長技法は、その側壁についての望ましいテーパリングを有する活性半導体構造を形成するために利用されることもある。当業者なら、様々な他のプロセスが、利用され得ることを簡単に理解するであろう。
図４は、活性半導体構造１０４のうちの一部分の上に形成される後処理エッチング結果を示すものである。後処理エッチングを使用して、活性半導体構造１０４の第２の表面が活性半導体構造の側壁に出合っている、丸みを帯びたエッジを提供することができる。後処理エッチングは、上記で説明されるように、異なるテーパリングを用いて活性半導体構造１０４の側壁のうちの一部分を有利に成形し、または形成して、活性半導体構造１０４の側壁が活性半導体構造１０４の底部表面に出合っているエッジに沿った応力点を低減させることができる。上記で指摘されるように、側壁の上の応力点は、パッシベーション層または誘電体層１０８のクラッキングをもたらす可能性がある。いくつかの実施形態においては、活性領域１０６は、活性半導体構造１０４の第２の表面の数マイクロメートル以内にあり、またそれゆえに、その構造は、活性半導体構造１０４の側壁が活性半導体構造の底部表面に出合っているエッジに沿ったパッシベーション層または誘電体層の中のクラックに起因して起こり得る短絡の影響を受ける可能性がある。
次いで、誘電体層１０８が、図５に示されるように形成される。誘電体層１０８は、活性半導体構造１０４の第２の表面と、図３および４においてプリ−ソーイング・プロセス、および後処理エッチング・プロセスによって露出される、活性半導体構造１０４および基板１０２の側壁との上に形成される。誘電体層１０８は、原子層成長法（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）を使用して堆積されることもある。誘電体層１０８は、代わりに、例として、プラズマ助長化学気相成長法（ＰＥＣＶＤ：ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）を含めて、いくつかの他の技法を使用して、堆積されることもある。誘電体層１０８は、約１．０μｍから２．０μｍの厚みとすることができ、また二酸化ケイ素（ＳｉＯ２）から形成されることもあるが、他の厚みと、材料とが、使用される可能性もある。約１．０μｍから２．０μｍのこの薄い誘電体層１０８を利用する実施形態は、強化された反射を提供することができる。薄い誘電体層１０８では、活性半導体構造１０４から放出される光は、金属層１１２により基板１０２の上部表面に向かって反射される前に、遠くに伝わる必要がない。
次いで、コンフォーマル・フォトレジスト層６０１が、図６に示されるように、誘電体層１０８の上に形成される。フォトレジスト層６０１は、吹き付け塗布技法を使用して堆積されることもあるが、様々な他の技法が、使用されることもある。次に、フォトレジスト層６０１は、図７に示されるように、開口部７０１を形成するように露出され、またパターン化される。これには、バッファ−酸化膜−エッチング（ＢＯＥ：ｂｕｆｆｅｒ−ｏｘｉｄｅ−ｅｔｃｈ）プロセスなどのウェット・エッチング技法を使用して、誘電体層１０８をストライプ・マスクへとエッチングすることを必要とする可能性がある。ｐ−コンタクト１１０は、後で、開口部７０１の中に形成される。ＲＩＥエッチングまたはウェット・エッチングを使用して、図８に示されるように、残りのフォトレジスト層６０１と、開口部７０１によって露出された誘電体層１０８の部分とを取り除く。
次いで、反射型メタライゼーションのコンフォーマル層が、図９に示されるように、誘電体層１０８と、開口部７０１によって露出された活性半導体構造１０４の部分との上に堆積される。反射型メタライゼーションのコンフォーマル層は、ｐ−コンタクト１１０と、金属層１１２とを形成する。反射型メタライゼーションのコンフォーマル層は、ＡＬＤを使用して堆積されることもあるが、他の適切な技法もまた、使用されることもある。
次いで、テープからテープへの転送が、図１０に示されるように実行されて、基板１０２の第１の表面を露出する。マウンティング・テープ２０１が、基板１０２の第１の表面から取り除かれ、またマウンティング・テープ１００１が、ｐ−コンタクト１１０と、金属層１１２と、構造のトポグラフィーを保護するように、配置される。
裏面の研磨が、図１１に示すように実行されて、ウェーハを個別のダイへと分離する。研磨ツール１１０１を使用して、基板１０２を望ましい厚みまで研磨して薄くする。上記で説明されるように、基板１０２の初期の厚みは、４００μｍとすることができ、また基板１０２は、約２００μｍまで研磨して薄くされることもある。
この例における望ましい厚みは、約２００μｍであるが、非常に多くの他の厚みも使用されることもある。それゆえに、本明細書において言及される厚みと他の寸法とは、例示的なものにすぎないと理解されたい。基板１０２の厚みは、特定の用途における望ましい反射特性のために、基板１０２の側壁のテーパリングおよび／または活性半導体構造１０４の側壁のテーパリングに基づいて、選択されることもある。望ましい厚みはまた、活性半導体構造１０４の活性領域１０６からの、平均自由行程を低減させ、また光抽出を改善するように選択されることもある。また、活性半導体構造１０４のＧａＮバッファ層をエッチング停止層として使用して、平均自由行程におけるさらなる低減を実現することができる。
ひとたびウェーハが、図１１に示されるように個別のダイへと分離された後に、ダイは、ｐ−コンタクト１１０と金属層１１２とが、図１に示されるように、はんだバンプ１１８の上にマウントされるように、ピックアップされ、また配置される可能性がある。フォトリソグラフィ・プロセスと、ウェット・エッチング・プロセスとを使用して、はんだバンプ１１８のパターンを規定することができる。はんだバンプ１１８は、ｐ−コンタクト１１０の上に電気メッキされたスズ（Ｓｎ）を含んでいてもよい。
いくつかの実施形態においては、研磨プロセスは、活性半導体構造１０４まで研磨して、ウェーハを個々のダイへと分離することによって、基板１０２を完全に取り除くことができる。個々のダイは、サブマウントにボンディングするために直接にマウンティング・テープからピックアップされ、また配置される可能性がある。それゆえに、いくつかの実施形態においては、ＬＥＤは、図１に示されるＬＥＤ １００と同様に、基板１０２なしに形成されると理解されたい。
他の実施形態においては、レーザ・リフトオフ技法が、基板１０２および／または活性半導体構造１０４を研磨して薄くする代わりに利用されることもある。リフトオフ技法においては、基板１０２の第２の表面は、レーザによって照明される。活性半導体構造１０４の中の犠牲層は、基板１０２から薄い層へと剥離する可能性があり、または活性半導体構造１０４の中のある量のガリウム（Ｇａ）は、液化し、活性半導体構造１０４が、基板から薄い層へと剥離するようにさせる可能性がある。
上記で説明されたプロセス・オペレーションは、ウェーハ・レベルで実行されることが仮定され、また次いで処理されたウェーハは、個々の集積回路へと分離される。複数の集積回路のうちの所与の１つの集積回路は、以上で説明されるように、サブマウント１１４に対してボンディングすることによりフリップ・チップ・パッケージへと配列される。
本発明の実施形態は、図１１に示されるように、ただウェーハを個々のダイへと分離することだけには限定されないことに注意することが重要である。その代わりに、以下でさらに詳細に説明されるように、ウェーハのいくつかのダイは、アレイへとグループ分けされる可能性があり、ここでは、金属層は、ウェーハの上のダイのアレイの側壁の周囲に形成される。
図１２および１３は、図１のＬＥＤ １００において示される活性半導体構造１０４の側壁と、誘電体層１０８と、金属層１１２とについてのそれぞれ異なる可能な構成の断面図を示すものである。図１２および１３における同様な参照番号は、図１における類似した要素のことを意味するものである。
図１２は、基板１０２の側壁と、活性半導体構造１０４の側壁と、活性半導体構造１０４の底部表面のうちの一部分とを取り囲む誘電体層１２０８が、一様な厚みを有しているＬＥＤ １２００を示すものである。上記で論じられるように、活性半導体構造１０４の側壁が、活性半導体構造１０４の底部表面もしくは第２の表面に出合っているエッジは、応力点を形成する可能性がある。この応力点における誘電体層１２０８のクラッキングは、金属層１２１２が、ＬＥＤ １２００を短絡するようにさせる可能性がある。図１２に示されるように、この応力点における誘電体層１２０８は、活性半導体構造１０４の側壁の残りの上の誘電体層１２０８よりも厚くなって、ＬＥＤ １２００を短絡することを回避することを助ける。例として、この応力点における誘電体層１０８は、誘電体層１０８のうちの残りの２倍であることもあるが、様々な他の厚み構成が、利用されることもある。さらなる例として、側壁のうちの残りに対する応力点における誘電体層１０８の厚みの比は、３：２または３：１とすることもできる。
図１３は、活性半導体構造１０４の側壁のうちの所与の一部分のテーパリングが、活性半導体構造１０４の底部表面に関して丸みを帯びたエッジを形成するように成形されているＬＥＤ １３００を示すものである。図１３に示されるように、このエッジにおける誘電体層１３０８は、丸みが付けられ、活性半導体構造１０４の側壁が、活性半導体構造１０４の底部表面と出合っているエッジにおいて応力点の厳しさを低減させており、このようにして金属層１３１２が、ＬＥＤ １３００を短絡しないようにする助けを行っている。丸みを帯びたエッジを有することに加えて、ＬＥＤ １３００はまた、ＬＥＤ １２００に関して、上記で説明されるように応力点においてより厚い誘電体層を有することもできる。
上記で説明されるように、いくつかの実施形態においては、ウェーハは、個別にパッケージされるダイへと物理的に分離されることはない。図１４〜１９は、これらの実施形態における半導体発光デバイスのアレイを形成するプロセスの中のそれぞれのステップを示すものである。
図１４は、誘電体の平坦化層１４０１が誘電体層１０８の上に形成されている、図５の構造の断面図を示すものである。平坦化誘電体層１４０１は、ＡＬＤを使用して堆積されることもあるが、いくつかの他の技法が、上記で説明されるように利用されることもある。平坦化誘電体層１４０１は、３つの個別のダイを分離する誘電体層の上に堆積されているように図１４において示されているが、実施形態は、この配列だけには限定されないと理解されたい。その代わりに、平坦化誘電体層１４０１は、２つの個別のダイ、または３つよりも多い個別のダイを有するウェーハの上に形成されることもある。
フォトレジスト層１５０１が、図１５に示されるように、平坦化誘電体層１４０１の上に形成される。フォトレジスト層１５０１は、吹き付け塗布技法を使用して堆積されることもあるが、様々な他の技法もまた、使用されることもある。次に、フォトレジスト層１５０１が、開口部１６００を形成するように、露出され、またパターン化される。図１６は、単一のダイの中の開口部１６００だけを示しているが、追加の開口部が、ウェーハの他のダイの中に類似したやり方で形成されることもある。ｐ−コンタクト１７１０が、図１７に示されるように、開口部１６００の中に形成される。
図１４〜１９は、ウェーハの中の隣接するダイの側壁の間のスペースを実質的に充てんする平坦化誘電体層１４０１を示しているが、実施形態は、ただこの配列だけには限定されないことに注意することが、重要である。その代わりに、いくつかの実施形態においては、金属層などの反射材料が、平坦化誘電体層１４０１のうちの少なくとも一部分の代わりにウェーハの中の隣接するダイの側壁の間に形成されることもある。
次いで、金属層１８１２が、図１８に示されるようにアレイの外側の側壁の上に形成される。図１８は、連続した金属層１８１２が、外側の側壁と、平坦化誘電体層１４０１と、ｐ−コンタクト１７１０との上に形成された２つのダイのアレイの断面図を示すものであるが、実施形態は、ただこの配列だけには限定されるものではない。他の実施形態においては、アレイは、金属層１８１２が、アレイの側壁と、平坦化誘電体層１４０１とを取り囲んでいるアレイへとグループ分けされている単一ウェーハの上に形成された２つよりも多いダイを備えることができる。
金属層１８１２の形成の後に、テープからテープへの転送プロセスと、研磨プロセスとが、実行されて、図１９に示されるアレイ１９００を形成することができる。テープからテープへの転送プロセスと、研磨プロセスとは、図９〜１１に関して上記で説明される技法と類似した技法を使用して実行される可能性がある。
図１９に示されるアレイ１９００は、後でピックアップされ、また図２０に示されるようにサブマウントの上にマウントされて、ＬＥＤアレイ２０００を形成することができる。アレイは、はんだバンプ２０１８の上にマウントされる。はんだバンプ２０１８は、サブマウント２０１４の上に配列されたサブマウント・ボンド・パッド２０１６の上にマウントされる。ｎ−コンタクト２０２０が、図２０に示されるように接続される。それぞれのバイアが、ＬＥＤアレイ２０００の中のダイのおのおのの中の活性半導体構造１０４にｎ−コンタクト２０２０を接続するために、基板１０２の中に提供されることもある。図２０は、単一のｎ−コンタクト２０２０だけを示しているが、実施形態は、この配列だけには限定されないことに、注意することが重要である。例えば、ＬＥＤアレイ２０２０の中の各ダイは、個々にアドレス指定可能なｎ−コンタクトを有していてもよい。
ＬＥＤアレイ２０００の中の各ダイについてのｐ−コンタクト１７１０は、金属層１８１２を経由して互いに接続される。それゆえに、ＬＥＤアレイ２０００の中の個別のダイは、それぞれのｐ−コンタクト１７１０を経由して個々にアドレス指定可能ではない。他の実施形態においては、アレイの中の各ダイについてのｐ−コンタクトは、金属層１８１２からよくミラー分離されることもある。図２１は、そのような配列の断面図を示すものである。個別のｐ−コンタクト２１１０−１と２１１０−２とは、アレイ２１００においてダイごとに形成される。ｐ−コンタクト２１１０のおのおのは、アレイ２１００の中のダイのうちの特定の１つが、個々にアクティブにされ得るように、個々にアドレス指定可能である。図１９に示されるアレイ２１００は、後で、ピックアップされ、また図２２に示されるようにサブマウントの上にマウントされて、図２０に関して上記で説明された方法と類似した方法でＬＥＤアレイ２２００を形成することができる。
いくつかの実施形態においては、ＬＥＤのアレイについてのサブマウントは、パターン化されたコンタクトを有することができ、その結果、ＬＥＤアレイが、サブマウントに転送され、またはボンディングされるときに、アレイのうちの一部分は、別々にコンタクトを取られることもある。
単一のウェーハの上に形成されるＬＥＤのアレイのｐ−コンタクトおよび／またはｎ−コンタクトは、２つ以上のＬＥＤのうちの１つまたは複数のバンクにおいて接続されることもある。２つ以上のＬＥＤのうちの各バンクは、個々にアドレス指定可能とすることができる。いくつかの実施形態においては、ＬＥＤの異なるバンクは、強度、パターンなど、異なる光出力特性を提供するために利用されることもある。他の実施形態においては、ＬＥＤのバンクは、冗長度の目的のために利用されることもある。いくつかのバンクは、主要なバンクとすることができ、ここで、他のバンクは、冗長バンクである。主要なバンクが故障する場合、その主要なバンクは、冗長バンクをアクティブにすることにより置換されることもある。類似した冗長技法は、個々にアドレス指定可能なＬＥＤのアレイのために利用されることもある。短絡されたバンクの中のＬＥＤのうちの特定のＬＥＤは、分離技法またはヒューズ燃焼技法を使用して、バンクから取り除かれることもある。
図２３は、金属化された側壁を有する半導体発光デバイスのアレイ２３００を示すものである。アレイ２３００の半導体発光デバイスは、金属化された側壁反射器２３０２−１を有するＬＥＤ ２３０１−１と、金属化された側壁反射器２３０２−２を有するＬＥＤ ２３０１−２と、金属化された側壁反射器２３０２−３を有するＬＥＤ ２３０１−３と、金属化された側壁反射器２３０２−４を有するＬＥＤ ２３０１−４とを含む。アレイ２３００の中のＬＥＤ２３０１と金属化された側壁反射器２３０２とのおのおのは、図１、図１２または図１３に関して上記で説明されたＬＥＤに類似したＬＥＤとすることができる。図２３は、正方形格子レイアウトの中の４つのＬＥＤ２３０１のアレイ２３００を示しているが、実施形態は、ただこの配列だけには限定されないことに注意することが、重要である。アレイは、様々な形状に配列された４つよりも多くの、または４つよりも少ない半導体発光デバイスを備えることができる。例えば、アレイは、直線状に並んだ半導体発光デバイス、円形状に並んだ半導体発光デバイスなどを備えることができる。
図２４は、複数のＬＥＤ ２３０１と、複数の金属化された側壁２３０２とのおのおのを取り囲む共通のアレイ反射器２４００を有する、図２３のアレイ２３００を示すものである。共通のアレイ反射器２４００は、ＬＥＤ ２３０１のおのおのから放出される光を望ましい方向に方向づけるように成形される可能性がある。
上記で述べられるように、上記で説明されたこれらの半導体発光デバイスなどの半導体発光デバイスは、集積回路の形態で実施される可能性がある。所与のそのような集積回路の実装形態においては、同一のダイが、一般的に、半導体ウェーハの表面の上に反復されたパターンの形で形成される。各ダイは、本明細書において説明されるような回路を含んでおり、また他の構造または回路を含むことができる。個別のダイは、ウェーハからカットされ、またはダイシングされ、次いで集積回路のようにパッケージされる。当業者なら、どのようにしてウェーハをダイシングし、またダイをパッケージして、集積回路を生産すべきかを知っているであろう。そのようにして製造された集積回路は、本発明の実施形態と考えられる。さらに、いくつかの例の形で上記で指摘されるように、デバイスが、形成されることもあり、そこでは、ウェーハの上の２つ以上の個別のダイが、アレイ構造を形成する。
図２５は、本発明の集積回路の実施形態の一例を示すものである。この実施形態においては、集積回路２５００は、おのおのが図１に関連して以上で説明されるように構成されたＬＥＤ １００のアレイ２５０２を備える。制御回路２５０４は、ＬＥＤのアレイ２５０２に結合され、またこれらのＬＥＤによって光の生成を制御するように構成されている。集積回路２５００は、照明システム、電子ディスプレイ、または別のタイプのシステムもしくはデバイスの形で実施されることもある。
別の例として、所与の発光デバイスの集積回路２５００は、図２６に示されるように処理デバイス２６００へと組み込まれることもある。そのような処理デバイスは、ラップトップ・コンピュータまたはタブレット・コンピュータ、モバイル電話、バック・ライティングを提供するために、または他の機能のために１つまたは複数のＬＥＤ集積回路を利用した電子ブック・リーダまたは別のタイプの処理デバイスを備えることができる。
処理デバイス２６００においては、発光デバイスの集積回路２５００は、ＬＥＤの対応するアレイによって光の生成を制御するプロセッサ２６１０に結合される。
プロセッサ２６１０は、例えば、マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ：ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、中央演算処理装置（ＣＰＵ：ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、算術論理演算ユニット（ＡＬＵ：ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）、デジタル信号プロセッサ（ＤＳＰ：ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）、または他の類似した処理デバイス・コンポーネント、ならびに任意の組合せにおける他のタイプおよび構成の回路を備えることができる。
プロセッサ２６１０は、メモリ２６１２に結合される。メモリ２６１２は、処理デバイス２６００の機能のうちの一部分を実施する際に、プロセッサ２６１０による実行のためのソフトウェア・コードを記憶する。対応するプロセッサによる実行のためのソフトウェア・コードを記憶する所与のそのようなメモリは、本明細書において、コンピュータ・プログラム・コードをその中に実施しているコンピュータ読取り可能媒体、または他のタイプのコンピュータプログラム製品とより一般的に称されるものの一例であり、また例えば、ランダム・アクセス・メモリ（ＲＡＭ：ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）やリード・オンリー・メモリ（ＲＯＭ：ｒｅａｄ−ｏｎｌｙ ｍｅｍｏｒｙ）などの電子メモリ、磁気メモリ、光メモリ、または任意の組合せの形の他のタイプのストレージ・デバイスを備えることができる。上記で示されるように、プロセッサは、マイクロプロセッサ、ＡＳＩＣ、ＦＰＧＡ、ＣＰＵ、ＡＬＵ、ＤＳＰまたは他の回路のうちの一部分または組合せを備えることができる。プロセッサを実施するために利用されるそのような回路コンポーネントは、１つまたは複数の集積回路を備えることができる。
それぞれの図２５と、２６とに示されるような集積回路２５００と、処理デバイス２６００との特定の構成は、例示的なものにすぎず、また他の実施形態においては、集積回路と、処理デバイスとは、具体的に示されるこれらの要素に加えて、またはこれらの要素の代わりに、他の要素を含むことができ、そのような回路とデバイスとの従来の実装形態において一般的に見出されるタイプの１つまたは複数の要素を含んでいる。
本明細書において説明されるような本発明の実施形態は、例示的であるにすぎないことが意図されることをもう一度強調すべきである。例えば、本発明の他の実施形態は、本明細書において説明される特定の実施形態において利用されるこれら以外の多種多様な異なるタイプおよび配列の半導体発光デバイス、活性半導体構造、基板および側壁のテーパリングの外形を利用して実施される可能性がある。また特定のプロセス・オペレーションと、材料や厚みなど、関連するパラメータとは、例示的なものにすぎない。さらに、ある種の実施形態を説明することとの関連で本明細書において行われる特定の仮定は、他の実施形態において適用される必要はない。添付の特許請求の範囲の範囲内のこれらおよび非常に多数の他の代替的な実施形態は、当業者には簡単に明らかになるであろう。
Claims (10)
- 第１の表面と、第２の表面とを備える少なくとも部分的に透明な基板と、
前記基板の前記第２の表面に面している第１の表面と、第２の表面と、少なくとも１つの側壁とを備える活性半導体構造と、
前記活性半導体構造の前記少なくとも１つの側壁のうちの少なくとも一部分を取り囲む誘電体層と、
前記誘電体層のうちの少なくとも一部分を取り囲む金属層と
を備え、
前記活性半導体構造の前記少なくとも１つの側壁は、テーパーが付けられており、また
前記活性半導体構造の前記少なくとも１つの側壁のうちの第１の部分は、前記活性半導体構造の前記少なくとも１つの側壁のうちの第２の部分とは異なるテーパリングを有している、半導体発光デバイス。 - 前記活性半導体構造の前記少なくとも１つの側壁は、前記活性半導体構造の前記第１の表面から内側にテーパーが付けられている、請求項１に記載のデバイス。
- 前記活性半導体構造の前記少なくとも１つの側壁のうちの前記第１の部分は、前記活性半導体構造の前記第２の表面に最も近い一部分を備え、また前記活性半導体構造の前記少なくとも１つの側壁のうちの前記第１の部分は、前記活性半導体構造の前記第２の表面との丸みを帯びたエッジを形成する、請求項１に記載のデバイス。
- 前記活性半導体構造の前記少なくとも１つの側壁のうちの前記第１の部分は、前記活性半導体構造の前記第２の表面に最も近い一部分を備え、また前記活性半導体構造の前記少なくとも１つの側壁のうちの前記第１の部分は、１つまたは複数の線形セグメントを備え、前記活性半導体構造の前記第２の表面に対する前記活性半導体構造の前記少なくとも１つの側壁のうちの前記第１の部分の前記１つまたは複数の線形セグメントの傾きの大きさは、前記活性半導体構造の前記第２の表面に対する前記活性半導体構造の前記少なくとも１つの側壁のうちの前記第２の部分の傾きの大きさよりも小さい、請求項１に記載のデバイス。
- 前記活性半導体構造は、前記活性半導体構造の前記第２の表面に最も近い活性領域を備え、前記活性半導体構造の前記少なくとも１つの側壁のうちの前記第１の部分は、前記活性半導体構造の前記活性領域から前記第２の表面へと伸びる、請求項１に記載のデバイス。
- 前記活性半導体構造の前記側壁のうちの前記第１の部分を取り囲む前記誘電体層のうちの第１の部分は、前記活性半導体構造の前記少なくとも１つの側壁のうちの前記第２の部分を取り囲む前記誘電体層のうちの第２の部分よりも厚い、請求項１に記載のデバイス。
- 第１の表面と、第２の表面とを備える少なくとも部分的に透明な基板を形成すること、
前記基板の前記第２の表面に面している第１の表面と、第２の表面と、少なくとも１つの側壁とを備える活性半導体構造を形成すること、
前記活性半導体構造の前記少なくとも１つの側壁のうちの少なくとも一部分を取り囲む誘電体層を形成すること、および
前記誘電体層のうちの少なくとも一部分を取り囲む金属層を形成すること
を含み、
前記活性半導体構造の前記少なくとも１つの側壁は、テーパーが付けられており、また
前記活性半導体構造の前記少なくとも１つの側壁のうちの第１の部分は、前記活性半導体構造の前記少なくとも１つの側壁のうちの第２の部分とは異なるテーパリングを有する、方法。 - １つまたは複数の半導体発光デバイスと、
前記１つまたは複数の半導体発光デバイスに結合され、前記１つまたは複数の半導体発光デバイスによる光の生成を制御する制御回路と
を備え、
前記１つまたは複数の半導体発光デバイスのうちの少なくとも所与の１つは、
第１の表面と、第２の表面とを備える少なくとも部分的に透明な基板と、
前記基板の前記第２の表面に面している第１の表面と、第２の表面と、少なくとも１つの側壁とを備える活性半導体構造と、
前記活性半導体構造の前記少なくとも１つの側壁のうちの少なくとも一部分を取り囲む誘電体層と、
前記誘電体層のうちの少なくとも一部分を取り囲む金属層と
を備え、
前記活性半導体構造の前記少なくとも１つの側壁は、テーパーが付けられており、また
前記活性半導体構造の前記少なくとも１つの側壁のうちの第１の部分は、前記活性半導体構造の前記少なくとも１つの側壁のうちの第２の部分とは異なるテーパリングを有する、装置。 - 前記１つまたは複数の半導体発光デバイスは、前記制御回路に結合された半導体発光デバイスのアレイを備え、
半導体発光デバイスの前記アレイは、単一ウェーハの上に形成された前記所与の半導体発光デバイスのうちの少なくとも２つを備え、また
前記少なくとも２つの所与の半導体発光デバイスの前記金属層は、前記少なくとも２つの所与の半導体発光デバイスについての単一のｐ−コンタクトを形成する、請求項８に記載の装置。 - 前記１つまたは複数の半導体発光デバイスは、前記制御回路に結合された半導体発光デバイスのアレイを備え、
半導体発光デバイスの前記アレイは、単一のウェーハの上に形成された前記所与の半導体発光デバイスのうちの少なくとも２つを備え、
前記複数の所与の半導体発光デバイスのうちの第１の半導体発光デバイスと第２の半導体発光デバイスとは、前記複数の所与の半導体発光デバイスのうちの前記の第１の半導体発光デバイスと第２の半導体発光デバイスのおのおのが前記制御回路によって個々にアクティブにすることができるように、前記金属層とは別のそれぞれの個別のｐ−コンタクトを備える、請求項８に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/920,817 | 2013-06-18 | ||
| US13/920,817 US9082926B2 (en) | 2013-06-18 | 2013-06-18 | Semiconductor optical emitting device with metallized sidewalls |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015005720A true JP2015005720A (ja) | 2015-01-08 |
Family
ID=50942619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014025023A Pending JP2015005720A (ja) | 2013-06-18 | 2014-02-13 | 金属化された側壁を有する半導体発光デバイス |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9082926B2 (ja) |
| EP (1) | EP2816617B1 (ja) |
| JP (1) | JP2015005720A (ja) |
| KR (1) | KR102075172B1 (ja) |
| CN (1) | CN104241477B (ja) |
| DE (2) | DE202014011201U1 (ja) |
| TW (1) | TW201501373A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018527748A (ja) * | 2015-08-03 | 2018-09-20 | ルミレッズ ホールディング ベーフェー | 反射性側面コーティングを伴う半導体発光デバイス |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6398323B2 (ja) * | 2014-05-25 | 2018-10-03 | 日亜化学工業株式会社 | 半導体発光素子の製造方法 |
| DE102015111721A1 (de) * | 2015-07-20 | 2017-01-26 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und strahlungsemittierender Halbleiterchip |
| DE102015117662B4 (de) | 2015-10-16 | 2021-07-22 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| DE102016104965A1 (de) * | 2016-03-17 | 2017-09-21 | Osram Opto Semiconductors Gmbh | Lichtemittierender Halbleiterchip und Verfahren zur Herstellung eines lichtemittierenden Halbleiterchips |
| JP2017183462A (ja) * | 2016-03-30 | 2017-10-05 | ソニー株式会社 | 発光素子 |
| KR102399464B1 (ko) * | 2017-06-27 | 2022-05-19 | 주식회사 루멘스 | 엘이디 패널 |
| US10741446B2 (en) * | 2017-07-05 | 2020-08-11 | Nxp Usa, Inc. | Method of wafer dicing for wafers with backside metallization and packaged dies |
| KR102509639B1 (ko) | 2017-12-12 | 2023-03-15 | 삼성전자주식회사 | 발광소자 패키지 제조방법 |
| US11296262B2 (en) | 2017-12-21 | 2022-04-05 | Lumileds Llc | Monolithic segmented LED array architecture with reduced area phosphor emission surface |
| DE102018106970A1 (de) * | 2018-03-23 | 2019-09-26 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements |
| US11784288B2 (en) * | 2018-10-26 | 2023-10-10 | Google Llc | Light-emitting diodes with integrated optical elements |
| US11637219B2 (en) | 2019-04-12 | 2023-04-25 | Google Llc | Monolithic integration of different light emitting structures on a same substrate |
| CN111279564B (zh) * | 2019-05-28 | 2023-07-04 | 厦门三安光电有限公司 | 一种激光二极管及其制作方法 |
| KR20200023319A (ko) * | 2020-01-22 | 2020-03-04 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| WO2021150953A1 (en) | 2020-01-25 | 2021-07-29 | Jade Bird Display (shanghai) Limited | Micro light emitting diode with high light extraction efficiency |
| CN113540313B (zh) * | 2021-06-18 | 2023-05-19 | 泉州三安半导体科技有限公司 | 一种led芯片及其制造方法、半导体发光器件及显示装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU715515B2 (en) * | 1996-10-09 | 2000-02-03 | Sphelar Power Corporation | Semiconductor device |
| JPH11233815A (ja) * | 1998-02-13 | 1999-08-27 | Furukawa Electric Co Ltd:The | 半導体発光ダイオード |
| US6440859B1 (en) | 1998-09-25 | 2002-08-27 | Taiwan Semiconductor Manufacturing Company | Method for etching passivation layer of wafer |
| WO2005091392A1 (en) | 2004-03-18 | 2005-09-29 | Phoseon Technology, Inc. | Micro-reflectors on a substrate for high-density led array |
| JP4632697B2 (ja) * | 2004-06-18 | 2011-02-16 | スタンレー電気株式会社 | 半導体発光素子及びその製造方法 |
| KR20060077801A (ko) | 2004-12-31 | 2006-07-05 | 엘지전자 주식회사 | 고출력 발광 다이오드 및 그의 제조 방법 |
| JP4992282B2 (ja) | 2005-06-10 | 2012-08-08 | ソニー株式会社 | 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器 |
| EP2126986B1 (en) | 2006-12-22 | 2019-09-18 | QuNano AB | Led with upstanding nanowire structure and method of producing such |
| US20090050905A1 (en) * | 2007-08-20 | 2009-02-26 | Abu-Ageel Nayef M | Highly Efficient Light-Emitting Diode |
| US8368100B2 (en) | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
| US20120049214A1 (en) | 2009-04-06 | 2012-03-01 | Lowes Theodore D | Monolithic Multi-Junction Light Emitting Devices Including Multiple Groups of Light Emitting Diodes |
| CN101872824A (zh) * | 2010-06-07 | 2010-10-27 | 厦门市三安光电科技有限公司 | 侧面具有双反射层的氮化镓基倒装发光二极管及其制备方法 |
| JP5754173B2 (ja) | 2011-03-01 | 2015-07-29 | ソニー株式会社 | 発光ユニットおよび表示装置 |
| TW201318221A (zh) | 2011-10-26 | 2013-05-01 | Episil Technologies Inc | 發光二極體之矽支架及其製造方法 |
-
2013
- 2013-06-18 US US13/920,817 patent/US9082926B2/en active Active
- 2013-11-12 TW TW102141118A patent/TW201501373A/zh unknown
- 2013-11-29 KR KR1020130147765A patent/KR102075172B1/ko active IP Right Grant
- 2013-12-10 CN CN201310664614.5A patent/CN104241477B/zh active Active
-
2014
- 2014-02-13 JP JP2014025023A patent/JP2015005720A/ja active Pending
- 2014-06-18 DE DE202014011201.0U patent/DE202014011201U1/de active Active
- 2014-06-18 DE DE202014011202.9U patent/DE202014011202U1/de active Active
- 2014-06-18 EP EP14172978.0A patent/EP2816617B1/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018527748A (ja) * | 2015-08-03 | 2018-09-20 | ルミレッズ ホールディング ベーフェー | 反射性側面コーティングを伴う半導体発光デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| DE202014011201U1 (de) | 2018-08-22 |
| EP2816617A1 (en) | 2014-12-24 |
| KR20140146989A (ko) | 2014-12-29 |
| CN104241477A (zh) | 2014-12-24 |
| KR102075172B1 (ko) | 2020-02-07 |
| US20140367717A1 (en) | 2014-12-18 |
| US9082926B2 (en) | 2015-07-14 |
| TW201501373A (zh) | 2015-01-01 |
| DE202014011202U1 (de) | 2018-09-05 |
| EP2816617B1 (en) | 2018-03-21 |
| CN104241477B (zh) | 2017-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9082926B2 (en) | Semiconductor optical emitting device with metallized sidewalls | |
| US10134954B2 (en) | Light emitting element having protective layer | |
| US20240042166A1 (en) | Semiconductor light-emitting device | |
| US9343617B2 (en) | Method of manufacturing light emitting element | |
| US20160093769A1 (en) | Light-emitting diode with passivation layer | |
| US20150255685A1 (en) | Method for producing an optoelectronic component | |
| TWI517445B (zh) | 發光二極體封裝、用於發光二極體封裝之高反射型次基板及其製造方法 | |
| TWI612696B (zh) | 發光二極體（ｌｅｄ）結構及形成覆晶ｌｅｄ結構之方法 | |
| TWI495141B (zh) | 晶圓發光結構之形成方法及光源產生裝置 | |
| JP2010103186A (ja) | 半導体発光装置の製造方法 | |
| JP2007533133A (ja) | 半導体発光ダイオード上での反射層の作製 | |
| TW202008615A (zh) | 發光元件 | |
| JP7318048B2 (ja) | 放射放出半導体デバイス | |
| EP2806470A1 (en) | Semiconductor optical emitting device with lens structure formed in a cavity of a substrate of the device | |
| TWI570881B (zh) | 發光二極體晶片及發光裝置 | |
| US20220238751A1 (en) | Method of manufacturing a hybrid device | |
| WO2017154975A1 (ja) | 半導体発光装置 | |
| TWI661584B (zh) | 發光晶粒、封裝結構及其相關製造方法 | |
| US20210143306A1 (en) | Semiconductor light-emitting device | |
| JP5817503B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
| TW201414004A (zh) | 發光二極體的製作方法 | |
| US9105807B2 (en) | Semiconductor optical emitting device with grooved substrate providing multiple angled light emission paths | |
| CN111029449B (zh) | 一种深紫外薄膜半导体器件结构及其制作方法 | |
| US8648368B2 (en) | Optoelectronic component with a protected passivation layer | |
| US20210226108A1 (en) | Method for producing a semiconductor component having an insulating substrate, and semiconductor component having an insulating substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140829 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160506 |