DE202014011201U1 - Lichtemittierende Halbleitervorrichtung mit metallisierten Seitenwänden - Google Patents

Lichtemittierende Halbleitervorrichtung mit metallisierten Seitenwänden Download PDF

Info

Publication number
DE202014011201U1
DE202014011201U1 DE202014011201.0U DE202014011201U DE202014011201U1 DE 202014011201 U1 DE202014011201 U1 DE 202014011201U1 DE 202014011201 U DE202014011201 U DE 202014011201U DE 202014011201 U1 DE202014011201 U1 DE 202014011201U1
Authority
DE
Germany
Prior art keywords
semiconductor structure
active semiconductor
sidewall
active
emitting devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE202014011201.0U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
LSI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Corp filed Critical LSI Corp
Publication of DE202014011201U1 publication Critical patent/DE202014011201U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Abstract

Lichtemittierende Halbleitervorrichtung (100, 1200), umfassend:eine aktive Halbleiterstruktur (104) mit einer ersten Oberfläche, einer zweiten Oberfläche und mindestens einer Seitenwand;eine dielektrische Schicht (108, 1208), die mindestens einen Abschnitt der mindestens einen Seitenwand der aktiven Halbleiterstruktur umgibt; undeine Metallschicht (112, 1212), die mindestens einen Abschnitt der dielektrischen Schicht (108, 1208) umgibt;wobei die mindestens eine Seitenwand der aktiven Halbleiterstruktur (104) abgeschrägt ist;wobei ein erster Abschnitt der mindestens einen Seitenwand der aktiven Halbleiterstruktur (104) eine von einem zweiten Abschnitt der mindestens einen Seitenwand der aktiven Halbleiterstruktur (104) verschiedene Abschrägung aufweist;wobei die aktive Halbleiterstruktur (104) ein aktives Gebiet (106) nahe der zweiten Oberfläche der aktiven Halbleiterstruktur (104) umfasst;wobei sich der erste Abschnitt der mindestens einen Seitenwand der aktiven Halbleiterstruktur (104) von dem aktiven Gebiet (106) zu der zweiten Oberfläche der aktiven Halbleiterstruktur (104) erstreckt;wobei der erste Abschnitt der mindestens einen Seitenwand der aktiven Halbleiterstruktur (104) eine gleichmäßige Steigung aufweist; undwobei ein Winkel einer Ecke des ersten Abschnitts der mindestens einen Seitenwand der aktiven Halbleiterstruktur (104) und der zweiten Oberfläche der aktiven Halbleiterstruktur (104) stumpfer ist als ein Winkel des zweiten Abschnitts der mindestens einen Seitenwand der aktiven Halbleiterstruktur (104) bezogen auf die zweite Oberfläche der aktiven Halbleiterstruktur (104).

Description

  • Gebiet
  • Das Gebiet betrifft im Allgemeinen Halbleitervorrichtungen und insbesondere lichtemittierende Halbleitervorrichtungen.
  • Hintergrund
  • In der Technik sind viele verschiedene Arten von lichtemittierenden Halbleitervorrichtungen bekannt, einschließlich oberflächenemittierende Laser und Leuchtdioden. Einige dieser Vorrichtungen verwenden Galliumnitrid (GaN), um eine aktive Halbleiterstruktur zur Lichterzeugung zu bilden. Oberflächenemittierende Laser und Leuchtdioden auf der Basis von GaN sind in zahlreichen Anwendungen weit verbreitet, einschließlich Ampeln und anderen Arten von Festkörperbeleuchtungen, elektronische Displays für den Innen- und Außenbereich, Hintergrundbeleuchtung für Flüssigkristallanzeigen und viele andere. Diese GaN-basierten Bauelemente weisen eine Reihe von wesentlichen Vorteilen auf, wie gute optische Strahlungscharakteristiken und eine einfache Batch-Fertigung und -Verpackung. Weitere Arten von lichtemittierenden Halbleitervorrichtungen bieten bei der Verwendung von anderen Halbleitermaterialien ähnliche Vorteile.
  • Zusammenfassung
  • In einer Ausführungsform umfasst eine lichtemittierende Halbleitervorrichtung die Merkmale des Anspruchs 1.
  • Die lichtemittierende Halbleitervorrichtung kann in Form eines oberflächenemittierenden Lasers oder einer Leuchtdiode oder in einer anderen Form realisiert werden.
  • Ein oder mehrere oberflächenemittierende Laser, Leuchtdioden oder andere lichtemittierende Halbleitervorrichtungen können mit einer zugeordneten Steuerschaltung in einem Beleuchtungssystem, einer elektronischen Anzeige oder einer anderen Art von System oder Vorrichtung umgesetzt werden. In einem spezielleren Beispiel können mehrere lichtemittierende Halbleitervorrichtungen in Form von einer Anordnung mit einer zugeordneten Steuerschaltung kombiniert und in einem Beleuchtungssystem, einer elektronischen Anzeige oder einer anderen Art von System oder Vorrichtung realisiert werden.
  • Andere Ausführungsformen der Erfindung umfassen, jedoch ohne Beschränkung, Verfahren, Vorrichtungen, integrierte Schaltungen und Verarbeitungsvorrichtungen.
  • Figurenliste
    • 1 zeigt eine Querschnittsansicht einer beispielhaften lichtemittierenden Halbleitervorrichtung mit einer Leuchtdiode mit metallisierten Seitenwänden in einer anschaulichen Ausführungsform.
    • 2 bis 11 veranschaulichen jeweils Schritte in einem Prozess zum Bilden der Leuchtdiode aus 1.
    • 12 und 13 zeigen Querschnittsansichten von verschiedenen möglichen Konfigurationen für eine Leuchtdiode in anschaulichen Ausführungsformen.
    • 14 bis 19 stellen jeweils Schritte in einem Prozess zum Bilden einer Anordnung von Leuchtdioden in einer anschaulichen Ausführungsform dar.
    • 20 zeigt eine Querschnittsansicht einer Anordnungskonfiguration von Leuchtdioden in einem anschaulichen Ausführungsbeispiel.
    • 21 stellt einen Schritt in einem Prozess zum Bilden einer anderen Anordnungskonfiguration von Leuchtdioden in einer anschaulichen Ausführungsform dar.
    • 22 zeigt eine Querschnittsansicht einer anderen Anordnungskonfiguration von Leuchtdioden mit einer gemeinsamen metallisierten Seitenwand in einer anschaulichen Ausführungsform.
    • 23 zeigt eine Anordnung von Leuchtdioden mit metallisierten Seitenwänden in einer anschaulichen Ausführungsform.
    • 24 zeigt die Anordnung von Leuchtdioden aus 23 mit einem gemeinsamen Anordnungsreflektor in einer beispielhaften Ausführungsform.
    • 25 zeigt eine integrierte Schaltung mit einer Anordnung von Leuchtdioden und einer zugeordneten Steuerschaltung.
    • 26 zeigt eine Bearbeitungsvorrichtung, die die integrierte Schaltung aus 1 umfasst.
  • Detaillierte Beschreibung
  • Ausführungsformen der Erfindung werden hierin in Verbindung mit beispielhaften Leuchtdioden (LEDs) veranschaulicht. Es versteht sich jedoch, dass Ausführungsformen der Erfindung unter Verwendung von einer großen Vielzahl von alternativen Arten und Konfigurationen von lichtemittierenden Halbleitervorrichtungen, zum Beispiel einschließlich oberflächenemittierender Laser (SELs), implementiert werden können.
  • 1 zeigt eine beispielhafte lichtemittierende Halbleitervorrichtung in Form einer LED 100. Die LED 100 umfasst ein Saphirsubstrat 102 und eine aktive Halbleiterstruktur 104. Gemäß der Darstelllung in 1 ist eine Oberfläche der aktiven Halbleiterstruktur 104 einer Oberfläche des Saphirsubstrats 102 zugewandt. In der Ansicht von 1 wird die Oberfläche der aktiven Halbleiterstruktur 104, die dem Substrat 102 zugewandt ist, hierin als eine obere oder erste Oberfläche bezeichnet. In der Ansicht von 1 wird die Oberfläche des Substrats 102, die der ersten Oberfläche der aktiven Halbleiterstruktur 104 zugewandt ist, hierin als eine untere oder zweite Oberfläche bezeichnet.
  • Die aktive Halbleiterstruktur 104 in dieser Ausführungsform umfasst anschaulich eine GaN-LED-Struktur, jedoch können zahlreiche andere Halbleitermaterialien und Konfigurationen in anderen Ausführungsformen verwendet werden. Die GaN-LED-Struktur kann epitaktisch gewachsen oder auf eine andere Weise unter Verwendung von gut bekannten Techniken auf dem Saphirsubstrat gebildet werden.
  • Das Saphirsubstrat 102 ist bei einer oder mehreren Wellenlängen des Lichts, das durch die aktive Halbleiterstruktur 104 erzeugt wird, im Wesentlichen transparent und stellt ein Beispiel dafür dar, was hierin allgemeiner als ein „mindestens teilweise transparentes Substrat“ bezeichnet wird. Ein solches Substrat kann für einen bestimmten Bereich von Wellenlängen, der typische Wellenlängen von Licht umfasst, das durch die aktive Halbleiterstruktur 104 erzeugt wird, im Wesentlichen transparent sein. In anderen Ausführungsformen kann eine große Vielzahl von unterschiedlichen Arten von Substraten verwendet werden. Dementsprechend ist die Verwendung eines Saphirsubstrats nicht erforderlich.
  • Eine dielektrische Schicht 108 ist so gebildet, dass sie die Seitenwände des Substrats 102, die Seitenwände der aktiven Halbleiterstruktur 104 und einen Abschnitt der unteren oder zweiten Oberfläche der aktiven Halbleiterstruktur 104 umgibt. Ein Rest der unteren oder zweiten Oberfläche der aktiven Halbleiterstruktur 104, der nicht von der dielektrischen Schicht 108 umgeben ist, kann eine Fläche für einen p-Kontakt 110 bilden. Eine Metallschicht 112 umgibt die dielektrische Schicht 108.
  • In der LED 100 wird Licht mittels eines aktiven Gebiets 106 der aktiven Halbleiterstruktur 104 erzeugt, obwohl in anderen Ausführungsformen zahlreiche andere Anordnungen zur Erzeugung von Licht verwendet werden können. Zumindest ein Teil des durch die aktive Halbleiterstruktur 104 erzeugten Lichts wird durch das Substrat 102 von der unteren oder zweiten Oberfläche des Substrats zu der oberen oder ersten Oberfläche des Substrats 102 emittiert. Zum Beispiel können Teile des von der aktiven Halbleiterstruktur 104 emittierten Lichts entlang von Lichtwegen 163 und 164 durch die untere oder zweite Oberfläche des Substrats 102 und die obere oder erste Oberfläche des Substrats 102 emittiert werden. Andere Teile des Lichts, das von der aktiven Halbleiterstruktur 104 erzeugt wird, können entlang von Lichtwegen 161, 162 und 165 zu Seitenwänden von entweder der aktiven Halbleiterstruktur 104 oder dem Substrat 102 emittiert werden.
  • Die Seitenwände der aktiven Halbleiterstruktur 104 und des Substrats 102 können abgeschrägt sein, so dass von der aktiven Halbleiterstruktur 104 zu Seitenwänden der aktiven Halbleiterstruktur 104 oder des Substrats 102 emittiertes Licht von den Seitenwänden weg und zu der oberen oder ersten Oberfläche des Substrats 102 hin reflektiert wird. Die Seitenwände der aktiven Halbleiterstruktur 104 können von der ersten oder oberen Oberfläche der aktiven Halbleiterstruktur aus nach innen abgeschrägt sein, wie in 1 dargestellt ist.
  • Die dielektrische Schicht 108 kann bei einer oder mehreren Wellenlängen des durch die aktive Halbleiterstruktur 104 erzeugten Lichts zumindest teilweise transparent sein. Die dielektrische Schicht kann auch oder alternativ ein passivierendes und antireflektierendes Dielektrikum umfassen. Die dielektrische Schicht kann ferner so konfiguriert sein, dass eine Oberflächenabsorption von Licht verhindert wird, das durch die aktive Halbleiterstruktur 104 erzeugt wird. Die dielektrische Schicht 104 kann SiO2 umfassen, obwohl verschiedene andere Materialien verwendet werden können. Die Metallschicht 112, die die dielektrische Schicht 108 umgibt, kann Aluminium, Gold, Silber, Platin, Titan oder verschiedene andere Metalle und Legierungen umfassen.
  • Gemäß der Darstellung in 1 tritt Licht, das von der aktiven Halbleiterstruktur 104 erzeugt und entlang der Lichtwege 161, 162 und 165 emittiert wird, durch die dielektrische Schicht 108 zu der Metallschicht 112 hin hindurch und wird durch die aktive Halbleiterstruktur 104 und/oder das Substrat 102 zu der oberen oder ersten Oberfläche des Substrats 102 zurück reflektiert.
  • Wie in 1 dargestellt ist, sind die Seitenwände des Substrats 102 und der aktiven Halbleiterstruktur 104 abgeschrägt, so dass sie Licht, das in der aktiven Halbleiterstruktur 104 erzeugt wird, in eine gewünschte Richtung reflektieren. In 1 verläuft die gewünschte Richtung oder Primärrichtung für Licht durch die obere oder erste Oberfläche des Substrats 102. Es ist jedoch zu beachten, dass für eine bestimmte Ausführungsform verschiedene andere gewünschte Richtungen ausgewählt werden können. Zusätzlich kann ein Grad an Abschrägung oder ein Abschrägungsprofil von mindestens einer Seitenwand der aktiven Halbleiterstruktur 104 ausgewählt werden, so dass gewünschte reflektierende Eigenschaften erreicht werden.
  • In 1 sind Seitenwände des Substrats 102 von der oberen oder ersten Oberfläche des Substrats 102 aus nach innen abgeschrägt. In ähnlicher Weise sind die Seitenwände der aktiven Halbleiterstruktur 104 von der oberen oder ersten Oberfläche der aktiven Halbleiterstruktur 104 aus nach innen abgeschrägt. Obwohl 1 eine Abschrägung entlang der gesamten Länge der Seitenwände des Substrats 102 und der aktiven Halbleiterstruktur 104 zeigt, sind die Ausführungsformen nicht nur auf diese Anordnung beschränkt. In einigen Ausführungsformen kann ein Teil der Seitenwände des Substrats 102 und/oder der aktiven Halbleiterstruktur 104 zu der oberen oder ersten Oberfläche des Substrats 102 und/oder der oberen oder ersten Oberfläche der aktiven Halbleiterstruktur 104 im Wesentlichen senkrecht sein. In anderen Ausführungsformen ist das Substrat nicht unbedingt abgeschrägt.
  • Gemäß der Darstellung in 1 weisen Abschnitte der Seitenwände der aktiven Halbleiterstruktur 104 unterschiedliche Abschrägungen auf. Ein gegebener Abschnitt der Seitenwände der aktiven Halbleiterstruktur 104, der sich von dem aktiven Gebiet 106 zu der unteren oder zweiten Oberfläche der aktiven Halbleiterstruktur 104 erstreckt, weist eine andere Abschrägung auf, als der Rest der Seitenwände der aktiven Halbleiterstruktur 104. Es ist jedoch zu beachten, dass sich der gegebene Abschnitt nicht unbedingt von dem aktiven Gebiet 106 zu der unteren oder zweiten Oberfläche der aktiven Halbleiterstruktur 104 erstreckt. Stattdessen kann zum Beispiel der gegebene Abschnitt einen Abschnitt der Seitenwände der aktiven Halbleiterstruktur 104 nahe der unteren oder zweiten Oberfläche der aktiven Halbleiterstruktur 104 umfassen, der keine Seitenwände umfasst, die das aktive Gebiet 106 umgeben, oder er kann nur Abschnitte der Seitenwände umfassen, die das aktive Gebiet 106 umgeben.
  • Die Abschrägung von mindestens einer Seitenwand der aktiven Halbleiterstruktur 104 kann ausgewählt werden, um Belastungspunkte an Ecken oder Kanten der aktiven Halbleiterstruktur 104 dort zu reduzieren, wo die untere Oberfläche der aktiven Halbleiterstruktur 104 auf mindestens eine Seitenwand der aktiven Halbleiterstruktur 104 trifft. In einigen Ausführungsformen ist die aktive Halbleiterstruktur so gebildet, dass der Streifen des aktiven Gebiets 106 nur wenige Mikrometer von der unteren oder zweiten Oberfläche der Halbleiterstruktur 104 entfernt ist. Somit können Belastungspunkte an den Ecken oder Kanten der aktiven Halbleiterstruktur 104, die in der dielektrischen Schicht 108 Risse oder andere Diskontinuitäten verursachen, die LED 100 dadurch kurzschließen, dass sie zwischen der Metallschicht 112 und dem aktiven Gebiet 106 einen Kontakt herstellen. In Ausführungsformen können lichtemittierende Halbleitervorrichtungen Abschnitte von Seitenwänden mit einer sich ändernden Abschrägung aufweisen, um so diese Belastungspunkte zu verringern. Zusätzlich können verschiedene andere Abschnitte von Seitenwänden der aktiven Halbleiterstruktur 104 abgeschrägt sein, um andere Bereiche zu reduzieren, an denen sich eine mechanische Spannung konzentriert.
  • Das aktive Gebiet 106 kann auch unter Verwendung von einer Vielzahl von Techniken isoliert werden, einschließlich von selektiven Ätztechniken oder Laserschneidetechniken, lonenätztechniken und/oder selektiven Flächenwachstumstechniken. Diese Techniken können ermöglichen, dass die Abschrägung von Seitenwänden der aktiven Halbleiterstruktur besser gesteuert wird, und können Schäden verhindern, wie zum Beispiel Kurzschlüsse.
  • Die Abschrägung der Seitenwände der aktiven Halbleiterstruktur 104 kann hinsichtlich einer Steigung beschrieben werden, die mit Bezug auf eine x-Achse, die als zu der unteren oder zweiten Oberfläche der aktiven Halbleiterstruktur 104 im Wesentlichen parallel definiert ist, und eine y-Achse, die zu der x-Achse senkrecht ist, definiert ist. Die Steigung, d.h. Δy/Δx, des gegebenen Abschnitts der Seitenwände der aktiven Halbleiterstruktur 104, der sich von dem aktiven Gebiet 106 zu der unteren oder zweiten Oberfläche der aktiven Halbleiterstruktur 104 erstreckt, weist eine Größe auf, die kleiner ist als die der restlichen Seitenwände. Demzufolge ist der Winkel der Ecke der Seitenwände und der Bodenfläche der aktiven Halbleiterstruktur 104 stumpfer als ein Winkel der restlichen Seitenwände der aktiven Halbleiterstruktur 104 bezogen auf die Bodenfläche der aktiven Halbleiterstruktur 104 .
  • Es ist zu beachten, dass der gegebene Abschnitt der Seitenwände der aktiven Halbleiterstruktur 104 nicht unbedingt eine gleichmäßige oder konstante Steigung aufweist. Stattdessen kann der gegebene Abschnitt der Seitenwände der aktiven Halbleiterstruktur 104 ein oder mehrere lineare Segmente mit variierenden Steigungen umfassen. Der gegebene Abschnitt der Seitenwände der aktiven Halbleiterstruktur 104 kann auch derart gekrümmt sein, dass mit der Bodenfläche der aktiven Halbleiterstruktur 104 eine abgerundete Kante gebildet wird. In anderen Ausführungsfomen können verschiedene andere Abschrägungsprofile und Anordnungen für Abschnitte der Seitenwände der aktiven Halbleiterstruktur 104 verwendet werden.
  • Die LED 100 umfasst ferner einen unteren Träger 114, der dafür ausgelegt ist, die aktive Halbleiterstruktur 104 und ihr zugehöriges Substrat 102 zu tragen. Ein Teil einer oberen Oberfläche des unteren Trägers 114 liegt unter dem aktiven Gebiet 106 der aktiven Halbleiterstruktur 102. Diese Anordnung der aktiven Halbleiterstruktur 102, des Substrats 104 und des unteren Trägers 114 stellen ein Beispiel für eine Flip-Chip-Konfiguration einer LED dar. Obwohl solche Flip-Chip-Konfigurationen ein verbessertes Wärmemanagement und eine bessere optische Kopplung der Lichtemission bereitstellen können, können andere Arten und Anordnungen des Gehäuses von lichtemittierenden Halbleitervorrichtungen verwendet werden.
  • Wie oben angegeben, trägt der untere Träger 114 die aktive Halbleiterstruktur 104 und das Substrat 102. Ein Bondpad 116 des unteren Trägers und ein Lothügel 118 sind auf einer oberen Oberfläche des unteren Trägers 114 gebildet, um mit einem p-Kontakt 110 auf einer unteren oder zweiten Oberfläche der aktiven Halbleiterstruktur 104 zu koppeln. Der p-Kontakt 110 kann integral mit einem Reflektor der aktiven Halbleiterstruktur 104 gebildet oder diesem anderweitig zugeordnet sein.
  • Der obige Reflektor ist allgemein so angeordnet, dass Licht, das in dem aktiven Gebiet 106 erzeugt wird, von der unteren oder zweiten Oberfläche der aktiven Halbleiterstruktur 104 weg und zu dem Substrat 102 zurück reflektiert wird.
  • Es ist auch ein n-Kontakt 120 zur Verbindung mit einer ersten oder oberen Oberfläche des Substrats gebildet. In dem Substrat 102 wird mindestens eine Durchkontaktierung vorgesehen, um den n-Kontakt 120 mit der aktiven Halbleiterstruktur 104 zu verbinden.
  • Die LED 100 ist wiederum nur beispielhaft und es können andere Arten von LED-Strukturen oder allgemeiner lichtemittierender Halbleitervorrichtungen verwendet werden. Zum Beispiel könnte, wie oben angegeben, die spezielle LED-Struktur, die in 1 als die aktive Halbleiterstruktur 104 verwendet wird, in anderen Ausführungsformen durch andere Arten von LED-Strukturen, sowie SEL-Strukturen ersetzt werden.
  • Es wird nun mit Bezug auf die 2-11 beschrieben, wie die LED 100 gebildet wird.
  • 2 zeigt eine aktive Halbleiterstruktur 104, wobei die erste Oberfläche einer zweiten Oberfläche des Saphirsubstrats 102 zugewandt ist. Die erste Oberfläche der aktiven Halbleiterstruktur 104 entspricht der oberen Oberfläche der aktiven Halbleiterstruktur 104, wie in 1 gezeigt ist. Die zweite Oberfläche des Substrats 102 entspricht der unteren Oberfläche des Substrats 102, wie in 1 gezeigt ist.
  • Das Saphirsubstrat 102 weist eine bestimmte Anfangsdicke auf, die beispielsweise ungefähr 400 Mikrometer (µm) betragen kann. Es wird angenommen, dass die GaN-LED-Struktur durch ein epitaktisches Wachsen von mehreren GaN-Schichten auf dem Saphirsubstrat unter Verwendung einer metallorganischen Gasphasenabscheidung (MOCVD) gebildet wird. Es können ähnliche Techniken verwendet werden, um andere Arten von aktiven Halbleiterstrukturen zu bilden, wie z.B. LED-Strukturen. Die aktive Halbleiterstruktur 104 weist einen Streifen des aktiven Gebiets 106 auf, der darin gebildet ist.
  • Für die weiteren Bearbeitungsschritte beim Bilden der LED 100 wird ein Montageband 201 an der ersten Oberfläche des Substrats 102 angebracht. Für das Montageband 201 kann eine Vielzahl von Filmen und anderen Materialien verwendet werden. Der spezielle Film oder das ausgewählte Klebematerial kann von einer Vielzahl von Faktoren abhängen, z.B. umfassend die für die nachfolgenden Bearbeitungsschritte erforderliche Haftfestigkeit, z.B. beim Schleifen des Substrats 102 auf eine gewünschte Dicke, und die Leichtigkeit des Aufnehmens, Platzierens und Ablösens der Struktur zum Bonden in ein Gehäuse. In einigen Ausführungsformen wird ein UV-Band oder ein thermisch ablösbares Band verwendet. Das UV-Band und das thermisch ablösbare Band bieten eine ausreichende Haftfestigkeit für Säge- und Schleifprozesse, während sie gleichzeitig eine wiederholbare und geringe Ablösefestigkeit zum Aufnehmen, Platzieren und Ablösen der Struktur bereitstellen.
  • Als nächstes wird die Struktur bis zu einer vorbestimmten Tiefe unter Verwendung von abgeschrägten Diamantschneiden 301 vorgesägt, wie in 3 gezeigt ist. Die Vorsägeprozedur bildet die individuelle Größe eines Dies, die Dicke eines Dies und die Abschnitte der Abschrägung von Seitenwänden der aktiven Halbleiterstrukur 104 und des Substrats 102 aus. Die Größe und Form der abgeschrägten Diamantschneiden 301 kann auf Basis einer gewünschten Abschrägung von Abschnitten der Seitenwände der aktiven Halbleiterstruktur 104 und des Substrats 102 ausgewählt werden.
  • Es können verschiedene andere Verarbeitungstechniken verwendet werden, um die individuelle Größe eines Dies, Dicke eines Dies und Abschrägung von Abschnitten der aktiven Halbleiterstruktur 104 und des Substrats 102 zu realisieren. Zum Beispiel kann ein Laserschneiden, lonenätzen oder eine andere Mikrobearbeitungstechnik anstelle von oder in Kombination mit den abgeschrägten Diamantklingen 301 verwendet werden.
  • In einigen Ausführungsformen kann eine Ätzmaskenschicht auf einer zweiten Oberfläche der aktiven Halbleiterstruktur 104 gebildet werden. Die Ätzmaskenschicht kann mit einem Photolack beschichtet und strukturiert werden, um Bereiche der Maske freizulegen, die zu entfernen sind. Nachfolgend kann das Ätzmaskenmaterial geätzt und der Photolack kann unter Verwendung eines reaktiven lonenätzens (RIE) oder Nassätzens entfernt werden, um Abschnitte der zweiten Oberfläche der aktiven Halbleiterstruktur freizulegen und eine strukturierte Maske zu belassen. Die freiliegenden Abschnitte der zweiten Oberfläche der aktiven Halbleiterstruktur können dann geätzt werden, um eine gewünschte Abschrägung der Seitenwände der aktiven Halbleiterstruktur und/oder des Substrats zu erreichen.
  • In anderen Ausführungsformen kann eine aktive Halbleiterstruktur auf einem Abschnitt eines Substrats gewachsen werden, das unter Verwendung einer Wachstumsmaske freiliegt. Es können Techniken zum Wachsen auf ausgewählten Flächen verwendet werden, um die aktive Halbleiterstruktur mit einer gewünschten Abschrägung ihrer Seitenwände zu bilden. Ein Fachmann wird leicht erkennen, dass verschiedene andere Prozesse verwendet werden können.
  • 4 zeigt eine Nachbearbeitungsätzung, die auf Abschnitten der aktiven Halbleiterstruktur 104 gebildet ist. Die Nachbearbeitungsätzung kann verwendet werden, um abgerundete Kanten dort bereitzustellen, wo die zweite Oberfläche der aktiven Halbleiterstruktur 104 auf die Seitenwände der aktiven Halbleiterstruktur trifft. Die oben beschriebene Nachbearbeitungsätzung kann vorteilhafterweise Abschnitte der Seitenwände der aktiven Halbleiterstruktur 104 mit einer unterschiedlichen Abschrägung gestalten oder bilden, um Belastungspunkte entlang von Kanten dort zu verringern, wo die Seitenwände der aktiven Halbleiterstruktur 104 an den Boden der aktiven Halbleiterstruktur 104 grenzen. Wie oben dargelegt ist, können Belastungspunkte an den Seitenwänden zu einem Bruch der Passivierungs- oder dielektrischen Schicht 108 führen. In einigen Ausführungsformen liegt das aktive Gebiet 106 innerhalb von einigen Mikrometern von der zweiten Oberfläche der aktiven Halbleiterstruktur 104 und demzufolge kann die Struktur für Kurzschlüsse anfällig sein, die aufgrund von Rissen in der Passivierungs- oder dielektrischen Schicht entlang von Kanten dort auftreten können, wo die Seitenwände der aktiven Halbleiterstruktur 104 an die untere Oberfläche der aktiven Halbleiterstruktur angrenzen.
  • Die dielektrische Schicht 108 wird dann gebildet, wie in 5 gezeigt ist. Die dielektrische Schicht 108 wird auf der zweiten Oberfläche der aktiven Halbleiterstruktur 104 und den Seitenwänden der aktiven Halbleiterstruktur 104 und dem Substrat 102 gebildet, die durch die Vor-Säge- und Nachbearbeitungsätzprozesse freigelegt werden, wie in den 3 und 4 dargestellt ist. Die dielektrische Schicht 108 kann unter Verwendung von einer Atomlagenabscheidung (ALD) abgeschieden werden. Die dielektrische Schicht 108 kann alternativ unter Verwendung von einer Anzahl von anderen Techniken abgeschieden werden, z.B. umfassend eine plasmaunterstützte chemische Gasphasenabscheidung (PECVD). Die dielektrische Schicht 108 kann ungefähr 1,0 bis 2,0 µm dick sein und aus Siliziumdioxid (SiO2) gebildet sein, obwohl andere Dicken und Materialien 30 verwendet werden könnten. Ausführungsformen, die diese dünne dielektrische Schicht 108 von ungefähr 1,0 bis 2,0 µm verwenden, können eine bessere Reflexion bereitstellen. Für eine dünne dielektrische Schicht 108 muss das von der aktiven Halbleiterstruktur 104 emittierte Licht keine so weite Strecke zurücklegen, bevor es durch die Metallschicht 112 zu der oberen Oberfläche des Substrats 102 reflektiert wird.
  • Über der dielektrischen Schicht 108 wird dann eine konforme Photolackschicht 601 gebildet, wie in 6 dargestellt ist. Die Photolackschicht 601 kann unter Verwendung von Sprühbeschichtungstechniken abgeschieden werden, obwohl verschiedene andere Techniken verwendet werden können. Als nächstes wird die Photolackschicht 601 freigelegt und strukturiert, um eine Öffnung 701 zu bilden, wie in 7 dargestellt ist. Dies kann beispielsweise ein Ätzen der dielektrischen Schicht 108 mittels Streifenmasken unter Verwendung von Nassätztechniken umfassen, zum Beispiel einem Ätzprozess mit gepufferter Flusssäure (bufferoxide-etch oder BOE-Prozess). Der p-Kontakt 110 wird später in der Öffnung 701 gebildet. Es wird ein RIE oder Nassätzen verwendet, um die verbleibende Photolackschicht 601 und den durch Öffnung 701 freigelegten Abschnitt der dielektrischen Schicht 108 zu entfernen, wie in 8 dargestellt ist.
  • Auf der dielektrischen Schicht 108 und dem Abschnitt der aktiven Halbleiterstruktur 104, der durch die Öffnung 701 freigelegt wird, wird dann eine konforme Schicht einer reflektierenden Metallisierung abgeschieden, wie in 9 dargestellt ist. Die konforme Schicht der reflektierenden Metallisierung bildet den p-Kontakt 110 und die Metallschicht 112. Die konforme Schicht der reflektierenden Metallisierung kann unter Verwendung von ALD abgeschieden werden, obwohl auch andere geeignete Techniken verwendet werden können.
  • Es wird dann eine Band-zu-Band-Übertragung durchgeführt, wie in 10 gezeigt ist, um die erste Oberfläche des Substrats 102 freizulegen. Das Montageband 201 wird von der ersten Oberfläche des Substrats 102 entfernt und es wird ein Montageband 1001 zum Schutz des p-Kontakts 110, der Metallschicht 112 und der Topographie der Struktur angeordnet.
  • Es wird ein Schleifen der Rückseite durchgeführt, wie in 11 gezeigt ist, um den Wafer in einzelne Dies zu trennen. Zum Schleifen des Substrats 102 auf eine gewünschte Dicke herab wird ein Schleifwerkzeug 1101 verwendet. Die Anfangsdicke des Substrats 102 kann, wie oben beschrieben ist, 400 µm betragen und das Substrat 102 kann auf etwa 200 µm herab abgeschliffen werden.
  • Obwohl die gewünschte Dicke in diesem Beispiel ungefähr 200 µm beträgt, können zahlreiche andere Dicken verwendet werden. Es sollte daher erkannt werden, dass Dicken und andere Dimensionen, auf die hier Bezug genommen wird, nur beispielhaft sind. Die Dicke des Substrats 102 kann basierend auf der Abschrägung der Seitenwände des Substrats 102 und/oder der Abschrägung der Seitenwände der aktiven Halbleiterstruktur 104 für gewünschte reflektierende Eigenschaften in einer bestimmten Anwendung ausgewählt werden. Die gewünschte Dicke kann auch ausgewählt werden, um die mittlere freie Weglänge zu verringern und die Lichtextraktion aus dem aktiven Gebiet 106 der aktiven Halbleiterstruktur 104 zu verbessern. Es kann auch eine GaN-Pufferschicht der aktiven Halbleiterstruktur 102 als ein Ätzstopp verwendet werden, um eine zusätzliche Verringerung der mittleren freien Weglänge bereitzustellen.
  • Sobald der Wafer in einzelne Chips getrennt ist, wie in 11 gezeigt ist, kann der Chip so aufgenommen und platziert werden, dass der p-Kontakt 110 und die Metallschicht 112 auf dem Lothügel 118 angebracht werden, wie in 1 dargestellt ist. Es können Photolithographie- und Nassätzprozesse verwendet werden, um die Struktur des Lothügels 118 festzulegen. Der Lothügel 118 kann Zinn (Sn) umfassen, das auf den p-Kontakt 110 elektroplattiert wird.
  • In einigen Ausführungsformen kann der Schleifprozess das Substrat 102 durch ein Schleifen bis zu der aktiven Halbleiterstruktur 104 herab vollständig entfernen, um den Wafer in einzelne Dies zu trennen. Ein einzelnes Die kann von dem Montageband aufgenommen und direkt zum Bonden an einen unteren Träger platziert werden. Somit ist zu beachten, dass in einigen Ausführungsformen eine LED ähnlich der in 1 dargestellten LED 100 ohne das Substrat 102 gebildet wird.
  • In anderen Ausführungsformen kann eine Laserabhebetechnik verwendet werden, anstatt das Substrat 102 und/oder die aktive Halbleiterstruktur 104 abzuschleifen. Bei einer Laserabhebetechnik wird die zweite Oberfläche des Substrats 102 mit einem Laser bestrahlt. Opferschichten in der aktiven Halbleiterstruktur 104 können von dem Substrat 102 delaminieren oder es kann sich eine gewisse Menge an Gallium (Ga) in der aktiven Halbleiterstruktur 104 verflüssigen, wobei bewirkt wird, dass die aktive Halbleiterstruktur 104 von dem Substrat 102 delaminiert.
  • Es wird angenommen, dass die oben beschriebenen Prozessvorgänge auf der Wafer-Ebene durchgeführt werden, und der bearbeitete Wafer wird dann in einzelne integrierte Schaltungen aufgeteilt. Eine gegebene integrierte Schaltung wird in einem Flip-Chip-Gehäuse durch Bonden an den unteren Träger 114 angeordnet, wie oben beschrieben ist.
  • Es ist wichtig anzumerken, dass die Ausführungsformen der Erfindung nicht nur auf das Trennen des Wafers in einzelne Dies beschränkt sind, wie in 11 gezeigt ist. Stattdessen kann, wie unten genauer beschrieben, eine Anzahl von Dies des Wafers in einem Array gruppiert werden, wobei die Metallschicht um Seitenwände des Arrays des Dies herum auf dem Wafer gebildet wird.
  • 12 und 13 zeigen Querschnittsansichten von verschiedenen möglichen Konfigurationen für die Seitenwände der aktiven Halbleiterstruktur 104, der dielektrischen Schicht 108 und der Metallschicht 112, die in der LED 100 aus 1 gezeigt sind. In den 12 und 13 beziehen sich gleiche Bezugszeichen auf ähnliche Elemente in 1.
  • 12 zeigt eine LED 1200, bei der die dielektrische Schicht 1208, die die Seitenwände des Substrats 102, die Seitenwände der aktiven Halbleiterstruktur 104 und einen Abschnitt der unteren Oberfläche der aktiven Halbleiterstruktur 104 umgibt, eine ungleichmäßige Dicke aufweist. Wie oben beschrieben können Kanten, an denen die Seitenwände der aktiven Halbleiterstruktur 104 an die untere oder zweite Oberfläche der aktiven Halbleiterstruktur 104 angrenzen, einen Belastungspunkt bilden. Ein Riss der dielektrischen Schicht 1208 an diesem Belastungspunkt kann bewirken, dass die Metallschicht 1212 die LED 1200 kurzschließt. Gemäß der Darstellung in 12 ist die dielektrische Schicht 1208 an diesem Belastungspunkt dicker als die dielektrische Schicht 1208 an den restlichen Seitenwänden der aktiven Halbleiterstruktur 104, um dazu beizutragen, dass ein Kurzschluss der LED 1200 vermieden wird. Die dielektrische Schicht 108 kann z.B. an diesem Belastungspunkt doppelt so dick sein, wie ein Rest der dielektrischen Schicht 108, obwohl verschiedene andere Dickenkonfigurationen verwendet werden können. Gemäß weiteren Beispielen kann das Verhältnis aus der Dicke der dielektrischen Schicht 108 an Belastungspunkten relativ zu den restlichen Seitenwänden 3:2 oder 3:1 betragen.
  • 13 zeigt eine LED 1300, bei der die Abschrägung eines gegebenen Abschnitts der Seitenwände der aktiven Halbleiterstruktur 104 so gestaltet ist, dass sie mit Bezug auf die untere Oberfläche der aktiven Halbleiterstruktur 104 eine abgerundete Kante bildet. Gemäß der Darstellung in 13 ist die dielektrische Schicht 1308 an dieser Kante abgerundet, wodurch die Stärke des Belastungspunkts an den Kanten verringert wird, an denen die Seitenwände der aktiven Halbleiterstruktur 104 an die untere Oberfläche der aktiven Halbleiterstruktur 104 grenzt, wodurch dazu beigetragen wird, dass ein Kurzschluss der LED 1300 über die Metallschicht 1312 verhindert wird. Zusätzlich zu einer abgerundeten Kante kann die LED 1300 auch eine dickere dielektrische Schicht an Belastungspunkten aufweisen, wie oben mit Bezug auf die LED 1200 beschrieben ist.
  • Gemäß der Beschreibung oben wird der Wafer in einigen Ausführungsformen nicht physikalisch in einzeln gehauste Dies getrennt. 14-19 stellen anschaulich entsprechende Schritte in einem Prozess zum Bilden eines Arrays von lichtemittierenden Halbleitervorrichtungen in diesen Ausführungsformen dar.
  • 14 zeigt eine Querschnittsansicht der Struktur aus 5, wobei eine planarisierende dielektrische Schicht 1401 über der dielektrischen Schicht 108 gebildet ist. Die planarisierende dielektrische Schicht 1401 kann unter Verwendung von ALD abgeschieden werden, obwohl eine Vielzahl von anderen Techniken verwendet werden kann, wie oben beschrieben ist. Obwohl die planarisierende dielektrische Schicht 1401 in 14 als auf der dielektrischen Schicht abgeschieden dargestellt ist, wobei drei einzelne Dies getrennt sind, sind die Ausführungsformen nicht auf diese Anordnung beschränkt. Stattdessen kann die planarisierende dielektrische Schicht 1401 auf einem Wafer mit zwei einzelnen Dies oder mehr als drei einzelnen Dies gebildet werden.
  • Über der planarisierenden dielektrischen Schicht 1401 wird eine Photolackschicht 1501 gebildet, wie in 15 gezeigt ist. Die Photolackschicht 1501 kann unter Verwendung von Sprühbeschichtungstechniken abgeschieden werden, obwohl ebenfalls verschiedene andere Techniken verwendet werden können. Als nächstes wird die Photolackschicht 1501 belichtet und strukturiert, um eine Öffnung 1600 zu bilden. Obwohl 16 nur eine Öffnung 1600 in einem einzelnen Die zeigt, können zusätzliche Öffnungen in ähnlicher Weise in einem anderen Die des Wafers gebildet werden. Der p-Kontakt 1710 wird in der Öffnung 1600 gebildet, wie in 17 gezeigt ist.
  • Obwohl 14-19 eine planarisierende dielektrische Schicht 1401 zeigen, die Räume zwischen Seitenwänden von benachbarten Dies in dem Wafer im Wesentlichen füllt, ist es wichtig anzumerken, dass die Ausführungsformen nicht nur auf diese Anordnung beschränkt sind. Stattdessen kann ein reflektierendes Material, wie beispielsweise eine Metallschicht, in einigen Ausführungsformen zwischen den Seitenwänden von benachbarten Dies in dem Wafer anstelle von zumindest einem Abschnitt der planarisierenden dielektrischen Schicht 1401 gebildet werden.
  • Auf den äußeren Seitenwänden des in 18 dargestellten Arrays wird dann eine Metallschicht 1812 gebildet. Während 18 eine Querschnittsansicht eines Arrays aus zwei Dies mit einer angrenzenden Metallschicht 1812, die an äußeren Seitenwänden gebildet ist, der planarisierenden dielektrischen Schicht 1401 und den p-Kontakten 1710 zeigt, sind die Ausführungsformen nicht nur auf diese Anordnung beschränkt. In anderen Ausführungsformen können Arrays mehr als zwei Dies umfassen, die auf einem einzelnen Wafer gebildet sind, die in dem Array mit einer Metallschicht 1812 gruppiert sind, die Seitenwände des Arrays und die planarisierende dielektrische Schicht 1401 umgibt.
  • Nach der Bildung der Metallschicht 1812 können eine Übertragung von einem Band zu einem anderen Band und ein Schleifprozess durchgeführt werden, um das in 19 gezeigte Array 1900 zu bilden. Der Band-zu-Band-Übertragungs- und der Schleifprozess kann unter Verwendung von Techniken durchgeführt werden, die denen ähnlich sind, die oben mit Bezug auf die 9-11 beschrieben werden.
  • Das in 19 gezeigte Array 1900 kann anschließend aufgenommen und auf einem unteren Träger angebracht werden, wie in 20 gezeigt ist, um die LED-Anordnung 2000 zu bilden. Die Anordnung ist auf einem Lothügel 2018 angebracht. Der Lothügel 2018 ist auf einem Bondpad 2016 des unteren Trägers angebracht, das auf dem unteren Träger 2014 angeordnet ist. Gemäß der Darstellung in 20 wird ein n-Kontakt 2020 verbunden. In dem Substrat 102 können entsprechende Vias vorgesehen sein, um den n-Kontakt 2020 mit der aktiven Halbleiterstruktur 104 in jedem Die in der LED-Anordnung 2000 zu verbinden. Obwohl 20 nur einen einzigen n-Kontakt 2020 zeigt, ist es wichtig anzumerken, dass Ausführungsformen nicht auf diese Anordnung beschränkt sind. Zum Beispiel kann jedes Die in dem LED-Array 2020 einen einzeln adressierbaren n-Kontakt aufweisen.
  • Die p-Kontakte 1710 für jedes Die in dem LED-Array 2000 sind miteinander durch die Metallschicht 1812 verbunden. Somit sind die einzelnen Dies in dem LED-Array 2000 nicht über die jeweiligen p-Kontakte 1710 einzeln adressierbar. In anderen Ausführungsformen können die p-Kontakte für jedes Die in einem Array spiegelbildlich sein, wobei sie von der Metallschicht 1812 ausreichend beabstandet sind. 21 zeigt eine Querschnittsansicht einer solchen Anordnung. Für jedes Die in dem Array 2100 werden einzelne p-Kontakte 2110-1 und 2110-2 gebildet. Jeder der p-Kontakte 2110 kann einzeln adressierbar sein, so dass bestimmte der Chips in dem Array 2100 einzeln aktiviert werden können. Die in 19 dargestellte Anordnung 2100 kann anschließend aufgenommen und auf einem unteren Träger angebracht werden, wie in 22 gezeigt ist, um das LED-Array 2200 auf eine ähnliche Weise zu bilden, wie oben mit Bezug auf 22 beschrieben wurde.
  • In einigen Ausführungsformen kann der untere Träger für eine Anordnung von LEDs strukturierte Kontakte aufweisen, so dass, wenn ein LED-Array zu dem unteren Träger übertragen oder daran gebondet wird, Abschnitte des Arrays separat kontaktiert werden können.
  • P-Kontakte und/oder n-Kontakte einer Anordnung von LEDs, die auf einem einzelnen Wafer ausgebildet sind, können auch in einer oder mehreren Reihen von zwei oder mehr LEDs verbunden werden. Jede Reihe von zwei oder mehr LEDs kann individuell adressierbar sein. In einigen Ausführungsformen können die verschiedenen Gruppen von LEDs verwendet werden, um unterschiedliche Lichtausgabecharakteristiken bereitzustellen, wie eine Intensität, ein Muster usw. In anderen Ausführungsformen können Reihen von LEDs für Redundanzzwecke verwendet werden. Einige Reihen können Primärreihen darstellen, während andere Redundanzreihen darstellen. Fällt eine Primärreihe aus, kann sie durch Aktivieren einer Redundanzreihe ersetzt werden. Ähnliche Redundanztechniken können für eine Anordnung aus individuell adressierbaren LEDs verwendet werden. Bestimmte LEDs in einer Reihe, die kurzgeschlossen sind, können auch aus einer Reihe unter Verwendung von Isolations- oder Schmelzbrenntechniken eliminiert werden.
  • 23 zeigt ein Array 2300 aus lichtemittierenden Halbleitervorrichtungen mit metallisierten Seitenwänden. Die lichtemittierenden Halbleitervorrichtungen des Arrays 2300 umfassen eine LED 2301-1 mit einem metallisierten Seitenwandreflektor 2302-1, eine LED 2301-2 mit einem metallisierten Seitenwandreflektor 2302-2, eine LED 2301-3 mit einem metallisierten Seitenwandreflektor 2302-3 und eine LED 2301-3 mit einem metallisierten Seitenwandreflektor 2302-4. Jede der LEDs 2301 und jeder der metallisierten Seitenwandreflektoren 2302 in dem Array 2300 kann eine LED sein, die zu der ähnlich sein kann, die oben mit Bezug auf 1, 12 oder 13 beschrieben wurde. Während 23 ein Array 2300 aus vier LEDs 2301 in einem quadratischen Gitterlayout anschaulich darstellt, ist es wichtig, anzumerken, dass die Ausführungsformen nicht nur auf diese Anordnung beschränkt sind. Ein Array kann mehr oder weniger als vier lichtemittierende Halbleitervorrichtungen umfassen, die in einer Vielzahl von Gestalten angeordnet sind. Beispielsweise kann ein Array eine Zeile aus lichtemittierenden Halbleitervorrichtungen, einen Kreis aus lichtemittierenden Halbleitervorrichtungen usw. umfassen.
  • 24 stellt anschaulich die Anordnung 2300 aus 23 dar, wobei ein gemeinsamer Array-Reflektor 2400 jede LED 2301 und metallisierte Seitenwand 2302 umgibt. Der gemeinsame Array-Reflektor 2400 kann so geformt sein, dass Licht, das von jeder LED 2301 emittiert wird, in eine gewünschte Richtung gerichtet wird.
  • Wie bereits erwähnt, können die lichtemittierenden Halbleitervorrichtungen, wie die oben beschriebenen, in der Form von integrierten Schaltungen implementiert werden. In einer solchen Implementierung mit einer integrierten Schaltung werden typischerweise identische Dies in einem sich wiederholenden Muster auf einer Oberfläche eines Halbleiterwafers gebildet. Jedes Die umfasst eine hierin beschriebene Schaltung und kann andere Strukturen oder Schaltungen umfassen. Die einzelnen Dies werden von dem Wafer abgeschnitten oder zerteilt und dann als eine integrierte Schaltung eingehaust. Ein Fachmann auf diesem Gebiet weiß, wie Wafer zu schneiden und Dies einzuhausen sind, um integrierte Schaltungen herzustellen. Die so hergestellten integrierten Schaltungen werden als Ausführungsformen der Erfindung angesehen. Zusätzlich kann, wie oben erwähnt, in einigen Fällen eine Vorrichtung gebildet werden, bei der zwei oder mehr einzelne Dies auf einem Wafer eine Array-Struktur bilden.
  • 25 zeigt ein Beispiel einer Ausführungsform einer integrierten Schaltung der Erfindung. In dieser Ausführungsform umfasst eine integrierte Schaltung 2500 ein Array 2502 von LEDs 100, die jeweils konfiguriert sind, wie zuvor in Verbindung mit 1 beschrieben ist. Die Steuerschaltung 2504 ist mit dem Array 2502 von LEDs verbunden und konfiguriert, um die Erzeugung von Licht durch diese LEDs zu steuern. Die integrierte Schaltung 2500 kann in einem Beleuchtungssystem, in einer elektronischen Anzeige oder in einer anderen Art von System oder Vorrichtung implementiert sein.
  • Als ein anderes Beispiel kann eine gegebene integrierte Schaltung 2500 für eine lichtemittierende Vorrichtung in eine Verarbeitungsvorrichtung 2600 eingebaut sein, wie in 26 dargestellt ist. Eine solche Verarbeitungsvorrichtung kann einen Laptop oder Tablet-Computer, ein Mobiltelefon, einen E-Reader oder eine andere Art von Verarbeitungsvorrichtung umfassen, die eine oder mehrere integrierte LED-Schaltungen verwendet, um eine Hintergrundbeleuchtung oder andere Funktionen bereitzustellen.
  • In der Verarbeitungsvorrichtung 2600 ist die integrierte Schaltung 2500 der optischen Emissionsvorrichtung mit einem Prozessor 2610 gekoppelt, der die Erzeugung von Licht durch das entsprechende LED-Array steuert.
  • Der Prozessor 2610 kann zum Beispiel einen Mikroprozessor, eine anwendungsspezifische integrierte Schaltung (ASIC), ein feldprogrammierbares Gate-Array (FPGA), eine zentrale Verarbeitungseinheit (CPU), eine arithmetisch-logische Einheit (ALU), einen digitalen Signalprozessor (DSP) oder eine andere ähnliche Prozessorvorrichtungskomponente umfassen, sowie andere Arten und Anordnungen von Schaltungen in irgendeiner Kombination.
  • Der Prozessor 2610 ist mit einem Speicher 2612 gekoppelt. Der Speicher 2612 speichert einen Softwarecode zur Ausführung durch den Prozessor 2610 bei der Implementierung von Teilen der Funktionalität der Verarbeitungsvorrichtung 2600. Ein solcher Speicher, der einen Softwarecode zur Ausführung durch einen entsprechenden Prozessor speichert, ist ein Beispiel für das, was hierin allgemein als ein computerlesbares Medium oder eine andere Art von Computerprogrammprodukt mit einem darin enthaltenen Computerprogrammcode bezeichnet wird, und kann zum Beispiel einen elektronischen Speicher, wie zum Beispiel einen Direktzugriffsspeicher (RAM) oder einen Nur-Lese-Speicher (ROM), Magnetspeicher, optischen Speicher oder andere Arten von Speichergeräten in beliebiger Kombination umfassen. Wie oben angegeben, kann der Prozessor Teile oder Kombinationen eines Mikroprozessors, ASIC, FPGA, CPU, ALU, DSP oder anderer Schaltungen umfassen. Solche Schaltungskomponenten, die zum Implementieren des Prozessors verwendet werden, können eine oder mehrere integrierte Schaltungen umfassen.
  • Die speziellen Konfigurationen der integrierten Schaltung 2500 und der Verarbeitungsvorrichtung 2600, wie in den jeweiligen 25 und 26 gezeigt wird, sind nur beispielhaft. In anderen Ausführungsformen können integrierte Schaltungen und Verarbeitungsvorrichtungen zusätzlich zu oder anstelle der speziell gezeigten Elemente andere Elemente enthalten, einschließlich eines oder mehrerer Elemente eines Typs, der üblicherweise in herkömmlichen Implementierungen solcher Schaltungen und Vorrichtungen zu finden ist.
  • Es sollte erneut betont werden, dass die Ausführungsformen der Erfindung, wie sie hierin beschrieben sind, nur zur Veranschaulichung dienen. Zum Beispiel können andere Ausführungsformen der Erfindung unter Verwendung von einer großen Vielzahl von unterschiedlichen Arten und Anordnungen von lichtemittierenden Halbleitervorrichtungen, aktiven Halbleiterstrukturen, Substraten und Seitenwandabschrägungsprofilen implementiert werden, die sich von denen unterscheiden, die in den hierin beschriebenen speziellen Ausführungsformen verwendet werden. Außerdem sind die bestimmten Prozessvorgänge und zugehörigen Parameter, wie etwa Materialien und Dicken, nur beispielhaft. Außerdem müssen die besonderen Annahmen, die hier im Zusammenhang mit der Beschreibung von bestimmten Ausführungsformen getroffen werden, in anderen Ausführungsformen nicht gelten. Diese und zahlreiche andere alternative Ausführungsformen innerhalb des Schutzumfangs der folgenden Ansprüche sind für den Fachmann leicht ersichtlich.

Claims (19)

  1. Lichtemittierende Halbleitervorrichtung (100, 1200), umfassend: eine aktive Halbleiterstruktur (104) mit einer ersten Oberfläche, einer zweiten Oberfläche und mindestens einer Seitenwand; eine dielektrische Schicht (108, 1208), die mindestens einen Abschnitt der mindestens einen Seitenwand der aktiven Halbleiterstruktur umgibt; und eine Metallschicht (112, 1212), die mindestens einen Abschnitt der dielektrischen Schicht (108, 1208) umgibt; wobei die mindestens eine Seitenwand der aktiven Halbleiterstruktur (104) abgeschrägt ist; wobei ein erster Abschnitt der mindestens einen Seitenwand der aktiven Halbleiterstruktur (104) eine von einem zweiten Abschnitt der mindestens einen Seitenwand der aktiven Halbleiterstruktur (104) verschiedene Abschrägung aufweist; wobei die aktive Halbleiterstruktur (104) ein aktives Gebiet (106) nahe der zweiten Oberfläche der aktiven Halbleiterstruktur (104) umfasst; wobei sich der erste Abschnitt der mindestens einen Seitenwand der aktiven Halbleiterstruktur (104) von dem aktiven Gebiet (106) zu der zweiten Oberfläche der aktiven Halbleiterstruktur (104) erstreckt; wobei der erste Abschnitt der mindestens einen Seitenwand der aktiven Halbleiterstruktur (104) eine gleichmäßige Steigung aufweist; und wobei ein Winkel einer Ecke des ersten Abschnitts der mindestens einen Seitenwand der aktiven Halbleiterstruktur (104) und der zweiten Oberfläche der aktiven Halbleiterstruktur (104) stumpfer ist als ein Winkel des zweiten Abschnitts der mindestens einen Seitenwand der aktiven Halbleiterstruktur (104) bezogen auf die zweite Oberfläche der aktiven Halbleiterstruktur (104).
  2. Vorrichtung (100, 1200) nach Anspruch 1, wobei die mindestens eine Seitenwand der aktiven Halbleiterstruktur (104) von der ersten Oberfläche der aktiven Halbleiterstruktur (104) aus nach innen abgeschrägt ist.
  3. Vorrichtung (100, 1200) nach Anspruch 1 oder 2, wobei eine Größe der Steigung des ersten Abschnitts der mindestens einen Seitenwand der aktiven Halbleiterstruktur (104) bezogen auf die zweite Oberfläche der aktiven Halbleiterstruktur (104) kleiner ist als eine Größe einer Steigung des zweiten Abschnitts der mindestens einen Seitenwand der aktiven Halbleiterstruktur bezogen auf die zweite Oberfläche der aktiven Halbleiterstruktur (104).
  4. Vorrichtung (100, 1200) nach einem der vorhergehenden Ansprüche, die zusätzlich ein zumindest teilweise transparentes Substrat (102) mit einer ersten Oberfläche und einer zweiten Oberfläche umfasst, wobei die erste Oberfläche der aktiven Halbleiterstruktur (104) der zweiten Oberfläche des Substrats (102) zugewandt ist.
  5. Vorrichtung (100, 1200) nach Anspruch 4, die zusätzlich einen unteren Träger (114, 2014) umfasst, der dafür ausgelegt ist, die aktive Halbleiterstruktur (104) und das Substrat (102) zu tragen, wobei ein Teil einer oberen Oberfläche des unteren Trägers (114, 2014) unter dem aktiven Gebiet (106) der aktiven Halbleiterstruktur (106) liegt.
  6. Vorrichtung (100, 1200) nach Anspruch 4 oder 5, wobei die mindestens eine Seitenwand derart abgeschrägt ist, dass die Metallschicht (112, 1212) mindestens einen Teil des durch die aktive Halbleiterstruktur (104) erzeugten Lichts zu der ersten Oberfläche des Substrats (102) reflektiert.
  7. Vorrichtung (100, 1200) nach einem der vorhergehenden Ansprüche, wobei eine Abschrägung des ersten Abschnitts der mindestens einen Seitenwand der aktiven Halbleiterstruktur (104) dafür ausgelegt ist, eine Konzentration von mechanischer Spannung an einer Kante der aktiven Halbleiterstruktur (104) dort zu reduzieren, wo die mindestens eine Seitenwand der aktiven Halbleiterstruktur (104) auf die zweite Oberfläche der aktiven Halbleiterstruktur (104) trifft.
  8. Vorrichtung (1200) nach einem der vorhergehenden Ansprüche, wobei ein erster Abschnitt der dielektrischen Schicht (1208), der den ersten Abschnitt der Seitenwände der aktiven Halbleiterstruktur (104) umgibt, dicker ist als ein zweiter Abschnitt der dielektrischen Schicht (1208), der den zweiten Abschnitt der mindestens einen Seitenwand der aktiven Halbleiterstruktur (104) umgibt.
  9. Vorrichtung (100, 1200) nach einem der vorhergehenden Ansprüche, wobei die Vorrichtung (100, 1200) als ein Halbleiterlaser oder eine Leuchtdiode implementiert ist.
  10. Vorrichtung (100, 1200) nach Anspruch 9, wobei die Vorrichtung (100, 1200) als eine Galliumnitrid-Leuchtdiode implementiert ist.
  11. Vorrichtung (100, 1200) nach einem der vorhergehenden Ansprüche, wobei die Metallschicht (112, 1212) mindestens einen äußeren Abschnitt der dielektrischen Schicht (108, 1208) umgibt.
  12. Vorrichtung (100, 1200) nach einem der vorhergehenden Ansprüche, wobei die dielektrische Schicht (108, 1208) Siliziumdioxid enthält.
  13. Vorrichtung (100, 1200) nach einem der vorhergehenden Ansprüche, wobei die Metallschicht (112, 1212) mindestens eines von Aluminium, Gold, Silber, Platin und Titan enthält.
  14. Vorrichtung (100, 1200) nach einem der vorhergehenden Ansprüche, wobei die mindestens eine Seitenwand der aktiven Halbleiterstruktur (104) entlang ihrer gesamten Länge abgeschrägt ist.
  15. Einrichtung, umfassend: eine oder mehrere lichtemittierende Halbleitervorrichtungen; und eine Steuerschaltung (2504), die mit der einen oder den mehreren lichtemittierenden Halbleitervorrichtungen gekoppelt ist, um eine Erzeugung von Licht durch die eine oder die mehreren lichtemittierenden Halbleitervorrichtungen zu steuern; wobei mindestens eine gegebene der einen oder mehreren lichtemittierenden Halbleitervorrichtungen (100, 1200) eine lichtemittierende Halbleitervorrichtung (100, 1200) nach einem der Ansprüche 1 bis 14 ist.
  16. Einrichtung nach Anspruch 15, wobei die eine oder die mehreren lichtemittierenden Halbleitervorrichtungen (100, 1200) ein Array (2502) von lichtemittierenden Halbleitervorrichtungen (100, 1200) umfassen, die mit der Steuerschaltung (2504) gekoppelt sind, und wobei das Array (2502) von lichtemittierenden Halbleitervorrichtungen mindestens zwei der gegebenen lichtemittierenden Halbleitervorrichtungen umfasst, die auf einem einzelnen Wafer gebildet sind.
  17. Einrichtung nach Anspruch 15 oder 16, wobei die Metallschicht (1812) von den mindestens zwei gegebenen lichtemittierenden Halbleitervorrichtungen einen einzelnen p-Kontakt (1710) für die mindestens zwei gegebenen lichtemittierenden Halbleitervorrichtungen bildet.
  18. Einrichtung nach Anspruch 15 oder 16, wobei erste und zweite der gegebenen lichtemittierenden Halbleitervorrichtungen jeweils einzelne p-Kontakte (2110-1, 2110-2) aufweisen, die von der Metallschicht (1812) beabstandet sind, so dass jede der ersten und zweiten der gegebenen lichtemittierenden Halbleitervorrichtungen durch die Steuerschaltung einzeln aktivierbar ist.
  19. Integrierte Schaltung (2500), umfassend die Einrichtung nach einem der Ansprüche 15 bis 18.
DE202014011201.0U 2013-06-18 2014-06-18 Lichtemittierende Halbleitervorrichtung mit metallisierten Seitenwänden Active DE202014011201U1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/920,817 2013-06-18
US13/920,817 US9082926B2 (en) 2013-06-18 2013-06-18 Semiconductor optical emitting device with metallized sidewalls

Publications (1)

Publication Number Publication Date
DE202014011201U1 true DE202014011201U1 (de) 2018-08-22

Family

ID=50942619

Family Applications (2)

Application Number Title Priority Date Filing Date
DE202014011201.0U Active DE202014011201U1 (de) 2013-06-18 2014-06-18 Lichtemittierende Halbleitervorrichtung mit metallisierten Seitenwänden
DE202014011202.9U Active DE202014011202U1 (de) 2013-06-18 2014-06-18 Lichtemittierende Halbleitervorrichtung mit metallisierten Seitenwänden

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE202014011202.9U Active DE202014011202U1 (de) 2013-06-18 2014-06-18 Lichtemittierende Halbleitervorrichtung mit metallisierten Seitenwänden

Country Status (7)

Country Link
US (1) US9082926B2 (de)
EP (1) EP2816617B1 (de)
JP (1) JP2015005720A (de)
KR (1) KR102075172B1 (de)
CN (1) CN104241477B (de)
DE (2) DE202014011201U1 (de)
TW (1) TW201501373A (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6398323B2 (ja) * 2014-05-25 2018-10-03 日亜化学工業株式会社 半導体発光素子の製造方法
DE102015111721A1 (de) * 2015-07-20 2017-01-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und strahlungsemittierender Halbleiterchip
US11127887B2 (en) 2015-08-03 2021-09-21 Lumileds Llc Semiconductor light emitting device with reflective side coating
DE102015117662B4 (de) 2015-10-16 2021-07-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102016104965A1 (de) * 2016-03-17 2017-09-21 Osram Opto Semiconductors Gmbh Lichtemittierender Halbleiterchip und Verfahren zur Herstellung eines lichtemittierenden Halbleiterchips
JP2017183462A (ja) * 2016-03-30 2017-10-05 ソニー株式会社 発光素子
KR102399464B1 (ko) * 2017-06-27 2022-05-19 주식회사 루멘스 엘이디 패널
US10741446B2 (en) * 2017-07-05 2020-08-11 Nxp Usa, Inc. Method of wafer dicing for wafers with backside metallization and packaged dies
KR102509639B1 (ko) 2017-12-12 2023-03-15 삼성전자주식회사 발광소자 패키지 제조방법
US11296262B2 (en) 2017-12-21 2022-04-05 Lumileds Llc Monolithic segmented LED array architecture with reduced area phosphor emission surface
DE102018106970A1 (de) * 2018-03-23 2019-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US11784288B2 (en) * 2018-10-26 2023-10-10 Google Llc Light-emitting diodes with integrated optical elements
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
CN111279564B (zh) * 2019-05-28 2023-07-04 厦门三安光电有限公司 一种激光二极管及其制作方法
KR20200023319A (ko) * 2020-01-22 2020-03-04 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021150953A1 (en) 2020-01-25 2021-07-29 Jade Bird Display (shanghai) Limited Micro light emitting diode with high light extraction efficiency
CN113540313B (zh) * 2021-06-18 2023-05-19 泉州三安半导体科技有限公司 一种led芯片及其制造方法、半导体发光器件及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU715515B2 (en) * 1996-10-09 2000-02-03 Sphelar Power Corporation Semiconductor device
JPH11233815A (ja) * 1998-02-13 1999-08-27 Furukawa Electric Co Ltd:The 半導体発光ダイオード
US6440859B1 (en) 1998-09-25 2002-08-27 Taiwan Semiconductor Manufacturing Company Method for etching passivation layer of wafer
WO2005091392A1 (en) 2004-03-18 2005-09-29 Phoseon Technology, Inc. Micro-reflectors on a substrate for high-density led array
JP4632697B2 (ja) * 2004-06-18 2011-02-16 スタンレー電気株式会社 半導体発光素子及びその製造方法
KR20060077801A (ko) 2004-12-31 2006-07-05 엘지전자 주식회사 고출력 발광 다이오드 및 그의 제조 방법
JP4992282B2 (ja) 2005-06-10 2012-08-08 ソニー株式会社 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
EP2126986B1 (de) 2006-12-22 2019-09-18 QuNano AB Led mit aufrechter nanodrahtstruktur und herstellungsverfahren dafür
US20090050905A1 (en) * 2007-08-20 2009-02-26 Abu-Ageel Nayef M Highly Efficient Light-Emitting Diode
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US20120049214A1 (en) 2009-04-06 2012-03-01 Lowes Theodore D Monolithic Multi-Junction Light Emitting Devices Including Multiple Groups of Light Emitting Diodes
CN101872824A (zh) * 2010-06-07 2010-10-27 厦门市三安光电科技有限公司 侧面具有双反射层的氮化镓基倒装发光二极管及其制备方法
JP5754173B2 (ja) 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
TW201318221A (zh) 2011-10-26 2013-05-01 Episil Technologies Inc 發光二極體之矽支架及其製造方法

Also Published As

Publication number Publication date
EP2816617A1 (de) 2014-12-24
KR20140146989A (ko) 2014-12-29
CN104241477A (zh) 2014-12-24
JP2015005720A (ja) 2015-01-08
KR102075172B1 (ko) 2020-02-07
US20140367717A1 (en) 2014-12-18
US9082926B2 (en) 2015-07-14
TW201501373A (zh) 2015-01-01
DE202014011202U1 (de) 2018-09-05
EP2816617B1 (de) 2018-03-21
CN104241477B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
DE202014011201U1 (de) Lichtemittierende Halbleitervorrichtung mit metallisierten Seitenwänden
DE112011106156B4 (de) Lichtemittierende Diodeneinheit auf Waferebene
EP2270875B1 (de) Strahlungsmittierendes Halbleiterbauelement und dessen Herstellungsverfahren
DE10111501B4 (de) Strahlungsemittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112015000703B4 (de) Optoelektronisches Halbleiterbauelement
EP2612372B1 (de) Leuchtdiodenchip
DE102012217533A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102007019776A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE102005041095A1 (de) Lichtemissionsvorrichtung und Lichtemissionselement
DE10245628A1 (de) Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
DE112017000332B4 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
DE102010034665A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
EP1256134A1 (de) Strahlungsemittierendes halbleiterbauelement, verfahren zu seiner herstellung und strahlungsemittierendes optisches bauelement
DE112016000430T5 (de) Hocheffiziente leds und verfahren zu deren herstellung
DE102015114587A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
DE102012106364A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchip
WO2014048830A1 (de) Optoelektronisches bauelement
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102015114590B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauteils
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
DE102013221788B4 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
DE112014000439B4 (de) Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102015107593A1 (de) Optoelektronischer Halbleiterchip und Leuchtmittel

Legal Events

Date Code Title Description
R150 Utility model maintained after payment of first maintenance fee after three years
R130 Divisional application to

Ref document number: 202014011202

Country of ref document: DE

R150 Utility model maintained after payment of first maintenance fee after three years
R207 Utility model specification
R081 Change of applicant/patentee

Owner name: AVAGO TECHNOLOGIES INTERNATIONAL SALES PTE. LT, SG

Free format text: FORMER OWNER: LSI CORPORATION, 95131 SAN JOSE, CALIF., US

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R151 Utility model maintained after payment of second maintenance fee after six years
R152 Utility model maintained after payment of third maintenance fee after eight years