CN104218025B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN104218025B
CN104218025B CN201410233973.XA CN201410233973A CN104218025B CN 104218025 B CN104218025 B CN 104218025B CN 201410233973 A CN201410233973 A CN 201410233973A CN 104218025 B CN104218025 B CN 104218025B
Authority
CN
China
Prior art keywords
metal
semiconductor layer
alloy
semi insulating
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410233973.XA
Other languages
English (en)
Other versions
CN104218025A (zh
Inventor
G·科恩
C·卡布拉尔
A·小巴苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104218025A publication Critical patent/CN104218025A/zh
Application granted granted Critical
Publication of CN104218025B publication Critical patent/CN104218025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及半导体结构及其形成方法。结构以及产生半导体结构的方法包括：半绝缘半导体层；多个隔离的器件，其被形成在所述半绝缘半导体层之上；以及金属‑半导体合金区，其被形成在所述半绝缘半导体层中，其中，所述金属‑半导体合金区电连接所述隔离的器件中的两个或更多个。

Description

半导体结构及其形成方法
技术领域
本发明一般而言涉及半绝缘半导体层，该半导体层上形成有通过金属-半导体合金连接的部件。
背景技术
利用浅沟槽隔离(STI)工艺或者简单地通过蚀刻绝缘体上硅(SOI)膜(否则其将连接分开的器件的两个有源区)，来隔离使用SOI技术制造的器件。通过蚀刻SOI膜向下到达掩埋的氧化物(BOX)，来获得器件隔离(例如，对于平面或鳍型(Fin)场效应晶体管(FET))。然而，BOX由二氧化硅(SiO2)构成，二氧化硅为绝缘体并且不能被转化成导电材料以形成局部布线。
诸如InP(磷化铟)的二元化合物的半绝缘(SI)半导体化合物被广泛用于射频(RF)电路以及光电子学(例如，用于激光通信技术)。磷化铟是半导体。为了将InP转化成半绝缘(SI)材料，用诸如铁(Fe)或铬(Cr)的杂质对该材料进行掺杂，所述杂质用作自由载流子的陷阱。当然，可以以其它方式形成半绝缘半导体化合物。例如，当用质子轰击时，砷化镓(GaAs)可以变得半绝缘。半绝缘(SI)半导体化合物在其缺乏自由载流子的意义上用作绝缘结构。
常规地，互连被形成为连接位于半绝缘半导体衬底上的单独的器件。通过在整个晶片上添加厚的绝缘层以覆盖所述单独的半导体器件，形成这些常规互连。然后在该厚的绝缘层中形成向下到达器件端子(例如，场效应晶体管的源极、漏极或栅极)的孔或过孔(via)。然后金属层被形成以填充所述过孔并且通过所述过孔从一个单独的器件到另一个单独的器件在所述厚绝缘层上延伸以便连接所述单独的器件。
使用常规互连连接上述器件的工艺为最终的器件增加了显著的成本并且可能限制器件密度。
发明内容
考虑到常规系统的前述以及其它示例性问题、不足和缺点，本发明的示例性特征是提供允许在半绝缘半导体上更有效地形成互连的结构和方法。
为了实现本申请中描述的以上特征和目的，本发明的第一方面是一种半导体结构，其包括：半绝缘半导体层；多个隔离的器件，其被形成在所述半绝缘半导体层之上；以及金属-半导体合金区，其被形成在所述半绝缘半导体层中。所述金属-半导体合金区电连接所述隔离的器件中的两个或更多个。
这可以在半绝缘半导体上提供互连。
本发明的第二方面涉及一种形成半导体结构的方法。该方法包括：提供半绝缘半导体层，所述半绝缘半导体层包括形成在其上的多个隔离的器件；以及使金属与所述半绝缘半导体层形成合金，以便形成电连接所述隔离的器件中的两个的金属-半导体合金区。
附图说明
从下文中参考附图对本发明的示例性实施例的详细描述，将更好地理解前述及其它目的、方面和优点，在附图中：
图1示例出了示例性半绝缘层101；
图2示例出了其上形成有有源层102的示例性半绝缘层101；
图3示例出了具有单独的区域103的示例性半绝缘层101；
图4示例出了其上形成有隔离的器件的示例性半绝缘层；
图5示例出了形成有连接单独的器件的局部互连的所要求保护的发明的示例性实施例；
图6示例出了图5的示例性实施例的自顶向下视图；
图7示例出了在衬底上形成有半绝缘层的示例性实施例；并且
图8示例出了总结在半绝缘衬底上形成局部互连的主要工艺步骤的流程图。
具体实施方式
现在参考图，更具体地参考图1-8，示出了根据本发明的方法和结构的示例性实施例。
如上所述，SOI器件中的BOX一直是绝缘体并且不能被转变成导电材料来形成局部布线。当使用半绝缘的III-V衬底或层时，情况就并非如此了。
半绝缘(SI)材料，例如SI InP，可以通过使InP与诸如Ni或Co的金属反应而变得导电。因此，有可能通过Ni与InP反应形成Ni-InP合金的工艺而在SI InP中制作导电布线。与Ni-InP布线相邻的材料仍为SI InP并且因此是不导电的。本发明的示例性实施例包括通过在SI InP中制作Ni-InP布线而在InGaAs器件之间形成局部互连。
当然，所述半绝缘衬底可以由其它材料制成。例如，当用质子辐照时，GaAs转变成半绝缘(SI)材料。或者，可以通过用铬(Cr)对材料进行掺杂而获得SI GaAs。实际上，本发明可以应用于将产生导电材料的任何适当的半绝缘半导体和反应物。
图1-4示例出了单独的器件在衬底上的基本形成，图8示例出了执行本发明的示例性方法。半绝缘半导体层101可以由InP或者其它适当的半绝缘半导体材料形成(S1)。半绝缘层101可以是衬底并且可以为另外的层提供机械支撑和/或允许在其上形成另外的层。
例如，可以在半绝缘层101上形成有源层102(S2)。有源层102的化学结构并不被特别限制，并且其可以由例如在半绝缘衬底101上外延生长的InGaAs形成。有源层102可以通过化学气相沉积(CVD)、金属-有机化学气相沉积(MOCVD)、分子束外延(MBE)、金属-有机分子束外延(MOMBE)等形成，从而在半绝缘衬底101上形成外延层。
可以对有源层102进行构图(pattern)，以便在半绝缘层101上单独的区域103可以彼此电隔离(S3)。可以通过诸如光刻或者反应离子蚀刻(RIE)的任何常规方法实现所述构图。当所制造的器件是场效应晶体(FET)时，单独的区域103典型地包括器件沟道108。这基本上形成了所谓的RX层级(level)。
可以使用任何适当的方法在沟道108之上形成栅极电介质105、栅极线107以及与栅极线107相邻的分隔物(spacer)106。在沟道108的每一侧，可以通过外延生长掺杂的材料或者通过离子注入，添加源极/漏极区104。这在半绝缘层101上产生了彼此电隔离的单独的器件200(S4)。尽管在该例子中使用了平面FET，但是本发明也可以应用于在半绝缘半导体上形成的任何其它器件。这些器件包括FinFET、双极晶体管和二极管。
如图5-7中所示，本发明的示例性方面包括通过沉积诸如镍、钴、钯、铂等的金属并且使该金属与半绝缘层101反应而形成连接两个单独的器件200的短导线，从而形成局部互连110。与所述金属反应的半绝缘层101的部分变得导电，从而形成局部互连110。例如，作为使Ni与由InP形成的半绝缘衬底反应的结果，所述局部互连110可以由Ni-InP合金形成。可选地，仅半绝缘层101的顶部被转化成Ni-InP合金以形成局部互连110。被转化成金属-InP合金的半绝缘InP的量由金属(例如，镍)的厚度以及用于使金属与SI InP反应的退火温度控制。尽管较厚的金属沉积物典型地将导致形成较厚的金属-InP合金这一点是合理的，但是反应温度在形成金属-InP合金时的作用(role)需要更多讨论。
反应温度可以控制金属-InP相的形成。Ni2InP相的形成以及向NiIn和NiP二元相的偏析是可能的。在S.E.Mohney和Y.A.Chang的“Phase formation in Ni/InP contacts”，J.Appl.Phys.78，1342(1995)中给出了对在Ni-InP系统中各种相形成的详细讨论，通过引用的方式将其全文并入本申请中。Ni-InP相在晶体学结构方面以及在它们的Ni与InP原子比方面有变化。因此，所得到的Ni-InP合金的厚度将取决于所形成的相。尽管在上面的例子中提供了镍，但是诸如Co、Pd、Pt、Ti及其合金的其它金属可以用于形成金属-InP合金。
为了形成互连110，在半绝缘层101上设置金属(S5)。在本发明的一个示例性方面，通过掩蔽技术或者选择性沉积技术将金属设置在半绝缘衬底的一部分上。例如，可以使用剥离方法来界定抗蚀剂被打开之处的金属线，所述剥离方法使用具有负倾斜侧壁轮廓的光致抗蚀剂。在该技术中，首先用光致抗蚀剂涂敷晶片。然后所述光致抗蚀剂通过光掩模或者通过电子束被曝光，并且被显影，以获得模仿光刻掩模图形的构图的抗蚀剂。然后使用视线方法(line-of-sight method)蒸镀或者沉积毯式金属。然后使用溶剂溶解抗蚀剂。仅那些未被抗蚀剂覆盖的区域将保持所沉积的金属。
或者，可以在半绝缘层101的整个部分上设置金属，然后去除所述金属的一些部分以形成用于局部互连的期望图形。典型地通过光刻和RIE进行金属的去除。在金属沉积之后，首先用光致抗蚀剂涂敷晶片。通过暴露于穿过掩模的光或者通过电子束来对所述光致抗蚀剂进行构图。然后使用反应离子蚀刻(RIE)来蚀刻未被抗蚀剂覆盖(保护)的区域中的金属。然后通过溶剂或者通过氧等离子体去除所述抗蚀剂。仅那些被抗蚀剂覆盖的区域将被金属覆盖。
可选地，金属可以沉积在源极/漏极104或其一部分上，以在反应之后形成诸如Ni-InGaAs的金属合金。特别地，可以使用自对准工艺来在源极/漏极104区之上形成金属-半导体合金，在所述自对准工艺中在单独的器件200之上毯式沉积金属。所述金属不与典型地被侧壁分隔物106密封的栅极线107接触。由于在暴露的源极/漏极104区之上形成的金属-半导体合金与栅极分隔物106自对准，因此到器件的接入电阻(access resistance)最小化。
一旦以适当的图形设置了金属，然后就可以通过退火处理使所述金属与半绝缘衬底反应(S6)，从而在金属被设置在半绝缘衬底上之处形成金属-半导体合金区(例如，Ni-InP合金)，并且可选地在金属被设置在源极/漏极104上之处形成金属-半导体合金(例如，Ni-InGaAs合金)。金属的反应是与半绝缘层进行的，并且可选地通过退火获得有源半导体层。典型地在快速热退火(RTA)室中进行所述退火处理，在所述RTA室中，晶片被快速加热到规定的温度，然后被快速冷却。典型的退火温度取决于半绝缘衬底。对于SI InP，退火温度在200℃到500℃的范围内，并且更典型地，在约250℃到400℃的范围内。在所述退火期间，室环境典型地是氮(N2)。然而，对于超过约400℃的温度，使用含V族的气体来保持半导体表面。例如，当对InP退火时，典型地使用磷化氢(PH3)或砷化氢(AsH3)。
在所要求保护的发明的示例性实施例中，有可能将半绝缘层101的顶层的一部分转化成金属-半导体合金，使得局部互连110的一部分嵌入在半绝缘半导体层101中。
尽管半绝缘层101可以用作衬底，但是在本发明的另一方面，半绝缘层101(例如InP)形成在衬底150上，如示例性的图7中所示。衬底150可以是并非半绝缘半导体的半导体。例如，衬底150可以由本征InP或者n型掺杂的InP或者p型掺杂的InP形成。衬底150也可以由诸如GaAs、InAs、Ge或Si的与InP不同的材料制成。当衬底150由不同于半绝缘层101的材料制成时，需要另外的加工来解决异质材料集成中常见的诸如晶格失配和反相边界的问题。与异质材料集成相关的解决方案在文献中有广泛讨论，并不是本发明的范围。
无论如何，本申请中公开的技术可以应用于作为衬底的材料101或者形成在处理(handle)衬底150上的薄层。因此，本发明允许在要被施加到不由半绝缘半导体制作的衬底的半绝缘半导体上形成局部互连。
尽管已经就示例性实施例描述了本发明，但是本领域技术人员将认识到可以用在所附权利要求的精神和范围内的修改实施本发明。
此外，注意，申请人的意图是包含所有权利要求要素的等效物，即使后来在审查过程中进行了修改。

Claims (19)

1.一种半导体结构，包括：
半绝缘半导体层；
多个隔离的器件，其被形成在所述半绝缘半导体层之上；以及
金属-半导体合金区，其被形成在所述半绝缘半导体层中，
其中，所述金属-半导体合金区电连接所述隔离的器件中的两个或更多个；并且
所述金属-半导体合金区包括与InP形成合金的Ni、Co、Pd、Pt、Ti及其合金中的一种。
2.根据权利要求1所述的半导体结构，其中，所述隔离的器件中的一个或多个包括场效应晶体管(FET)。
3.根据权利要求2所述的半导体结构，其中，所述场效应晶体管包括InGaAs的沟道区。
4.根据权利要求1所述的半导体结构，其中，所述金属-半导体合金区被嵌入在所述半绝缘半导体层中。
5.根据权利要求1所述的半导体结构，其中，所述半绝缘半导体层包括掺铁的InP。
6.根据权利要求1所述的半导体结构，还包括：半导体层，所述半绝缘半导体层被设置在其上。
7.根据权利要求6所述的半导体结构，其中，所述半导体层包括与所述半绝缘半导体层的材料不同的材料。
8.根据权利要求2所述的半导体结构，其中，所述FET包括源极和漏极中的至少一者。
9.根据权利要求8所述的半导体结构，其中，所述源极和所述漏极包括III-V化合物；并且
其中，所述源极和所述漏极中的至少一者包括形成在所述III-V化合物中的金属合金区。
10.根据权利要求1所述的半导体结构，其中，所述半绝缘半导体层包括经辐照的InP或GaAs。
11.一种形成半导体结构的方法，所述方法包括：
提供半绝缘半导体层，所述半绝缘半导体层包括形成在其上的多个隔离的器件；以及
使金属与所述半绝缘半导体层的一部分形成合金，以便形成电连接所述隔离的器件中的至少两个的金属-半导体合金区，其中
所述金属-半导体合金区包括与InP形成合金的Ni、Co、Pd、Pt、Ti及其合金中的一种。
12.根据权利要求11所述的方法，其中，所述使金属与所述半绝缘半导体层的一部分形成合金包括：
在所述半绝缘半导体层的所述部分上设置所述金属以形成图形；以及
对所述半绝缘半导体层上的所述金属进行退火，以形成所述金属-半导体合金区。
13.根据权利要求12所述的方法，其中所述在所述半绝缘半导体层的所述部分上设置所述金属包括：
在所述半绝缘半导体层上施加掩膜；以及
施加所述金属以覆盖所述半绝缘半导体层的未被所述掩膜覆盖的部分。
14.根据权利要求11所述的方法，其中，所述半绝缘半导体层包括掺铁和掺铬的InP中的一种。
15.根据权利要求14所述的方法，其中，所述金属-半导体合金区包括与InP形成合金的Ni。
16.根据权利要求11所述的方法，还包括：在半导体衬底上设置所述半绝缘半导体层，
其中，所述半导体衬底包括与所述半绝缘半导体层的材料不同的材料。
17.根据权利要求11所述的方法，还包括：使所述金属与所述多个隔离的器件中的隔离的器件的一部分形成合金。
18.根据权利要求11所述的方法，其中，所述多个隔离的器件中的隔离的器件包括源极和漏极中的至少一者。
19.根据权利要求18所述的方法，其中，所述源极和所述漏极中的所述至少一者包括III-V化合物。
CN201410233973.XA 2013-05-30 2014-05-29 半导体结构及其形成方法 Active CN104218025B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/905,894 2013-05-30
US13/905,894 US8941123B2 (en) 2013-05-30 2013-05-30 Local interconnects by metal-III-V alloy wiring in semi-insulating III-V substrates

Publications (2)

Publication Number Publication Date
CN104218025A CN104218025A (zh) 2014-12-17
CN104218025B true CN104218025B (zh) 2017-04-12

Family

ID=51984183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410233973.XA Active CN104218025B (zh) 2013-05-30 2014-05-29 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US8941123B2 (zh)
CN (1) CN104218025B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789273A (zh) * 2015-12-30 2016-07-20 东莞市青麦田数码科技有限公司 一种InGaAs沟道自对准MOSFET器件结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4033788A (en) * 1973-12-10 1977-07-05 Hughes Aircraft Company Ion implanted gallium arsenide semiconductor devices fabricated in semi-insulating gallium arsenide substrates
CN1192587A (zh) * 1997-03-05 1998-09-09 松下电器产业株式会社 场效应晶体管
CN101097949A (zh) * 2006-06-29 2008-01-02 国际商业机器公司 具有栅叠层的半导体结构和制造这种半导体结构的方法
CN101238560A (zh) * 2005-06-10 2008-08-06 日本电气株式会社 场效应晶体管

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH291H (en) * 1983-03-01 1987-06-02 The United States Of America As Represented By The Secretary Of The Navy Fully ion implanted junction field effect transistor
US4738934A (en) * 1986-05-16 1988-04-19 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making indium phosphide devices
US4818721A (en) * 1987-07-29 1989-04-04 American Telephone And Telegraph Company, At&T Bell Laboratories Ion implantation into In-based group III-V compound semiconductors
US5254483A (en) 1987-10-23 1993-10-19 Vitesse Semiconductor Corporation Gate-to-ohmic metal contact scheme for III-V devices
JP2527775B2 (ja) * 1987-12-28 1996-08-28 三菱電機株式会社 電界効果トランジスタ及びその製造方法
US5179041A (en) 1989-06-16 1993-01-12 Sumitomo Electric Industries, Ltd. Method for manufacturing an electrode structure for III-V compound semiconductor element
US5429963A (en) * 1994-04-25 1995-07-04 The United States Of America As Represented By The Secretary Of The Air Force Twin-tub complementary heterostructure field effect transistor fab process
KR100247440B1 (ko) 1997-07-24 2000-03-15 김동주 니켈과 inp의 저항접합 형성방법
US6555890B2 (en) * 2000-05-23 2003-04-29 Sensors Unlimited, Inc. Method for combined fabrication of indium gallium arsenide/indium phosphide avalanche photodiodes and p-i-n photodiodes
US20090194846A1 (en) 2008-02-02 2009-08-06 Edward Yi Chang Fully Cu-metallized III-V group compound semiconductor device with palladium/germanium/copper ohmic contact system
CN101783367B (zh) 2010-02-11 2012-10-17 复旦大学 一种基于三五族元素的纳米线mos晶体管及其制备方法
JP5457292B2 (ja) * 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
JP2012195579A (ja) * 2011-03-02 2012-10-11 Sumitomo Chemical Co Ltd 半導体基板、電界効果トランジスタ、半導体基板の製造方法および電界効果トランジスタの製造方法
JP5839267B2 (ja) 2011-09-28 2016-01-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN102496567B (zh) 2011-12-20 2013-10-16 中国科学院微电子研究所 一种iii-v族半导体镍金属化制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4033788A (en) * 1973-12-10 1977-07-05 Hughes Aircraft Company Ion implanted gallium arsenide semiconductor devices fabricated in semi-insulating gallium arsenide substrates
CN1192587A (zh) * 1997-03-05 1998-09-09 松下电器产业株式会社 场效应晶体管
CN101238560A (zh) * 2005-06-10 2008-08-06 日本电气株式会社 场效应晶体管
CN101097949A (zh) * 2006-06-29 2008-01-02 国际商业机器公司 具有栅叠层的半导体结构和制造这种半导体结构的方法

Also Published As

Publication number Publication date
US8941123B2 (en) 2015-01-27
US20140353751A1 (en) 2014-12-04
CN104218025A (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
US10388795B2 (en) Vertical transistor including controlled gate length and a self-aligned junction
US9553189B2 (en) Self-aligned silicide formation on source/drain through contact via
KR101452064B1 (ko) 도펀트 층을 갖는 ⅲ-ⅴ 화합물 반도체 디바이스 및 이의 제조 방법
US10388651B2 (en) Shallow trench isolation recess process flow for vertical field effect transistor fabrication
CN107424934A (zh) 鳍式场效应晶体管（finfet）中的源极/漏极区及其形成方法
KR101493593B1 (ko) 금속 접촉 구조물을 구비한 ｉｉｉ－ｖ족 화합물 반도체 장치 및 그 제조 방법
US20210050434A1 (en) Integrated Circuit and Bipolar Transistor
GB2187889A (en) Providing contact separation in silicided devices
US9171918B2 (en) Semiconductor device with an electrode buried in a cavity
CN108122832A (zh) Finfet和形成finfet的方法
CN101960575A (zh) 半导体器件及其制造方法
US10566247B2 (en) Local wiring in between stacked devices
CN104218025B (zh) 半导体结构及其形成方法
CN115832015B (zh) 一种半导体器件及其制备方法、电子设备
US11876124B2 (en) Vertical transistor having an oxygen-blocking layer
US10796957B2 (en) Buried contact to provide reduced VFET feature-to-feature tolerance requirements
US20150054092A1 (en) Local interconnects by metal-iii-v alloy wiring in semi-insulating iii-v substrates
TW201417165A (zh) 利用板氧化物層來增加半導體元件中塊氧化物厚度之技術
CN110021561A (zh) 半导体装置及其形成方法
US20090065854A1 (en) Semiconductor Device and Method of Fabricating the Same
JP2019067974A (ja) 半導体装置及び半導体装置の製造方法
US20220302264A1 (en) Method of manufacturing a semiconductor device and semiconductor device
CN114883192A (zh) 绝缘衬底上硅与iii-v族器件的单片异质集成结构及制备方法
JP2002203864A (ja) 半導体装置とその製造方法
JP2009054842A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171101

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171101

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.