JP2009054842A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 固相反応を用いて微細なゲート長のショットキー電極、または微細な間隔のショットキー電極を形成する際、寸法精度良く形成することができる半導体装置の製造方法を提供する。
【解決手段】 ショットキー電極を形成した後、半導体層表面を絶縁膜で被覆し、固相反応層を形成する熱処理を行う。半導体層表面を絶縁膜で被覆することによって、表面拡散が抑制され、主に深さ方向のみにショットキー電極を侵入させることが可能となっている。
【選択図】 図１

Description

本発明は半導体装置の製造方法に関し、特に固相反応を用いた微細または微細な間隔のショットキー電極を形成する半導体装置の製造方法に関する。

一般に、ＧａＡｓ等の化合物半導体を用いた電界効果トランジスタの高性能化のため、ゲート電極のゲート長の微細化やその寸法精度を高めるとともに、寄生抵抗を低減し、かつ十分なゲート耐圧を得ることが求められている。

これらを満足するために様々なゲート電極形成方法が開発されている。そのなかの１つとして、本願出願人は、ゲート電極を構成する金属を半導体層に拡散（侵入）させるゲート電極形成方法を提案している（たとえば、特許文献１、特許文献２）。この方法では、半導体層に拡散させて形成したゲート電極がピンチオフ電圧、相互コンダクタンス、ゲート容量といったパラメータに影響を与えるため、拡散後のゲート電極を均一に再現性良く形成する必要がある。

以下、従来の拡散によりショットキー電極を形成する方法について、ＨＥＭＴならびに電荷結合素子を例にとり、詳細に説明する。

まず、従来のＨＥＭＴの製造方法について図３を用いて説明する。半絶縁性ＧａＡｓ基板上１上に、厚さ５００ｎｍのノンドープＧａＡｓバッファ層２と、厚さ１５ｎｍのノンドープＩｎ_0.2Ｇａ_0.8Ａｓチャンネル層３と、Ｓｉ濃度が１・１０¹⁸ａｔｏｍ・ｃｍ^-3で厚さ２０ｎｍのｎ型Ａｌ_0.22 Ｇａ_0.78Ａｓキャリア供給層４と、厚さ３０ｎｍのノンドープＡｌ_0.22 Ｇａ_0.78Ａｓ層５と、厚さ４０ｎｍのノンドープＧａＡｓショットキー電極形成層６と、厚さ５０ｎｍのノンドープＩｎ_0.5Ｇａ_0.5Ｐエッチングストッパー層７と、厚さ１００ｎｍのＳｉ濃度が５・１０¹⁸ａｔｏｍ・ｃｍ^-3のｎ型ＧａＡｓオーミックコンタクト層８を順次結晶成長させる（図３ａ）。

次に、ＨＥＭＴ形成予定領域外に、Ｂ⁺を加速電圧１７０ｋｅＶ、ドーズ量１・１０¹²ａｔｏｍ・ｃｍ^-2でイオン注入することにより、素子間分離領域９を形成する。ＨＥＭＴ形成予定領域にＡｕＧｅ（３５ｎｍ）／Ｎｉ（２０ｎｍ）／Ａｕ（３００ｎｍ）からなるオーミック電極を、ｎ型ＧａＡｓオーミックコンタクト層８上にリフトオフ法によって形成し、４００℃で１分間熱処理を行い、ソース電極１０およびドレイン電極１１を形成する（図３ｂ）。

ソース電極１０およびドレイン電極１１表面をレジスト膜で覆った後、ゲート電極形成部のｎ型ＧａＡｓオーミックコンタクト層８を、クエン酸と過酸化水素水との混合液を用いて選択エッチング除去し、ノンドープＩｎ_0.5Ｇａ_0.5Ｐエッチングストッパー層７を露出させる。続いて、露出するノンドープＩｎ_0.5Ｇａ_0.5Ｐエッチングストッパー層７を、塩酸を用いて選択エッチング除去し、ノンドープＧａＡｓショットキー電極形成層６を露出させる（図３ｃ）。

次に、ノンドープＧａＡｓショットキー電極形成層６上のゲート電極形成領域に開口部を有するレジスト膜を形成し、Ｐｔ（２０ｎｍ）／Ｔｉ（１００ｎｍ）／Ｐｔ（５０ｎｍ）／Ａｕ（５００ｎｍ）の金属膜からなるゲート電極１２をリフトオフ法により形成する（図３ｄ）。

その後、窒素雰囲気３５０℃で３０分間熱処理を行い、ノンドープＧａＡｓショットキー電極形成層６にＰｔが拡散した固相反応層１３を形成させると、図３（ｅ）に示すＨＥＭＴを形成することができる。

ここで、Ｐｔは深さ方向に拡散するのと同時に横方向にも拡散するため、ゲート長の寸法精度を高めることが難しくなる。また、ゲート−ソース間、ゲート−ドレイン間寸法も変化するため高周波特性や耐圧なども変動し、再現性良く作製することが難しくなるという問題があった。

次に、従来の２相駆動型の電荷結合素子の製造方法について図４を用いて説明する。

半絶縁性ＧａＡｓ基板上１上に、厚さ５００ｎｍのノンドープＧａＡｓバッファ層２と、厚さ１５ｎｍのノンドープＩｎ_0.2Ｇａ_0.8Ａｓチャンネル層３と、Ｓｉ濃度が１×１０¹⁸ａｔｏｍ・ｃｍ^-3で厚さ２０ｎｍのｎ型Ａｌ_0.22 Ｇａ_0.78Ａｓキャリア供給層４と、厚さ３０ｎｍのノンドープＡｌ_0.22 Ｇａ_0.78Ａｓ層５と、厚さ４０ｎｍのノンドープＧａＡｓショットキー電極形成層６と、厚さ５０ｎｍのノンドープＩｎ_0.5Ｇａ_0.5Ｐエッチングストッパー層７と、厚さ１００ｎｍのＳｉ濃度が５×１０¹⁸ａｔｏｍ・ｃｍ^-3のｎ型ＧａＡｓオーミックコンタクト層８を順次結晶成長させる（図４ａ）。

次に、電荷結合素子形成予定領域外に、Ｂ⁺を加速電圧１７０ｋｅＶ、ドーズ量１×１０¹²ａｔｏｍ・ｃｍ^-2でイオン注入することにより、素子間分離領域９を形成する。電荷結合素子形成予定領域にＡｕＧｅ（３５ｎｍ）／Ｎｉ（２０ｎｍ）／Ａｕ（３００ｎｍ）からなるオーミック電極を、ｎ型ＧａＡｓオーミックコンタクト層８上にリフトオフ法によって形成し、４００℃で１分間熱処理を行い、電荷注入電極１４および電荷取出し電極１５を形成する（図４ｂ）。

電荷注入電極１４および電荷取出し電極１５表面をレジスト膜で覆った後、電荷転送電極形成部のｎ型ＧａＡｓオーミックコンタクト層８を、クエン酸と過酸化水素水との混合液を用いて選択エッチング除去し、ノンドープＩｎ_0.5Ｇａ_0.5Ｐエッチングストッパー層７を露出させる。続いて、露出するノンドープＩｎ_0.5Ｇａ_0.5Ｐエッチングストッパー層７を、塩酸を用いて選択エッチング除去し、ノンドープＧａＡｓショットキー電極形成層６を露出させる（図４ｃ）。

次に、ノンドープＧａＡｓショットキー電極形成層６上の電荷転送電極形成領域に開口部を有するレジスト膜を形成し、Ｔｉ（１００ｎｍ）／Ｐｔ（５０ｎｍ）／Ａｕ（３００ｎｍ）からなる電荷転送電極の第１のショットキー電極（ＳＧ）１６をリフトオフ法によってゲート長１μｍ、電極間隔１μｍに形成する（図４ｄ）。

その後、レジスト膜を電荷転送電極形成領域に開口部を有する所定の形状にパターンニングし、続いてＰｔ（２５ｎｍ）／Ｔｉ（１１ｎｍ）／Ｐｔ（２２ｎｍ）／Ａｕ（３３ｎｍ）の金属膜を、ノンドープＧａＡｓショットキー電極形成層６上の法線方向に対して角度３６°で、電荷注入電極１４方向から蒸着し、第１のショットキー電極（ＳＧ）１６による自己整合とリフトオフ法を用いて、隣接する第１のショットキー電極（ＳＧ）１６との間隔が０．２μｍの第２のショットキー電極部（ＶＧ）１７を形成する（図４ｅ）。

次に、窒素雰囲気３５０℃で３０分間熱処理を行い、ノンドープＧａＡｓショットキー電極形成層６にＰｔが拡散して固相反応層１３を形成し、第１のショットキー電極（ＳＧ）１６と第２のショットキー電極（ＶＧ）１７との間にピンチオフ電圧差を形成すると、図４（ｆ）に示す２相駆動型電荷結合素子を形成することができる。

２相駆動型電荷結合素子では、電荷転送電極間の間隔が広いと電荷のトラップ源となり転送効率が低下するため、第１のショットキー電極（ＳＧ）１６と第２のショットキー電極（ＶＧ）１７との間隔は短い方が望ましい。しかし、固相反応の際に、Ｐｔは深さ方向に拡散するのと同時に横方向にも拡散するため、第１のショットキー電極（ＳＧ）１６と第２のショットキー電極（ＶＧ）１７間の短絡を招くという問題があった。
特開２００３−７７２６号公報 特開２００１−１０２５６２号公報

前述した２つの例で見られるように、金属の固相反応（合金反応）過程では、拡散は重要な役割を占めている。一般に、金属原子は格子拡散、表面拡散、粒界拡散、転位拡散のいずれかの経路によって結晶中を拡散する。また、表面拡散、粒界拡散、転位拡散は格子拡散より活性化エネルギーが小さいため容易に生じ、特に温度を室温から上昇させていく拡散過程の初期段階においては、原子は結晶中で最も動きやすい表面上を移動する表面拡散が生じるものと考えられる。

そのため、前述した様なショットキー電極を構成する金属を半導体層に拡散させるＨＥＭＴのゲート電極の形成方法では、ゲート長の精度を高めることが難しくなる。更には、表面拡散は半導体結晶表面に形成する酸化層などの表面状態により影響を受けるため、ゲート−ソース間、ゲート−ドレイン間寸法を制御することが難しくなるため、高周波特性や耐圧特性を安定的に再現性良く形成することが難しくなる。

また、ショットキー電極を構成する金属を半導体層に拡散させる２相駆動型の電荷結合素子の微細な間隔の電荷転送電極の形成方法では、表面拡散が電荷転送電極間の短絡を招くという問題があった。

本発明は上記問題点を解消し、固相反応を用いて微細なゲート長のショットキー電極、または微細な間隔のショットキー電極を形成する際、寸法精度良く形成することができる半導体装置の製造方法を提供することを目的とする。

上記目的を達成するため請求項１に係る発明は、半導体基板上の半導体層と、該半導体層とショットキー接合する電極とを備えた半導体装置の製造方法において、前記半導体層上に、該半導体層と固相反応層を形成する金属からなるショットキー電極を形成する工程と、少なくとも前記ショットキー電極の側壁部と露出する前記半導体層上を隙間なく被覆する絶縁膜を、前記ショットキー電極が前記半導体層と固相反応する温度以下で形成する工程と、前記半導体層と前記ショットキー電極との間に固相反応層を形成する熱処理を行い、前記半導体層の表面から深さ方向に前記金属を侵入させる工程とを含むことを特徴とする。

本願請求項２に係る発明は、半導体基板上の半導体層と、該半導体層とショットキー接合する電極とを備えた半導体装置の製造方法において、前記半導体層上に、第１の金属からなる第１のショットキー電極と、前記第１の金属より前記半導体層と固相反応層を形成しやすい第２の金属からなる第２のショットキー電極とからなるショットキー電極を形成する工程と、少なくとも前記第２のショットキー電極の側壁部と露出する前記半導体層上を隙間なく被覆する前記絶縁膜を、前記第２のショットキー電極が前記半導体層と固相反応する温度以下で形成する工程と、前記半導体層と前記第２のショットキー電極との間に固相反応層を形成する熱処理を行い、前記半導体層の表面から深さ方向に、前記半導体層と前記第１のショットキー電極界面あるいは固相反応層より深く、前記第２の金属を侵入させる工程とを含むことを特徴とする。

本発明の製造方法によれば、ショットキー電極を構成する金属の表面拡散が抑えられ、半導体層表面で電極を構成する金属の横方向への拡散を抑制することができる。

本発明の製造方法により電界効果トランジスタのゲート電極を形成する場合、高性能化に必要とされる寄生抵抗の低減、ならびにゲート長の精度を高めることが可能になる。また、ゲート−ソース間、ゲート−ドレイン間寸法を再現性良く形成することが可能になる。その結果、特性の優れた電界効果トランジスタを形成することが可能となる。

また、電荷結合素子の電荷転送電極を形成する場合、電荷転送効率の向上に必要とされる微細な間隔の電荷転送電極を再現性良く形成することができるため、ゲート耐圧のバラツキを抑制することが可能になる。その結果、特性の優れた電荷結合素子を形成することが可能となる。

本発明は、ショットキー電極を形成した後、半導体層表面を絶縁膜で被覆し、固相反応層を形成する熱処理を行う。半導体層表面を絶縁膜で被覆することによって、表面拡散が抑制され、主に深さ方向にショットキー電極を侵入させることが可能となっている。以下、本発明の実施例について説明する。

まず第１の実施例について説明する。半絶縁性ＧａＡｓ基板上１上に、厚さ５００ｎｍのノンドープＧａＡｓバッファ層２と、厚さ１５ｎｍのノンドープＩｎ_0.2Ｇａ_0.8Ａｓチャンネル層３と、Ｓｉ濃度が１・１０¹⁸ａｔｏｍ・ｃｍ^-3で厚さ２０ｎｍのｎ型Ａｌ_0.22 Ｇａ_0.78Ａｓキャリア供給層４と、厚さ３０ｎｍのノンドープＡｌ_0.22 Ｇａ_0.78Ａｓ層５と、厚さ４０ｎｍのノンドープＧａＡｓショットキー電極形成層６と、厚さ５０ｎｍのノンドープＩｎ_0.5Ｇａ_0.5Ｐエッチングストッパー層７と、厚さ１００ｎｍのＳｉ濃度が５・１０¹⁸ａｔｏｍ・ｃｍ^-3のｎ型ＧａＡｓオーミックコンタクト層８を順次結晶成長させる（図１ａ）。

次に、ＨＥＭＴ形成予定領域外に、Ｂ⁺を加速電圧１７０ｋｅＶ、ドーズ量１・１０¹²ａｔｏｍ・ｃｍ^-2でイオン注入することにより、素子間分離領域９を形成する。ＨＥＭＴ形成予定領域にＡｕＧｅ（３５ｎｍ）／Ｎｉ（２０ｎｍ）／Ａｕ（３００ｎｍ）からなるオーミック電極を、ｎ型ＧａＡｓオーミックコンタクト層８上にリフトオフ法によって形成し、４００℃で１分間熱処理を行い、ソース電極１０およびドレイン電極１１を形成する（図１ｂ）。

ソース電極１０およびドレイン電極１１表面をレジスト膜で覆った後、ゲート電極形成部のｎ型ＧａＡｓオーミックコンタクト層８を、クエン酸と過酸化水素水との混合液を用いて選択エッチング除去し、ノンドープＩｎ_0.5Ｇａ_0.5Ｐエッチングストッパー層７を露出させる。続いて、露出するノンドープＩｎ_0.5Ｇａ_0.5Ｐエッチングストッパー層７を、塩酸を用いて選択エッチング除去し、ノンドープＧａＡｓショットキー電極形成層６を露出させる（図１ｃ）。

次に、ノンドープＧａＡｓショットキー電極形成層６上のゲート電極形成領域に開口部を有するレジスト膜を形成し、Ｐｔ（２０ｎｍ）／Ｔｉ（１００ｎｍ）／Ｐｔ（５０ｎｍ）／Ａｕ（５００ｎｍ）の金属膜からなるゲート電極１２をリフトオフ法により形成する。その後、本発明では、ゲート電極１２上、ゲート電極１２とソース電極１０、およびゲート電極とドレイン電極１１と間のノンドープＧａＡｓショットキー電極形成層６上にポリイミド膜１８を形成する（図１ｄ）。

ポリイミド膜１８は、ポリアミド酸、Ｎ−メチル−２ピロリドンおよびＮ，Ｎ−ジメチルアミドを含む溶液を、スピナーを用いて塗布した後、窒素雰囲気中、９０℃、１時間の加熱により、溶剤を揮散させ、続いて２００℃、１時間の熱処理により塗膜の化学構造を変化させ、イミド環を形成することによって形成する。

その後、窒素雰囲気３５０℃で３０分間熱処理を行い、ノンドープＧａＡｓショットキー電極形成層６にＰｔが拡散した固相反応層１３を形成する（図１ｅ）。その後、水和ヒドラジンおよびエチレンジアミンを含む溶液を用いて、ポリイミド膜１８を除去すると、図１（ｆ）に示すＨＥＭＴを形成することができる。

このように固相反応層１３を形成するための熱処理を行う前に、表面拡散が起こる可能性のある半導体層表面と、その近傍のゲート電極１２の側面部とをポリイミド膜１８で被覆することによって、表面拡散が抑制され、主に深さ方向に拡散した固相反応層１３を形成することができる。

次に、２相駆動型の電荷結合素子の製造方法について、図２を用いて説明する。

半絶縁性ＧａＡｓ基板上１上に、厚さ５００ｎｍのノンドープＧａＡｓバッファ層２と、厚さ１５ｎｍのノンドープＩｎ_0.2Ｇａ_0.8Ａｓチャンネル層３と、Ｓｉ濃度が１×１０¹⁸ａｔｏｍ・ｃｍ^-3で厚さ２０ｎｍのｎ型Ａｌ_0.22 Ｇａ_0.78Ａｓキャリア供給層４と、厚さ３０ｎｍのノンドープＡｌ_0.22 Ｇａ_0.78Ａｓ層５と、厚さ４０ｎｍのノンドープＧａＡｓショットキー電極形成層６と、厚さ５０ｎｍのノンドープＩｎ_0.5Ｇａ_0.5Ｐエッチングストッパー層７と、厚さ１００ｎｍのＳｉ濃度が５×１０¹⁸ａｔｏｍ・ｃｍ^-3のｎ型ＧａＡｓオーミックコンタクト層８を順次結晶成長させる（図２ａ）。

次に、電荷結合素子形成予定領域外に、Ｂ⁺を加速電圧１７０ｋｅＶ、ドーズ量１×１０¹²ａｔｏｍ・ｃｍ^-2でイオン注入することにより、素子間分離領域９を形成する。電荷結合素子形成予定領域にＡｕＧｅ（３５ｎｍ）／Ｎｉ（２０ｎｍ）／Ａｕ（３００ｎｍ）からなるオーミック電極を、ｎ型ＧａＡｓオーミックコンタクト層８上にリフトオフ法によって形成し、４００℃で１分間熱処理を行い、電荷注入電極１４および電荷取出し電極１５を形成する（図２ｂ）。

電荷注入電極１４および電荷取出し電極１５表面をレジスト膜で覆った後、電荷転送電極形成部のｎ型ＧａＡｓオーミックコンタクト層８をクエン酸と過酸化水素水との混合液を用いて選択エッチング除去し、ノンドープＩｎ_0.5Ｇａ_0.5Ｐエッチングストッパー層７を露出させ、続いて、ノンドープＩｎ_0.5Ｇａ_0.5Ｐエッチングストッパー層７を塩酸にて選択エッチング除去し、ノンドープＧａＡｓショットキー電極形成層６を露出させる（図２ｃ）。

次に、ノンドープＧａＡｓショットキー電極形成層６上の電荷転送電極形成領域に開口部を有するレジスト膜を形成し、Ｔｉ（１００ｎｍ）／Ｐｔ（５０ｎｍ）／Ａｕ（３００ｎｍ）からなる電荷転送電極の第１のショットキー電極（ＳＧ）１６をリフトオフ法によってゲート長１μｍ、電極間隔１μｍに形成する（図２ｄ）。

その後、レジスト膜を電荷転送電極形成領域に開口部を有する所定の形状にパターンニングし、続いてＰｔ（２５ｎｍ）／Ｔｉ（１１ｎｍ）／Ｐｔ（２２ｎｍ）／Ａｕ（３３ｎｍ）の金属膜を、ノンドープＧａＡｓショットキー電極形成層６上の法線方向に対して角度３６°で、電荷注入電極１４方向から蒸着し、第１のショットキー電極１６（ＳＧ）による自己整合とリフトオフ法を用いて、隣接する第１のショットキー電極１６（ＳＧ）との間隔が０．２μｍの第２のショットキー電極部１７（ＶＧ）を形成する（図２ｅ）。

その後、本発明では、第１のショットキー電極１６及び第２のショットキー電極上、第１のショットキー電極１６（ＳＧ）と隣接する電荷転送電極の第２のショットキー電極部１７（ＶＧ）間のノンドープＧａＡｓショットキー電極形成層６上にポリイミド膜１８を形成し、続いて窒素雰囲気３５０℃で３０分間熱処理を行い、ノンドープＧａＡｓショットキー電極形成層６にＰｔが拡散した固相反応層１３を形成する（図２ｆ）。

その後、水和ヒドラジンおよびエチレンジアミンを含む溶液を用いてポリイミド膜１８を除去すると、微細な間隔で第１のショットキー電極１６（ＳＧ）と第２のショットキー電極１７（ＶＧ）との間にピンチオフ電圧差を備えた、図２（ｇ）に示す２相駆動型電荷結合素子が形成することができる。

このように、本実施例においても、固相反応層１３を形成するための熱処理を行う前に、表面拡散が起こる可能性のある半導体層表面と、その近傍のゲート電極１２の側面部とをポリイミド膜１８で被覆することによって、表面拡散が抑制され、主に深さ方向に拡散した固相反応層１３を形成することができる。

以上本発明の実施例について説明したが、本発明は、上記実施例に限定されるものでないことは言うまでもない。たとえば、本実施例では絶縁膜としてポリイミドを用いたが、他の絶縁膜を用いることもできる。具体的には、拡散する金属（Ｐｔ）が、半導体層（ＧａＡｓ）と固相反応を行う温度（この場合、２５０℃）未満の温度で形成することができればよい。例えば、真空蒸着法や固体ソースＥＣＲプラズマ成膜法を用いて形成した窒化シリコン膜、酸化シリコン膜などを用いても同様の効果が得られる。

また、本実施例ではＰｔと固相反応する半導体層としてＧａＡｓ層を用いたが、その他の半導体層上のショットキー電極においても本発明は適応できる。例えばＡｌＧａＡｓ層、ＩｎＧａＡｓ層上のショットキー電極の形成であっても同様の効果が期待される。

本発明の第１の実施例を説明する図である。 本発明の第２の実施例を説明する図である。 従来のＨＥＭＴの製造方法を説明する図である。 従来の電荷結合素子の製造方法を説明する図である。

符号の説明

１：半絶縁性ＧａＡｓ基板、２：ノンドープＧａＡｓバッファ層、３：ノンドープＩｎ_0.2Ｇａ_0.8Ａｓチャンネル層、４：ｎ型Ａｌ_0.22 Ｇａ_0.78Ａｓキャリア供給層、５：ノンドープＡｌ_0.22 Ｇａ_0.78Ａｓ層、６：ノンドープＧａＡｓショットキー電極形成層、７：ノンドープＩｎ_0.5Ｇａ_0.5Ｐエッチングストッパー層、８：ｎ型ＧａＡｓオーミックコンタクト層、９：素子間分離領域、１０：ソース電極、１１：ドレイン電極、１２：ゲート電極、１３：固相反応層、１４：電荷注入電極、１５：電荷取出し電極、１６：第１のショットキー電極（ＳＧ）、１７：第２のショットキー電極（ＶＧ）、１８：ポリイミド膜

Claims (2)

1. 半導体基板上の半導体層と、該半導体層とショットキー接合する電極とを備えた半導体装置の製造方法において、
   前記半導体層上に、該半導体層と固相反応層を形成する金属からなるショットキー電極を形成する工程と、
   少なくとも前記ショットキー電極の側壁部と露出する前記半導体層上を隙間なく被覆する絶縁膜を、前記ショットキー電極が前記半導体層と固相反応する温度以下で形成する工程と、
   前記半導体層と前記ショットキー電極との間に固相反応層を形成する熱処理を行い、前記半導体層の表面から深さ方向に前記金属を侵入させる工程とを含むことを特徴とする半導体装置の製造方法。
2. 半導体基板上の半導体層と、該半導体層とショットキー接合する電極とを備えた半導体装置の製造方法において、
   前記半導体層上に、第１の金属からなる第１のショットキー電極と、前記第１の金属より前記半導体層と固相反応層を形成しやすい第２の金属からなる第２のショットキー電極とからなるショットキー電極を形成する工程と、
   少なくとも前記第２のショットキー電極の側壁部と露出する前記半導体層上を隙間なく被覆する前記絶縁膜を、前記第２のショットキー電極が前記半導体層と固相反応する温度以下で形成する工程と、
   前記半導体層と前記第２のショットキー電極との間に固相反応層を形成する熱処理を行い、前記半導体層の表面から深さ方向に、前記半導体層と前記第１のショットキー電極界面あるいは固相反応層より深く、前記第２の金属を侵入させる工程とを含むことを特徴とする半導体装置の製造方法。

Images