CN104217956A - Pmos晶体管及其制作方法 - Google Patents
Pmos晶体管及其制作方法 Download PDFInfo
- Publication number
- CN104217956A CN104217956A CN201310224079.1A CN201310224079A CN104217956A CN 104217956 A CN104217956 A CN 104217956A CN 201310224079 A CN201310224079 A CN 201310224079A CN 104217956 A CN104217956 A CN 104217956A
- Authority
- CN
- China
- Prior art keywords
- silicon
- sige material
- layer
- manufacture method
- sige
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 229910044991 metal oxide Inorganic materials 0.000 title abstract 3
- 150000004706 metal oxides Chemical class 0.000 title abstract 3
- 239000000463 material Substances 0.000 claims abstract description 116
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 113
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 69
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 69
- 239000010703 silicon Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000011241 protective layer Substances 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 238000004140 cleaning Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 121
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 35
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 22
- 238000001259 photo etching Methods 0.000 claims description 18
- 239000003292 glue Substances 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 11
- 229910052799 carbon Inorganic materials 0.000 claims description 11
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 239000002362 mulch Substances 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 abstract description 11
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 239000000243 solution Substances 0.000 description 17
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 14
- 230000007797 corrosion Effects 0.000 description 12
- 238000005260 corrosion Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 230000006835 compression Effects 0.000 description 10
- 238000007906 compression Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 239000011259 mixed solution Substances 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 238000011068 loading method Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000001154 acute effect Effects 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 231100000252 nontoxic Toxicity 0.000 description 1
- 230000003000 nontoxic effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- -1 tetramethyl aqua ammonia Chemical compound 0.000 description 1
- QEMXHQIAXOOASZ-UHFFFAOYSA-N tetramethylammonium Chemical compound C[N+](C)(C)C QEMXHQIAXOOASZ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Abstract
本发明提供一种PMOS晶体管及其制作方法。为了提高对沟道施加的压应力，本发明在源/漏区的sigma形凹槽内填入硅锗材质时，使得硅锗材质的表面高于硅衬底表面以增加硅锗材质的填充量；此外，在半导体工艺中，一片晶圆除了制作PMOS晶体管，在其它区域还需形成其它半导体器件，例如NMOS晶体管，因而，在对晶圆进行离子注入形成PMOS晶体管的轻掺杂区时，对其它区域需采用光刻胶覆盖加以保护，浅结制作完成后，该光刻胶残留物需进行去除，为防止上述清洗过程对硅锗材质腐蚀，本发明在硅锗材质的侧面覆盖保护层，从而提高了载流子的迁移速率。
Description
技术领域
本发明属于半导体制造领域，特别是涉及一种PMOS晶体管及其制作方法。
背景技术
随着集成电路集成度的提高，半导体器件的尺寸逐步按比例缩小，在半导体器件尺寸按比例缩小的过程中，漏极电压并不随之减小，这就导致源极与漏极之间的沟道区电场增大，在强电场作用下，电子在两次碰撞之间会加速到比热运动速度高许多倍的速度，由于电子的动能很大该电子被称为热电子，从而引起热电子效应（hot electron effect）。热电子效应会导致热电子向栅介质层注入，形成栅电极电流和衬底电流，以致影响半导体器件和电路的可靠性。为了克服热电子效应，有多种对MOS晶体管结构的改进方法，例如双注入结构、埋沟结构、分立栅结构、埋漏结构等等，其中研究较多且实用价值较大的一种是轻掺杂漏（Lightly Doped Drain，简称LDD）结构。轻掺杂漏结构可以降低电场，并可以显著改善热电子效应。
除了改进热电子效应以提高MOS晶体管的性能外，由于应力可以改变硅材质的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS晶体管中的电子，PMOS晶体管中的空穴）迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。
以PMOS晶体管为例，可以采用嵌入式硅锗技术（Embedded SiGeTechnology）以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导体衬底的需要形成源极及漏极的区域中埋置硅锗材质，利用硅与硅锗（SiGe）之间的晶格失配对沟道区域产生压应力。
更多关于嵌入式硅锗技术的文献请参照公开号为US7446350B2的美国专利。
然而，本发明人在实际使用上述嵌入式技术的PMOS晶体管过程中，发现仍存在载流子的迁移速率过慢的问题。
发明内容
本发明要解决的技术问题是改善PMOS晶体管的载流子迁移速率过慢的问题。
为解决上述问题，本发明提供一种PMOS晶体管的制作方法，包括：
提供硅衬底，在所述硅衬底上形成栅极结构及侧墙，所述栅极结构至少包括形成在硅衬底上的栅介质层及所述栅介质层上的栅电极层；
在硅衬底中预形成源极及漏极的区域形成sigma形凹槽；
在所述sigma形凹槽内填充硅锗材质，所述硅锗材质的上表面高于所述硅衬底表面；
去除所述侧墙，后至少在所述硅锗材质侧边覆盖保护层，光刻胶残留物去除溶液对所述保护层的去除速率低于对硅锗材质的去除速率；
采用光刻胶覆盖所述硅衬底的其它区域，以在所述侧墙暴露的硅衬底区域形成轻掺杂区；
采用光刻胶残留物去除溶液清洗所述硅衬底以形成PMOS晶体管，所述清洗过程中，高于所述硅衬底表面的硅锗材质被所述保护层保护。
可选地，至少在所述硅锗材质侧边覆盖保护层包括：
在栅极结构、硅衬底表面及硅锗材质上覆盖一保护层；
回蚀所述保护层以暴露出硅衬底表面，保留所述栅极结构及硅锗材质侧边的保护层。
可选地，光刻胶残留物去除溶液包括氨水，双氧水及水。
可选地，所述保护层至少包括氮化硅层、氧化硅层、掺碳氮化硅层或掺氧氮化硅层。
可选地，所述保护层的厚度为
可选地，所述保护层的形成方法包括：炉管工艺、物理气相沉积法、化学气相沉积法或原子层沉积法。
可选地，所述侧墙至少包括氮化硅层，所述氮化硅层的去除溶液为热磷酸。
可选地，所述侧墙至少包括氧化硅层，所述氧化硅层的去除溶液为氢氟酸。
可选地，在所述sigma形凹槽内填充硅锗材质步骤包括：在所述硅锗材质表面形成帽层，所述帽层的材质为硅。
可选地，在所述sigma形凹槽内填充硅锗材质步骤包括：先形成第一硅锗材质层，后形成第二硅锗材质层，所述第二硅锗材质层的锗含量高于所述第一硅锗材质层的锗含量。
可选地，所述硅衬底的其它区域具有半导体器件。
可选地，所述栅极结构还包括覆盖所述栅介质层及所述栅电极层的覆盖层。
此外，本发明还提供上述制作方法形成的PMOS晶体管。
与现有技术相比，本发明具有以下优点：1）为了提高对沟道施加的压应力，本发明在源/漏区的sigma形凹槽内填入硅锗材质时，使得硅锗材质的表面高于硅衬底表面以增加硅锗材质的填充量；此外，在半导体工艺中，一片晶圆除了制作PMOS晶体管，在其它区域还需形成其它半导体器件，例如NMOS晶体管，因而，在对晶圆进行离子注入形成PMOS晶体管的轻掺杂区时，对其它区域需采用光刻胶覆盖加以保护，浅结制作完成后，该光刻胶残留物需进行去除，为防止上述清洗过程对硅锗材质腐蚀，本发明在硅锗材质的侧面覆盖保护层，从而提高了载流子的迁移速率。
2）可选方案中，光刻胶残留物去除溶液包括氨水，双氧水及水，上述混合溶液对硅锗的腐蚀速率较快，采用去除速率慢于硅锗的材质作为保护层即可起到提高源/漏区硅锗材质的填充量，此外，还可以避免硅锗材质由于腐蚀导致的表面缺陷，降低了漏电流。
3）可选方案中，在2）可选方案基础上，保护层的材质可以为氮化硅、氧化硅、掺碳氮化硅或掺氧氮化硅，为保护层的材质提供了选择。其中，对于掺碳氮化硅，碳的含量（原子个数）优选为0.5%-5%，掺碳氮化硅易于生长且对于氨水，双氧水，相对硅锗的刻蚀选择比较佳。
4）可选方案中，所述侧墙的材质至少包括氮化硅层或氧化硅层，对于氮化硅，去除溶液为热磷酸；对于氧化硅，去除溶液为氢氟酸。
5）可选方案中，在所述sigma形凹槽内填充硅锗材质步骤包括：先形成第一硅锗材质层，后形成第二硅锗材质层，所述第二硅锗材质层的锗含量高于所述第一硅锗材质层的锗含量；利用第一硅锗材质层作为缓冲层，第二硅锗材料层主要对沟道施加压应力。
6）可选方案中，在所述sigma形凹槽内填充硅锗材质步骤包括：在所述硅锗材质表面形成帽层，所述帽层的材质为硅；上述帽层用于形成金属硅化物，以降低源/漏区的接触电阻。
附图说明
图1至图9是本发明实施例的PMOS晶体管在不同制作阶段的剖视图。
具体实施方式
如前所述，为了提高对沟道施加的压应力，本发明在源/漏区的sigma形凹槽内填入硅锗材质时，使得硅锗材质的表面高于硅衬底表面以增加硅锗材质的填充量。此外，在半导体工艺中，一片晶圆除了制作PMOS晶体管，在其它区域还需形成其它半导体器件，例如NMOS晶体管，因而，在对晶圆进行离子注入形成PMOS晶体管的轻掺杂区时，对其它区域需采用光刻胶覆盖加以保护，浅结制作完成后，该光刻胶残留物需进行去除。为防止上述清洗过程对硅锗材质腐蚀，本发明在硅锗材质的侧面覆盖保护层。经验证，采用本发明的技术方案的PMOS晶体管，载流子的迁移速率及漏电流问题已得到很大程度改善。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。由于本发明重在解释原理，因此，未按比例制图。
图1至图9是本发明的一个实施例中PMOS晶体管在不同制作阶段的剖视图，下面将结合图1至图9对制作方法进行详细说明。
首先执行步骤S1：提供硅衬底，在所述硅衬底上形成栅极结构及侧墙，所述栅极结构至少包括形成在硅衬底上的栅介质层及所述栅介质层上的栅电极层。
如图1所示，衬底10为单晶硅衬底，其具有表面101。可在衬底10中形成浅沟槽隔离结构（Shallow Trench Isolation，简称STI）（未图示），以将衬底10中的有源区域隔离起来。
栅极结构11包括形成在硅衬底10上的栅介质层111及形成在栅介质层111上的栅电极层112。栅介质层111的材质可为氧化硅，在一个实施例中，栅介质层111的厚度为其可利用热氧化法形成。栅电极层112的材质可为多晶硅，在一个实施例中，栅电极层112的厚度为其可利用传统的高温炉管（Furnace）工艺形成。
在具体实施过程中，由于PMOS晶体管采用硅锗嵌入技术以对沟道施加压应力，改善空穴载流子的迁移速率，该嵌入的硅锗一般采用外延生长工艺形成，为防止该硅锗在源极与漏极生长同时还在材质为多晶硅的栅电极层112上形成，在栅电极层112上形成覆盖层113，该覆盖层113可以选择现有电绝缘材质，例如氧化硅，氮化硅，氮氧化硅或其中几种的组合，本实施例中，以氮化硅为例。
在一个实施例中，栅极结构11的制作方法包括：在硅衬底10上由下至上依次沉积一层栅介质层（未图示）及一层栅电极层（未图示），在所述栅电极层上形成图形化光刻胶，去除未被图形化光刻胶覆盖的所述栅电极层及栅介质层，之后在保留的栅电极层112及栅介质层111上覆盖一层电绝缘层，形成栅极结构11。
仍参照图1所示，侧墙12的材质可以为现有介电材质，例如氮化硅、氮氧化硅、氧化硅等。以氮化硅为例，侧墙12的形成可以通过在栅极结构11及硅衬底10上淀积一均等厚度的氮化硅，接着采用回蚀（Etch back），即无掩膜板刻蚀，形成底部大，顶部小的侧墙结构（spacer）。本实施例中，所述侧墙12包括依次覆盖在栅极结构11上的氧化硅层121及氮化硅层122。
然后执行步骤S2：在硅衬底中预形成源极及漏极的区域形成sigma形凹槽。
在一个实施例中，所述sigma形凹槽14的形成方法包括：如图2所示，以栅极结构11及侧墙12为掩膜，在硅衬底10中预形成源极及漏极的区域形成碗状沟槽13，在一个实施例中，碗状沟槽13的深度为如图3所示，将图2中的碗状沟槽13暴露在TMAH（Tetramethyl AmmoniumHydroxied，四甲基氢氧化氨）水溶液中，TMAH水溶液腐蚀硅衬底10，在硅衬底10中预形成源极及漏极的区域形成sigma形凹槽14，在一个实施例中，sigma形凹槽14的深度为
在一个实施例中，碗状沟槽13的形成方法包括：利用各向异性的干法刻蚀在硅衬底10中预形成源极及漏极的区域形成沟槽，所述各向异性的干法刻蚀工艺参数包括：刻蚀气体包括CF4和HBr，温度为40℃～60℃，功率为200W～400W，偏压为50V～200V，时间为10s～20s；然后，利用各向同性的干法刻蚀继续蚀刻所述沟槽形成碗状沟槽13，所述各向同性的干法刻蚀工艺参数包括：刻蚀气体包括Cl2和NF3，温度为40℃～60℃，功率为100W～500W，偏压为0V～10V，时间为5s～50s。sigma形凹槽14的形成工艺参数包括：时间为60s～180s，温度为20℃～60℃，TMAH水溶液的体积百分比浓度为2%～20%。
TMAH具有较高的腐蚀速率、无毒无污染、便于操作，且TMAH的晶向选择性好，其在晶向<100>及<110>方向上的腐蚀速度较快，而在其它晶向方向，如晶向<111>上的腐蚀速率很缓慢，因此，可利用TMAH水溶液在衬底不同晶向上具有不同刻蚀速率的特性，继续蚀刻碗状沟槽13以形成sigma形凹槽14。
图4是图3中sigma形凹槽14的放大图，如图4所示，sigma形凹槽14具有第一侧壁141、与第一侧壁141相连的第二侧壁142、第一侧壁141与第二侧壁142形成的凹槽尖端146、第三侧壁143、与第三侧壁143相连的第四侧壁144、第三侧壁143与第四侧壁144形成的凹槽尖端146、及底壁145，底壁145与第二侧壁142及第四侧壁144相连。根据TMAH的腐蚀特性，第一侧壁141与硅衬底表面101之间的夹角A1为锐角，且为54.7°，硅衬底表面101与第二侧壁142之间的夹角A2为锐角，硅衬底表面101与第三侧壁143之间的夹角A3为锐角，且为54.7°，第四侧壁144与硅衬底表面101之间的夹角A4为锐角。需说明的是，本发明中硅衬底表面101与sigma形凹槽14侧壁之间的夹角及sigma形凹槽14侧壁与硅衬底表面101之间的夹角是指沿图中所示方向的夹角。
之后执行步骤S3：在所述sigma形凹槽内填充硅锗材质，所述硅锗材质的上表面高于所述硅衬底表面。
在sigma形凹槽14内填充硅锗材质的方法有多种，例如分子束外延法或化学汽相外延法。本实施例采用化学汽相外延法生长。此外，考虑到对沟道施加充分的压应力，在生长终点控制时，如图5所示，使得硅锗材质15的表面高于硅衬底10表面以增加硅锗材质的填充量。
在具体实施过程中，硅锗材质15可以包括第一硅锗材质层151，第二硅锗材质层152与第三硅锗材质层153。以下分别进行介绍。
第一硅锗材质层151的锗的含量比较低，可以起到防止后续形成锗含量比较高的硅锗材质与衬底10中硅的界面引起较大的晶格失配，避免造成后者生长效果较差。可以理解的是，该第一硅锗材质层151起到了缓冲作用，因而也称缓冲层。基于此，若采用化学式Si1-xGex表示第一硅锗材质层151的材质，则x的范围为5～30%，换言之，缓冲层151的锗的原子数所占百分比为5～30%。
该第二硅锗材质层152的目的是对凹槽14与衬底10的各边界施加压应力，可以理解的是，该第二硅锗材质层152主要起到了的施加压应力的作用，因而也称填充层。基于此，若采用化学式Si1-yGey表示第二硅锗材质层152的材质，则y的范围为20～60%，换言之，填充层152的锗的原子数所占百分比为20～60%；优选地，y的范围为40～60%，即填充层152的锗的原子数所占百分比为40～60%。
上述步骤完成后，根据源区与漏区的需要，在sigma形凹槽14内填充的硅锗材质内进行P型离子注入。当然，上述第一硅锗材质层151与第二硅锗材质层152也可以边生长边进行P型离子掺杂。
为了减小该源区与漏区与后续形成在各自之上的金属互连结构的导电插塞之间的接触电阻，可以利用金属硅化工艺在第三硅锗材质层153形成金属硅化物，以减小接触电阻。基于上述目的，该第三硅锗材料层153也称帽层，若采用化学式Si1-zGez表示第三硅锗材料层153的材质，则z的范围为小于30%，换言之，帽层153的锗的原子数所占百分比为其内的原子数所占百分比小于30%。本实施例中，上述帽层153为单质硅。
接着执行步骤S4：去除所述侧墙，后至少在所述硅锗材质侧边覆盖保护层，光刻胶残留物去除溶液对所述保护层的去除速率低于对硅锗材质的去除速率。
如图9所示，本步骤去除所述侧墙12（结合图5所示）的作用是在其下的硅衬底10中形成轻掺杂区17。本实施例中，所述侧墙12包括氧化硅层121及氮化硅层122。其去除过程如下：首先，采用热磷酸去除氮化硅层122，热磷酸的温度为100℃-180℃时，对氮化硅层122的去除效果较佳；接着，采用氢氟酸去除氧化硅层121，直至图6所示氧化硅层121被去除完。
其它实施例中，所述侧墙12可以只包括一层氧化硅层121或氮化硅层122，也可以为交替设置的多层。
接着，如图7所示，在栅极结构11、硅衬底表面101及硅锗材质15上覆盖一保护层16；回蚀所述保护层16，如图8所示，以暴露出硅衬底表面101，保留所述栅极结构11及硅锗材质15侧边的保护层16。
所述回蚀（Etch Back）为无掩膜版各向异性刻蚀，在此过程中，栅极结构11上表面及硅衬底表面101、硅锗材质15上的保护层16被去除，而侧边的保护层16得以保留。
在半导体工艺中，一片晶圆除了制作PMOS晶体管，在其它区域还需形成其它半导体器件，例如NMOS晶体管，因而，在对晶圆进行离子注入形成PMOS晶体管的轻掺杂区时，对其它区域需采用光刻胶覆盖加以保护，浅结制作完成后，该光刻胶残留物需进行去除。
光刻胶残留物去除溶液包括氨水，双氧水及水，上述混合溶液对硅锗材质的腐蚀速率较快，本步骤中形成的保护层16覆盖在硅锗材质15上，可以起到减轻上述清洗过程中的去除溶液对硅锗材质15的腐蚀。参照图8所示，可以理解的是，对于光刻胶残留物去除溶液，本实施例中为氨水，双氧水及水的混合溶液，去除速率慢于硅锗材质的材质都可为作为保护层16的材质，例如氮化硅、氧化硅、掺碳氮化硅或掺氧氮化硅。其中，对于掺碳氮化硅，碳的含量（原子个数）优选为0.5%-5%，掺碳氮化硅易于生长且对于氨水、双氧水，相对硅锗的刻蚀选择比较佳。
保护层16根据其材质可以选择现有的沉积工艺，对于氮化硅、氧化硅、掺碳氮化硅或掺氧氮化硅，可以采用例如炉管工艺、物理气相沉积法、化学气相沉积法或原子层沉积法等形成。一个实施例中，上述工艺的温度为25℃-700℃。
之后执行步骤S5：采用光刻胶覆盖所述硅衬底的其它区域，以在所述侧墙暴露的硅衬底区域形成轻掺杂区。
如前所述，在半导体工艺中，一片晶圆除了制作PMOS晶体管，在其它区域还需形成其它半导体器件，因而，在对晶圆进行离子注入形成PMOS晶体管的轻掺杂区时，对其它区域需采用光刻胶（未图示）覆盖加以保护。本步骤工艺参考现有的光刻工艺。
之后，以图形化光刻胶为掩膜对硅衬底10进行离子注入，如图9所示，在栅极结构11的两侧、侧墙12暴露的硅衬底10区域形成轻掺杂区17（包括轻掺杂源结构与轻掺杂漏结构）。在一个实施例中，注入离子为B（硼），注入离子的剂量为E13/cm2～E15/cm2。可以看出，该栅极结构11中的覆盖层113及其上的保护层16都起到了在定义轻掺杂区17过程中保护栅电极层112及栅介质层111。其它实施例中，覆盖层113也可以只形成在栅电极层112上，此时，起在定义轻掺杂区17过程中保护栅电极层112及栅介质层111作用的为栅极结构11上的保护层16；覆盖层113可以为硬掩膜层，相应地，栅极结构11的制作方法包括：在硅衬底10上由下至上依次沉积一层栅介质层（未图示）、一层栅电极层（未图示）及一层硬掩膜层（未图示），在所述硬掩膜层上形成图形化光刻胶，去除未被图形化光刻胶覆盖的所述硬掩膜层、栅电极层及栅介质层，形成栅极结构11。
上述先形成源/漏区，后定义轻掺杂区17的方案，可以避免先定义轻掺杂区后刻蚀其形成源/漏区所造成的轻掺杂区的缺陷，降低了漏电流。
然后执行步骤S6：采用光刻胶残留物去除溶液清洗所述硅衬底以形成PMOS晶体管，所述清洗过程中，高于所述硅衬底表面的硅锗材质被所述保护层保护。
如前所述，采用氨水，双氧水及水的混合溶液去除光刻胶残留物，由于此时硅锗材质15高于所述硅衬底表面部分侧壁覆盖有保护层16，氨水，双氧水及水的混合溶液对保护层16的去除速率慢于对硅锗材质15的去除速率，因而，可以减缓硅锗材质15从侧面被腐蚀的程度，当然，在保护层16具有一定厚度情况下，例如时，可以避免硅锗材质15从侧面被腐蚀。
可以理解的是，硅锗材质15表面为单质硅帽层153时，由于氨水，双氧水及水的混合溶液对硅的腐蚀速率非常小，因而可以避免上述光刻胶残留物去除溶液从顶部腐蚀硅锗材质15。
经过上述步骤，如图9所示，形成了一种PMOS晶体管。在采用氨水，双氧水及水的混合溶液去除光刻胶残留物时，由于硅锗材质15高于所述硅衬底表面部分侧壁覆盖有保护层16，因而起到了避免硅锗材质15侧面的腐蚀，提高了硅锗填充量，增加了对沟道的压应力，提高了载流子迁移速率，另外，避免硅锗材质15侧面的腐蚀也减少了硅锗材质15的缺陷，降低了漏电流。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (13)
1.一种PMOS晶体管的制作方法，其特征在于，包括：
提供硅衬底，在所述硅衬底上形成栅极结构及侧墙，所述栅极结构至少包括形成在硅衬底上的栅介质层及所述栅介质层上的栅电极层；
在硅衬底中预形成源极及漏极的区域形成sigma形凹槽；
在所述sigma形凹槽内填充硅锗材质，所述硅锗材质的上表面高于所述硅衬底表面；
去除所述侧墙，后至少在所述硅锗材质侧边覆盖保护层，光刻胶残留物去除溶液对所述保护层的去除速率低于对硅锗材质的去除速率；
采用光刻胶覆盖所述硅衬底的其它区域，以在所述侧墙暴露的硅衬底区域形成轻掺杂区；
采用光刻胶残留物去除溶液清洗所述硅衬底以形成PMOS晶体管，所述清洗过程中，高于所述硅衬底表面的硅锗材质被所述保护层保护。
2.根据权利要求1所述的制作方法，其特征在于，至少在所述硅锗材质侧边覆盖保护层包括：
在栅极结构、硅衬底表面及硅锗材质上覆盖一保护层；
回蚀所述保护层以暴露出硅衬底表面，保留所述栅极结构及硅锗材质侧边的保护层。
3.根据权利要求1所述的制作方法，其特征在于，光刻胶残留物去除溶液包括氨水，双氧水及水。
4.根据权利要求3所述的制作方法，其特征在于，所述保护层至少包括氮化硅层、氧化硅层、掺碳氮化硅层或掺氧氮化硅层。
5.根据权利要求1所述的制作方法，其特征在于，所述保护层的厚度为
6.根据权利要求1所述的制作方法，其特征在于，所述保护层的形成方法包括：炉管工艺、物理气相沉积法、化学气相沉积法或原子层沉积法。
7.根据权利要求1所述的制作方法，其特征在于，所述侧墙至少包括氮化硅层，所述氮化硅层的去除溶液为热磷酸。
8.根据权利要求1所述的制作方法，其特征在于，所述侧墙至少包括氧化硅层，所述氧化硅层的去除溶液为氢氟酸。
9.根据权利要求1所述的制作方法，其特征在于，在所述sigma形凹槽内填充硅锗材质步骤包括：在所述硅锗材质表面形成帽层，所述帽层的材质为硅。
10.根据权利要求1或9所述的制作方法，其特征在于，在所述sigma形凹槽内填充硅锗材质步骤包括：先形成第一硅锗材质层，后形成第二硅锗材质层，所述第二硅锗材质层的锗含量高于所述第一硅锗材质层的锗含量。
11.根据权利要求1所述的制作方法，其特征在于，所述硅衬底的其它区域具有半导体器件。
12.根据权利要求1所述的制作方法，其特征在于，所述栅极结构还包括覆盖所述栅介质层及所述栅电极层的覆盖层。
13.一种根据上述权利要求1至12任一项制作方法形成的PMOS晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310224079.1A CN104217956B (zh) | 2013-06-05 | 2013-06-05 | Pmos晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310224079.1A CN104217956B (zh) | 2013-06-05 | 2013-06-05 | Pmos晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104217956A true CN104217956A (zh) | 2014-12-17 |
| CN104217956B CN104217956B (zh) | 2017-05-17 |
Family
ID=52099331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310224079.1A Active CN104217956B (zh) | 2013-06-05 | 2013-06-05 | Pmos晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104217956B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298915A (zh) * | 2015-05-25 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080070360A1 (en) * | 2006-09-19 | 2008-03-20 | International Business Machines Corporation | Method and structure for forming silicide contacts on embedded silicon germanium regions of cmos devices |
| CN101211964A (zh) * | 2006-12-29 | 2008-07-02 | 台湾积体电路制造股份有限公司 | 半导体结构及金属氧化物半导体元件 |
| CN102157380A (zh) * | 2010-02-12 | 2011-08-17 | 三星电子株式会社 | 制造半导体装置的方法 |
| CN102237312A (zh) * | 2010-04-22 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
| US20120052644A1 (en) * | 2010-08-26 | 2012-03-01 | Tsuo-Wen Lu | Method for fabricating mos transistor |
| CN102637728A (zh) * | 2011-02-14 | 2012-08-15 | 台湾积体电路制造股份有限公司 | 制造应变源极/漏极结构的方法 |
-
2013
- 2013-06-05 CN CN201310224079.1A patent/CN104217956B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080070360A1 (en) * | 2006-09-19 | 2008-03-20 | International Business Machines Corporation | Method and structure for forming silicide contacts on embedded silicon germanium regions of cmos devices |
| CN101211964A (zh) * | 2006-12-29 | 2008-07-02 | 台湾积体电路制造股份有限公司 | 半导体结构及金属氧化物半导体元件 |
| CN102157380A (zh) * | 2010-02-12 | 2011-08-17 | 三星电子株式会社 | 制造半导体装置的方法 |
| CN102237312A (zh) * | 2010-04-22 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
| US20120052644A1 (en) * | 2010-08-26 | 2012-03-01 | Tsuo-Wen Lu | Method for fabricating mos transistor |
| CN102637728A (zh) * | 2011-02-14 | 2012-08-15 | 台湾积体电路制造股份有限公司 | 制造应变源极/漏极结构的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298915A (zh) * | 2015-05-25 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其形成方法 |
| CN106298915B (zh) * | 2015-05-25 | 2019-04-26 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104217956B (zh) | 2017-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104217953A (zh) | Pmos晶体管及其制作方法 | |
| CN104347688B (zh) | 调节mos器件中的锗百分比 | |
| CN104299970A (zh) | 具有减少的面的外延区的mos器件 | |
| CN103871968B (zh) | Mos晶体管的制作方法 | |
| CN107919327A (zh) | 半导体结构及其形成方法 | |
| CN104701164A (zh) | 半导体器件和半导体器件的制作方法 | |
| CN104103515B (zh) | Pmos晶体管的制作方法与nmos晶体管的制作方法 | |
| CN103779278A (zh) | Cmos管的形成方法 | |
| CN103681502B (zh) | Cmos晶体管的形成方法 | |
| CN105280492A (zh) | 半导体结构的形成方法 | |
| CN104217955A (zh) | N型晶体管及其制作方法、互补金属氧化物半导体 | |
| CN102800594B (zh) | Pmos管的制作方法 | |
| CN103871887B (zh) | Pmos晶体管、nmos晶体管及其各自的制作方法 | |
| CN104752216B (zh) | 晶体管的形成方法 | |
| CN109087861B (zh) | 半导体器件及其形成方法 | |
| CN103985633B (zh) | 一种pmos晶体管的制备方法 | |
| CN103515430A (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN103943504A (zh) | 一种半导体器件及其制备方法 | |
| CN103545204B (zh) | Pmos晶体管的制作方法 | |
| CN102280379B (zh) | 一种应变硅nmos器件的制造方法 | |
| CN104217956A (zh) | Pmos晶体管及其制作方法 | |
| CN104752348A (zh) | 半导体器件的形成方法 | |
| CN105448723A (zh) | 半导体器件及其形成方法 | |
| CN105448982B (zh) | Mos晶体管及其制作方法 | |
| CN103165453B (zh) | 高介电金属栅mos及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |