CN106298915B - Pmos晶体管及其形成方法 - Google Patents
Pmos晶体管及其形成方法 Download PDFInfo
- Publication number
- CN106298915B CN106298915B CN201510271631.1A CN201510271631A CN106298915B CN 106298915 B CN106298915 B CN 106298915B CN 201510271631 A CN201510271631 A CN 201510271631A CN 106298915 B CN106298915 B CN 106298915B
- Authority
- CN
- China
- Prior art keywords
- groove
- semiconductor substrate
- etching
- pmos transistor
- stressor layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 239000004065 semiconductor Substances 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 138
- 238000005530 etching Methods 0.000 claims abstract description 92
- 239000011248 coating agent Substances 0.000 claims abstract description 41
- 238000000576 coating method Methods 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 307
- 239000000463 material Substances 0.000 claims description 32
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 20
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 15
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 14
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 2
- 239000013039 cover film Substances 0.000 claims 1
- 230000006378 damage Effects 0.000 abstract description 8
- 208000027418 Wounds and injury Diseases 0.000 abstract description 7
- 208000014674 injury Diseases 0.000 abstract description 7
- 239000011435 rock Substances 0.000 abstract description 2
- 239000000243 solution Substances 0.000 description 23
- 238000001039 wet etching Methods 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 230000002708 enhancing effect Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 229960002050 hydrofluoric acid Drugs 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000003518 caustics Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- -1 tetramethyl hydrogen Chemical compound 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical group 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000167 hafnon Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种PMOS晶体管及其形成方法，其中方法包括：提供半导体衬底，所述半导体衬底表面具有栅极结构，所述栅极结构两侧的侧壁表面具有侧墙，在栅极结构两侧的半导体衬底中形成第一沟槽，对第一沟槽进行处理，形成向栅极结构底部区域突出的第二沟槽，在第二沟槽中填充第一应力层；在第一应力层的顶部表面形成覆盖层；所述第一应力层的顶部表面能够被覆盖层完全覆盖，刻蚀去除所述侧墙后，所述第一应力层的顶部表面不会受到刻蚀损伤。所述PMOS晶体管的形成方法提高了PMOS晶体管的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种PMOS晶体管及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。所述MOS晶体管包括：P型金属氧化物半导体(PMOS)晶体管和N型金属氧化物半导体(NMOS)晶体管。通过提高MOS晶体管沟道区的应力可以提高载流子迁移率，进而提高MOS晶体管的驱动电流，减少MOS晶体管的漏电。对于PMOS晶体管，为了提高PMOS晶体管沟道区的应力，在PMOS晶体管源漏区形成锗硅(SiGe)应力层，通过硅和锗硅之间晶格失配形成的压应力来提高PMOS晶体管沟道区中空穴的迁移率，从而提高PMOS晶体管的性能。
形成上述PMOS晶体管的方法包括：提供半导体衬底，在所述半导体衬底表面形成栅极结构，所述栅极结构两侧有侧墙，在所述栅极结构两侧的半导体衬底内形成第一沟槽，所述第一沟槽的形状为∑形，在所述第一沟槽内形成锗硅层。锗硅层中的应力主要是通过所述第一沟槽靠近沟道区的尖端释放的。第一沟槽靠近沟道区尖端的位置影响形成的PMOS晶体管的性能。
随着特征尺寸进一步缩小，源漏区形成之后，需要将栅极结构两侧的半导体衬底上的侧墙通过刻蚀去除以增加栅极结构之间的间距，具体的，形成源漏区之后，需要在源漏区表面形成覆盖层，然后去除栅极结构两侧的侧墙，但是在去除侧墙的过程中，会对侧墙附近暴露的部分锗硅层造成损伤，影响PMOS晶体管的性能。因此，现有技术形成的PMOS晶体管的性能和可靠性较差。
发明内容
本发明解决的问题是提供一种PMOS晶体管及其形成方法，提高PMOS晶体管的性能和可靠性。
为解决上述问题，本发明提供一种PMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有多个栅极结构，所述栅极结构两侧的侧壁表面具有侧墙，所述侧墙的暴露面与半导体衬底表面具有第一交界线；在栅极结构两侧的半导体衬底中形成第一沟槽，沿着平行于第一交界线的方向所述第一沟槽与半导体衬底顶部表面具有第二交界线，所述第二交界线与所述第一交界线重合，或所述第二交界线位于相邻侧墙之间暴露的半导体衬底表面；对第一沟槽进行处理，形成向栅极结构底部区域突出的第二沟槽，沿着平行于第一交界线的方向所述第二沟槽与半导体衬底顶部表面具有第三交界线，所述第三交界线与所述第一交界线重合，或所述第三交界线位于相邻侧墙之间暴露的半导体衬底表面；在第二沟槽中填充第一应力层；在第一应力层的顶部表面形成覆盖层；刻蚀去除所述侧墙。
可选的，所述第一沟槽的剖面形状为U型。
可选的，形成所述第一沟槽的方法包括：采用各向异性等离子体刻蚀工艺刻蚀栅极结构两侧的半导体衬底，刻蚀气体包括NF3、HBr和N2，NF3的流量为10sccm～100sccm，HBr的流量为100sccm～500sccm，N2的流量为5sccm～200sccm，源射频功率为100瓦～2000瓦，偏置射频功率为100瓦～500瓦，刻蚀腔室压力2毫托～50毫托。
可选的，所述第一沟槽的深度为10nm～80nm，宽度为10nm～80nm。
可选的，所述第二沟槽的剖面形状为西格玛形状。
可选的，对第一沟槽进行处理以形成向栅极结构底部区域突出的第二沟槽的方法为：沿着第一沟槽对半导体衬底进行湿法刻蚀，刻蚀溶液为四甲基氢氧化铵溶液，四甲基氢氧化铵的浓度为10％-30％，刻蚀温度为0摄氏度～200摄氏度。
可选的，所述第一应力层的材料为锗硅。
可选的，所述覆盖层的材料为硅。
可选的，所述第二沟槽的两侧具有尖端；所述PMOS晶体管的形成方法还包括：在所述尖端接触的半导体衬底中形成第三沟槽；在第二沟槽填充第一应力层的同时在第三沟槽中填充第二应力层。
可选的，在所述尖端接触的半导体衬底中形成第三沟槽的方法为：在所述第二沟槽的侧壁形成第一介质层；刻蚀第一介质层，仅在第二沟槽两侧的尖端处留有第一介质层；以所述尖端处留有的第一介质层为掩膜，在第二沟槽侧壁形成第二介质层；刻蚀去除所述尖端处留有的第一介质层，形成开孔；以第二介质层为掩膜，沿着所述开孔刻蚀半导体衬底；去除第二介质层。
可选的，所述第一介质层的厚度为0.5nm～5nm，所述第二介质层的厚度为0.5nm～5nm。
可选的，所述第一介质层的材料为氮化硅，所述第二介质层的材料氧化硅。
可选的，所述在第二沟槽的侧壁形成第一介质层的工艺为低压化学气相沉积，采用的气体包括SiH4和N2，SiH4的流量为800sccm～1000sccm，N2的流量为5000sccm～10000sccm，沉积腔室的压力为2torr～10torr，温度为300摄氏度～500摄氏度。
可选的，在第二沟槽侧壁形成第二介质层的工艺为氧化工艺，采用的气体包括氧气，氧气的流量为800sccm～1000sccm，腔室的压力为2torr～10torr，温度为0摄氏度～100摄氏度。
可选的，刻蚀第一介质层，仅在第二沟槽两侧的尖端处留有第一介质层的方法为：采用热磷酸溶液刻蚀第一介质层，仅在第二沟槽两侧的尖端留有第一介质层，磷酸的浓度为70％～90％，刻蚀温度为120摄氏度～200摄氏度。
可选的，刻蚀去除所述尖端留有的第一介质层以形成所述开孔的方法为：采用磷酸溶液刻蚀去除所述尖端处留有的第一介质层以形成所述开孔，磷酸的浓度为70％～90％，刻蚀温度为120摄氏度～200摄氏度。
可选的，以第二介质层为掩膜，沿着所述开孔刻蚀半导体衬底的方法为：以第二介质层为掩膜，采用等离子体刻蚀工艺沿所述开孔刻蚀半导体衬底，刻蚀气体包括NF3、HBr和N2，NF3的流量为10sccm～100sccm，HBr的流量为100sccm～500sccm，N2的流量为5sccm～200sccm，源射频功率为100瓦～2000瓦，偏置射频功率为100瓦～500瓦，刻蚀腔室压力2毫托～50毫托。
可选的，去除所述第二介质层的方法为：采用氢氟酸溶液刻蚀去除第二介质层，氢氟酸的浓度为20％～50％，刻蚀温度为10摄氏度～50摄氏度。
本发明还提供了一种采用上述任意一项方法形成的PMOS晶体管，包括：半导体衬底，所述半导体衬底表面具有栅极结构；位于栅极结构两侧半导体衬底中的第二沟槽；位于第二沟槽中的第一应力层；位于所述第一应力层顶部表面的覆盖层，所述覆盖层覆盖第一应力层的顶部表面；位于所述栅极结构和所述覆盖层之间的开口。
可选的，所述第二沟槽的两侧具有尖端；所述PMOS晶体管还包括：位于所述尖端接触的半导体衬底中的第三沟槽；位于所述第三沟槽中的第二应力层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的PMOS晶体管的形成方法，所述侧墙的暴露面与半导体衬底表面具有第一交界线；在栅极结构两侧的半导体衬底中形成第一沟槽，沿着平行于第一交界线的方向所述第一沟槽与半导体衬底顶部表面具有第二交界线，所述第二交界线与所述第一交界线重合，或所述第二交界线位于相邻侧墙之间暴露的半导体衬底表面；对第一沟槽进行处理，形成向栅极结构底部区域突出的第二沟槽，沿着平行于第一交界线的方向所述第二沟槽与半导体衬底顶部表面具有第三交界线，所述第三交界线与所述第一交界线重合，或所述第三交界线位于相邻侧墙之间暴露的半导体衬底表面；在第二沟槽中填充第一应力层；在第一应力层的顶部表面形成覆盖层；刻蚀去除所述侧墙的过程中，由于所述第一应力层的顶部表面能够被所述覆盖层覆盖，所以第一应力层不会受到刻蚀损伤，从而提高了PMOS晶体管的性能。
进一步的，所述第二沟槽的两侧具有尖端，在所述尖端接触的半导体衬底中形成第三沟槽，在第二沟槽填充第一应力层的同时在第三沟槽中填充第二应力层。由于形成了第三沟槽，第一应力层和第二应力层施加到沟道中的应力增强，提高了PMOS晶体管的性能。
本发明提供的PMOS晶体管，由于位于第二沟槽中的第一应力层的顶部表面能够被所述覆盖层覆盖，位于所述栅极结构和覆盖层之间的开口不暴露所述第一应力层，所述第一应力层不会受到损伤，提高了PMOS晶体管的性能。
进一步的，所述第二沟槽两侧具有尖端，在所述尖端接触的半导体衬底中具有第三沟槽，在第三沟槽中具有第二应力层，使得第一应力层和第二应力层施加到沟道中的应力增强，提高了PMOS晶体管的性能。
附图说明
图1至图6为本发明一实施例PMOS晶体管的形成过程的剖面结构示意图。
图7至图29为本发明另一实施例PMOS晶体管的形成过程的剖面结构示意图。
具体实施方式
现有技术中形成的PMOS晶体管性能和可靠性较差。
图1至图6为本发明一实施例PMOS晶体管的形成过程的剖面结构示意图。
参考图1，提供半导体衬底100，半导体衬底100表面具有栅极结构110，栅极结构110两侧的半导体衬底100表面具有侧墙120。
所述栅极结构110包括位于半导体衬底100表面的栅介质层111以及位于栅介质层111表面的栅电极层112。
继续参考图1，在栅极结构110两侧的半导体衬底100表面形成第一沟槽130。
所述第一沟槽130的剖面形状为碗形。
所述第一沟槽130的形成方法为：形成覆盖栅极结构110顶部表面的掩膜层，所述掩膜层具有位于栅极结构110两侧的开口；以所述掩膜层为掩膜先采用各向异性干法刻蚀工艺后采用各向同性干法刻蚀工艺刻蚀半导体衬底100，形成第一沟槽130。
参考图2，采用湿法刻蚀工艺沿着第一沟槽130(参考图1)刻蚀半导体衬底100，形成第二沟槽140。
第二沟槽140的剖面形状为西格玛形状。
参考图3，在第二沟槽140(参考图2)中填充应力层150。
所述应力层150的材料为锗硅。
形成所述应力层150的方法为外延生长工艺。
形成应力层150时进行原位掺杂或者形成应力层150后对应力层150进行离子注入，然后进行退火处理。
参考图4，在应力层150顶部表面形成覆盖层160。
所述覆盖层160的材料为硅，用于防止后续形成的金属硅化物层直接形成在应力层150上而造成应力层150与金属硅化物层的接触面之间发生错位。
参考图5，刻蚀去除侧墙120(参考图4)。
去除侧墙120的目的是在栅极结构110之间形成较大的空间，使得后续形成的覆盖半导体衬底100和栅极结构110的刻蚀阻挡层不至于较厚。较薄的刻蚀阻挡层在后续形成接触孔时容易去除，后续在接触孔中形成的导电插塞和应力层150之间电学连接性能好。
在刻蚀去除侧墙120的过程中，容易在应力层150与侧墙120底部接触的位置形成开口170。
研究发现，上述方法形成的PMOS晶体管依然存在性能和可靠性差的原因在于：
由于所述第一沟槽的剖面形状为碗形，第一沟槽在形成的过程中，需要先进行各向异性的干法刻蚀工艺，后进行各向同性的干法刻蚀工艺，各向同性的干法刻蚀增加了第一沟槽的横向刻蚀，使得第一沟槽暴露出所述侧墙与所述半导体衬底的交界面，沿着第一沟槽湿法刻蚀半导体衬底形成第二沟槽后，第二沟槽暴露出所述侧墙与所述半导体衬底的交界面，使得在第二沟槽中填充的应力层的顶部表面部分位于侧墙底部。后续去除所述侧墙的过程中，容易对所述应力层进行刻蚀，造成所述应力层中形成开口(参考图5)，降低了PMOS晶体管的性能。
为了在刻蚀去除侧墙的过程中避免在所述应力层中形成开口，可以在形成碗形的第一沟槽后减薄所述侧墙，进而使得后续形成的应力层的顶部表面不位于所述侧墙的底部。但是这会引起更为严重的问题，具体的，由于对所述侧墙进行了减薄的处理，在沿着第一沟槽湿法刻蚀半导体衬底以形成第二沟槽的过程中，会导致位于所述栅极结构两侧的第二沟槽的侧壁穿通(参考图6)。
本发明提出了一种PMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有多个栅极结构，所述栅极结构两侧的侧壁表面具有侧墙，所述侧墙的暴露面与半导体衬底表面具有第一交界线；在栅极结构两侧的半导体衬底中形成第一沟槽，沿着平行于第一交界线的方向所述第一沟槽与半导体衬底顶部表面具有第二交界线，所述第二交界线与所述第一交界线重合，或所述第二交界线位于相邻侧墙之间暴露的半导体衬底表面；对第一沟槽进行处理，形成向栅极结构底部区域突出的第二沟槽，沿着平行于第一交界线的方向所述第二沟槽与半导体衬底顶部表面具有第三交界线，所述第三交界线与所述第一交界线重合，或所述第三交界线位于所述相邻侧墙之间暴露的半导体衬底表面；在第二沟槽中填充第一应力层；在第一应力层的顶部表面形成覆盖层；刻蚀去除所述侧墙。
在刻蚀去除所述侧墙的过程中，由于所述第一应力层的顶部表面能够被所述覆盖层覆盖，所以第一应力层不会受到刻蚀损伤，从而提高了PMOS晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
结合参考图7、图8、图9和图10，提供半导体衬底200，半导体衬底200表面具有多个栅极结构210，栅极结构210两侧的侧壁表面具有侧墙220，侧墙220的暴露面与半导体衬底200表面具有第一交界线。
图7为一实施例中PMOS晶体管形成过程中的俯视图，图8为沿着图7中A-A1轴线方向的剖视图。图9为另一实施例中PMOS晶体管形成过程中的俯视图，图10为沿着图9中A-A1轴线方向的剖视图。
所述半导体衬底200可以是单晶硅，多晶硅或非晶硅；所述半导体衬底200也可以是硅、锗、锗化硅、砷化镓等半导体材料；所述半导体衬底200可以是体材料，也可以是复合结构，如绝缘体上硅；所述半导体衬底200还可以是其它半导体材料，这里不再一一举例。本实施例中，所述半导体衬底200的材料为硅。
本实施例中，半导体衬底200的晶向为<100>。
需要说明的是，在本发明的其它实施例中，半导体衬底200也可以为其它的晶向，如<101>、<001>、<010>或<110>等。
所述栅极结构210包括位于半导体衬底200表面的栅介质层211和位于栅介质层211表面的栅电极层212。
栅介质层211的材料为氧化硅或高K介质材料(K值大于3.9)，所述高K材料为HfO2、La2O3、HfSiON、HfAlO2、SiO2、ZrO2、Al2O3、HfO2、HfSiO4、La2O3、HfSiON或HfAlO2。栅电极层212的材料为多晶硅或金属材料。
栅极结构210的形成方法为：沉积栅介质材料层和栅电极材料层，在所述栅电极材料层表面形成图形化的掩膜层，所述图形化的掩膜层定义形成的栅极结构210的位置，以图形化的掩膜层作为掩膜，采用刻蚀工艺刻蚀所述栅介质材料层和栅电极材料层，形成栅极结构210。
沉积所述栅介质材料层的方法可以是金属有机气相化学沉积，原子层沉积工艺或等离子体增强化学气相沉积工艺。形成所述栅电极材料层的方法可以是物理气相沉积或化学气相沉积，比如溅射工艺、电镀工艺、原子层沉积工艺或分子束外延生长等。本实施例中，采用等离子体增强化学气相沉积工艺形成所述栅介质材料层和所述栅电极材料层。
栅极结构210两侧的半导体衬底200表面具有侧墙220。所述侧墙220可以保护栅极结构210，并定义待形成的源漏区和栅极结构210之间的距离。
所述侧墙220的材料包括氮化硅，氧化硅或者氮氧化硅等绝缘材料。本实施例中所述侧墙220的材料为氮化硅。
所述侧墙220形成的方法为：采用沉积工艺形成覆盖半导体衬底200和栅极结构210的侧墙材料层；采用各向异性干法刻蚀工艺刻蚀所述侧墙材料层，在栅极结构210两侧的半导体衬底200上形成侧墙220。
沉积所述侧墙材料层的工艺可以是等离子体化学气相沉积、原子层沉积工艺或低压化学气相沉积工艺，本实施例中，采用等离子体化学气相沉积工艺形成所述侧墙材料层。
参考图7和图9，侧墙220的暴露面与半导体衬底200表面具有第一交界线。侧墙220指的是位于栅极结构210两侧的侧壁表面的侧墙220。
结合参考图7、图8、图9和图10，在栅极结构210两侧的半导体衬底200中形成第一沟槽230，沿着平行于第一交界线的方向所述第一沟槽230与半导体衬底200顶部表面具有第二交界线，所述第二交界线与第一交界线重合，或所述第二交界线位于相邻侧墙220之间暴露的半导体衬底200表面。
在一个实施例中，参考图7和图8，在栅极结构210两侧的半导体衬底200中形成第一沟槽230，沿着平行于第一交界线的方向所述第一沟槽230与半导体衬底200顶部表面具有第二交界线，所述第二交界线与第一交界线重合。
所述第一沟槽230的剖面形状为U形。
所述第一沟槽230的形成方法为：形成覆盖栅极结构210顶部表面的掩膜层；图形化所述掩膜层，所述图形化的掩膜层定义第一沟槽230的位置；以所述图形化的掩膜层为掩膜，采用各向异性干法刻蚀工艺刻蚀半导体衬底200，形成第一沟槽230。
采用各向异性等离子体刻蚀工艺刻蚀半导体衬底200，形成U形的第一沟槽230，具体的工艺参数为：刻蚀气体包括NF3、HBr和N2，NF3的流量为10sccm～100sccm，HBr的流量为100sccm～500sccm，N2的流量为5sccm～200sccm，源射频功率为100瓦～2000瓦，偏置射频功率为100瓦～500瓦，刻蚀腔室压力2毫托～50毫托。
第一沟槽230的深度为10nm～80nm，宽度为10nm～80nm。
随着特征尺寸进一步减小，栅极结构210的密度增加，栅极结构210之间的空间越来越小，为了使得后续形成的刻蚀阻挡层在栅极结构210之间的半导体衬底200表面的厚度不至于过厚而影响后续形成的导电插塞与源漏区的电连接，后续需要将栅极结构210两侧的侧墙220去除以增加栅极结构210之间的空间。但是在去除侧墙220的过程中，若后续形成的第一应力层的顶部表面一部分位于侧墙220底部，会对第一应力层也进行刻蚀，造成第一应力层中形成开口，开口的形成会降低PMOS晶体管的性能。
所述第一沟槽230的剖面形状为U形，在形成U型的第一沟槽230时采用各向异性的刻蚀方法，沿着平行于第一交界线的方向所述第一沟槽230与半导体衬底200顶部表面具有第二交界线，所述第二交界线与所述第一交界线重合。后续对第一沟槽230进行处理，形成向栅极结构210底部区域突出的第二沟槽，在第二沟槽中填充第一应力层，在第一应力层表面形成覆盖层，后续形成的第一应力层的顶部表面能够被覆盖层覆盖。在后续刻蚀去除所述侧墙220的过程中，所述第一应力层不会受到刻蚀损伤。
需要说明的是，第一沟槽230的剖面形状可以为其它形状，如倒梯形等，沿着平行于第一交界线的方向，第一沟槽230与半导体衬底200顶部表面具有第二交界线，所述第二交界线与第一交界线重合。
在另一实施例中，参考图9和图10，在栅极结构210两侧的半导体衬底200中形成第一沟槽230，沿着平行于第一交界线的方向所述第一沟槽230与半导体衬底200顶部表面具有第二交界线，所述第二交界线位于相邻侧墙220之间暴露的半导体衬底200表面。
第一沟槽230的剖面形状为U形，第一沟槽230的剖面形状可以为其它形状，如倒梯形等。
形成第一沟槽230的方法参照图7和图8中形成第一沟槽230的形成方法。
由于所述第二交界线位于相邻侧墙220之间暴露的半导体衬底200表面。后续对第一沟槽230进行处理，形成向栅极结构210底部区域突出的第二沟槽，在第二沟槽中填充第一应力层，在第一应力层表面形成覆盖层，后续形成的第一应力层的顶部表面能够被覆盖层覆盖。在后续刻蚀去除所述侧墙220的过程中，所述第一应力层不会受到刻蚀损伤。
结合参考图11、图12、图13和图14，对第一沟槽230(参考图8和10)进行处理，形成向栅极结构210底部区域突出的第二沟槽240，沿着平行于第一交界线的方向所述第二沟槽240与半导体衬底200顶部表面具有第三交界线，所述第三交界线与所述第一交界线重合，或所述第三交界线位于相邻侧墙220之间暴露的半导体衬底200表面。
在一个实施例中，参考图11和图12，对第一沟槽230(参考图8)进行处理，形成向栅极结构210底部区域突出的第二沟槽240，沿着平行于第一交界线的方向所述第二沟槽240与半导体衬底200顶部表面具有第三交界线，所述第三交界线与所述第一交界线重合。
在另一个实施例中，参考图13和图14，对第一沟槽230(参考图10)进行处理，形成向栅极结构210底部区域突出的第二沟槽240，沿着平行于第一交界线的方向所述第二沟槽240与半导体衬底200顶部表面具有第三交界线，所述第三交界线位于相邻侧墙220之间暴露的半导体衬底200表面。
对第一沟槽230进行处理，形成向栅极结构210底部区域突出的第二沟槽240的方法为：沿着第一沟槽230湿法刻蚀半导体衬底200，形成第二沟槽240。
所述湿法刻蚀的溶液可以为有机碱性溶液，还可以为无机碱性溶液。
所述湿法刻蚀的溶液为有机碱性溶液时，所述有机碱性溶液可以为四甲基氢氧化铵(Tetramethy lammonium Hydroxide，TMAH)；所述湿法刻蚀的溶液为无机碱性溶液时，所述无机碱性溶液为KOH、NaOH和NH4OH中的一种或任意组合。
本实施例中，沿着第一沟槽230湿法刻蚀半导体衬底200以形成第二沟槽240采用的刻蚀溶液为四甲基氢氧化铵溶液，四甲基氢氧化铵的浓度为10％-30％，刻蚀温度为0摄氏度～200摄氏度。
由于第二沟槽240的形成工艺为湿法刻蚀，所述湿法刻蚀中采用的刻蚀溶液沿着单晶硅晶向<110>或<100>的腐蚀速率较快，因此，采用湿法刻蚀工艺形成的第二沟槽240向沟道一侧突出。
本实施例中，第二沟槽240的剖面形状为西格玛的形状，第二沟槽240两侧具有尖端241。
西格玛形状的第二沟槽240有利于将后续填充于第二沟槽240的第一应力层的应力释放到沟道中。
需要说明的是，本实施例中，沿着第一沟槽230湿法刻蚀半导体衬底200后形成第二沟槽240，沿着平行于第一交界线的方向所述第二沟槽240与半导体衬底200顶部表面具有第三交界线，所述第三交界线相对于所述第二交界线不会横向移动。后续在第二沟槽240中填充了第一应力层，在第一应力层表面形成覆盖层，所述第一应力层的顶部表面能够被所述覆盖层覆盖。在刻蚀去除所述侧墙的过程中，所述第一应力层不会刻蚀损伤。
结合参考图15和图16，在第二沟槽240(参考图12和图14)中填充第一应力层250。
所述第一应力层250的材料为锗硅(SiGe)。
采用外延生长工艺在第二沟槽240中填充第一应力层250。
形成第一应力层250时进行原位掺杂或者形成第一应力层250后对第一应力层250进行离子注入，然后进行退火处理，以形成源漏区。
在第二沟槽240中填充第一应力层250后，所述第一应力层250的顶部表面不位于侧墙220的底部。
结合参考图17和图18，在第一应力层250顶部表面形成覆盖层260。
所述覆盖层260的材料为硅，用于防止后续形成的金属硅化物层直接形成在第一应力层250表面而造成第一应力层250与金属硅化物层的接触面发生错位。
形成所述覆盖层260的方法为外延生长工艺。
由于第一应力层250的顶部表面不位于侧墙220的底部，在第一应力层250的顶部表面形成的覆盖层260，所述覆盖层250能够覆盖所述第一应力层250。
参考图19a和图20a，去除侧墙220(参考图17和图18)。
去除侧墙220的目的是在栅极结构210之间形成较大的空间，使得后续形成的覆盖半导体衬底200和栅极结构210的刻蚀阻挡层不至于较厚。较薄的刻蚀阻挡层在后续形成接触孔时容易去除，使得后续在接触孔中形成的导电插塞和第一应力层250之间电学连接性能好。
由于第一应力层250的顶部表面能够被所述覆盖层覆盖，去除侧墙220时，第一应力层250不会受到损伤。
参考图19b和图20b，去除侧墙220后，形成开口221。
在图19b和图20b中，用虚线表示开口221的区域。
需要说明的是，第二沟槽240两侧尖端241(参考图12和图14)的位置影响PMOS晶体管的性能。具体的，需要使得尖端241靠近半导体衬底200表面的沟道，以提高PMOS晶体管的性能。为了增加尖端241在半导体衬底200中的横向深度，可以增加沿着第一沟槽230(参考图8和图10)湿法刻蚀半导体衬底200的程度，但是这会导致形成的尖端241在半导体衬底200中的纵向深度也增加，在第二沟槽240中填充的第一应力层250施加到沟道中的应力受到限制。
为了提高所述第一应力层施加到沟道中的应力，本实施例中，还包括：在第二沟槽两侧尖端接触的半导体衬底中形成第三沟槽；在所述第二沟槽填充第一应力层的同时在所述第三沟槽中填充第二应力层。
在第二沟槽两侧尖端接触的半导体衬底中形成第三沟槽的方法为：在形成第二沟槽后，在所述第二沟槽的侧壁形成第一介质层；刻蚀第一介质层，仅在第二沟槽两侧的尖端处留有第一介质层；以尖端处留有的第一介质层为掩膜，在第二沟槽侧壁形成第二介质层；刻蚀去除所述尖端处留有的第一介质层，形成开孔；以第二介质层为掩膜，沿着所述开孔刻蚀半导体衬底；去除第二介质层。
参考图21，形成第二沟槽240后，在第二沟槽240的侧壁形成第一介质层270。
本实施例中，第一介质层270不仅覆盖第二沟槽240的侧壁，也覆盖了栅极结构210。在其它实施例中，形成的第一介质层270可以仅覆盖第二沟槽240的侧壁。
在后续去除尖端241(参考图12)处的第一介质层270的过程中，第一介质层270和后续形成的第二介质层相比具有高的刻蚀选择比，具体的，第一介质层270的刻蚀速率大于第二介质层的刻蚀速率。
本实施例中，所述第一介质层270的材料为氮化硅。
第一介质层270的厚度为0.5nm～5nm。
可以采用沉积工艺，如等离子体气相化学沉积工艺或低压化学气相沉积工艺沉积第一介质层270。
本实施例中，采用低压化学气相沉积工艺形成第一介质层270，具体工艺参数为：采用的气体包括SiH4和N2，SiH4的流量为800sccm～1000sccm，N2的流量为5000sccm～10000sccm，沉积腔室压力为2torr～10torr，温度为300摄氏度～500摄氏度。
参考图22，刻蚀第一介质层270(参考图21)，仅在第二沟槽240的尖端241(参考图12)处留有第一介质层270。
把尖端241处留有的第一介质层270称为尖端介质层271。
采用各向同性的刻蚀工艺刻蚀第一介质层270，由于第二沟槽240在尖端241(参考图12)处的角度较小，刻蚀第一介质层270后会在尖端241处留有第一介质层270。
在本实施例中，采用热磷酸溶液刻蚀第一介质层270，仅在第二沟槽240的尖端241留有第一介质层270，除尖端241处的其它位置上的第一介质层270均被热磷酸溶液刻蚀去除，具体的工艺参数为：磷酸的浓度为70％～90％，刻蚀温度为120摄氏度～200摄氏度。
参考图23，以尖端241(参考图12)处留有的第一介质层270(参考图21)为掩膜，在第二沟槽240侧壁形成第二介质层280。
以尖端241处留有的第一介质层270为掩膜，即以尖端介质层271为掩膜，在第二沟槽240侧壁形成第二介质层280。
形成第二介质层280的方法为氧化工艺，可以为干法氧化或湿法氧化，本实施例中，采用干法氧化形成第二介质层280，具体的工艺参数为：采用的气体包括氧气，氧气的流量为800sccm～1000sccm，腔室的压力为2torr～10torr，温度为0摄氏度～100摄氏度。
需要说明的是，尖端介质层271作为掩膜，指的是，尖端介质层271遮盖部分第二沟槽240的侧壁，采用氧化工艺形成第二介质层280的过程中，尖端介质层271所遮盖的第二沟槽240侧壁表面不会形成第二介质层280，而尖端介质层271暴露出的第二沟槽240侧壁表面形成第二介质层280。
在后续去除尖端介质层271的过程中，尖端介质层271和第二介质层280具有高的刻蚀选择比。
本实施例中，第二介质层280的材料为氧化硅。
本实施例中，第二介质层280的厚度为0.5nm～5nm。
本实施例中，在形成第一沟槽230后，没有去除定义第一沟槽230位置的掩膜层，形成的第二介质层280位于第二沟槽240的侧壁，而不会在栅极结构210顶部表面形成第二介质层280。
参考图24，刻蚀去除尖端241(参考图12)处留有的第一介质层270(参考图21)，形成开孔290。
刻蚀去除尖端241处留有的第一介质层270，即去除尖端介质层271(参考图23)，形成开孔290。
所述开孔290暴露出第二沟槽240侧壁的部分半导体衬底200。
尖端介质层271的材料为氮化硅，本实施例中，采用湿法刻蚀去除尖端介质层271，采用的刻蚀溶液为磷酸溶液，磷酸的浓度为70％～90％，刻蚀温度为120摄氏度～200摄氏度。在其它实施例中，可以采用干法刻蚀去除尖端介质层271。
刻蚀去除尖端介质层271的过程，尖端介质层271和第二介质层280具有高的刻蚀选择比，刻蚀尖端介质层271的刻蚀溶液不会对第二介质层280进行刻蚀。
需要说明的是，刻蚀去除尖端介质层271的过程，也会对侧墙220进行刻蚀，但是由于尖端介质层271的区域较小，刻蚀的时间较少，对侧墙220的刻蚀的影响较小。
参考图25，以第二介质层280为掩膜，沿开孔290(参考图24)刻蚀半导体衬底200。
本实施例中，以第二介质层280为掩膜，采用等离子体刻蚀工艺沿开孔290刻蚀半导体衬底200，工艺参数为：刻蚀气体包括NF3、HBr和N2，NF3的流量为10sccm～100sccm，HBr的流量为100sccm～500sccm，N2的流量为5sccm～200sccm，源射频功率为100瓦～2000瓦，偏置射频功率为100瓦～500瓦，刻蚀腔室压力2毫托～50毫托。
沿着开孔290刻蚀半导体衬底200，形成第三沟槽291。
本实施例中，第三沟槽291的剖面形状为U型。
在其它实施例中，可以采用湿法刻蚀沿着开孔290刻蚀半导体衬底200。
参考图26，去除第二介质层280(参考图25)。
第二介质层280的材料为氧化硅，可以采用氢氟酸溶液或者氟化铵缓冲的氢氟酸溶液刻蚀去除第二介质层280。
本实施例中，采用氢氟酸溶液刻蚀去除第二介质层280，氢氟酸的浓度为20％～50％，刻蚀温度为10摄氏度～50摄氏度。
参考图27，在第二沟槽240(参考图26)填充第一应力层250的同时在第三沟槽291(参考图26)中填充第二应力层251。
第一应力层250和第二应力层251的材料为锗硅(SiGe)。
采用外延生长工艺形成第一应力层250和第二应力层251。
形成第三沟槽291之后，在第二沟槽240填充第一应力层250的同时在第三沟槽291中填充第二应力层251。由于形成了第三沟槽291，使得第一应力层250和第二应力层251施加到沟道中的应力增强，提高了PMOS晶体管的性能。
形成第一应力层250和第二应力层251时进行原位掺杂，或者形成第一应力层250和第二应力层251后对第一应力层250和第二应力层251进行离子注入，然后进行退火处理，以形成源漏区。
参考图28，在第一应力层250顶部表面形成覆盖层260。
所述覆盖层260的材料为硅，用于防止后续形成的金属硅化物层直接形成在第一应力层250顶部表面而造成第一应力层250与金属硅化物层的接触面发生错位。
参考图29，刻蚀去除侧墙220(参考图28)。
去除侧墙220的目的是在栅极结构210之间形成较大的空间，使得后续形成的覆盖半导体衬底200和栅极结构210的刻蚀阻挡层不至于较厚。较薄的刻蚀阻挡层在后续形成接触孔时容易去除，使得后续在接触孔中形成的导电插塞和第一应力层250之间电学连接性能好。
本发明还提供了一种PMOS晶体管，所述PMOS晶体管由上述PMOS晶体管的形成方法形成，包括：半导体衬底，所述半导体衬底表面具有栅极结构，位于栅极结构两侧的半导体衬底中的第二沟槽，位于第二沟槽中的第一应力层；位于所述第一应力层顶部表面的覆盖层，所述覆盖层覆盖第一应力层的顶部表面；位于所述栅极结构和所述覆盖层之间的开口。
结合参考图12、图14、图19b和图20b，所述PMOS晶体管包括半导体衬底200，半导体衬底200表面具有栅极结构210，位于栅极结构210两侧的半导体衬底200中第二沟槽240，位于第二沟槽240中的第一应力层250；位于第一应力层250顶部表面的覆盖层260，覆盖层260覆盖第一应力层250的顶部表面；位于栅极结构210和覆盖层260之间的开口221。
由于位于第二沟槽中的第一应力层的顶部表面能够被所述覆盖层覆盖，位于所述栅极结构和覆盖层之间的开口不暴露所述第一应力层的顶部表面，在形成所述开口的过程中，所述第一应力层不会受到损伤，提高了PMOS晶体管的性能。
所述PMOS晶体管还可以包括：位于所述第二沟槽两侧的尖端；位于所述尖端接触的半导体衬底中的第三沟槽；位于所述第三沟槽中的第二应力层。
结合参考图12、图26和图29，所述PMOS晶体管还包括：位于第二沟槽240两侧的尖端241；位于尖端241接触的半导体衬底200中的第三沟槽291；位于第三沟槽291中的第二应力层251。
所述第二沟槽两侧具有尖端；在所述尖端接触的半导体衬底中具有第三沟槽，在第三沟槽中具有第二应力层，使得第一应力层施加到沟道中的应力增强，提高了PMOS晶体管的性能。
本发明具有以下优点：
本发明提供的PMOS晶体管的形成方法，所述侧墙的暴露面与半导体衬底表面具有第一交界线；在栅极结构两侧的半导体衬底中形成第一沟槽，沿着平行于第一交界线的方向所述第一沟槽与半导体衬底顶部表面具有第二交界线，所述第二交界线与所述第一交界线重合，或所述第二交界线位于相邻侧墙之间暴露的半导体衬底表面；对第一沟槽进行处理，形成向栅极结构底部区域突出的第二沟槽，沿着平行于第一交界线的方向所述第二沟槽与半导体衬底顶部表面具有第三交界线，所述第三交界线与所述第一交界线重合，或所述第三交界线位于相邻侧墙之间暴露的半导体衬底表面；在第二沟槽中填充第一应力层；在第一应力层的顶部表面形成覆盖层；刻蚀去除所述侧墙的过程中，由于所述第一应力层的顶部表面能够被所述覆盖层覆盖，所以第一应力层不会受到刻蚀损伤，从而提高了PMOS晶体管的性能。
进一步的，所述第二沟槽的两侧具有尖端，在所述尖端接触的半导体衬底中形成第三沟槽，在第二沟槽填充第一应力层的同时在第三沟槽中填充第二应力层。由于形成了第三沟槽，第一应力层和第二应力层施加到沟道中的应力增强，提高了PMOS晶体管的性能。
本发明提供的PMOS晶体管，由于位于第二沟槽中的第一应力层的顶部表面能够被所述覆盖层覆盖，位于所述栅极结构和覆盖层之间的开口不暴露所述第一应力层，所述第一应力层不会受到损伤，提高了PMOS晶体管的性能。
进一步的，所述第二沟槽两侧具有尖端，在所述尖端接触的半导体衬底中具有第三沟槽，在第三沟槽中具有第二应力层，使得第一应力层和第二应力层施加到沟道中的应力增强，提高了PMOS晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种PMOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有多个栅极结构，所述栅极结构两侧的侧壁表面具有侧墙，所述侧墙的暴露面与半导体衬底表面具有第一交界线；
在栅极结构两侧的半导体衬底中形成第一沟槽，沿着平行于第一交界线的方向所述第一沟槽与半导体衬底顶部表面具有第二交界线，所述第二交界线与所述第一交界线重合，或所述第二交界线位于相邻侧墙之间暴露的半导体衬底表面；
对第一沟槽进行处理，形成向栅极结构底部区域突出的第二沟槽，沿着平行于第一交界线的方向所述第二沟槽与半导体衬底顶部表面具有第三交界线，所述第三交界线与所述第一交界线重合，或所述第三交界线位于相邻侧墙之间暴露的半导体衬底表面，所述第二沟槽的两侧具有尖端；
在所述尖端接触的半导体衬底中形成第三沟槽；
在第二沟槽中填充第一应力层，在第二沟槽填充第一应力层的同时在第三沟槽中填充第二应力层；
在第一应力层的顶部表面形成覆盖层；
刻蚀去除所述侧墙。
2.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述第一沟槽的剖面形状为U型。
3.根据权利要求2所述的PMOS晶体管的形成方法，其特征在于，形成所述第一沟槽的方法包括：采用各向异性等离子体刻蚀工艺刻蚀栅极结构两侧的半导体衬底，刻蚀气体包括NF3、HBr和N2，NF3的流量为10sccm～100sccm，HBr的流量为100sccm～500sccm，N2的流量为5sccm～200sccm，源射频功率为100瓦～2000瓦，偏置射频功率为100瓦～500瓦，刻蚀腔室压力2毫托～50毫托。
4.根据权利要求2所述的PMOS晶体管的形成方法，其特征在于，所述第一沟槽的深度为10nm～80nm，宽度为10nm～80nm。
5.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述第二沟槽的剖面形状为西格玛形状。
6.根据权利要求5所述的PMOS晶体管的形成方法，其特征在于，对第一沟槽进行处理以形成向栅极结构底部区域突出的第二沟槽的方法为：沿着第一沟槽对半导体衬底进行湿法刻蚀，刻蚀溶液为四甲基氢氧化铵溶液，四甲基氢氧化铵的浓度为10％-30％，刻蚀温度为0摄氏度～200摄氏度。
7.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述第一应力层的材料为锗硅。
8.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述覆盖层的材料为硅。
9.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，在所述尖端接触的半导体衬底中形成第三沟槽的方法为：在所述第二沟槽的侧壁形成第一介质层；刻蚀第一介质层，仅在第二沟槽两侧的尖端处留有第一介质层；以所述尖端处留有的第一介质层为掩膜，在第二沟槽侧壁形成第二介质层；刻蚀去除所述尖端处留有的第一介质层，形成开孔；以第二介质层为掩膜，沿着所述开孔刻蚀半导体衬底；去除第二介质层。
10.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述第一介质层的厚度为0.5nm～5nm，所述第二介质层的厚度为0.5nm～5nm。
11.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述第一介质层的材料为氮化硅，所述第二介质层的材料氧化硅。
12.根据权利要求11所述的PMOS晶体管的形成方法，其特征在于，所述在第二沟槽的侧壁形成第一介质层的工艺为低压化学气相沉积，采用的气体包括SiH4和N2，SiH4的流量为800sccm～1000sccm，N2的流量为5000sccm～10000sccm，沉积腔室压力为2torr～10torr，温度为300摄氏度～500摄氏度。
13.根据权利要求11所述的PMOS晶体管的形成方法，其特征在于，在第二沟槽侧壁形成第二介质层的工艺为氧化工艺，采用的气体包括氧气，氧气的流量为800sccm～1000sccm，腔室的压力为2torr～10torr，温度为0摄氏度～100摄氏度。
14.根据权利要求11所述的PMOS晶体管的形成方法，其特征在于，刻蚀第一介质层，仅在第二沟槽两侧的尖端处留有第一介质层的方法为：采用热磷酸溶液刻蚀第一介质层，仅在第二沟槽两侧的尖端留有第一介质层，磷酸的浓度为70％～90％，刻蚀温度为120摄氏度～200摄氏度。
15.根据权利要求11所述的PMOS晶体管的形成方法，其特征在于，刻蚀去除所述尖端处留有的第一介质层以形成所述开孔的方法为：采用磷酸溶液刻蚀去除所述尖端处留有的第一介质层以形成所述开孔，磷酸的浓度为70％～90％，刻蚀温度为120摄氏度～200摄氏度。
16.根据权利要求11所述的PMOS晶体管的形成方法，其特征在于，以第二介质层为掩膜，沿着所述开孔刻蚀半导体衬底的方法为：以第二介质层为掩膜，采用等离子体刻蚀工艺沿所述开孔刻蚀半导体衬底，刻蚀气体包括NF3、HBr和N2，NF3的流量为10sccm～100sccm，HBr的流量为100sccm～500sccm，N2的流量为5sccm～200sccm，源射频功率为100瓦～2000瓦，偏置射频功率为100瓦～500瓦，刻蚀腔室压力2毫托～50毫托。
17.根据权利要求11所述的PMOS晶体管的形成方法，其特征在于，去除所述第二介质层的方法为：采用氢氟酸溶液刻蚀去除第二介质层，氢氟酸的浓度为20％～50％，刻蚀温度为10摄氏度～50摄氏度。
18.根据权利要求1至17任意一项形成的PMOS晶体管，其特征在于，包括：半导体衬底，所述半导体衬底表面具有栅极结构；位于栅极结构两侧半导体衬底中的第二沟槽，所述第二沟槽的两侧具有尖端；位于所述尖端接触的半导体衬底中的第三沟槽；位于第二沟槽中的第一应力层；位于所述第三沟槽中的第二应力层；位于所述第一应力层顶部表面的覆盖层，所述覆盖层覆盖第一应力层的顶部表面；位于所述栅极结构和所述覆盖层之间的开口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510271631.1A CN106298915B (zh) | 2015-05-25 | 2015-05-25 | Pmos晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510271631.1A CN106298915B (zh) | 2015-05-25 | 2015-05-25 | Pmos晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298915A CN106298915A (zh) | 2017-01-04 |
| CN106298915B true CN106298915B (zh) | 2019-04-26 |
Family
ID=57634629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510271631.1A Active CN106298915B (zh) | 2015-05-25 | 2015-05-25 | Pmos晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298915B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118412325B (zh) * | 2024-06-26 | 2024-08-23 | 杭州积海半导体有限公司 | 半导体器件的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104217956A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其制作方法 |
| CN104217953A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8674447B2 (en) * | 2012-04-27 | 2014-03-18 | International Business Machines Corporation | Transistor with improved sigma-shaped embedded stressor and method of formation |
-
2015
- 2015-05-25 CN CN201510271631.1A patent/CN106298915B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104217956A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其制作方法 |
| CN104217953A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298915A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105470132B (zh) | 鳍式场效应管的形成方法 | |
| JP5746238B2 (ja) | バルク基板上に作製される分離トライゲートトランジスタ | |
| CN103545212B (zh) | 半导体器件制造方法 | |
| CN106158747B (zh) | 半导体结构及其形成方法 | |
| US9570589B2 (en) | FINFET semiconductor device and fabrication method | |
| CN104821277A (zh) | 晶体管的形成方法 | |
| KR102011946B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN107968118A (zh) | 鳍式场效应管及其形成方法 | |
| CN109994547A (zh) | 半导体器件及其形成方法 | |
| CN107039335B (zh) | 半导体结构的形成方法 | |
| CN109979986B (zh) | 半导体器件及其形成方法 | |
| CN106373924A (zh) | 半导体结构的形成方法 | |
| CN109390235A (zh) | 半导体结构及其形成方法 | |
| CN106158638B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN109872953B (zh) | 半导体器件及其形成方法 | |
| CN110648915B (zh) | 半导体器件及其形成方法 | |
| CN106206305B (zh) | 半导体结构的形成方法 | |
| CN106298915B (zh) | Pmos晶体管及其形成方法 | |
| CN109148296A (zh) | 半导体结构及其形成方法 | |
| CN105632926B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN106328530B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN109786327A (zh) | 半导体器件及其形成方法 | |
| CN105719971B (zh) | 半导体器件的形成方法 | |
| CN109786249A (zh) | 半导体器件及其形成方法 | |
| CN104183491A (zh) | 晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |