CN104183225B - 一种驱动装置、阵列基板和显示装置 - Google Patents

Abstract

本发明公开了一种驱动装置，包括多个级联的移位寄存器，多个检测开关，多个检测端；所述多个检测开关的控制端分别与所述多个移位寄存器电连接，所述多个检测开关的第一极分别与所述多个移位寄存器的信号输出端电连接，至少间隔一级的所述检测开关的第二极之间电连接并共同连接到同一检测端，每个所述检测端依次接收所述移位寄存器的数据信号。通过每个检测端依次接收到的数据信号，可以直接快速准确的获得异常移位寄存器的位置，为解析液晶显示面板的异常提供有效解决方案。

Description

一种驱动装置、阵列基板和显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种驱动装置、阵列基板和显示装置。

背景技术

液晶显示器(liquid crystal display，LCD)或有机发光二极管(Organic Light-Emitting Diode,OLED)具有低辐射、体积小及低耗能等优点，已逐渐在部分应用中取代传统的阴极射线管显示器(Cathode Ray Tube display，CRT)，因而被广泛地应用在笔记本电脑、个人数字助理(Personal Digital Assistant，PDA)、平面电视，或移动电话等信息产品上。传统液晶显示器的方式是利用外部驱动芯片来驱动面板上的芯片以显示图像，但为了减少元件数目并降低制造成本，近年来逐渐发展成将驱动电路结构直接制作于显示面板上，例如采用将栅极驱动电路(gate driver)整合于液晶面板(Gate On Array，GOA)的技术。

通常，在液晶面板的制造过程中，可能会造成栅极驱动电路中的栅极移位寄存器的存在缺陷，因此，会在液晶面板的外围设置检测端用于检测栅极移位寄存器是否存在异常。如图1所示，现有技术的栅极驱动电路包括多个级联的栅极移位寄存器ASG1、ASG2、ASG3…ASG2N-1、ASG2N，栅极移位寄存器ASG接收触发信号STV和时钟信号CLK(图中未示出)等信号，从信号输出端Gout输出栅极信号。倒数第二级栅极移位寄存器ASG2N-1连接第一测试端TEST1，接收倒数第二级栅极移位寄存器ASG2N-1输出的栅极信号。最后一级栅极移位寄存器ASG2N连接第二测试端TEST2，接收最后一级栅极移位寄存器ASG2N-1输出的栅极信号。

目前，栅极驱动电路工作异常后的测试分析方法有两种，第一种是测试驱动IC输出的栅极移位寄存器ASG工作所需要的时钟信号CLK、触发信号STV等信号，推测栅极移位寄存器ASG是否损坏。但是，Driver IC输出的ASG工作所需要的时钟信号CLK、触发信号STV等信号并不是液晶显示面板上像素单元工作所需要的直接信号，而只是通过时钟信号CLK和触发信号STV信号去产生液晶显示面板上像素单元工作的栅极信号，因此，一般测试驱动IC输出的栅极移位寄存器ASG所需要的各种信号，只能判断驱动IC是否工作正常，而不能直接判断液晶显示面板上的栅极移位寄存器ASG是否有异常。

第二种是直接分析第一测试端TEST1和第二测试端TEST2接收到的栅极信号，确定栅极移位寄存器ASG是否异常。若测试到最后一级或倒数第二级栅极移位寄存器ASG的栅极信号存在异常，那么，在这之前的每一级栅极移位寄存器ASG都有可能工作异常，但液晶显示面板上的台阶空间有限，不能将每级栅极移位寄存器ASG输出的栅极信号都拉到液晶显示面板的台阶上来，测试的局限性很大。同时，还由于多个栅极移位寄存器ASG级联在一起后，当某一级栅极移位寄存器ASG有轻微损伤，输出的栅极信号失真但仍然能将下一级栅极移位寄存器ASG触发，在此级栅极移位寄存器ASG之后的所有栅极移位寄存器ASG正常工作，此时，测试最后一级或倒数第二级栅极移位寄存器ASG的栅极信号的输出也是正常的，此种情况，某一级栅极移位寄存器ASG工作异常不能通过测试最后两级的栅极移位寄存器ASG的栅极信号检测出来。

发明内容

本发明实施例提供一种驱动装置、阵列基板和显示装置。

有鉴于此，本发明实施例提供一种驱动装置，包括多个级联的移位寄存器，多个检测开关，多个检测端；所述多个检测开关的控制端分别与所述多个移位寄存器电连接，所述多个检测开关的第一极分别与所述多个移位寄存器的信号输出端电连接，至少间隔一级的所述检测开关的第二极之间电连接并共同连接到同一检测端，每个所述检测端依次接收所述移位寄存器的数据信号。

本发明实施例还提供一种采用该驱动装置的阵列基板，包括上述的驱动装置。

本发明实施例还提供一种显示装置，包括上述的阵列基板。

本发明实施例提供的驱动装置、阵列基板和显示装置，由于每级的移位寄存器设置有检测开关，每级移位寄存器的数据信号可以依次的传送给检测端，通过每个检测端依次接收到的数据信号，可以直接快速准确的获得异常移位寄存器的位置，为解析液晶显示面板的异常提供有效解决方案。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中的驱动装置的结构示意图；

图2是本发明实施例提供的一种驱动装置的结构示意图；

图3是图2实施例提供的驱动装置中移位寄存器的电路图；

图4是图2实施例提供的驱动装置的时序图；

图5是本发明实施例提供的另一种驱动装置的结构示意图；

图6是本发明实施例提供的另一种驱动装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图2是本发明实施例提供的一种驱动装置的结构示意图。如图2所示，驱动装置包括多个级联的移位寄存器ASG，当由9根信号线进行驱动时，9根信号线上传输的信号分别为：正向扫描信号FW、反向扫描信号BW、第一初始触发信号STV1、第二初始触发信号STV2、第0时钟信号CLK0、第1时钟信号CLK1、第2时钟信号CLK2、第3时钟信号CLK3、低电平信号VGL。第0时钟信号CLK0、第1时钟信号CLK1、第2时钟信号CLK2和第3时钟信号CLK3均为脉冲信号，第0时钟信号CLK0与第2时钟信号CLK2互为反相信号，即第0时钟信号CLK0的周期与第2时钟信号CLK2的周期相同，相位相反；第1时钟信号CLK1与第3时钟信号CLK3互为反相信号，即第1时钟信号CLK1的周期与第3时钟信号CLK3的周期相同，相位相反，第0时钟信号为高电平的时间段与第1时钟信号为高电平的时间段可以交叠，也可以不交叠；第2时钟信号为高电平的时间段与第3时钟信号为高电平的时间段可以交叠，也可以不交叠。移位寄存器ASG接收上述信号后，从信号输出端GOUT输出数据信号。

移位寄存器ASG包括奇数级移位寄存器和偶数级移位寄存器，奇数级移位寄存器包括ASG1、ASG3、ASG5、ASG7、ASG9…ASG4N-3、ASG4N-1，偶数级移位寄存器包括ASG2、ASG4、ASG6、ASG8、ASG10、…ASG4N-2、ASG4N，N为大于等于1的正整数。每级移位寄存器ASG包括触发信号端STVIN、正向扫描信号端FWIN、反向扫描信号端BWIN、时钟信号端CLKIN、反向时钟信号端CLKBIN、低电平信号端VGLIN、结束信号端END和上拉信号端PU。

第一级移位寄存器ASG1的触发信号端STV接收第一初始触发信号STV1，正向扫描信号端FWIN接收正向扫描信号FW，反向扫描信号端BWIN接收反向扫描信号BW，时钟信号端CLKIN接收第2时钟信号CLK 2，反向时钟信号端CLKBIN接收第0时钟信号CLK0、低电平信号端VGLIN接收低电平信号VGL，结束信号端END接收ASG3的信号输出端GOUT输出的数据信号，信号输出端GOUT输出数据信号。奇数级移位寄存器中第4N-3级移位寄存器的反向时钟信号端CLKBIN接收第0时钟信号CLK0，时钟信号端CLKIN接收第2时钟信号CLK2，第4N-1级移位寄存器的反向时钟信号端CLKBIN接收第2时钟信号CLK2，时钟信号端接收第0时钟信号CLK0。奇数级移位寄存器ASG4N-1的触发信号端STV接收上一级奇数级移位寄存器ASG4N-3的数据信号。

第二级移位寄存器ASG的触发信号端STV接收第二初始触发信号STV2，正向扫描信号端FWIN接收正向扫描信号FW，反向扫描信号端BWIN接收反向扫描信号BW，时钟信号端CLKIN接收第1时钟信号CLK1，反向时钟信号端CLKBIN接收第3时钟信号CLK3、低电平信号端VGLIN接收低电平信号VGL，结束信号端END接收ASG4的信号输出端GOUT输出的数据信号，信号输出端GOUT输出数据信号。偶数级移位寄存器中第4N-2级移位寄存器的反向时钟信号端接收第3时钟信号CLK3，所述时钟信号端CLKIN接收第1时钟信号CLK1，第4N级移位寄存器的反向时钟信号端CLKBIN接收第1时钟信号CLK1，所述时钟信号端CLKIN接收第3时钟信号CLK3。偶数级移位寄存器ASG4N的触发信号端STV接收上一级偶数级移位寄存器ASG4N-2的数据信号。

驱动装置还包括多个检测开关TFT和多个检测端TEST，每级检测开关对应该级的移位寄存器，本实施例中检测开关采用薄膜晶体管，检测开关包括用于控制导通和截断的控制端，用于接收信号的第一极和用于向检测端TEST输出信号的第二极。其中，每级检测开关TFT的控制端分别与对应该级的移位寄存器ASG的上拉信号端PU电连接，检测开关TFT的第一极与移位寄存器ASG的信号输出端GOUT电连接，至少间隔一级的检测开关TFT的第二极之间电连接并共同连接到同一检测端TEST，每个检测端依次接收所述移位寄存器的数据信号。

本实施例中将检测开关分为奇数级检测开关和偶数级检测开关，奇数级检测开关包括TFT1、TFT3、TFT5、TFT7、TFT9…TFT4N-5、TFT4N-3、TFT4N-1，偶数级检测开关包括TFT2、TFT4、TFT6、TFT8、TFT10、…TFT4N-4、TFT4N-2、TFT4N。检测端TEST包括第一检测端和第二检测端，至少间隔一级的奇数级检测开关第二极之间电连接并共同连接到第一检测端，第一检测端包括第一子检测端TEST1和第二子检测端TEST2，第二检测端包括第三子检测端TEST3和第四子检测端TEST4,至少间隔一级的偶数级检测开关第二极之间电连接并共同连接到第二检测端。即第一级检测开关TFT1的控制端与第一级移位寄存器ASG1的上拉信号端PU电连接，第一级检测开关TFT1的第一极与第一级移位寄存器ASG1的信号输出端GOUT电连接，第一级检测开关TFT1的第二极与第五级检测开关TFT5的第二极、第九级检测开关TFT9的第二极、…第4N-3级检测开关TFT4N-3的第二极电连接，共同连接到第一子检测端TEST1；第三级检测开关TFT3的第二极与第七级检测开关TFT7的第二极、第十一级检测开关TFT11的第二极、…第4N-1级检测开关TFT4N-1的第二极电连接，共同连接到第二子检测端TEST2。第二级检测开关TFT2的控制端与第二级移位寄存器ASG2的上拉信号端PU电连接，第二级检测开关TFT2的第一极与第二级移位寄存器ASG2的信号输出端GOUT电连接，第二级检测开关TFT2的第二极与第六级检测开关TFT6的第二极、第十级检测开关TFT10的第二极、…第4N-2级检测开关TFT4N-2的第二极电连接，共同连接到第四检测端TEST4；第四级检测开关TFT4的第二极与第八级检测开关TFT8的第二极、第十二级检测开关TFT12的第二极、…第4N级检测开关TFT4N的第二极电连接，共同连接到第三检测端TEST3。

图3是图2实施例提供的驱动装置中移位寄存器的电路图。如图3所示，移位寄存器ASG包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7，第一电容C1和第二电容C2。第一晶体管M1的栅极与结束信号END相连，第一晶体管M1的源极与第四晶体管M4的栅极连接，第一晶体管M1的漏极与反向扫描信号端BWIN连接，用于接收反向扫描信号BWIN；第二晶体管M2的栅极与第三晶体管M3的源极连接，其源极与第四晶体管M4的栅极连接，其漏极与低电平信号端VGLIN连接，用于接收低电平信号VGL；第三晶体管M3的栅极与第七晶体管M7的源极连接，其漏极与低电平信号端VGLIN连接，用于接收低电平信号VGL，其源极通过一第一电容C1与反向时钟信号端CLKB连接；第四晶体管M4的栅极与第七晶体管M7的源极连接，其漏极和反向时钟信号输入端CLKB连接，源极与移位寄存器的信号输出端GOUT连接，且所述第四晶体管M4的栅极通过一第二电容C2也与移位寄存器的输出端GOUT连接；第五晶体管M5的栅极与第三晶体管M3的源极连接，其源极与所述移位寄存器的输出端GOUT连接，其漏极与低电平信号端VGLIN连接，用于接收低电平信号VGL；第六晶体管M6的栅极与时钟信号端CLK连接，其漏极与低电平信号端VGLIN连接，用于接收低电平信号VGL，其源极与移位寄存器的信号输出端GOUT连接；第七晶体管M7的栅极与移位寄存器的触发信号端STV连接，其漏极与正向扫描信号端FWIN连接，用于接收正向扫描信号FW；在第三晶体管M3和第四晶体管M4的栅极设置有上拉信号端PU，用于控制第三晶体管M3和第四晶体管M4的导通和截断。

在本实施例中，正向扫描信号端FWIN输入的正向扫描信号FW为高电平信号(即该信号电平值恒定，且电平值相对后续出现的低电平信号的电平值高，正向扫描信号的电压为10V～25V)，反向扫描信号端BWIN输入的反向扫描信号BW为低电平信号(即该信号电平值恒定，且电平值相对于前述出现的高电平信号的电平值低，反向扫描信号的电压为-12V～-8V)。

图4是图2实施例提供的驱动装置的时序图。如图4所示，驱动装置中奇数级移位寄存器和对应的奇数级检测开关工作方式为：驱动IC输出第一触发信号STV1等信号给第一级移位寄存器ASG1的触发信号端STV，当第一触发信号STV1为高电平时，第一级移位寄存器ASG1的上拉信号端PU被拉高，移位寄存器ASG1的信号输出端GOUT输出第一数据信号GOUT1，由于上拉信号端PU拉高，因此，与第一级移位寄存器ASG1的上拉信号端PU连接的第一级检测开关TFT1被导通，第一级检测开关TFT1的第一极将接收到的第一数据信号GOUT1，从第一级检测开关TFT1的第二极输出给第一子测试端TEST1，即第一子测试端TEST1在t1时刻检测到的高电平信号为第一移位寄存器ASG1输出的第一数据信号GOUT1。

第一级移位寄存器ASG1输出的第一数据信号GOUT1输入到第三级移位寄存器ASG3的触发信号端STV，用于触发第三级移位寄存器ASG3的信号输出端输出第三数据信号GOUT3，第三级移位寄存器ASG3的输出端输出的GOUT3信号会同步给到第一级移位寄存器ASG1的结束信号端END，使第一级移位寄存器ASG1的信号输出端GOUT输出的低电平信号，在第一级移位寄存器ASG1的信号输出端GOUT输出第一数据信号GOUT1时，第三级移位寄存器ASG3的上拉信号端PU会被同步拉高成高电平，此时，第三级移位寄存器ASG3的信号输出端GOUT输出的是低电平的信号，但第三级检测开关TFT3被导通，如果第一级检测开关TFT1的第二极和第三级检测开关TFT3的第二极共同连接到第一子测试端TEST1，那么，第一级检测开关TFT1输出第一数据信号GOUT1的高电平信号到第一子测试端TEST1时，第三级检测开关TFT3也会同步输出第三数据信号GOUT3的低电平信号到到第一子测试端TEST1，此时，第一子测试端TEST1接收到的第一数据信号GOUT1会被第三数据信号GOUT3拉低，导致移位寄存器工作异常且测试端不能准确判断第一级移位寄存器ASG1是否存在异常。因此，第三级检测开关TFT3的第一极会将接收到的第三数据信号GOUT3，从第三级检测开关TFT3的第二极输出给第二子测试端TEST2。

第三级移位寄存器ASG3输出的第三数据信号GOUT3输入到第五级移位寄存器ASG5的触发信号端STV，用于触发第五级移位寄存器ASG5的信号输出端输出第五数据信号GOUT5，当第三级移位寄存器ASG3的信号输出端输出第三数据信号GOUT3时，第三数据信号GOUT3会使第一级移位寄存器ASG1的上拉信号端PU的信号拉到低电平，进而第一级检测开关TFT1被截断，同时，第五级检测开关TFT5管被导通，第五级检测开关TFT5的第一极将接收到的第五数据信号GOUT5，从第五级检测开关TFT5的第二极输出给第一子测试端TEST1，即第一子测试端TEST1此时检测到的高电平信号为第五移位寄存器ASG5输出的第五数据信号GOUT5。由于第一级检测开关TFT1被截断，因此当第一子检测端TEST1接收第五数据信号GOUT5时，不会受到第一数据信号GOUT1的影响。以此类推，第一子测试端TEST1可以检测到第一级移位寄存器ASG1、第五级移位寄存器ASG5、第九级移位寄存器ASG9、…第4N-3级移位寄存器ASG4N-3依次输出的数据信号；第二子测试端TEST2可以检测到第三级移位寄存器ASG3、第七级移位寄存器ASG7、…第4N-1级移位寄存器ASG4N-1依次输出的数据信号。检测装置接收每级移位寄存器的数据信号，逐级检测所述数据信号波形是否完整，以此判断移位寄存器出现异常的具体位置。

驱动装置中偶数级移位寄存器和对应的偶数级检测开关工作方式为：驱动IC输出第二触发信号STV2等信号给第二级移位寄存器ASG2的触发信号端STV，当第二触发信号STV2为高电平时，第二级移位寄存器ASG2的上拉信号端PU被拉高，移位寄存器ASG2的信号输出端GOUT输出第二数据信号GOUT2，由于上拉信号端PU拉高，因此，与第二级移位寄存器ASG2的上拉信号端PU连接的第二级检测开关TFT2被导通，第二级检测开关TFT2的第一极将接收到的第二数据信号GOUT2，从第二级检测开关TFT2的第二极输出给第四子测试端TEST4，即第四子测试端TEST4在t1时刻检测到的高电平信号为第二移位寄存器ASG2输出的第二数据信号GOUT2。

第二级移位寄存器ASG2输出的第二数据信号2输入到第四级移位寄存器ASG4的触发信号端STV，用于触发第四级移位寄存器ASG4的信号输出端输出第四数据信号GOUT4，第四级移位寄存器ASG4的输出端输出的GOUT4信号会同步给到第二级移位寄存器ASG2的结束信号端END，会使第二级移位寄存器的输出端输出VGL的低电平，在第二级移位寄存器ASG2的信号输出端GOUT输出第二数据信号GOUT2时，会同步使第四级移位寄存器ASG4的上拉信号端PU的信号拉高成高电平，此时，第四级移位寄存器ASG4的信号输出端GOUT输出的是低电平的信号，但第四级检测开关TFT4被导通，如果第二级检测开关TFT2的第二极和第四级检测开关TFT4的第二极共同连接到第四子测试端TEST4，那么，第二数据信号GOUT2的高电平信号到第四子测试端TEST4时，第四级检测开关TFT4也会同步输出第四数据信号GOUT4的低电平信号到到第四子测试端TEST4，此时，第四子测试端TEST4接收到的第二数据信号GOUT2会被第四数据信号GOUT4拉低，导致移位寄存器工作异常且测试端不能准确判断第二级移位寄存器ASG2是否存在异常。因此，第四级检测开关TFT4的第一极会将接收到的第四数据信号GOUT4，从第四级检测开关TFT4的第二极输出给第三子测试端TEST3。

第四级移位寄存器ASG4输出的第四数据信号GOUT4输入到第六级移位寄存器ASG6的触发信号端STV，用于触发第六级移位寄存器ASG6的信号输出端输出第六数据信号GOUT6，当第四级移位寄存器ASG4的信号输出端输出第四数据信号GOUT4时，第四数据信号GOUT4会使第二级移位寄存器ASG2的上拉信号端PU的信号拉到低电平，进而第二级移位寄存器ASG2的第二数据信号GOUT2也会被拉到低电平，第二级检测开关TFT2被截断，同时，第六级检测开关TFT6管被导通，第六级检测开关TFT6的第一极将接收到的第六数据信号GOUT6，从第六级检测开关TFT6的第二极输出给第四子测试端TEST4，即第四子测试端TEST4此时检测到的高电平信号为第六移位寄存器ASG6输出的第六数据信号GOUT6，由于第二级检测开关TFT2被截断，因此当第四子检测端TEST4接收第六数据信号GOUT6时，不会受到第二数据信号GOUT2的影响。以此类推，第四子测试端TEST4可以检测到第二级移位寄存器ASG2、第六级移位寄存器ASG6、…第4N-2级移位寄存器ASG4N-2依次输出的数据信号；第三子测试端TEST3可以检测到第四级移位寄存器ASG4、第八级移位寄存器ASG8、…第4N级移位寄存器ASG4N依次输出的数据信号。检测装置接收每级移位寄存器的数据信号，逐级检测所述数据信号波形是否完整，以此判断移位寄存器出现异常的具体位置。

由于每级的移位寄存器设置有检测开关，每级移位寄存器的数据信号可以依次的传送给检测端，通过每个检测端依次接收到的数据信号，可以直接快速准确的获得异常移位寄存器的位置，为解析液晶显示面板的异常提供有效解决方案。

需要说明的是，上述仅提供了间隔一级的检测开关TFT的第二极之间电连接并共同连接到同一检测端的实施例，还可以间隔两级检测开关TFT的第二极之间电连接并共同连接到同一检测端，相应的检测端的数量也对应增加，以实现每个检测端依次接收到不同移位寄存器的数据信号。检测开关TFT的控制端还可以由移位寄存器中其他信号或者外部信号来控制，只要满足每个检测端可以依次接收到不同移位寄存器的数据信号即可。

图5是本发明实施例提供的另一种驱动装置的结构示意图。如图5所示，驱动装置包括多个级联的移位寄存器ASG，移位寄存器ASG包括奇数级移位寄存器和偶数级移位寄存器，奇数级移位寄存器包括ASG1、ASG3、ASG5、ASG7、ASG9…ASG4N-3、ASG4N-1，偶数级移位寄存器包括ASG2、ASG4、ASG6、ASG8、ASG10、…ASG4N-2、ASG4N，N为大于等于1的正整数。与图2实施例不同之处在于，奇数级移位寄存器和偶数级移位寄存器间隔设置成一列。驱动装置还包括多个检测开关TFT和多个检测端TEST，每级检测开关对应该级的移位寄存器，本实施例中检测开关采用薄膜晶体管，检测开关包括用于控制导通和截断的控制端，用于接收信号的第一极和用于向检测端TEST输出信号的第二极。其中，每级检测开关TFT的控制端分别与对应该级的移位寄存器ASG的上拉信号端PU电连接，检测开关TFT的第一极与移位寄存器ASG的信号输出端GOUT电连接，至少间隔四级的检测开关TFT的第二极之间电连接并共同连接到同一检测端TEST，每个检测端依次接收所述移位寄存器的数据信号。

检测开关与移位寄存器的连接方式，以及移位寄存器和对应检测开关的工作方式与图2实施例中的驱动装置一致，在此不再赘述。由于每级的移位寄存器设置有检测开关，每级移位寄存器的数据信号可以依次的传送给检测端，通过每个检测端依次接收到的数据信号，可以直接快速准确的获得异常移位寄存器的位置，为解析液晶显示面板的异常提供有效解决方案。

图6是本发明实施例提供的另一种驱动装置的结构示意图。如图6所示,驱动装置包括多个级联的移位寄存器ASG，移位寄存器ASG包括奇数级移位寄存器和偶数级移位寄存器，奇数级移位寄存器包括ASG1、ASG3、ASG5、ASG7、ASG9…ASG8N-7、ASG8N-5、ASG8N-3、ASG8N-1，偶数级移位寄存器包括ASG2、ASG4、ASG6、ASG8、ASG10、…ASG8N-6、ASG8N-4、ASG8N-2、ASG8N，N为大于等于1的正整数。

奇数级移位寄存器由9根信号线进行驱动，9根信号线上传输的信号分别为：正向扫描信号FW、反向扫描信号BW、左侧第一初始触发信号STV1L、左侧第二初始触发信号STV2L、第0时钟信号CLK0L、左侧第1时钟信号CLK1L、左侧第2时钟信号CLK2L、左侧第3时钟信号CLK3L、低电平信号VGL。偶数级移位寄存器也由9根信号线进行驱动，9根信号线上传输的信号分别为：正向扫描信号FW、反向扫描信号BW、右侧第一初始触发信号STV1R、右侧第二初始触发信号STV2R、右侧第0时钟信号CLK0R、右侧第1时钟信号CLK1R、右侧第2时钟信号CLK2R、右侧第3时钟信号CLK3R、低电平信号VGL。

左侧第0时钟信号CLK0L、左侧第1时钟信号CLK1L、左侧第2时钟信号CLK2L和左侧第3时钟信号CLK3L均为脉冲信号，左侧第0时钟信号CLK0L与左侧第2时钟信号CLK2L互为反相信号，即左侧第0时钟信号CLK0L的周期与左侧第2时钟信号CLK2L的周期相同，相位相反；左侧第1时钟信号CLK1L与左侧第3时钟信号CLK3L互为反相信号，即左侧第1时钟信号CLK1L的周期与左侧第3时钟信号CLK3L的周期相同，相位相反，左侧第0时钟信号、左侧第1时钟信号、右侧第0时钟信号、右侧第1时钟信号为高电平的时间段可以交叠，也可以不交叠；左侧第2时钟信号、左侧第3时钟信号、右侧第2时钟信号、右侧第3时钟信号为高电平的时间段可以交叠，也可以不交叠。移位寄存器ASG接收上述信号后，从信号输出端GOUT输出数据信号。右侧第0时钟信号CLK0L、右侧第1时钟信号CLK1L、右侧第2时钟信号CLK2L和右侧第3时钟信号CLK3L与左侧时钟信号一致，在此不再赘述。

每级移位寄存器ASG包括触发信号端STVIN、正向扫描信号端FWIN、反向扫描信号端BWIN、时钟信号端CLKIN、反向时钟信号端CLKBIN、低电平信号端VGLIN、结束信号端END和上拉信号端PU。

以奇数级移位寄存器信号接收方式为例进行说明：第一级移位寄存器ASG1的触发信号端STV接收左侧第一初始触发信号STV1L，正向扫描信号端FWIN接收正向扫描信号FW，反向扫描信号端BWIN接收反向扫描信号BW，时钟信号端CLKIN接收左侧第2时钟信号CLK2L，反向时钟信号端CLKBIN接收左侧第0时钟信号CLK0L、低电平信号端VGLIN接收低电平信号VGL，信号输出端GOUT输出数据信号；第三级移位寄存器ASG3的触发信号端STV接收左侧第二初始触发信号STV2L，正向扫描信号端FWIN接收正向扫描信号FW，反向扫描信号端BWIN接收反向扫描信号BW，时钟信号端CLKIN接收左侧第3时钟信号CLK3L，反向时钟信号端CLKBIN接收左侧第1时钟信号CLK1L、低电平信号端VGLIN接收低电平信号VGL，信号输出端GOUT输出数据信号；奇数级移位寄存器中第8N-7级移位寄存器的反向时钟信号端CLKBIN接收第0时钟信号CLK0L，时钟信号端CLKIN接收第2时钟信号CLK2L；奇数级移位寄存器中的第8N-5级移位寄存器的反向时钟信号端CLKBIN接收第1时钟信号CLK1L，时钟信号端CLKIN接收第3时钟信号CLK3L；奇数级移位寄存器中的第8N-3级移位寄存器的反向时钟信号端CLKBIN接收第2时钟信号CLK2L，时钟信号端CLKIN接收第0时钟信号CLK0L；奇数级移位寄存器中第8N-1级移位寄存器的反向时钟信号端CLKBIN接收第3时钟信号CLK3L，时钟信号端CLKIN接收第1时钟信号CLK1L。奇数级移位寄存器ASG8N-1的触发信号端STV接收上一级奇数级移位寄存器ASG8N-5的数据信号。偶数级移位寄存器信号接收方式与奇数级移位寄存器信号接收方式，在此不再赘述。

驱动装置还包括多个检测开关TFT和多个检测端TEST，每级检测开关对应该级的移位寄存器，本实施例中检测开关采用薄膜晶体管，检测开关包括用于控制导通和截断的控制端，用于接收信号的第一极和用于向检测端TEST输出信号的第二极。其中，每级检测开关TFT的控制端分别与对应该级的移位寄存器ASG的上拉信号端PU电连接，检测开关TFT的第一极与移位寄存器ASG的信号输出端GOUT电连接，至少间隔四级的检测开关TFT的第二极之间电连接并共同连接到同一检测端TEST，每个检测端依次接收所述移位寄存器的数据信号。

本实施例中将检测开关分为奇数级检测开关和偶数级检测开关，奇数级检测开关包括TFT1、TFT3、TFT5、TFT7、TFT9…TFT8N-7、TFT8N-5、TFT8N-3、TFT8N-1，偶数级检测开关包括TFT2、TFT4、TFT6、TFT8、TFT10、…TFT8N-6、TFT8N-4、TFT8N-2、TFT8N。检测端TEST包括第一检测端和第二检测端，第一检测端包括第一子检测端TEST1、第二子检测端TEST2、第三子检测端TEST3和第四子检测端TEST4，第二检测端包括第五子检测端TEST5、第六子检测端TEST6、第七子检测端TEST7和第八子检测端TEST8。至少间隔四级的奇数级检测开关第二极之间电连接并共同连接到第一子检测端TEST1或第二子检测端TEST2或第三子检测端TEST3或第四子检测端TEST4，至少间隔四级的偶数级检测开关第二极之间电连接并共同连接到第五子检测端TEST5或第六子检测端TEST6或第七子检测端TEST7或第八子检测单TEST8。即第一级检测开关TFT1的控制端与第一级移位寄存器ASG1的上拉信号端PU电连接，第一级检测开关TFT1的第一极与第一级移位寄存器ASG1的信号输出端GOUT电连接，第一级检测开关TFT1的第二极与第九级检测开关TFT9的第二极、第十七级检测开关TFT17的第二极、…第8N-7级检测开关TFT8N-7的第二极电连接，共同连接到第一子检测端TEST1；第三级检测开关TFT3的第二极与第十一级检测开关TFT11的第二极、第十九级检测开关TFT19的第二极、…第8N-5级检测开关TFT8N-5的第二极电连接，共同连接到第二子检测端TEST2；第五级检测开关TFT5的第二极与第十三级检测开关TFT13的第二极、第二十一级检测开关TFT21的第二极、…第8N-3级检测开关TFT8N-3的第二极电连接，共同连接到第三子检测端TEST3；第七级检测开关TFT7的第二极与第十五级检测开关TFT15的第二极、第二十三级检测开关TFT23的第二极、…第8N-1级检测开关TFT8N-1的第二极电连接，共同连接到第四子检测端TEST4。

第二级检测开关TFT2的控制端与第二级移位寄存器ASG2的上拉信号端PU电连接，第二级检测开关TFT2的第一极与第二级移位寄存器ASG2的信号输出端GOUT电连接，第二级检测开关TFT2的第二极与第十级检测开关TFT10的第二极、第十八级检测开关TFT18的第二极、…第8N-6级检测开关TFT8N-6的第二极电连接，共同连接到第五检测端TEST5；第四级检测开关TFT4的第二极与第十二级检测开关TFT12的第二极、第二十级检测开关TFT20的第二极、…第8N-4级检测开关TFT8N-4的第二极电连接，共同连接到第六检测端TEST6；第六级检测开关TFT6的第二极与第十四级检测开关TFT14的第二极、第二十二级检测开关TFT22的第二极、…第8N-2级检测开关TFT8N-2的第二极电连接，共同连接到第七检测端TEST7；第八级检测开关TFT8的第二极与第十六级检测开关TFT16的第二极、第二十四级检测开关TFT24的第二极、…第8N级检测开关TFT8N的第二极电连接，共同连接到第八检测端TEST8。

驱动装置中奇数级移位寄存器和对应的奇数级检测开关工作方式和偶数级移位寄存器和对应的偶数级检测开关工作方式与图5实施例中驱动装置的时序类似，在此不再赘述。

由于每级的移位寄存器设置有检测开关，每级移位寄存器的数据信号可以依次的传送给检测端，通过每个检测端依次接收到的数据信号，可以直接快速准确的获得异常移位寄存器的位置，为解析液晶显示面板的异常提供有效解决方案。

需要说明的是，上述仅提供了间隔一级和两级奇数级或偶数级移位寄存器的检测开关TFT的第二极之间电连接并共同连接到同一检测端的实施例，还可以间隔两级以上检测开关TFT的第二极之间电连接并共同连接到同一检测端，相应的检测端的数量也对应增加，以实现每个检测端依次接收到不同移位寄存器的数据信号。检测开关TFT的控制端还可以由移位寄存器中其他信号或者外部信号来控制，只要满足每个检测端可以依次接收到不同移位寄存器的数据信号即可。

一种阵列基板，包括显示区和非显示区，显示区中设置有多条栅极线和数据线彼此交叉形成多个像素单元，非显示区设置有上述图2实施例中的驱动装置，驱动装置中奇数级移位寄存器ASG1、ASG3、ASG5、ASG7、ASG9…ASG4N-3、ASG4N-1和其对应的检测开关设置在所述阵列基板非显示区的一侧，奇数级移位寄存器的信号输出端与阵列基板上的奇数级栅极线电连接，用于驱动奇数行像素单元；基板偶数级移位寄存器ASG2、ASG4、ASG6、ASG8、ASG10、…ASG4N-2、ASG4N和其对应的检测开关设置在所述阵列基板非显示区的另一侧，偶数级移位寄存器的信号输出端与阵列基板上的偶数级栅极线电连接，用于驱动偶数行像素单元，N为大于等于1的正整数。

在另一种阵列基板中，驱动装置中的奇数级移位寄存器ASG1、ASG3、ASG5、ASG7、ASG9…ASG4N-3、ASG4N-1和其对应的检测开关设置、偶数级移位寄存器ASG2、ASG4、ASG6、ASG8、ASG10、…ASG4N-2、ASG4N和其对应的检测开关均设置在阵列基板非显示区的同一侧，N为大于等于1的正整数。

阵列基板还可以包括与检测端TEST电连接的检测装置(图中未示出)，用于接收检测端TEST输出的检测信号，即接收每级移位寄存器ASG的信号输出端输出的数据信号，来确定异常移位寄存器的位置。阵列基板在非显示区也可以设置有上述图6实施例中的驱动装置，驱动装置中的奇数级移位寄存器和偶数级移位寄存器分别设置在非显示区的一侧或者两侧。

一种液晶显示装置，包括上述的阵列基板，以及与该阵列基板相对设置的对向基板。

以上对本发明实施例所提供的一种驱动装置、阵列基板和显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (13)

1.一种驱动装置，包括多个级联的移位寄存器，多个检测开关，多个检测端；所述多个检测开关的控制端分别与所述多个移位寄存器电连接，所述多个检测开关的第一极分别与所述多个移位寄存器的信号输出端电连接，至少间隔一级的所述检测开关的第二极之间电连接并共同连接到同一检测端，每个所述检测端依次接收所述移位寄存器的数据信号；所述移位寄存器包括上拉信号端，所述上拉信号端与所述检测开关的控制端电连接。

2.如权利要求1所述的驱动装置，其特征在于，所述检测开关为薄膜晶体管，所述控制端为所述薄膜晶体管的栅极。

3.如权利要求1所述的驱动装置，其特征在于，所述检测开关包括奇数级检测开关和偶数级检测开关，所述检测端包括第一检测端和第二检测端，至少间隔一级的所述奇数级检测开关第二极之间电连接并共同连接到第一检测端，至少间隔一级的所述偶数级检测开关第二极之间电连接并共同连接到第二检测端。

4.如权利要求3所述的驱动装置，其特征在于，所述移位寄存器包括奇数级移位寄存器和偶数级移位寄存器，每级所述移位寄存器包括触发信号端，第一级移位寄存器的触发信号端接收第一初始触发信号，所述奇数级移位寄存器的触发信号端接收上一级奇数级移位寄存器的数据信号，第二级移位寄存器的触发信号端接收第二初始触发信号，所述偶数级移位寄存器的触发信号端接收上一级偶数级移位寄存器的数据信号。

5.如权利要求4所述的驱动装置，其特征在于，所述第一检测端包括第一子检测端和第二子检测端，第4N-3级检测开关第二极之间电连接并共同连接到第一子检测端，第4N-1级检测开关第二极之间电连接并共同连接到第二子检测端；所述第二检测端包括第三子检测端和第四子检测端，第4N-2级检测开关第二极之间电连接并共同连接到第四子检测端，第4N级检测开关第二极之间电连接并共同连接到第三子检测端。

6.如权利要求4所述的驱动装置，其特征在于，所述第一检测端包括第一子检测端、第二子检测端、第三子检测端和第四子检测端，第8N-7级检测开关第二极之间电连接并共同连接到第一子检测端，第8N-5级检测开关第二极之间电连接并共同连接到第二子检测端，第8N-3级检测开关第二极之间电连接并共同连接到第三子检测端，第8N-1级检测开关第二极之间电连接并共同连接到第四子检测端；所述第二检测端包括第五子检测端、第六子检测端、第七子检测端和第八子检测端，第8N-6级检测开关第二极之间电连接并共同连接到第五子检测端，第8N-4级检测开关第二极之间电连接并共同连接到第六子检测端，第8N-2级检测开关第二极之间电连接并共同连接到第七子检测端，第8N级检测开关第二极之间电连接并共同连接到第八子检测端。

7.如权利要求5所述的驱动装置，其特征在于，所述奇数级移位寄存器中第4N-3级移位寄存器的反向时钟信号端接收第0时钟信号，第4N-3级移位寄存器的时钟信号端接收第2时钟信号，第4N-1级移位寄存器的反向时钟信号端接收第2时钟信号，第4N-1级移位寄存器的时钟信号端接收第0时钟信号；所述偶数级移位寄存器中第4N-2级移位寄存器的反向时钟信号端接收第3时钟信号，第4N-2级移位寄存器的时钟信号端接收第1时钟信号，第4N级移位寄存器的反向时钟信号端接收第1时钟信号，第4N级移位寄存器的时钟信号端接收第3时钟信号。

8.如权利要求6所述的驱动装置，其特征在于，所述奇数级移位寄存器中第8N-7级移位寄存器的反向时钟信号端接收左侧第0时钟信号，第8N-7级移位寄存器的时钟信号端接收左侧第2时钟信号，第8N-5级移位寄存器的反向时钟信号端接收左侧第1时钟信号，第8N-5级移位寄存器的时钟信号端接收左侧第3时钟信号，第8N-3级移位寄存器的反向时钟信号端接收左侧第2时钟信号，第8N-3级移位寄存器的时钟信号端接收左侧第0时钟信号，第8N-1级移位寄存器的反向时钟信号端接收左侧第3时钟信号，第8N-1级移位寄存器的时钟信号端接收左侧第1时钟信号；所述偶数级移位寄存器中第8N-6级移位寄存器的反向时钟信号端接收右侧第0时钟信号，第8N-6级移位寄存器的时钟信号端接收右侧第2时钟信号，第8N-4级移位寄存器的反向时钟信号端接收右侧第1时钟信号，第8N-4级移位寄存器的时钟信号端接收右侧第3时钟信号，第8N-2级移位寄存器的反向时钟信号端接收右侧第2时钟信号，第8N-2级移位寄存器的时钟信号端接收右侧第0时钟信号，第8N级移位寄存器的反向时钟信号端接收右侧第3时钟信号，第8N级移位寄存器的时钟信号端接收右侧第1时钟信号。

9.一种阵列基板，包括权利要求1至8任一项所述的驱动装置。

10.如权利要求9所述的阵列基板，其特征在于，所述阵列基板包括显示区和非显示区，所述驱动装置设置在所述阵列基板非显示区的一侧。

11.如权利要求9所述的阵列基板，其特征在于，所述移位寄存器包括奇数级移位寄存器和偶数级移位寄存器，所述驱动装置中奇数级移位寄存器和其对应的检测开关设置在所述阵列基板非显示区的一侧，所述驱动装置中偶数级移位寄存器和其对应的检测开关设置在所述阵列基板非显示区的另一侧。

12.如权利要求9所述的阵列基板，其特征在于，还包括与所述检测端电连接的检测装置，用于接收检测端输出的检测信号，确定异常移位寄存器的位置。

13.一种显示装置，包括如权利要求9至12任一项所述的阵列基板。