CN103996390B - 一种栅极驱动电路及使用其的显示装置 - Google Patents

Abstract

本发明提出一种栅极驱动电路，其包括多级栅极驱动单元，每级栅极驱动单元包括输出模块、传递模块及稳定模块，输出模块用于输出本级栅极驱动信号，传递模块用于输出传递信号，稳定模块用于稳定输出模块输出的本级栅极驱动信号及传递单元输出的传递信号。其中，输出模块包括第一至第三开关元件。传递模块包括第四至第六开关元件。本发明还提供一种显示装置。本发明的栅极驱动电路及显示装置是利用传递模块连接各级栅极驱动单元，降低了各级栅极驱动信号的输出端的负载，提高了驱动能力，且输出模块与传递模块相互独立，提高了栅极驱动电路的稳定性及可靠性。

Description

一种栅极驱动电路及使用其的显示装置

技术领域

本发明涉及一种驱动电路，特别涉及一种栅极驱动电路及使用其的显示装置。

背景技术

液晶显示装置(Liquid Crystal Display，LCD)具备轻薄、节能、无辐射等诸多优点，因此已经逐渐取代传统的阴极射线管(CRT)显示器。目前液晶显示器被广泛地应用于高清晰数字电视、台式计算机、个人数字助理(PDA)、笔记本电脑、移动电话、数码相机等电子设备中。

以薄膜晶体管(Thin Film Transistor，TFT)液晶显示装置为例，其包括：液晶显示面板和驱动电路，其中，液晶显示面板包括多条栅极线与多条数据线，且相邻的两条栅极线与相邻的两条数据线交叉形成一个像素单元，每个像素单元至少包括一个薄膜晶体管。而驱动电路包括：栅极驱动电路(gate drive circuit)和源极驱动电路(source drivecircuit)。随着生产者对液晶显示装置的低成本化追求以及制造工艺的提高，原本设置于液晶显示面板以外的驱动电路集成芯片被设置于液晶显示面板的玻璃基板上成为了可能，例如，将栅极驱动集成电路设置于阵列基板(Gate IC in Array，GIA)上从而简化液晶显示装置的制造过程，并降低生产成本。

液晶显示面板与驱动电路的基本工作原理为：栅极驱动电路通过与栅极线电性连接的上拉晶体管向栅极线送出栅极驱动信号，依序将每一行的TFT打开，然后由源极驱动电路同时将一整行的像素单元充电到各自所需的电压，以显示不同的灰阶。即首先由第一行的栅极驱动电路通过其上拉晶体管将第一行的薄膜晶体管打开，然后由源极驱动电路对第一行的像素单元进行充电。第一行的像素单元充好电时，栅极驱动电路便将该行薄膜晶体管关闭，然后第二行的栅极驱动电路通过其上拉晶体管将第二行的薄膜晶体管打开，再由源极驱动电路对第二行的像素单元进行充放电。如此依序下去，当充好了最后一行的像素单元，便又重新从第一行开始充电。

现有的栅极驱动电路中每一级栅极驱动单元的栅极驱动信号的输出端均与前级和/或后级的栅极驱动单元相连，以将其输出的栅极驱动信号作为前级和/或后级栅极驱动单元的传递信号，这样就相当于增加了每一级栅极驱动单元的负载，从而导致每一级栅极驱动单元的驱动能力下降，且传递信号容易由于一级栅极驱动单元的短路或驱动能力下降而衰减，进而容易造成整个栅极驱动电路的失效，可靠性差。

此外，为了保证栅极驱动电路能够输出足够大的电压，一般采用较大的沟道宽长比的上拉晶体管，例如沟道宽长比约为5000：1。但是，由于上拉晶体管的沟道宽长比较大，即其自身的栅极与源极的寄生电容较大，因此，当多个交流信号进行正负电压切换时，晶体管的栅极与源极的寄生电容会产生较大的耦合效应(尤其是在高温下)，这样就会导致栅极驱动单元输出的栅极驱动信号及传递信号均不稳定。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

发明内容

本发明要解决的主要技术问题是提供一种栅极驱动电路，其提高了驱动能力，稳定性好且可靠性高。

本发明还提供一种使用上述栅极驱动电路的显示装置。

为解决上述技术问题，本发明提供了一种栅极驱动电路，所述栅极驱动电路包括多级栅极驱动单元，每级栅极驱动单元用于分别驱动显示面板上的一条对应的栅极线，所述每级栅极驱动单元包括输出模块、传递模块及稳定模块，所述输出模块用于输出本级栅极驱动信号，所述传递模块用于输出传递信号，所述稳定模块用于稳定所述输出模块输出的所述本级栅极驱动信号及所述传递单元输出的所述传递信号。

其中，所述输出模块包括第一开关元件至第三开关元件。所述第一开关元件包括第一通路端、第二通路端和第一控制端，所述第一通路端接收第一时序信号，所述第一控制端接收第一脉冲信号。所述第二开关元件包括第三通路端、第四通路端和第二控制端，所述第三通路端接收第二时序信号，所述第二控制端与所述第一开关元件的第二通路端相连，所述第四通路端通过第一电容与所述第二控制端相连，所述第四通路端用于输出本级栅极驱动信号。所述第三开关元件包括第五通路端、第六通路端和第三控制端，所述第五通路端与所述第一开关元件的第二通路端相连，所述第三控制端接收第二脉冲信号，所述第六通路端接收第三时序信号。

其中，所述传递模块包括第四开关元件至第六开关元件。所述第四开关元件包括第七通路端、第八通路端和第四控制端，所述第七通路端接收所述第一时序信号，所述第四控制端接收所述第一脉冲信号。所述第五开关元件包括第九通路端、第十通路端及第五控制端，所述第九通路端与所述第四开关元件的第八通路端相连，所述第五控制端接收所述第二脉冲信号，所述第十通路端接收所述第三时序信号。所述第六开关元件包括第十一通路端、第十二通路端及第六控制端，所述第十一通路端接收所述第二时序信号，所述第六控制端与所述第四开关元件的第八通路端相连，所述第十二通路端通过第二电容与所述第六控制端相连，所述第十二通路端用于输出传递信号。

本发明还提供一种显示装置，所述显示装置包括栅极驱动电路，栅极驱动电路，一种栅极驱动电路，包括多级栅极驱动单元，每级栅极驱动单元用于分别驱动显示面板上的一条对应的栅极线，所述每级栅极驱动单元包括输出模块、传递模块及稳定模块，所述输出模块用于输出本级栅极驱动信号，所述传递模块用于输出传递信号，所述稳定模块用于稳定所述输出模块输出的所述本级栅极驱动信号及所述传递单元输出的所述传递信号。

其中，所述输出模块包括第一开关元件至第三开关元件。所述第一开关元件包括第一通路端、第二通路端和第一控制端，所述第一通路端接收第一时序信号，所述第一控制端接收第一脉冲信号。所述第二开关元件包括第三通路端、第四通路端和第二控制端，所述第三通路端接收第二时序信号，所述第二控制端与所述第一开关元件的第二通路端相连，所述第四通路端通过第一电容与所述第二控制端相连，所述第四通路端用于输出本级栅极驱动信号。所述第三开关元件包括第五通路端、第六通路端和第三控制端，所述第五通路端与所述第一开关元件的第二通路端相连，所述第三控制端接收第二脉冲信号，所述第六通路端接收第三时序信号。

其中，所述传递模块包括第四开关元件至第六开关元件。所述第四开关元件包括第七通路端、第八通路端和第四控制端，所述第七通路端接收所述第一时序信号，所述第四控制端接收所述第一脉冲信号。所述第五开关元件包括第九通路端、第十通路端及第五控制端，所述第九通路端与所述第四开关元件的第八通路端相连，所述第五控制端接收所述第二脉冲信号，所述第十通路端接收所述第三时序信号。所述第六开关元件包括第十一通路端、第十二通路端及第六控制端，所述第十一通路端接收所述第二时序信号，所述第六控制端与所述第四开关元件的第八通路端相连，所述第十二通路端通过第二电容与所述第六控制端相连，所述第十二通路端用于输出传递信号。

本发明的栅极驱动电路及显示装置利用第四开关元件至第六开关元件构成的传递模块连接各级栅极驱动单元，降低了各级栅极驱动信号的输出端的负载，提高了驱动能力，且由第一开关元件至第三开关元件构成的输出模块与由第四开关元件至第六开关元件构成的传递模块相互独立，减少了输出模块及传递模块相互影响，提高了栅极驱动电路的稳定性及可靠性。此外，由于本发明的栅极驱动电路及显示装置中的开关元件间存在多个节点，因此，开关元件间的多个通路端可以共用，简化了电路结构。

通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

附图说明

图1为本发明的栅极驱动电路中的每一级栅极驱动单元的电路结构示意图。

图2为本发明第一实施例的栅极驱动电路中的每一级栅极驱动单元的时序示意图。

图3为本发明第二实施例的栅极驱动电路中的每一级栅极驱动单元的电路结构示意图。

图4为本发明的每一级栅极驱动单元在不同温度下栅极驱动信号及传递信号的电压对比示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

尽管本发明使用第一、第二、第三等术语来描述不同的元件、信号、端口、组件或部分，但是这些元件、信号、端口、组件或部分并不受这些术语的限制。这些术语仅是用来将一个元件、信号、端口、组件或部分与另一个元件、信号、端口、组件或部分区分开来。在本发明中，一个元件、端口、组件或部分与另一个元件、端口、组件或部分“相连”、“连接”，可以理解为直接电性连接，或者也可以理解为存在中间元件的间接电性连接。除非另有定义，否则本发明所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思。

本发明的栅极驱动电路(也称为移位寄存器)包括多级栅极驱动单元(也称为移位寄存单元)，每一级的栅极驱动单元分别与显示面板上的每一行栅极线对应电性连接，从而将栅极驱动信号依序逐次施加到每行栅极线上，栅极驱动单元之间的连接关系将在下文中做详细阐述。

图1为本发明第一实施例的栅极驱动电路中的每一级栅极驱动单元的电路结构示意图。本实施例栅极驱动电路，包括多级如图1所示的栅极驱动单元，每级栅极驱动单元包括输出模块、传递模块及稳定模块，输出模块用于输出本级栅极驱动信号Gn，传递模块用于输出传递信号Zn，稳定模块用于稳定输出模块输出的本级栅极驱动信号Gn及传递单元输出的传递信号Zn。

其中，输出模块包括第一开关元件M1、第二开关元件M2、第三开关元件M3。具体的，第一开关元件M1包括第一通路端、第二通路端和第一控制端，第一通路端接收第一时序信号CLKA，第一控制端接收第一脉冲信号。第二开关元件M2包括第三通路端、第四通路端和第二控制端，第三通路端接收第二时序信号CLKB，第二控制端与第一开关元件M1的第二通路端相连，第四通路端通过第一电容C1与第二控制端相连，第四通路端用于输出本级栅极驱动信号Gn。第三开关元件M3包括第五通路端、第六通路端和第三控制端，第五通路端与第一开关元件M1的第二通路端相连，第三控制端接收第二脉冲信号，第六通路端接收第三时序信号CLKC。

其中，传递模块包括第四开关元件M4、第五开关元件M5、第六开关元件M6。具体的，第四开关元件M4包括第七通路端、第八通路端和第四控制端，第七通路端接收第一时序信号CLKA，第四控制端接收第一脉冲信号。第五开关元件M5包括第九通路端、第十通路端及第五控制端，第九通路端与第四开关元件M4的第八通路端相连，第五控制端接收第二脉冲信号，第十通路端接收第三时序信号CLKC。第六开关元件M6包括第十一通路端、第十二通路端及第六控制端，第十一通路端接收第二时序信号CLKB，第六控制端与第四开关元件M4的第八通路端相连，第十二通路端通过第二电容C2与第六控制端相连，第十二通路端用于输出传递信号Zn。

具体的，稳定单元包括第七开关元件M7、第八开关元件M8、第九开关元件M9、第十开关元件M10、第十一开关元件M11、第十二开关元件M12、第十三开关元件M13、第十四开关元件M14。

具体的，第七开关元件M7包括第十三通路端，第十四通路端及第七控制端，所述第七开关元件M7的第十三通路端与所述第七控制端相连，第七控制端接收第一稳定信号CLK_AX。第八开关元件M8包括第十五通路端、第十六通路端和第八控制端，第十五通路端与第七开关元件M7的第十四通路端相连，第十六通路端接收VGL，第八控制端接收第二稳定信号CLK_BX。第九开关元件M9包括第十七通路端、第十八通路端及第九控制端，第十七通路端与第六开关元件M6的第六控制端相连，第九控制端与第七开关元件M7的第十四通路端相连，第十八通路端接收VGL。第十开关元件M10包括第十九通路端、第二十通路端及第十控制端，第十九通路端与第六开关元件M6的第十二通路端相连，第十控制端与第七开关元件M7的第十四通路端相连，第二十通路端接收VGL。

具体的，第十一开关元件M11包括第二十一通路端、第二十二通路端及第十一控制端，第二十一通路端与第二开关元件M2的第二控制端相连，第十一控制端与第七开关元件M7的第十四通路端相连，第二十二通路端接收VGL。第十二开关元件M12包括第二十三通路端、第二十四通路端及第十二控制端，第二十三通路端与第二开关元件M2的第四通路端相连，第十二控制端与第七开关元件M7的第十四通路端相连，第二十四通路端接收VGL。第十三开关元件M13包括第二十五通路端、第二十六通路端及第十三控制端，二十五通路端与第七开关元件M7的第十四通路端相连，第二十六通路端接收VGL，第十三控制端与第六开关元件M6的第六控制端相连。第十四开关元件M14包括第二十七通路端、第二十八通路端及第十四控制端，第二十七通路端与第二开关元件M2的第四通路端相连，第二十八通路端接收VGL，第十四控制端接收第四时序信号CLKD。

在本发明一实施例中，每级栅极驱动单元接收的第一脉冲信号为向上相差四级的栅极驱动单元的传递模块所输出的上四级传递信号Zn-4、接收的第二脉冲信号为向下相差四级的栅极驱动单元的传递模块输出的下四级传递信号Zn+4。即假设本实施例栅极驱动单元是第n级栅极驱动单元，其中，n≥3，其输出的传递信号为Zn，则向上相差一级的栅极驱动单元的传递模块所输出的上一级传递信号为Zn-1，向上相差两级的栅极驱动单元的传递模块所输出的上两级传递信号为Zn-2，向上相差三级的栅极驱动单元的传递模块所输出的上三级传递信号为Zn-3，向上相差四级的栅极驱动单元的传递模块所输出的上四级传递信号为Zn-4，向下相差一级的栅极驱动单元的传递模块所输出的下一级传递信号为Zn+1，以及向下相差二级的栅极驱动单元的传递模块所输出的下二级传递信号为Zn+2，向下相差三级的栅极驱动单元的传递模块所输出的下三级传递信号为Zn+3，以及向下相差四级的栅极驱动单元的传递模块所输出的下四级传递信号为Zn+4。

值得注意的是，在这种连接方式下，由于第一级至第四级栅极驱动单元没有向上相差四级的栅极驱动单元，倒数第四级及之后的栅极驱动单元没有向下相差四级的栅极驱动单元，所以第一级至第四级栅极驱动单元的第一脉冲信号，倒数第四级及之后的栅极驱动单元的第二脉冲信号均要由外部信号电路提供。

在本实施例中，优选地，第一开关元件至第十四开关元件M1～M14为N型晶体管。第一控制端至第十四控制端为栅极。第一开关元件M1的第一通路端、第二开关元件M2的第三通路端、第三开关元件M3的第五通路端、第四开关元件M4的第七通路端、第五开关元件M5的第九通路端、第六开关元件M6的第十一通路端、第七开关元件M7的第十三通路端、第八开关元件M8的第十五通路端、第九开关元件M9的第十七通路端、第十开关元件M10的第十九通路端、第十一开关元件M11的第二十一通路端、第十二开关元件M12的第二十三通路端、第十三开关元件M13的第二十五通路端及第十四开关元件M14的第二十七通路端均为漏极。第一开关元件M1的第二通路端、第二开关元件M2的第四通路端、第三开关元件M3的第六通路端、第四开关元件M4的第八通路端、第五开关元件M5的第十通路端、第六开关元件M6的第十二通路端、第七开关元件M7的第十四通路端、第八开关元件M8的第十六通路端、第九开关元件M9的第十八通路端、第十开关元件M10的第二十通路端、第十一开关元件M11的第二十二通路端、第十二开关元件M12的第二十四通路端、第十三开关元件M13的第二十六通路端及第十四开关元件M14的第二十八通路端均为源极。

在其他实施方式中，第一开关元件至第十四开关元件M1～M14也可以采用其他的开关元件而实现，例如P型晶体管。以下以第一开关元件M1至第十四开关元件M1～M14为N型晶体管为例来具体地介绍本发明的具体实施方式及其工作原理。

请参见图2，其为第一实施例的栅极驱动单元的时序示意图，请同时参阅图1及如图2，第一时序信号CLKA、第二时序信号CLKB、第三时序信号CLKC及第四时序信号CLKD的周期及占空比均相等，且其占空比均为百分之五十，且第二时序信号CLKB的起始时间需比第一时序信号CLKA晚四分之一个周期，第三时序信号CLKC的起始时间需比第二时序信号CLKB晚四分之一个周期，第四时序信号CLKD的起始时间需比第三时序信号CLKC晚四分之一个周期。优选地，第一稳定信号CLK_AX、第二稳定信号CLK_BX的周期及占空比均相等，且其占空比均为百分之五十，其中，第一时序信号CLKA的周期为第一稳定信号CLK_AX的周期的两倍，但不以此为限。在其他实施方式中，第一稳定信号CLK_AX、第二稳定信号CLK_BX的周期相等占空比可以不相等，其占空比也可以小于百分之五十或者大于百分之五十。在第二时序信号CLKB处于上升沿或者下降沿时，需保证第一稳定信号CLK_AX处于高电平，且第一稳定信号CLK_AX与第二稳定信号CLK_BX的相位始终相反，从而使得节点VST的电压间歇性的为高电平。

每一级栅极驱动单元的工作过程分为预充电阶段、上拉阶段、下拉阶段、稳定阶段4个阶段：

预充电阶段：向上相差四级的栅极驱动单元输出的上四级传递信号Zn-4由低电平变为高电平，且第一时序信号CLKA由低电平变为高电平时，第一开关元件M1及第四开关元件M4均导通，节点QA通过导通的第一开关元件M1被预充电，节点QB通过导通的第五开关元件M4被预充电。而且，由于节点QB被预充电，第十三开关元件M13导通，节点VST处的电压通过导通的第十三开关元件M13被拉低到参考低电压VGL。

上拉阶段：第二时序信号CLKB的电平由低变高时，由于在预充电阶段节点QA及节点QB已经被预充电，因此，第二开关元件M2及第六开关元件M6均导通，由于第二开关元件M2的导通，且由于第一电容C1的自举作用，节点QA处的电压被进一步拉高，且节点QA处电压的进一步拉高，使得第二开关元件M2导通地更加充分，从而使得本级栅极驱动单元输出的本级栅极驱动信号Gn通过导通的第二开关元件M2被第二时序信号CLKB拉高。同样地，由于第六开关元件M6的导通，且由于第二电容C2的自举作用，节点QB处的电压被进一步拉高，且节点QB处电压的进一步拉高，使得第六开关元件M6导通地更加充分，从而使得本级栅极驱动单元输出的传递信号Zn通过导通的第六开关元件M6被第二时序信号CLKB拉高。

值得注意的是，在本发明一实施方式中，可以直接采用第二开关元件M2的第四通路端与第二控制端之间的寄生电容作为第一电容C1,或者为了提升上拉效果，还可以在第二开关元件M2的第二控制端与第四通路端之间设置独立存储电容，其中，该独立存储电容与第二开关元件M2的寄生电容并联并共同作为第一电容C1，即第一电容C1等于第二开关元件M2的寄生电容与独立的存储电容之和。同样地，可以直接采用第六开关元件M6的第十二通路端与第六控制端之间的寄生电容作为第二电容C2，或者为了提升上拉效果，还可以在第六开关元件M6的第十二通路端及第六控制端之间设置独立存储电容，其中第六开关元件M6的第十二通路端及第六控制端之间的独立存储电容与第六开关元件M6的寄生电容并联并共同作为第二电容C2，即第二电容C2等于第四开关元件M4的寄生电容与独立的存储电容之和。

下拉阶段：向下相差四级的栅极驱动单元输出的下四级传递信号Zn+4由低电平变为高电平，且第三时序信号CLKC为低电平时，第三开关元件M3及第五开关元件M5导通，节点QA通过导通的第三开关元件M3被第三时序信号CLKC拉低，节点QB通过导通的第五开关元件M5被第三时序信号CLKC拉低。同时，第四时序信号CLKD由低电平变为高电平，第十四开关元件M14导通，本级栅极驱动单元输出的本级栅极驱动信号Gn通过导通的第十四开关元件M14被拉低至参考低电平VGL。

稳定阶段：在下拉阶段时，节点QA的电压通过导通的第三开关元件M3被拉低，节点QB通过导通的第五开关元件M5被第三时序信号CLKC拉低，且第四时序信号CLKD由低电平变为高电平，第十四开关元件M14导通，本级栅极驱动单元输出的本级栅极驱动信号Gn通过导通的第十四开关元件M14被拉低到参考低电压VGL。因此，在后续的时间内，即稳定阶段，需要使节点QA、节点QB、本级栅极驱动单元的传递信号Zn、本级栅极驱动单元输出的本级栅极驱动信号Gn维持在低电平，从而获得理想的波形。

但是，由于第二时序信号CLKB为时钟信号，其在后续的时间内(即稳定阶段之后)还会不停地产生脉冲，将会对本级栅极驱动单元输出的传递信号Zn及本级栅极驱动单元输出的本级栅极驱动信号Gn产生影响，为了消除这些影响，本发明实施例利用开关元件M7～M13来进行改善。

具体地，在后续的时间内，当第二时序信号CLKB由低变高时，由于第一电容C1及第二电容C2的自举作用，节点QA会被第一电容C1耦合而产生噪声，节点QB会被第二电容C2耦合而产生噪声，但当第二时序信号CLKB的电平由低变高时或由高变低时，第一稳定信号CLK_AX为高电平，从而控制节点VST为高电平，进而使得第九开关元件M9、第十开关元件M10、第十一开关元件M11及第十二开关元件M12均导通，节点QB通过导通的第九开关元件被拉低到参考低电平VGL，本级栅极驱动单元输出的传递信号Zn通过导通的第十开关元件被拉低到参考低电平VGL，节点QA通过导通的第十一开关元件M11被拉低到参考低电平VGL。在后续的时间内，由于第四时序信号CLKD会由低电平变为高电平，从而使得第十四开关元件M14导通，从而使得本级栅极驱动单元输出的本级栅极驱动信号Gn维持在参考低电平VGL。

值得注意的是，在本发明一实施方式中，在稳定阶段，第一稳定信号CLK_AX与第二稳定信号CLK_BX的相位始终相反，从而使得节点VST的电压间歇性的为高电平，若节点VST的电压始终为高电平，则第九开关元件至第十二开关元件M9-M12始终处于导通状态，会出现第九开关元件至第十二开关元件M9-M12的阈值漂移。因此要使节点VST的电压间歇性的为高电平，进而使得第九开关元件至第十二开关元件M9-M12间歇性的工作，减小了第九开关元件至第十二开关元件M9-M12的阈值漂移，提高了栅极驱动电路的稳定性。

因此，尽管受第二时序信号CLKB高电平的影响，节点QA、节点QB、本级栅极驱动单元的传递信号Zn、本级栅极驱动单元输出的本级栅极驱动信号Gn会被拉高，但是，由于开关元件M7-M14的作用，其可以使节点QA、节点QB、本级栅极驱动单元的传递信号Zn、本级栅极驱动单元输出的本级栅极驱动信号Gn维持在低电平。

图3为本发明第二实施例的栅极驱动电路中的每一级栅极驱动单元的电路结构示意图。如图3所示的栅极驱动单元与图2所示的栅极驱动单元基本相同，不同之处仅仅在于：第七开关元件M7的第十三通路端与一参考高电压源VDD相连，第八开关元件M8的第十六通路端与一参考低电压源VSS相连，以使节点VST在稳定阶段的高电平与低电平分别取决于参考高电压源VDD及参考低电压源VSS的电平，以便于更好的通过控制第九开关元件至第十二开关元件M9-M12的控制端的电压，从而进一步的减小第九开关元件至第十二开关元件M9-M12的阈值漂移，提高栅极驱动电路的稳定性。

图4为本发明的每一级栅极驱动单元在不同温度下栅极驱动信号及传递信号的电压对比示意图。通常要求显示装置在-20摄氏度(℃)至70摄氏度之间可以正常工作，因此将本栅极驱动单元置于-20摄氏度至70摄氏度之间进行测试。如图4所示，本发明的栅极驱动单元在不同温度下均能输出较稳定的栅极驱动信号Gn及传递信号Zn，且在低温下例如-20摄氏度下，本发明的栅极驱动单元仍能输出较稳定的栅极驱动信号Gn及传递信号Zn。且由于栅极驱动单元的传递模块与输出模块相互独立，传递信号Zn的负载较小，因此其输出的传递信号Zn相对栅极驱动信号Gn而言能更好的保持稳定。

本发明的栅极驱动电路及显示装置利用第四开关元件至第六开关元件M4-M6构成的传递模块连接各级栅极驱动单元，降低了各级栅极驱动信号的输出端的负载，提高了驱动能力，且由第一开关元件至第三开关元件M1-M3构成的输出模块与由第四开关元件至第六开关元件M4-M6构成的传递模块相互独立，减少了输出模块及传递模块相互影响，提高了栅极驱动电路的稳定性及可靠性。此外，由于本发明的栅极驱动电路及显示装置中的开关元件间存在多个节点例如QA、QB、VST，因此，开关元件间的多个通路端可以共用，简化了电路结构。

本文中应用了具体个例对本发明的栅极驱动电路及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (10)

1.一种栅极驱动电路，包括多级栅极驱动单元，每级栅极驱动单元用于分别驱动显示面板上的一条对应的栅极线，其特征在于，所述每级栅极驱动单元包括：

输出模块，用于输出本级栅极驱动信号，所述输出模块包括：

第一开关元件，包括第一通路端、第二通路端和第一控制端，所述第一通路端接收第一时序信号，所述第一控制端接收第一脉冲信号；

第二开关元件，包括第三通路端、第四通路端和第二控制端，所述第三通路端接收第二时序信号，所述第二控制端与所述第一开关元件的第二通路端相连，所述第四通路端通过第一电容与所述第二控制端相连，所述第四通路端用于输出本级栅极驱动信号；及

第三开关元件，包括第五通路端、第六通路端和第三控制端，所述第五通路端与所述第一开关元件的第二通路端相连，所述第三控制端接收第二脉冲信号，所述第六通路端接收第三时序信号；

传递模块，用于输出传递信号，所述传递模块包括：

第四开关元件，包括第七通路端、第八通路端和第四控制端，所述第七通路端接收所述第一时序信号，所述第四控制端接收所述第一脉冲信号；

第五开关元件，包括第九通路端、第十通路端及第五控制端，所述第九通路端与所述第四开关元件的第八通路端相连，所述第五控制端接收所述第二脉冲信号，所述第十通路端接收所述第三时序信号；及

第六开关元件，包括第十一通路端、第十二通路端及第六控制端，所述第十一通路端接收所述第二时序信号，所述第六控制端与所述第四开关元件的第八通路端相连，所述第十二通路端通过第二电容与所述第六控制端相连，所述第十二通路端用于输出传递信号；及

稳定模块，用于稳定所述输出模块输出的所述本级栅极驱动信号及所述传递模块输出的所述传递信号。

2.如权利要求1所述的栅极驱动电路，其特征在于，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容。

3.如权利要求1所述的栅极驱动电路，其特征在于，所述第二开关元件的第二控制端与第四通路端之间设置有独立存储电容，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容与所述独立存储电容之和。

4.如权利要求1所述的栅极驱动电路，其特征在于，所述第二电容为所述第六开关元件的第十二通路端与第六控制端之间的寄生电容。

5.如权利要求1所述的栅极驱动电路，其特征在于，所述第六开关元件的第六控制端与第十二通路端之间设置有独立存储电容，所述第二电容为所述第六开关元件的第十二通路端与第六控制端之间的寄生电容与所述独立存储电容之和。

6.如权利要求1所述的栅极驱动电路，其特征在于，所述稳定模块包括：

第七开关元件，包括第十三通路端，第十四通路端及第七控制端，所述第七控制端接收第一稳定信号；

第八开关元件，包括第十五通路端、第十六通路端和第八控制端，所述第十五通路端与所述第七开关元件的第十四通路端相连，所述第十六通路端接收参考低电压，所述第八控制端接收第二稳定信号；

第九开关元件，包括第十七通路端、第十八通路端及第九控制端，所述第十七通路端与所述第六开关元件的第六控制端相连，所述第九控制端与所述第七开关元件的第十四通路端相连，所述第十八通路端接收所述参考低电压；

第十开关元件，包括第十九通路端、第二十通路端及第十控制端，所述第十九通路端与所述第六开关元件的第十二通路端相连，所述第十控制端与所述第七开关元件的第十四通路端相连，所述第二十通路端接收所述参考低电压；

第十一开关元件，包括第二十一通路端、第二十二通路端及第十一控制端，所述第二十一通路端与所述第二开关元件的第二控制端相连，所述第十一控制端与所述第七开关元件的第十四通路端相连，所述第二十二通路端接收所述参考低电压；

第十二开关元件，包括第二十三通路端、第二十四通路端及第十二控制端，所述第二十三通路端与所述第二开关元件的第四通路端相连，所述第十二控制端与所述第七开关元件的第十四通路端相连，所述第二十四通路端接收所述参考低电压；

第十三开关元件，包括第二十五通路端、第二十六通路端及第十三控制端，所述二十五通路端与所述第七开关元件的第十四通路端相连，所述第二十六通路端接收所述参考低电压，所述第十三控制端与所述第六开关元件的第六控制端相连；及

第十四开关元件，包括第二十七通路端、第二十八通路端及第十四控制端，所述第二十七通路端与所述第二开关元件的第四通路端相连，所述第二十八通路端接收所述参考低电压，所述第十四控制端接收第四时序信号。

7.如权利要求6所述的栅极驱动电路，其特征在于，所述第七开关元件的第十三通路端与所述第七控制端相连。

8.如权利要求6所述的栅极驱动电路，其特征在于，所述第七开关元件的第十三通路端与参考高电压源相连。

9.如权利要求6所述的栅极驱动电路，其特征在于，所述第一时序信号、所述第二时序信号、所述第三时序信号及所述第四时序信号的周期均相同，且为所述第一稳定信号的周期的两倍及所述第二稳定信号的周期的两倍，所述第二时序信号的起始时间比所述第一时序信号晚四分之一个周期，所述第三时序信号的起始时间比所述第二时序信号晚四分之一个周期，所述第四时序信号的起始时间比所述第三时序信号晚四分之一个周期，所述第一稳定信号与所述第二稳定信号的相位始终相反。

10.一种显示装置，其特征在于，包括如权利要求1～9任意一项所述的栅极驱动电路。