CN104124251B - 基于电荷陷阱的存储器 - Google Patents

基于电荷陷阱的存储器 Download PDF

Info

Publication number
CN104124251B
CN104124251B CN201410291273.6A CN201410291273A CN104124251B CN 104124251 B CN104124251 B CN 104124251B CN 201410291273 A CN201410291273 A CN 201410291273A CN 104124251 B CN104124251 B CN 104124251B
Authority
CN
China
Prior art keywords
layer
epi
substantially vertical
charge trapping
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410291273.6A
Other languages
English (en)
Other versions
CN104124251A (zh
Inventor
尼马尔·拉马斯瓦米
古尔特杰·S·桑胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104124251A publication Critical patent/CN104124251A/zh
Application granted granted Critical
Publication of CN104124251B publication Critical patent/CN104124251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及基于电荷陷阱的存储器。本发明描述制作3D电荷陷阱存储器单元的方法连同包含所述3D电荷陷阱存储器单元的设备及系统。在由导电及绝缘材料交替层形成的平面堆叠中，可形成大致垂直开口。在所述垂直开口内侧，可形成包括第一层、电荷陷阱层、穿隧氧化物层及外延硅部分的大致垂直结构。本发明还描述额外实施例。

Description

基于电荷陷阱的存储器
分案申请
本发明专利申请是申请日为2010年8月25日，申请号为201080042884.7，以及发明名称为“基于电荷陷阱的存储器”的发明专利申请案的分案申请。
相关申请案交叉参考
本专利申请案主张来自2009年8月26日提出申请的第12/548,193号美国申请案的优先权权益，所述美国申请案以引用的方式并入本文中。
技术领域
本发明关于基于电荷陷阱的存储器。
背景技术
非易失性半导体存储器(NVSM)广泛用许多电子装置中，例如个人数字助理(PDA)、膝上型计算机、移动电话、数码相机等等。这些存储器中的一些存储器在电荷陷获的基础上操作。
发明内容
本发明的一目的在于提供一种存储器装置，其包括：大致垂直结构，所述大致垂直结构至少包括电介质、电荷陷阱、穿隧氧化物及硅部分，所述大致垂直结构在开口内形成，所述开口在平面堆叠中形成，所述平面堆叠包括导电材料及绝缘材料的交替层，其中所述电荷陷阱与所述硅部分的一部分直接接触。
本发明的另一目的在于提供一种存储器装置，其包括：多个存储器单元，其中所述多个存储器单元中的每一存储器单元包括电荷陷阱存储器单元，其中所述电荷陷阱存储器单元包含：大致垂直结构，所述大致垂直结构至少包括电介质、电荷陷阱、穿隧氧化物及硅部分，所述大致垂直结构在开口内形成，所述开口在平面堆叠中形成，所述平面堆叠包括导电材料及绝缘材料的交替层，其中所述电荷陷阱与所述硅部分的一部分直接接触。
本发明的又一目的在于提供一种存储器系统，其包括：处理器；及耦合至所述处理器的存储器设备，其中所述存储器设备包括电荷陷阱存储器单元，其中所述电荷陷阱存储器单元中的至少一者包含：大致垂直结构，所述大致垂直结构至少包括电介质、电荷陷阱、穿隧氧化物及硅部分，所述大致垂直结构在开口内形成，所述开口在平面堆叠中形成，所述平面堆叠包括导电材料及绝缘材料的交替层，其中所述电荷陷阱与所述硅部分的一部分直接接触。
附图说明
在附图的各图中以举例方式而非限制方式图解说明一些实施例，附图中：
图1是根据本发明的各种实施例的基于电荷陷阱的存储器单元的一部分的横截面图；
图2是图解说明根据本发明的各种实施例的图1的基于电荷陷阱的存储器单元的俯视图；
图3是图解说明根据本发明的各种实施例其中可形成图1的基于电荷陷阱的存储器单元的导电及绝缘材料交替层的堆叠的三维(3D)视图；
图4是图解说明根据本发明的各种实施例在垂直开口的壁上形成第一层之后的图3的过程中堆叠的横截面图；
图5是图解说明根据本发明的各种实施例在第一层上形成第二层之后的图4的过程中堆叠的横截面图；
图6是图解说明根据本发明的各种实施例在用外延硅填充垂直开口的剩余部分并移除牺牲层之后的图5的过程中堆叠的横截面图；
图7是图解说明根据本发明的各种实施例在形成穿隧氧化物层之后的图6的过程中堆叠的横截面图；
图8是图解说明根据本发明的各种实施例在形成用于移除外延硅的部分的掩模之后的图7的过程中堆叠的横截面图；
图9是图解说明根据本发明的各种实施例用于编程图1的基于电荷陷阱的存储器单元的各种触点的连接的3D视图；
图10是图解说明根据本发明的各种实施例形成图1的基于电荷陷阱的存储器单元的方法的流程图；
图11是图解说明根据本发明的各种实施例形成图1的基于电荷陷阱的存储器单元的方法的流程图；且
图12是图解说明根据本发明的各种实施例的系统的图示。
具体实施方式
现在将描述3D基于电荷陷阱的存储器单元的实例性结构及其制作方法的实施例。在以下描述中，出于解释目的，阐述了具有实例特有细节的众多实例以提供对实例性实施例的透彻理解。然而，所属领域的技术人员将显而易见，也可在没有这些实例特有细节的情况下实践本发明实例。
实例性实施例可包含在由导电及绝缘材料交替层形成的平面堆叠中形成大致垂直开口(下文中称作“垂直开口”)。虽然在此文档的整个剩余部分中使用术语“垂直开口”，但应注意此做法仅是为了方便起见。因此，可使用更广泛术语“大致垂直开口”代替每一实例中的术语“垂直开口”。
在垂直开口内侧，可形成包含第一层(例如，阻挡电介质层)、电荷陷阱层、穿隧氧化物层及外延硅部分的大致垂直结构(下文中称作“垂直结构”)。尽管在此文档的整个剩余部分中使用术语“垂直结构”，但应注意此做法仅是为了方便起见。因此，可使用更广泛术语“大致垂直结构”代替每一实例中的术语“垂直结构”。
类似地，为了方便起见，在此文档的整个剩余部分中使用术语“金属”来代替术语“导电材料”。应注意，可使用更广泛的术语“导电材料”代替每一实例中的术语“金属”。导电材料可包括以下组分中的任何一者或一者以上：NiSi、Ru、Si、TaN、Ti、TiN、TiSi、WN及WSix，以及其它组分。
最后，为了方便起见，在此文档的整个剩余部分中使用术语“氧化物”代替术语“绝缘材料”。应注意，可使用更广泛的术语“绝缘材料”替代每一实例中的术语“氧化物”。绝缘材料可包括以下组分中的任何一者或一者以上：AlOx、HfAlOx、LaAlOx、LaOx、SiN、SiO2、ZrAlOxZrOx及ZrSiOx，以及其它组分。另外，绝缘材料可包含这些组分中的任何一者或一者以上的多个层。
可将下文进一步详细描述的包括这些绝缘材料的一些层描述为阻挡电介质层。这些层包含具有电介质层的层，所述电介质层包含多晶硅间电介质(IPD)。可将下文进一步详细描述的包括这些绝缘材料的一些层描述为电荷陷阱层，例如包含原子层沉积(ALD)SiN的那些层。应注意，阻挡电介质层及电荷陷阱层两者可各自包括上文所列示的绝缘材料组分中的一者或一者以上以及其它组分的多个层。
所述垂直结构可包括电介质层、由穿隧氧化物层部分地覆盖的外延硅部分及覆盖所述外延硅部分的经暴露垂直表面及所述穿隧氧化物层的电荷陷阱层。所述电荷陷阱层可填充所述穿隧氧化物层与所述电介质层之间的间隙。应注意，与阻挡电介质层及电荷陷阱层的情况一样，所述穿隧氧化物层可包括多个层，且所述穿隧氧化物中的层中的每一者可包括上文所列示的绝缘材料中的任何一者或一者以上以及其它材料。
此3D结构可充当NAND(非AND)基于电荷陷阱的(下文中称作“电荷陷阱”)存储器装置。在电荷陷阱存储器装置中，代替浮动栅极，可形成电荷陷阱层以通过陷获电荷载流子来存储信息。所述3D结构包括金属-绝缘体-氮化物-氧化物-硅(MINOS)存储器装置，其包含栅极电极(例如，图1中的金属层120)、阻挡绝缘体层(例如，图1中的IPD层150)、氮化物(例如，氮化硅)电荷陷阱层(例如，图1中的电荷陷阱层180)、穿隧氧化物层(例如，图1中的穿隧氧化物层170)及硅沟道(例如，图1中的外延硅160)。
所述氮化硅层包括其中存储数据的材料层。通过穿隧而穿过所述穿隧氧化物层的电荷载流子被陷获于所述氮化硅层中。所述IPD层是作为阻挡绝缘层形成于所述氮化硅层上用于防止陷获于所述氮化硅层中的电荷载流子从所述氮化硅层逃逸。
图1是图解说明根据本发明的各种实施例的基于电荷陷阱的存储器单元100的一部分的横截面图。基于电荷陷阱的存储器单元100(下文中称作“电荷陷阱存储器单元100”)形成于图3的堆叠300中。堆叠300的在图1中所示的一部分包含金属层120及140以及氧化物层110及130。应注意，尽管此图中以及图4到8中仅展示总共四个金属及氧化物层，但实际存储器装置将具有额外金属及氧化物层。在图1及图4到8中已人为地减少层的数目以便可容易看见所述层的结构，且可更容易理解单元100的制作过程。下文所描述的图3及图9表示更实际实施方案。
在堆叠300中的开口内侧，可形成垂直结构190。垂直结构190可包括电介质层150、外延硅部分(下文称作“硅沟道”)160、穿隧氧化物层170及电荷陷阱层180。在存储器单元100中，金属层120及硅沟道160可分别表示NAND MINOS电荷陷阱装置的栅极及沟道，其中电荷载流子可被陷获于电荷陷阱层180中。
图2是图解说明根据本发明的各种实施例的图1的电荷陷阱存储器单元100的俯视图200。俯视图200展示穿隧氧化物层170如何通过大致环绕硅沟道160而允许穿过硅沟道160的电荷载流子穿隧穿过穿隧氧化物层170以被陷获于电荷陷阱层180中。如俯视图200中所示，IPD层150也大致环绕电荷陷阱层180并使其与金属140(还有图1的金属层120)隔离，以减少或防止电荷载流子泄漏到这些金属层中。将在下文论述的图3到8中描述形成上文论述的层中所涉及的各种过程活动。
图3是图解说明根据本发明的各种实施例其中可形成基于电荷陷阱的存储器单元的导电及绝缘材料交替层的堆叠300的3D视图。浅沟槽隔离部(STI)310可隔离堆叠300的其中可形成3D存储器阵列的存储器单元行的部分。所述存储器阵列的每一行的存储器单元可共享共用栅极触点(例如，金属层120或140)，所述共用栅极触点也作为所述存储器阵列的字线触点操作。氧化物层110及130使金属层120与140绝缘。尽管此图中及图9中展示6个金属及氧化物层，但在特定应用中所使用的层的总数目可从6(如图所示)到几乎无限数目大大地变化。在许多实施例中，顶部金属层及底部金属层形成选择栅极。顶部与底部金属层之间的层形成串。
图4是图解说明根据本发明的各种实施例在垂直开口的壁上形成第一层之后的图3的过程中堆叠的横截面图400。形成图1的电荷陷阱存储器单元100的过程可通过在图3的堆叠300中形成垂直开口410开始。在形成在图3的堆叠300上界定开口的水平位置的蚀刻掩模之后，可通过蚀刻过程(例如，湿蚀刻或干蚀刻等等)来形成垂直开口410。由于所述蚀刻过程的限制，垂直开口410的壁结果可为仅近似垂直。图4展示可用于形成为垂直结构的两个垂直开口410。可用IPD层150覆盖垂直开口410的壁。在图4到8中，仅展示两个开口410，作为在实际装置中通常将大得多的开口阵列的部分。已人为地减少开口410的数目以便可容易看见所述层的结构，且可更容易理解所述单元的制作过程。
IPD层的沉积可使用与用于界定垂直开口的水平位置相同的掩模层而跟在所述垂直开口的形成之后。IPD层150可包括热生长的或使用(例如)低压化学气相沉积(LPCVD)或等离子增强化学气相沉积(PECVD)而沉积的绝缘材料(例如二氧化硅)。IPD层150可包括可使用已知方法沉积的其它绝缘材料，例如氧化物-氮化物-氧化物(ONO)复合层。IPD层150通常可具有约10nm到约30nm的厚度范围。
在实例性实施例中，IPD层18可包括高k材料，例如上文所列示的或许使用LPCVD技术或快速热化学气相沉积(RTCVD)过程沉积的绝缘材料中的任一者以及其它材料。包括高k材料的IPD层150通常可沉积到(例如)约5nm到约30nm的厚度。应注意，所期望厚度与IPD层150的成分的实际k值及存储器单元100的一些参数有关。所述IPD层可使金属层120及140与图1的垂直结构190的将如下文所论述在剩余垂直开口410中形成的剩余部分绝缘。
图5是图解说明根据本发明的各种实施例在IPD层150上形成第二层之后的图4的过程中堆叠的横截面图500。所述第二层可包括所属领域的技术人员也称作“间隔件层”的牺牲层520。可通过使用例如CVD或物理气相沉积(PVD)或ALD的常规沉积方法沉积电介质材料层来形成牺牲层520。所述电介质材料可包含例如氮化硅(SiN)的氮化物或二氧化硅(SiO2)。牺牲层520可沉积到介于约1nm到约30nm的范围内的厚度。现在将论述剩余垂直开口510的处理。牺牲层520还可沉积于开口510的底部处，但可使用间隔件蚀刻来移除。
图6是图解说明根据本发明的各种实施例在用外延硅填充垂直开口的剩余部分并移除牺牲层之后的图5的过程中堆叠的横截面图600。在形成图1的电荷陷阱存储器单元100的过程的此阶段处，如图6中所示，可由外延硅材料650填充图5的剩余垂直开口510。可通过所属领域的技术人员已知的工艺来执行外延硅材料650的形成。在一些实施例中，可由其它形式的硅材料(例如多晶硅)替换外延硅材料650。
在用外延硅材料650或其它替代硅材料填充剩余垂直开口之后，可移除图5的牺牲层520。可通过已知蚀刻工艺(例如湿蚀刻工艺)来执行牺牲层520的移除。湿蚀刻工艺中所使用的溶剂取决于用于牺牲层520的材料。牺牲层520的移除可在IPD层150与外延硅层160之间形成开口620，因此暴露外延硅材料650的侧以供进一步处理，如现在关于图7所论述。
图7是图解说明根据本发明的各种实施例在形成穿隧氧化物层之后的图6的过程中堆叠的横截面图700。可通过热氧化位于开口620中的外延硅材料650的经暴露区域而在外延硅材料650上形成穿隧氧化物层750。外延硅的热氧化是众所周知的工艺且可包含(例如)将外延硅材料650的所期望区域暴露于已知条件下的干燥氧或氧化氮。在形成穿隧氧化物层750之后，开口720保持于穿隧氧化物层750与IPD层150之间，可如图8中所描述的那样对所述开口进行处理。
图8是图解说明根据本发明的各种实施例在形成用于移除外延硅的部分的掩模之后的图7的过程中堆叠的横截面图。此处理的目的是形成图2中所示的电荷陷阱层180。然而，为允许前驱物流过整个开口且大致填充图7的开口720，可移除图7的外延硅材料650的一部分。经图案化掩模810可覆盖堆叠的顶部，经暴露区域830除外，所述经暴露区域允许蚀刻外延硅的不合意部分820及穿隧氧化物层750的位于经暴露区域830下方的部分。
可通过已知蚀刻工艺来执行外延硅及穿隧氧化物的蚀刻，例如使用干蚀刻或干蚀刻与湿蚀刻方案的组合。在完成蚀刻工艺之后，可用电荷陷阱材料填充剩余开口以形成图1及2中所示的电荷陷阱层180。可通过已知工艺来形成电荷陷阱层180，例如通过ALD(或许使用氮化硅(Si3N4))或CVD、PVD及其它工艺。
图9是图解说明根据本发明的各种实施例用于编程图1的电荷陷阱存储器单元100的各种触点的连接的3D视图900。图9中所示的触点包含字线(WL)触点910、源极触点950及位线(BL)触点960。源极触点950可形成于衬底(未展示)上。在将触点910、950、960连接到所属领域的技术人员已知的各种信号之后，可通过从所述衬底穿隧、将高电场置于控制栅极上(例如，当将正电压施加到耦合到WL触点910中的一者的字线时)将电子注入到形成于氧化物层935、945之间的电荷陷阱层中。这些电子存储于电荷陷阱层(例如，图1的电荷陷阱层180)的陷阱位点中并更改装置的阈值电压Vt。可通过使所陷获的电子穿隧回到衬底中或通过使空穴穿隧到电荷陷阱层中(例如，通过将负电压置于耦合到WL触点910中的一者的字线上)来擦除所述电子所表示的数据。
图10是图解说明根据本发明的各种实施例用于形成图1的电荷陷阱存储器单元100的方法1000的高级流程图。在操作1010处，可在图3的堆叠300中形成垂直开口。在操作1020处，如上文关于图4到8所描述，形成包含如图1中所示的第一层(例如，图4的IPD层150)、电荷陷阱层180、穿隧氧化物层170及外延硅部分160的图1垂直结构190。
图11是图解说明根据本发明的各种实施例用于形成图1的电荷陷阱存储器单元100的方法1100的流程图。在操作1110处，可在图3的堆叠300中形成垂直开口。在操作1120处，可在所述垂直开口的壁上形成第一层(例如，例如图4的IPD层150的阻挡电介质层)，如上文关于图4所描述。在操作1130处，可在IPD层150上形成图5的牺牲层520(对于细节，参见上文对图5的描述)。
方法1100可继续以包含操作1140的活动，其涉及用图6的外延硅材料650来填充图5的剩余垂直开口510(对于细节，参见上文对图6的描述)。在操作1150处，可移除牺牲层520以留下开口620，如图6中所示(对于细节，参见上文对图6的描述)。
在操作1160处，如上文关于图7所描述，可在图7的外延硅材料650上形成图7的穿隧氧化物层750。在操作1170处，可移除图6的外延硅材料650的部分以促进电荷陷阱层的形成(对于细节，参见对图6的描述)。最后，在操作1180处，可形成电荷陷阱层180以填充穿隧氧化物层170与IPD层150之间的间隙，并覆盖外延硅部分160及IPD层150的位于垂直开口中的经暴露表面。
在一些实施例中，可将涉及IPD层150的形成的操作1120延期到在操作1180之后执行。在此实施例中，电荷陷阱层180将覆盖穿隧氧化物层170及外延硅部分160的经暴露表面。可使用已知工艺用IPD层150来填充电荷陷阱层180与垂直开口的壁之间的剩余间隙。
图12是图解说明根据本发明的各种实施例的系统1200的图示。系统1200可包含处理器1210、存储器装置1220、存储器控制器1230、图形控制器1240以及输入及输出(I/O)控制器1250、显示器1252、键盘1254、指向装置1256及外围装置1258。总线1260将所有这些装置耦合在一起。时钟产生器1270经由总线1260将时钟信号提供到系统1200的装置中的至少一者。时钟产生器1270的实例可包含位于电路板(例如母板)中的振荡器。系统1200中所示的两个或两个以上装置可形成于单个芯片中。
存储器装置1220可包括包含图1的电荷陷阱存储器单元100的非易失性存储器。总线1260可为电路板上的互连迹线或可为一个或一个以上电缆。总线1260还可通过无线手段(例如通过电磁辐射，例如，无线电波)耦合系统1200的装置。外围装置1258可为打印机、任选装置，例如CD-ROM及DVD读取器及写入器、例如软磁盘驱动器的磁性装置读取器及写入器或例如麦克风的音频装置。
图12所表示的系统1200可包含计算机(例如，桌上型计算机、膝上型计算机、手持式计算机、服务器、Web器具、路由器等)、无线通信装置(例如，蜂窝式电话、无绳电话、传呼机、个人数字助理等)、计算机相关外围装置(例如，打印机、扫描仪、监视器等)、娱乐装置(例如，电视、无线电设备、立体声设备、磁带及光盘播放器、盒式录像机、摄录像机、数码相机、MP3(动画专家组，音频层3)播放器、视频游戏、表等)等。
已描述3D电荷陷阱存储器单元的实例性结构及其制作方法。虽然已描述特定实施例，但将显而易见，可对这些实施例做出各种修改及改变。因此，应将说明书及图式视为具有说明性而非限制性意义。
提供本发明摘要以符合37C.F.R.§1.72(b)，其需要允许读者快速获取技术性发明的性质的摘要。所述发明摘要是以将不用于解释或限制权利要求书为条件而提交的。另外，在前述具体实施方式中，可看出，出于简化本发明的目的将各种特征集合于单个实施例中。不应将本发明的此方法解释为限制权利要求书。因此，特此将以上权利要求书并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (11)

1.一种存储器装置，其包括：
大致垂直结构，所述大致垂直结构至少包括在大致垂直的开口内形成的电介质层、电荷陷阱层、穿隧氧化物层及硅外延部分，所述开口在平面堆叠中形成，所述平面堆叠由导电材料及绝缘材料的交替层而形成，其中所述电荷陷阱层与所述外延硅部分的大致垂直的表面直接接触，所述外延硅部分具有从所述外延硅部分的顶部延伸到所述外延硅部分的底部的高度，所述电介质层覆盖所述大致垂直的开口的侧壁，且所述外延硅部分的侧壁分别由所述穿隧氧化物层和所述电荷陷阱层覆盖，且其中所述电荷陷阱层的一部分填充所述穿隧氧化物层与所述电介质层之间的间隙。
2.根据权利要求1所述的存储器装置，其中所述电荷陷阱层包括硅氮化物。
3.根据权利要求1所述的存储器装置，其中所述大致垂直结构填充所述开口的一部分，且所述电荷陷阱层的一部分安置于所述穿隧氧化物层与所述电介质层之间。
4.根据权利要求1所述的存储器装置，其进一步包括电耦合至所述外延硅部分的位线触点。
5.根据权利要求1所述的存储器装置，其进一步包括电耦合至所述外延硅部分的源极触点。
6.根据权利要求1所述的存储器装置，其中包含在导电材料及绝缘材料的所述交替层中的层包括所述存储器装置的字线。
7.一种存储器装置，其包括：
多个存储器单元，其中所述多个存储器单元中的每一存储器单元包括电荷陷阱存储器单元，其中所述电荷陷阱存储器单元包含：
大致垂直结构，所述大致垂直结构至少包括在大致垂直的开口内形成电介质层、电荷陷阱层、穿隧氧化物层及外延硅部分，所述开口在平面堆叠中形成，所述平面堆叠由导电材料及绝缘材料的交替层而形成，其中所述电荷陷阱层与所述外延硅部分的大致垂直的表面直接接触，所述外延硅部分具有从所述外延硅部分的顶部延伸到所述外延硅部分的底部的高度，所述电介质层覆盖所述大致垂直的开口的侧壁，且所述外延硅部分的侧壁分别由所述穿隧氧化物层和所述电荷陷阱层覆盖，且其中所述电荷陷阱层的一部分填充所述穿隧氧化物层与所述电介质层之间的间隙。
8.根据权利要求7所述的存储器装置，其中所述电荷陷阱层的一部分安置于所述穿隧氧化物层与所述电介质层之间。
9.根据权利要求7所述的存储器装置，其进一步包括：
电耦合至所述外延硅部分的第一端的位线触点；及
电耦合至所述外延硅部分的第二端的源极触点。
10.一种存储器系统，其包括：
处理器；及
耦合至所述处理器的存储器设备，其中所述存储器设备包括一个或多个电荷陷阱存储器单元，其中所述电荷陷阱存储器单元中的至少一者包含：
大致垂直结构，所述大致垂直结构至少包括在大致垂直的开口内形成的电介质层、电荷陷阱层、穿隧氧化物层及外延硅部分，所述开口在平面堆叠中形成，所述平面堆叠由导电材料及绝缘材料的交替层而形成，其中所述电荷陷阱层与所述外延硅部分的大致垂直的表面直接接触，所述外延硅部分具有从所述外延硅部分的顶部延伸到所述外延硅部分的底部的高度，所述电介质层覆盖所述大致垂直的开口的侧壁，且所述外延硅部分的侧壁分别由所述穿隧氧化物层和所述电荷陷阱层覆盖，且其中所述电荷陷阱层的一部分填充所述穿隧氧化物层与所述电介质层之间的间隙。
11.根据权利要求10所述的系统，其中所述电荷陷阱层包括硅氮化物。
CN201410291273.6A 2009-08-26 2010-08-25 基于电荷陷阱的存储器 Active CN104124251B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/548,193 US8258034B2 (en) 2009-08-26 2009-08-26 Charge-trap based memory
US12/548,193 2009-08-26
CN201080042884.7A CN102576710B (zh) 2009-08-26 2010-08-25 基于电荷陷阱的存储器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080042884.7A Division CN102576710B (zh) 2009-08-26 2010-08-25 基于电荷陷阱的存储器

Publications (2)

Publication Number Publication Date
CN104124251A CN104124251A (zh) 2014-10-29
CN104124251B true CN104124251B (zh) 2017-05-17

Family

ID=43623552

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410291273.6A Active CN104124251B (zh) 2009-08-26 2010-08-25 基于电荷陷阱的存储器
CN201080042884.7A Active CN102576710B (zh) 2009-08-26 2010-08-25 基于电荷陷阱的存储器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201080042884.7A Active CN102576710B (zh) 2009-08-26 2010-08-25 基于电荷陷阱的存储器

Country Status (5)

Country Link
US (2) US8258034B2 (zh)
KR (1) KR101612453B1 (zh)
CN (2) CN104124251B (zh)
TW (1) TWI508064B (zh)
WO (1) WO2011028581A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258034B2 (en) 2009-08-26 2012-09-04 Micron Technology, Inc. Charge-trap based memory
US8455940B2 (en) * 2010-05-24 2013-06-04 Samsung Electronics Co., Ltd. Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and memory module and system including the nonvolatile memory device
US9136128B2 (en) 2011-08-31 2015-09-15 Micron Technology, Inc. Methods and apparatuses including memory cells with air gaps and other low dielectric constant materials
US8946807B2 (en) 2013-01-24 2015-02-03 Micron Technology, Inc. 3D memory
US9064970B2 (en) 2013-03-15 2015-06-23 Micron Technology, Inc. Memory including blocking dielectric in etch stop tier
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9184175B2 (en) 2013-03-15 2015-11-10 Micron Technology, Inc. Floating gate memory cells in vertical memory
US9117526B2 (en) * 2013-07-08 2015-08-25 Macronix International Co., Ltd. Substrate connection of three dimensional NAND for improving erase performance
US9437604B2 (en) 2013-11-01 2016-09-06 Micron Technology, Inc. Methods and apparatuses having strings of memory cells including a metal source
US9093158B2 (en) * 2013-12-06 2015-07-28 Sandisk Technologies Inc. Write scheme for charge trapping memory
KR102275051B1 (ko) 2014-01-21 2021-07-07 어플라이드 머티어리얼스, 인코포레이티드 3d 플래시 메모리 애플리케이션을 위한 유전체-금속 스택
US9419010B2 (en) * 2014-02-24 2016-08-16 Macronix International Co., Ltd. High aspect ratio etching method
KR102293874B1 (ko) 2014-12-10 2021-08-25 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9608000B2 (en) 2015-05-27 2017-03-28 Micron Technology, Inc. Devices and methods including an etch stop protection material
US9784250B2 (en) * 2015-07-08 2017-10-10 Issa Saad Al Tamsheh Power generation apparatus and methods
KR102619875B1 (ko) * 2016-07-08 2024-01-03 삼성전자주식회사 유전체 층을 포함하는 반도체 소자
US10068912B1 (en) * 2017-06-05 2018-09-04 Cypress Semiconductor Corporation Method of reducing charge loss in non-volatile memories
US10164009B1 (en) 2017-08-11 2018-12-25 Micron Technology, Inc. Memory device including voids between control gates
US10680006B2 (en) 2017-08-11 2020-06-09 Micron Technology, Inc. Charge trap structure with barrier to blocking region
US10453855B2 (en) 2017-08-11 2019-10-22 Micron Technology, Inc. Void formation in charge trap structures
US10446572B2 (en) 2017-08-11 2019-10-15 Micron Technology, Inc. Void formation for charge trap structures
US10964793B2 (en) 2019-04-15 2021-03-30 Micron Technology, Inc. Assemblies which include ruthenium-containing conductive gates
US11158718B2 (en) 2019-04-15 2021-10-26 Micron Technology, Inc. Assemblies which include wordlines having a first metal-containing material at least partially surrounding a second metal-containing material and having different crystallinity than the second metal-containing material
KR102605706B1 (ko) * 2020-10-29 2023-11-23 한양대학교 산학협력단 테이퍼드 채널 효과를 완화하기 위한 3차원 플래시 메모리 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1720588A (zh) * 2002-10-28 2006-01-11 桑迪士克股份有限公司 每一存储单元电荷存储元件具有双重控制栅极的闪速存储单元阵列

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899241B2 (ja) * 1999-12-06 2012-03-21 ソニー株式会社 不揮発性半導体記憶装置およびその動作方法
US7365382B2 (en) * 2005-02-28 2008-04-29 Infineon Technologies Ag Semiconductor memory having charge trapping memory cells and fabrication method thereof
JP2007317874A (ja) * 2006-05-25 2007-12-06 Toshiba Corp 不揮発性半導体記憶装置
KR100856165B1 (ko) * 2006-09-29 2008-09-03 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR100829607B1 (ko) 2006-10-23 2008-05-14 삼성전자주식회사 전기적-기계적 비휘발성 메모리 장치 및 그 제조 방법
KR100771553B1 (ko) 2006-11-07 2007-10-31 주식회사 하이닉스반도체 전하트랩층을 갖는 매몰형 불휘발성 메모리소자 및 그제조방법
US7838920B2 (en) * 2006-12-04 2010-11-23 Micron Technology, Inc. Trench memory structures and operation
JP4772656B2 (ja) * 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
KR101033222B1 (ko) * 2007-06-29 2011-05-06 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법
JP5193551B2 (ja) * 2007-10-05 2013-05-08 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP5164520B2 (ja) 2007-10-19 2013-03-21 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ及びデータプログラム／消去方法
JP5148242B2 (ja) * 2007-10-29 2013-02-20 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
KR100963250B1 (ko) 2008-03-31 2010-06-10 코레스트 주식회사 슬러지와 미생물을 이용한 항균 시멘트 혼합제 및 그제조방법
US7910979B2 (en) * 2008-07-08 2011-03-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR101551901B1 (ko) * 2008-12-31 2015-09-09 삼성전자주식회사 반도체 기억 소자 및 그 형성 방법
US8258034B2 (en) 2009-08-26 2012-09-04 Micron Technology, Inc. Charge-trap based memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1720588A (zh) * 2002-10-28 2006-01-11 桑迪士克股份有限公司 每一存储单元电荷存储元件具有双重控制栅极的闪速存储单元阵列

Also Published As

Publication number Publication date
CN102576710A (zh) 2012-07-11
US20120319172A1 (en) 2012-12-20
KR20120055658A (ko) 2012-05-31
WO2011028581A2 (en) 2011-03-10
TW201115576A (en) 2011-05-01
WO2011028581A3 (en) 2011-05-19
US20110049606A1 (en) 2011-03-03
TWI508064B (zh) 2015-11-11
US9029256B2 (en) 2015-05-12
KR101612453B1 (ko) 2016-04-14
US8258034B2 (en) 2012-09-04
CN102576710B (zh) 2014-07-30
CN104124251A (zh) 2014-10-29

Similar Documents

Publication Publication Date Title
CN104124251B (zh) 基于电荷陷阱的存储器
TWI713203B (zh) 記憶體元件及其製作方法
CN109742084B (zh) 电子设备、三维存储器及其制作方法
CN109887917B (zh) 电子设备、三维存储器及其制作方法
KR102312062B1 (ko) 반도체 기억소자, 그 밖의 소자 및 그 제조방법
CN110600422A (zh) 3d nand闪存及制备方法
CN109712988A (zh) 3d存储器件及其制造方法
CN107706095A (zh) 自对准双重构图方法、半导体器件及其制作方法、电子装置
CN108470737A (zh) 三维存储器及其制造方法
CN110676259A (zh) 三维存储结构及其制作方法
CN109994486B (zh) 一种半导体器件及其制作方法、电子装置
CN107437549A (zh) 一种半导体器件及其制作方法、电子装置
CN112018129A (zh) 一种3d nand存储器件及其制造方法
CN110277407A (zh) 3d存储器件及其制造方法
CN110061008B (zh) 3d nand闪存及其制备方法
CN108831890B (zh) 三维存储器的制备方法
CN106611708A (zh) 一种半导体器件及其制备方法、电子装置
CN109994480A (zh) 一种半导体器件及其制作方法、电子装置
CN110137176B (zh) 3d nand闪存及制备方法
CN108389864B (zh) 三维闪存器件的制造方法
CN105097705B (zh) 一种半导体器件及其制备方法、电子装置
CN108573953A (zh) 一种半导体器件及其制备方法和电子装置
CN108649030A (zh) 半导体器件及其制作方法、电子装置
CN114005836A (zh) 半导体器件及其制作方法
CN112768468A (zh) 三维存储器及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant