CN104081463A - 带有具有两个堆叠的磁性隧道结(mtj)部件的元件的存储器 - Google Patents

带有具有两个堆叠的磁性隧道结(mtj)部件的元件的存储器 Download PDF

Info

Publication number
CN104081463A
CN104081463A CN201180075812.7A CN201180075812A CN104081463A CN 104081463 A CN104081463 A CN 104081463A CN 201180075812 A CN201180075812 A CN 201180075812A CN 104081463 A CN104081463 A CN 104081463A
Authority
CN
China
Prior art keywords
mtj
parts
memory component
current potential
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180075812.7A
Other languages
English (en)
Other versions
CN104081463B (zh
Inventor
B·S·多伊尔
A·雷什欧迪伊
Y·J·李
C·C·郭
K·奥乌兹
D·L·肯克
R·S·周
R·戈利扎德莫亚拉德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104081463A publication Critical patent/CN104081463A/zh
Application granted granted Critical
Publication of CN104081463B publication Critical patent/CN104081463B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种具有存储器元件(每个带有两个磁性隧道结(MTJ)部件)的磁性存储器。每个元件中的部件借助互补数据进行区别编程。每个元件的部件被堆叠成一个在另一个之上，如此该元件不需要比单个MTJ部件更多的基板面积。

Description

带有具有两个堆叠的磁性隧道结(MTJ)部件的元件的存储器
技术领域
本发明涉及磁性存储器领域，特别是使用磁性隧道结(MTJ)部件的磁性存储器。
背景技术
如Zhu等人在IEEE Transactions on Magnetics，Vol.47，No.1，2011年1月(从156页开始)提出的“Current Switching in MgO-Based MagneticTunneling Junctions(基于氧化镁的磁性隧道结中的电流切换)”中所述，在磁性存储器之中，有一些采用具有固定的或牵制层和自由层的MTJ部件。使用自旋极化电流，自由层中的磁化方向通过自旋力矩转移从一个方向切换到另一个方向。这个方向判定了MTJ部件是否正在存储1或0。
当MTJ部件的自由层和固定层的磁偶极矩对齐(彼此平行)时，磁阻(RP)比当磁偶极矩是相反或反平行(RAP)时低。由于隧道磁阻率一般为低，所以在设计快速和可靠的存储器方面有所挑战，特别是当考虑到制程变异时。减轻这种情况的一项提议是通过使用被区别地编程的两个MTJ部件。参见由Hass等人在2006年10月20日更新的“IntegratedMagnetic Memory for Embedded Computers Systems(用于嵌入式计算机系统的集成磁性存储器)”，IEEEAC paper#1464，Version3。
附图说明
图1A是用于说明在感测存储在MTJ部件中的数据的状态的时序困难的图形。
图1B是用于说明当使用磁性元件时有效消除图1A的时序困难的图形，每个磁性元件具有两个MTJ部件，如下所述。
图2是示出MTJ部件中各层的横截面正视图。
图3是示出存储器元件的一个实施例的透视图，其使用两个堆叠的MTJ部件和元件到存储阵列中的线的连接来形成。
图4是说明存储器元件和它们各自选择晶体管之间的电连接的电原理图。
图5A是用于说明将互补数据区别编程至存储器元件中以实现第一状态的电原理图。
图5B是用于说明将互补数据区别编程至存储器元件中以实现第二状态的电原理图。
图6A是用于示出当存储器元件在第一状态被编程时来感测存储器元件中数据的电原理图。
图6B是用于示出当存储器元件在第二状态被编程时来感测存储器元件中数据的电原理图。
图7是存储器元件的替代实施例，其中在MTJ部件中类似区域在堆叠布置下彼此面对。
图8是用于说明图7的存储器元件操作的电原理图。
图9是示出了使用如下所述的存储器的计算机系统的框图。
具体实施方式
描述了一种采用磁性隧道结(MTJ)部件的存储器及其操作方法。在下面的说明中，许多特定细节被阐述以便彻底理解本发明，例如特定层。对本领域技术人员来说很明显的是，本发明可以没有这些特定的细节而实施。在其它情况，并不详细地描述已知的电路和方法以避免不必要地模糊了本发明。
在本申请的图3和其它图中，说明了一个或多个存储器元件和与它们相关联的选择晶体管。应当领会的是，在实践中许多元件和晶体管同时形成在存储器阵列中的单个基板上。此外，同时形成了存储器的其它部分，包括感测电路和解码电路。此外，存储器元件的MTJ层可沉积于整个基板上或仅在基板的选择部分上，其中元件被嵌入更大的结构中。
典型设计的MTJ部件包括其自身可以具有若干不同金属(例如钌、氮化铜、钛、以及钽)的底电极26(图2)、反铁磁性层27、由层28的强度所牵制的固定磁性层28、过滤层29(例如氧化镁层)、以及自由磁性层30。特定的层数、它们的组成和厚度对于本申请而言不是关键。
在图1A中说明感测图2的部件的状态(在读取周期过程中)的一个问题。该部件的一个端子连接到示出为Vcc的参考电位。当该部件被选择时，在感测放大器的一个端子上的电位是该部件是否被编程在一个状态或另一状态的函数。在图1A中，线11代表当该部件处于其较低电阻状态(P状态)时所发生的衰减，而线12示出代表较高电阻状态(AP状态)的较低速率。此电位与应用于感测放大器的第二端子的参考电位例如相比较。
假设在时刻10选择了该部件，也就是说，选择晶体管的字线变为正。感测放大器必须被准确地选通以便判定该部件的状态。只有在窗口13期间可以判定部件的状态的精确判定。在窗口开始处，如果该部件处在P状态，则小于的电位出现在位线上。同样，如果部件在窗口13期间处于AP状态，则位线将处于大于的电位，藉此提供正确的状态指示。图1A的简化图并未考虑MTJ部件中典型的变化。为了补偿这些变化，虽然防护带可以做得更大，但这样做则时序窗口变得更窄，使得选通更加关键。如稍后将看到和描述的，借助堆叠的MTJ部件，时序窗口基本上是开放式的。这提供了更可靠和更快速的读取。
图3的存储器元件具有例如图2所示的两个MTJ部件，一个堆叠在另一个之上。更具体地，部件32堆叠在部件34上。对于这个实施例而言，部件34的自由层面对部件32的固定层。部件34的固定层耦合至位线1(BL1)(37)。部件32的自由层耦合至BL0(36)。互连38从部件32和34之间延伸，并且通过连接结构39耦合至晶体管40的一个端子。晶体管40的另一个端子被连接至感测线42。字线44提供栅极给晶体管40，因此其中晶体管40的源极和漏极区是n型区域，在线44上的正电位把互连结构38和39连接至感测线42。对于所示出的实施例而言，部件32和34彼此垂直对齐。这很重要，因为图3的存储器元件所占的基板面积不多于图2的单个MTJ部件。
在图4中，已经重绘例如图3所示的三个存储器元件以示出它们可以如何布置在存储器阵列中。一个存储器元件被示为具有耦合至选择晶体管50的部件32a和34a。另一个具有耦合至选择晶体管51的部件32b和34b。最后，存储器元件当中的一个具有耦合至选择晶体管52的部件32c和34c。每个存储器设备连接到不同对的位线BL1和BL0。根据存储器阵列的配置，共同的字线可以连接晶体管50、51以及52的栅极。
图3的存储器元件在图5A和5B中被重绘，其中部件被分开以更好地描述编程如何发生。假设该存储器元件被针对第一状态(状态1)编程。为了编程该元件，两个位线都耦合至Vss并且感测线耦合至Vcc。当电位被应用于字线时，电流从感测线流向位线BL0和BL1。(应用于字线的电位可以提升到高于Vcc以消除跨选择晶体管的阈值压降。)由于在一个部件中电流从自由层流向固定层，而在另一部件中从固定层流向自由层，所以这些部件将被区别地编程。注意，要被编程至元件里的输入数据判定在BL0和BL1上的电压以及在感测线上的电压。
图5B中，相反的状态被编程到存储器元件里。此处，BL0和BL1耦合至Vcc并且感测线耦合至Vss。电流现在向下流动经过部件，因此左边的部件用0编程，而右边的部件用1编程。再次的，要写入存储器元件的数据判定了由BL0、BL1、以及感测线所应用的电位。
参照图6A，图5A的存储器元件已经绘成原理图的形式以解释如何从元件读取数据。与图5A的元件相关联的电阻在图6A中示为RAP(较高电阻)和RP(较低电阻)。一个MTJ部件的由RAP代表的一个端子被连接至Vss(BL0)。另一部件的由RP代表的一个端子被连接至地(BL1)。两个部件之间的共同端子通过选择晶体管71耦合至感测放大器73的一个端子。感测放大器的另一个端子接收参考电位例如电阻RAP和RP形成分压器，并且由于RAP具有高于RP的电阻，故选择晶体管将小于的电位耦合至感测放大器的正端子。感测放大器的输出提供反映出存储器元件的状态的电位。应当注意的是感测放大器73具有高输入阻抗，因此流经形成图6A的存储器元件的部件的电流小于对部件进行编程所需要的电流。注意在图5A中，MTJ部件并联耦合在Vcc和Vss之间。相较于图6A而言，Vcc被应用于串联的部件；因为感测放大器的输入阻抗为高，所以无实质电流流入感测放大器中。
图6B的存储器元件70对应于图5B的编程的存储器元件。再次，部件之间的共同端子通过选择晶体管71耦合至感测放大器73的高阻抗输入。然而在此，RP(较低电阻)耦合至Vcc，并且较高电阻(RAP)耦合至接地。因此，在晶体管71出现的并且耦合至该感测放大器正输入端子的电位大于并且当与图6A的感测放大器的输出相比较时感测放大器73的输出处于相反的状态。再次，感测放大器的高输入阻抗避免了存储器元件的编程，因此存储器元件的区别编程部件保持不变。
参照图1B，曲线16和17描述了与具有区别编程的存储器元件相关联的时序优点。线17代表图6A中示出的存储器元件的状态。假定在时刻15打开字线，并且感测线处于例如的电位。一旦晶体管71开始导电，由于RAP大于RP，字线上的电位下降。一旦感测线上的电位下降到感测放大器的防护带之下，感测便可以开始。注意，在考虑防护带之后感测可以发生时刻15后的任何时刻。同样，对由线16和图6B的存储器元件代表的另一种状态来说，一旦晶体管71开始导电，则字线电位上升。一旦它高于防护带，感测便可以发生。图1A的关键窗口13并不存在，并且这让从存储器元件读取数据变得较不关键而且更可靠。
图7示出了存储器部件的替代堆叠。图7的存储器元件85包括两个图2的MTJ部件。部件80堆叠在部件81上。然而，不同于图3，部件80的自由层90面对部件81的自由层91。更具体地，在自由层90和91之间没有固定层。借助图7的布置，尽管这些层在一个部件里，但MTJ部件的类似区域可以彼此面对。
在图7的布置中，部件80的自由层90通过电极92连接到部件81的固定层。这些层耦合至晶体管86的端子中的一个。晶体管86的其它端子耦合至感测线88。晶体管87的栅极形成在存储器阵列中的字线。部件80的固定层耦合至BL1，并且部件81的自由层耦合至BL0。
如同图3的元件的情况，存储器元件85的所有层是垂直对齐的，如此存储器元件85的基板面积不需要比于单个MTJ部件所需的更多的基板面积。同样类似于图3的元件，图7的元件85的每个部件借助互补数据进行区别编程，如此数据感测以类似于图6A的方式发生。因此，结合图1B所讨论的时序优点便是可应用的。
在图8中，图7的部件80或81已被重绘以示出它们在存储器阵列中的连接。图8的三个存储器元件各包括两个部件80a、81a；80b、81b；以及80c、81c。元件耦合至它们各自的选择晶体管，具体指晶体管95、96、以及97。每个元件连接至分离的位线对BL1和BL0。借助互补数据的部件的区别编程以结合图3的存储器元件描述的方式发生。更具体地，元件的位线被保持在第一电位以用于在一个状态编程，而在不同的电位以用于在另一个状态编程。在编程期间通过选择晶体管的电流在一个方向流动以在一个状态编程，而另一方向以在另一个状态编程。如同图5A和5B所示的编程情况，在编程期间选择线也要么在Vcc，要么在Vss。
图8的存储器元件的状态的读取与图6A和6B所示的相同。再次，一个位线在Vcc并且其它的在Vss。在读取期间由于感测线被耦合至感测放大器的高阻抗输入，因此部件被有效地串联。
图9示出了根据本发明一个实施例的计算设备1000。计算设备1000容纳了板1002。板1002可以包括多个组件，包括但不限于处理器1004和至少一个通信芯片1006。处理器1004被物理和电耦合至板1002。在一些实现中，至少一个通信芯片1006也被物理和电耦合至板1002。在进一步的实现中，通信芯片1006是处理器1004的一部分。
根据其应用，计算设备1000可以包括可以是或可以不是物理和电耦合至板1002的其它组件。这些其它组件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存、图形处理器、数字信号处理器、加密处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、指南针、加速度计、陀螺仪、扬声器、照相机、以及大容量存储设备(例如硬盘驱动器、光盘(CD)、数字化通用盘(DVD)等等)。
通信芯片1006允许将数据传送至计算设备1000和从计算设备1000传送数据的无线通信。术语“无线”及其衍生词可以被用来描述电路、设备、系统、方法、技术、通信信道等等，其可以通过使用调制的电磁辐射而通过非固态介质来通信数据。该术语并不暗示相关联的设备不包含任何电线，尽管在某些实施例中它们可能不包含。通信芯片1006可以实现任何数量的无线标准或协议，包括但不限于WiFi(IEEE802.11家族)、WiMAX(IEEE802.16家族)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生者、以及指定为3G、4G、5G、以及之后的任何其它无线协议。计算设备1000可以包括多个通信芯片1006。例如，第一通信芯片1006可以专用于较短距离无线通信例如Wi-Fi和蓝牙，而第二通信芯片1006可以专用于较长距离无线通信例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它。
计算设备1000的处理器1004包括封装于处理器1004内的集成电路管芯。在本发明的一些实现中，处理器的集成电路管芯包括根据本发明实施例形成的一个或多个存储器元件。术语“处理器”可以指以下任意设备或设备的部分，其处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据。
通信芯片1006还包括封装在通信芯片1006内的集成电路管芯。根据本发明的另一实现，通信芯片的集成电路管芯包括依照本发明实施例形成的一个或多个存储器元件。
在进一步的实现中，容纳在计算设备1000内的另一个组件可以包含集成电路管芯，其包括根据本发明的实现所形成的一个或多个存储器元件。
在各种实现中，计算设备1000可以是膝上计算机、上网本、笔记本、超级本、智能手机、平板、个人数字助理(PDA)、超级移动PC、移动电话、台式机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器、或数字视频录像机。在进一步的实现中，计算设备1000可以是处理数据的任何其它电子设备。
因此，已经描述了形成存储器元件的堆叠MTJ设备，其借助互补数据进行区别编程。这种结构提供了一种可以从中更可靠地读取数据的存储器。

Claims (20)

1.一种磁性存储器元件，包括：
一个堆叠在另一个之上的两个磁性隧道结(MTJ)部件，每个部件具有一对端子；
耦合至每个MTJ部件的一个端子的晶体管；以及
每个MTJ部件的另一个端子耦合至一对位线。
2.如权利要求1所述的存储器元件，其中在堆叠的MTJ部件中，一个MTJ部件的自由层面对另一个MTJ部件中的固定层。
3.如权利要求1所述的存储器元件，其中在堆叠的MTJ部件中，一个MTJ部件的固定层和自由层中的一个面对另一个MTJ部件中的类似层。
4.如权利要求1所述的存储器元件，其中每个所述MTJ部件的所述一个端子形成共同端子。
5.如权利要求1所述的存储器元件，其中每个所述MTJ部件包括多个对齐的层。
6.如权利要求1所述的存储器元件，其中应用于所述MTJ部件的所述端子、所述晶体管、以及位线的电位将互补数据区别地编程至所述MTJ部件。
7.如权利要求6所述的存储器元件，其中根据所述存储器元件要被用一还是零编程，所述晶体管耦合至两个电位中的一个。
8.如权利要求1所述的存储器元件，包括感测放大器，其在从所述元件读取数据期间耦合至所述晶体管。
9.一种存储器，包括：
多个元件，每个元件具有一对堆叠的磁性隧道结(MTJ)部件；
多个晶体管，每个晶体管耦合至所述元件中的一个，所述晶体管的栅极耦合至字线，并且每个晶体管的一个端子耦合至感测线；以及
多对位线，每个元件耦合至一对位线。
10.如权利要求9所述的存储器，其中在所述字线、感测线、以及位线上电位的应用对每个所述元件的每对MTJ部件进行区别编程。
11.如权利要求10所述的存储器，其中在从所述元件读取数据期间，感测线耦合至感测放大器。
12.如权利要求11所述的存储器，其中所述感测放大器耦合至与在所述感测线上的电位相比较的参考电位。
13.如权利要求12所述的存储器，其中每个元件的一个堆叠的MTJ部件具有自由层，所述自由层面对所述元件的另一个MTJ部件中的固定层。
14.如权利要求13所述的存储器，其中每个元件的每个MTJ部件的层是对齐的。
15.如权利要求12所述的存储器，其中每个元件的一个堆叠的MTJ部件具有自由层和固定层，并且其中这些层中的一个层面对所述元件的另一个MTJ部件中的类似层。
16.如权利要求15所述的存储器，其中每个元件的每个MTJ部件的层是对齐的。
17.一种操作磁性存储器的方法，包括：
选择性地将存储器元件的字线、感测线、位线耦合至第一电位，其中每个所述存储器元件包括晶体管和一对堆叠的磁性隧道结(MTJ)设备，以将所述MTJ设备区别编程到第一状态；
选择性地将所述存储器元件的所述字线、感测线、位线耦合至第二电位，以将所述MTJ部件区别编程到第二状态；以及
应用第三电位至所述字线和位线以检测所述存储器元件的所述第一状态和所述第二状态。
18.如权利要求17所述的方法，包括将元件的所述感测线通过所述晶体管耦合至感测放大器的一个端子。
19.如权利要求17所述的方法，包括应用参考电位至感测放大器的其它端子。
20.如权利要求19所述的方法，其中应用第三电位以检测所述第一状态和第二状态包括：应用一个电位至一个位线以及应用第二电位至另一个位线，其中所述一个电位和第二电位是不同的电位。
CN201180075812.7A 2011-12-22 2011-12-22 带有具有两个堆叠的磁性隧道结(mtj)部件的元件的存储器 Expired - Fee Related CN104081463B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/066979 WO2013095540A1 (en) 2011-12-22 2011-12-22 Memory with elements having two stacked magnetic tunneling junction (mtj) devices

Publications (2)

Publication Number Publication Date
CN104081463A true CN104081463A (zh) 2014-10-01
CN104081463B CN104081463B (zh) 2017-06-13

Family

ID=48669181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180075812.7A Expired - Fee Related CN104081463B (zh) 2011-12-22 2011-12-22 带有具有两个堆叠的磁性隧道结(mtj)部件的元件的存储器

Country Status (5)

Country Link
US (1) US20140204661A1 (zh)
KR (1) KR101627591B1 (zh)
CN (1) CN104081463B (zh)
TW (1) TWI528356B (zh)
WO (1) WO2013095540A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924695A (zh) * 2015-08-26 2018-04-17 高通股份有限公司 采用共享源极线的互补磁性隧道结mtj位单元及相关方法
CN108028064A (zh) * 2015-09-22 2018-05-11 Arm 有限公司 用于互补非易失性存储器设备操作的方法、系统和设备
CN109166962A (zh) * 2018-08-09 2019-01-08 北京航空航天大学 一种互补型磁性存储单元
WO2020073995A1 (zh) * 2018-10-12 2020-04-16 浙江驰拓科技有限公司 磁性随机存储器
US11948616B2 (en) 2021-11-12 2024-04-02 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102235043B1 (ko) * 2014-06-09 2021-04-05 삼성전자주식회사 반도체 메모리 장치
US9524765B2 (en) * 2014-08-15 2016-12-20 Qualcomm Incorporated Differential magnetic tunnel junction pair including a sense layer with a high coercivity portion
KR101712725B1 (ko) * 2015-04-09 2017-03-07 한양대학교 산학협력단 단일 MTJ를 이용한 2-input 프로그래머블 논리 소자
KR102485297B1 (ko) 2015-12-11 2023-01-05 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US10585630B2 (en) 2017-09-11 2020-03-10 Samsung Electronics Co., Ltd. Selectorless 3D stackable memory
JP2019160368A (ja) 2018-03-13 2019-09-19 東芝メモリ株式会社 半導体記憶装置
KR102182232B1 (ko) * 2019-01-17 2020-11-24 한양대학교 산학협력단 자기터널접합구조체 기반 연산 소자
CN111798896B (zh) * 2020-06-01 2022-04-12 北京航空航天大学 一种基于磁随机存储器的支持通用计算的存内计算系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030198080A1 (en) * 2001-11-29 2003-10-23 Yoshihisa Iwata Magnetic random access memory
US20040130937A1 (en) * 2003-01-07 2004-07-08 Industrial Technology Research Institute High reliable reference current generator for MRAM
US20040206994A1 (en) * 2003-01-18 2004-10-21 Samsung Electronics Co., Ltd. MRAM including unit cell formed of one transistor and two magnetic tunnel junctions (MTJS) and method for fabricating the same
US20060262595A1 (en) * 2001-11-30 2006-11-23 Takeshi Kajiyama Magnetic random access memory
US20070195586A1 (en) * 2006-02-22 2007-08-23 Samsung Electronics Co., Ltd. Magnetic memory device and methods thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166881B2 (en) * 2003-10-13 2007-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-sensing level MRAM structures
KR20100123136A (ko) * 2009-05-14 2010-11-24 삼성전자주식회사 비휘발성 메모리 장치
US7577021B2 (en) * 2007-11-21 2009-08-18 Magic Technologies, Inc. Spin transfer MRAM device with separated CPP assisted writing
JP2012203944A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 抵抗変化型メモリ
KR20120114611A (ko) * 2011-04-07 2012-10-17 에스케이하이닉스 주식회사 자화성 저장 소자를 구비한 반도체 메모리 장치 및 그 구동방법
US9245610B2 (en) * 2012-09-13 2016-01-26 Qualcomm Incorporated OTP cell with reversed MTJ connection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030198080A1 (en) * 2001-11-29 2003-10-23 Yoshihisa Iwata Magnetic random access memory
US20060262595A1 (en) * 2001-11-30 2006-11-23 Takeshi Kajiyama Magnetic random access memory
US20040130937A1 (en) * 2003-01-07 2004-07-08 Industrial Technology Research Institute High reliable reference current generator for MRAM
US20040206994A1 (en) * 2003-01-18 2004-10-21 Samsung Electronics Co., Ltd. MRAM including unit cell formed of one transistor and two magnetic tunnel junctions (MTJS) and method for fabricating the same
US20070195586A1 (en) * 2006-02-22 2007-08-23 Samsung Electronics Co., Ltd. Magnetic memory device and methods thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924695A (zh) * 2015-08-26 2018-04-17 高通股份有限公司 采用共享源极线的互补磁性隧道结mtj位单元及相关方法
CN107924695B (zh) * 2015-08-26 2022-05-24 高通股份有限公司 采用共享源极线的互补磁性隧道结mtj位单元及相关方法
CN108028064A (zh) * 2015-09-22 2018-05-11 Arm 有限公司 用于互补非易失性存储器设备操作的方法、系统和设备
CN108028064B (zh) * 2015-09-22 2023-05-05 Arm 有限公司 用于互补非易失性存储器设备操作的方法、系统和设备
CN109166962A (zh) * 2018-08-09 2019-01-08 北京航空航天大学 一种互补型磁性存储单元
WO2020073995A1 (zh) * 2018-10-12 2020-04-16 浙江驰拓科技有限公司 磁性随机存储器
US11948616B2 (en) 2021-11-12 2024-04-02 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Also Published As

Publication number Publication date
TW201344686A (zh) 2013-11-01
WO2013095540A1 (en) 2013-06-27
CN104081463B (zh) 2017-06-13
TWI528356B (zh) 2016-04-01
KR101627591B1 (ko) 2016-06-08
US20140204661A1 (en) 2014-07-24
KR20140093732A (ko) 2014-07-28

Similar Documents

Publication Publication Date Title
CN104081463A (zh) 带有具有两个堆叠的磁性隧道结(mtj)部件的元件的存储器
US9972373B2 (en) Self-referenced read with offset current in a memory
TWI565111B (zh) 磁性穿隧接面（ｍｔｊ）自旋霍爾磁性隨機存取記憶體（ｍｒａｍ）位元胞及陣列
CN105531767B (zh) 电阻式存储器的低功率写和读操作的装置
TWI581370B (zh) 具有高能源效率讀取架構之記憶體陣列
TWI574262B (zh) 用於偵測電阻式記憶體之寫入完成之裝置及方法
US11600659B2 (en) Cross-point magnetic random access memory with piezoelectric selector
CN103531235A (zh) 用于电阻型存储器的感测放大器电路
US20160147599A1 (en) Memory Systems that Perform Rewrites of Resistive Memory Elements and Rewrite Methods for Memory Systems Including Resistive Memory Elements
CN104008771A (zh) 具有去耦的读/写路径的存储元件
US9472256B1 (en) Magnetic memory having two transistors and two magnetic tunnel junctions per memory cell
US9478273B2 (en) Low resistance bitline and sourceline apparatus for improving read and write operations of a nonvolatile memory
KR20080109651A (ko) 반도체 메모리 디바이스 및 그 데이터 판독 방법
KR102132650B1 (ko) 열 내성 강화 고정 층을 갖는 반도체 소자
CN109196587B (zh) 半导体电路、驱动方法和电子设备
JP6876925B2 (ja) 半導体回路、駆動方法、および電子機器
US8422277B2 (en) Field assisted switching of a magnetic memory element
US8873328B2 (en) Nonvolatile memory device including sudden power off detection circuit and sudden power off detection method thereof
US8670269B2 (en) Resistive memory device and method of writing data using multi-mode switching current
US9368180B2 (en) Variable resistance memory device and storage devices using the same
US20200357449A1 (en) Spin transfer torque memory (sttm) devices with decreased critical current and computing device comprising the same
US20210103531A1 (en) Isolation component
US9653138B1 (en) Magnetic memory and method of writing data
US11038494B2 (en) Semiconductor circuit and method of controlling same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170613

Termination date: 20211222

CF01 Termination of patent right due to non-payment of annual fee