CN104064557A - 一种芯片背面裸露的重构晶圆结构及制造方法 - Google Patents

一种芯片背面裸露的重构晶圆结构及制造方法 Download PDF

Info

Publication number
CN104064557A
CN104064557A CN201410293014.7A CN201410293014A CN104064557A CN 104064557 A CN104064557 A CN 104064557A CN 201410293014 A CN201410293014 A CN 201410293014A CN 104064557 A CN104064557 A CN 104064557A
Authority
CN
China
Prior art keywords
chip
limit
height piece
wiring layer
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410293014.7A
Other languages
English (en)
Other versions
CN104064557B (zh
Inventor
于中尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
Institute of Microelectronics of CAS
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, National Center for Advanced Packaging Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN201410293014.7A priority Critical patent/CN104064557B/zh
Publication of CN104064557A publication Critical patent/CN104064557A/zh
Application granted granted Critical
Publication of CN104064557B publication Critical patent/CN104064557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种芯片背面裸露的重构晶圆结构及制造方法，所述结构包括第一芯片、第二芯片和再布线层，第一芯片和第二芯片设置在再布线层上，其中第一芯片和第二芯片距离再布线层具有第一距离；还包括第一限高块和第二限高块，第一限高块和第二限高块设置在再布线层上，其中第一限高块和第二限高块距离再布线层具有第二距离；其中，第一限高块和第二限高块之间分别布置第一芯片和第二芯片；再布线层、第一限高块、第二限高块、第一芯片、第二芯片构成了第一空间，且第一空间内填充树脂；其中，第二距离等于第一距离。本发明通过使用限高块而不必使用高精度塑封模具，具有大幅度降低封装制造和加工成本的技术效果。

Description

一种芯片背面裸露的重构晶圆结构及制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片背面裸露的重构晶圆结构及制造方法。
背景技术
随着大规模集成电路的发展，线路越来越细，22nm技术已经进入量产，线路的细化，导致对于设备和工艺提出了前所未有的挑战。为提高单位面积上的芯片密度和信号处理能力。随着线路线宽尺寸不断减小，信号处理能力的增强，芯片尺寸不断减小，芯片输入输出的管脚数量越来越多，即芯片I/O数量增加，单个芯片的大量I/O数量导致，单个芯片电极尺寸也不断减小。而基板的电极尺寸受到加工的限制无法做到同样的尺寸，芯片表面的金属电极的大小和间距都很小，因此无法进行后续封装所必须的植球等工作，因此，在芯片和基板进行键合前，将晶圆进行重构，将芯片埋入一个重构的晶圆中，增大芯片见得距离，在重构晶圆的更大表面上，通过再布线将芯片表面的小电极进行扇出形成能能够符合基板制造要求的电极排布结构，再在重构晶圆上进行凸点加工和切割形成，能够进行封装加工的扇出结构单元，这就是所谓的fan-out技术，即芯片扇出技术。
常规的芯片扇出技术采用晶圆级封装方法制造，首先将切割好的芯片在一个涂覆一层临时键合胶的表面进行贴装，再塑封，将芯片塑封在树脂中，形成晶圆形状的一面嵌入芯片的树脂结构，将承载板和树脂结构分离，在有芯片一侧进行再布线，形成具有电极扇出结构的重构晶圆。此时的树脂结构与常规硅晶圆结构相似，外形尺寸相同，只是芯片面的芯片电极通过再布线层线路将芯片表面的高密度金属电极分散到一个更大的平面上，形成一些能够和PCB电极尺寸相当的电极排布，形成重构晶圆结构，经过凸点加工和切割就形成形成芯片扇出结构，以便形成后续的扇出单元与PCB或基板的封装键合。
但是，本领域的技术人员通过研究发现现有技术中存在如下不足：
这种封装结构和制造方法制造成本比较高，芯片贴装后，树脂填充需要制造高精度的塑封模具，由于塑封模具制作成本高昂，导致这个制作成本高昂。
发明内容
本发明实施例提供一种芯片背面裸露的重构晶圆结构及制造方法，用于解决现有技术中需要使用高精度、高成本的塑封模具导致成本高的技术问题，具有无须使用高精度模具、成本低的技术效果。
本申请通过本申请的一实施例提供如下技术方案：
一种芯片背面裸露的重构晶圆结构，所述结构包括：第一芯片；第二芯片；再布线层，所述第一芯片和第二芯片设置在所述再布线层上，其中所述第一芯片和所述第二芯片距离所述再布线层具有第一距离；第一限高块和第二限高块，所述第一限高块和所述第二限高块设置在所述再布线层上，其中所述第一限高块和第二限高块距离所述再布线层具有第二距离；其中，所述第一限高块和第二限高块之间分别布置所述第一芯片和第二芯片；所述再布线层、所述第一限高块、所述第二限高块、所述第一芯片、所述第二芯片构成了第一空间，且所述第一空间内填充树脂；其中，所述第二距离等于所述第一距离。
进一步的，所述再布线层具体为一层结构或者多层结构，
进一步的，所述再布线层包括绝缘层和线路层。
进一步的，所述芯片还包括：金属散热件，所述金属散热件设置于所述第一芯片和第二芯片的表面。
本申请通过本申请的一实施例还提供另一技术方案：
一种芯片背面裸露的重构晶圆结构的制造方法，所述方法包括：将第一芯片、第二芯片、第一限高块、第二限高块贴在承载板的临时键合胶表面；将塑封板覆盖在第一芯片、第二芯片、第一限高块和第二限高块上；将树脂填充到第一空间内，并固化形成整体结构；去掉所述塑封板；去掉承载板和临时键合胶；制作再布线层。
进一步的，所述方法还包括：植入凸点。
进一步的，所述方法还包括：采用流动性好的液体树脂在低温填充的方式填充树脂，然后固化。
进一步的，在所述将塑封板覆盖在第一芯片、第二芯片、第一限高块和第二限高块上之后，还包括：采用高温下流动性好的树脂进行树脂的填充灌封，然后固化。
进一步的，所述将第一芯片、第二芯片、第一限高块、第二限高块贴在承载板的临时键合胶表面，还包括：将所述第一芯片、所述第二芯片布置于所述第一限高块、所述第二限高块之间。
本发明实施例的有益效果如下：
本发明一实施例提供的一种芯片背面裸露的重构晶圆结构及制造方法，所述晶圆结构包括第一芯片；第二芯片；再布线层，所述第一芯片和第二芯片设置在所述再布线层上，其中所述第一芯片和所述第二芯片距离所述再布线层具有第一距离；第一限高块和第二限高块，所述第一限高块和所述第二限高块设置在所述再布线层上，其中所述第一限高块和第二限高块距离所述再布线层具有第二距离；其中，所述第一限高块和第二限高块之间分别布置所述第一芯片和第二芯片；所述再布线层、所述第一限高块、所述第二限高块、所述第一芯片、所述第二芯片构成了第一空间，且所述第一空间内填充树脂；其中，所述第二距离等于所述第一距离。本发明通过使用限高块而不必使用高精度塑封模具，具有大幅度降低封装制造和加工成本的技术效果。
进一步的，本发明通过将限高块和芯片设置成厚度一致，保证最终的扇出结构中的芯片背面裸露，具有易于散热的技术效果。
进一步的，本发明通过封装高度与芯片厚度一致，无须芯片减薄，具有节省工艺，节省成本的技术效果。
进一步的，本发明通过在芯片背面键合金属散热件，具有易于散热的技术效果。
进一步的，本发明可以通过使用不同高度的限高块而达到制造不同高度的封装结构，而不必采用不同封装高度而制作不同高精度模具的方案，进而具有成本低的技术效果。
附图说明
图1为本发明一实施例中提供的一种芯片背面裸露的重构晶圆结构示意图；
图2为本发明一实施例中提供的一种芯片背面裸露的重构晶圆结构的制作方法流程示意图；
图3-10为本发明一实施例中提供的一种芯片背面裸露的重构晶圆结构的制作方法的示意图；
图11为本发明一实施例中提供的一种芯片背面裸露的扇出封装结构的示意图。
具体实施方式
本发明一实施例提供的一种芯片背面裸露的重构晶圆结构及制造方法，所述晶圆结构包括第一芯片；第二芯片；再布线层，所述第一芯片和第二芯片设置在所述再布线层上，其中所述第一芯片和所述第二芯片距离所述再布线层具有第一距离；第一限高块和第二限高块，所述第一限高块和所述第二限高块设置在所述再布线层上，其中所述第一限高块和第二限高块距离所述再布线层具有第二距离；其中，所述第一限高块和第二限高块之间分别布置所述第一芯片和第二芯片；所述再布线层、所述第一限高块、所述第二限高块、所述第一芯片、所述第二芯片构成了第一空间，且所述第一空间内填充树脂；其中，所述第二距离等于所述第一距离。本发明通过使用限高块而不必使用高精度塑封模具，具有大幅度降低封装制造和加工成本的技术效果。
为使本申请一实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
【实施例一】
为使本领域技术人员能够更详细了解本发明，以下结合附图对本发明进行详细描述。
如图1所述，图1为本发明一实施例中一种芯片背面裸露的重构晶圆结构，其中，所述结构包括：
第一芯片11；
第二芯片12；
再布线层2，所述第一芯片11和第二芯片12设置在所述再布线层2上，其中所述第一芯片11和所述第二芯片12距离所述再布线层2具有第一距离a；
第一限高块31和第二限高块32，所述第一限高块31和所述第二限高块32设置在所述再布线层2上，其中所述第一限高块31和第二限高块31距离所述再布线层2具有第二距离b；
其中，所述第一限高块31和第二限高块32之间分别布置所述第一芯片11和第二芯片12；
所述再布线层2、所述第一限高块31、所述第二限高块32、所述第一芯片11、所述第二芯片12构成了第一空间，且所述第一空间内填充树脂4；
其中，所述第二距离b等于所述第一距离a。
进一步的，所述再布线层2具体为一层结构或者多层结构，
进一步的，所述再布线层2包括绝缘层和线路层。
进一步的，所述芯片还包括：金属散热件【图中未示出】，所述金属散热件设置于所述第一芯片和第二芯片的表面。
进一步的，第一芯片11和第二芯片12周围用树脂4填充，进而实现树脂4将第一芯片11和第二芯片12粘接在一起。同时，再布线层2覆盖了树脂4、第一芯片11、第二芯片12的表面。
进一步的，通过第一限高块31、第二限高块32的厚度和第一芯片11、第二芯片12的厚度相同，或者说，第一限高块31、第二限高块21距离再布线层2的第二距离b和第一芯片11、第二芯片12距离再布线层2的第一距离a相同，实现了在最终的扇出结构中第一芯片11、第二芯片12背面裸露。同时，第一芯片11、第二芯片12表面还设有金属散热件，实现了第一芯片11、第二芯片12的有效散热。
【实施例二】
如图2-10所示，本发明实施例还提供一种芯片背面裸露的重构晶圆结构的制作方法，所述方法包括：
步骤110：将第一芯片11、第二芯片12、第一限高块31、第二限高块32贴在承载板6的临时键合胶5表面；
步骤120：将塑封板7覆盖在第一芯片11、第二芯片12、第一限高块31和第二限高块32上；
步骤130：将树脂4填充到第一空间内，并固化形成整体结构；
步骤140：去掉所述塑封板7；
步骤150：去掉承载板6和临时键合胶5；
步骤160：制作再布线层2。
进一步的，所述方法还包括：
步骤170：植入凸点8。
进一步的，所述方法还包括：
步骤180：切割形成扇出封装结构。
进一步的，步骤130：将树脂4填充到第一空间内，并固化形成整体结构中的树脂填充可以有两种方式：
第一种：采用流动性好的液体树脂在低温填充的方式填充树脂，然后固化。
具体来说，该方案为低温填充，液体树脂可以为底填胶underfill。
第二种，在步骤120中形成结构后，在步骤130中高温下填充，即：采用高温下流动性好的树脂进行树脂的填充灌封，然后固化。
具体来说，该方案为高温填充。
进一步的，步骤140：去掉所述塑封板7中的塑封板为：聚四氟乙烯板或者涂覆聚四氟乙烯的金属板。其中，限高块和所述聚四氟乙烯板或者涂覆聚四氟乙烯的金属板与承载板形成第一空间，并在第一空间内填充树脂，并最终形成重构晶圆。进一步的，所述塑封版具有与所述树脂不具有粘接的性质，以便于所述塑封板更容易的从所述树脂上去除。
进一步的，再布线层2的制造方法与本领域技术人员所公知的扇出型封装的再布线方法相同，本发明不再具体阐述。
进一步的，步骤110中的所述将第一芯片11、第二芯片12、第一限高块31、第二限高块32贴在承载板6的临时键合胶5表面，还包括：
将所述第一芯片11、所述第二芯片12布置于所述第一限高块31、所述第二限高块32之间。
进一步的，步骤180中切割形成扇出封装结构中的，如图11所示，所述扇出封装结构具体为：
第一芯片11；
再布线层2，所述第一芯片11设置在所述再布线层2的第一面上；
所述扇出封装结构具有第一高度；所述第一高度与所述再布线层2的第一面形成所述第一空间；且，所述第一芯片11容置于所述第一空间内；
树脂4，所述树脂4填充所述第一空间；
凸点8，所述凸点8设置于所述再布线层2的第二面上。
其中，所述第一高度等于所述第一芯片11的高度。
也就是说，步骤180中切割形成的扇出封装结构中，由于方法实施例采用的是限高块高度等于芯片高度，实现了树脂部分包裹芯片，芯片背面裸露的技术效果。
本发明所提供的一种芯片背面裸露的重构晶圆结构及制造方法具有如下技术效果：
本发明一实施例提供的一种芯片背面裸露的重构晶圆结构及制造方法，所述结构包括第一芯片、第二芯片和再布线层，第一芯片和第二芯片设置在再布线层上，其中第一芯片和第二芯片距离再布线层具有第一距离；还包括第一限高块和第二限高块，第一限高块和第二限高块设置在再布线层上，其中第一限高块和第二限高块距离再布线层具有第二距离；其中，第一限高块和第二限高块之间分别布置第一芯片和第二芯片；再布线层、第一限高块、第二限高块、第一芯片、第二芯片构成了第一空间，且第一空间内填充树脂；其中，第二距离等于第一距离。本发明通过使用限高块而不必使用高精度塑封模具，具有大幅度降低封装制造和加工成本的技术效果。
进一步的，本发明通过将限高块和芯片设置成厚度一致，保证最终的扇出结构中的芯片背面裸露，具有易于散热的技术效果。
进一步的，本发明通过封装高度与芯片厚度一致，无须芯片减薄，具有节省工艺，节省成本的技术效果。
进一步的，本发明通过在芯片背面键合金属散热件，具有易于散热的技术效果。
进一步的，本发明可以通过使用不同高度的限高块而达到制造不同高度的封装结构，而不必采用不同封装高度而制作不同高精度模具的方案，进而具有成本低的技术效果。
进一步的，本发明通过限高块的使用，具有适用小批量生产，也适用大规模生产的技术效果。
进一步的，本发明具有工艺简单，易于量产的技术效果。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种芯片背面裸露的重构晶圆结构，其特征在于，所述结构包括：
第一芯片；
第二芯片；
再布线层，所述第一芯片和第二芯片设置在所述再布线层上，其中所述第一芯片和所述第二芯片距离所述再布线层具有第一距离；
第一限高块和第二限高块，所述第一限高块和所述第二限高块设置在所述再布线层上，其中所述第一限高块和第二限高块距离所述再布线层具有第二距离；
其中，所述第一限高块和第二限高块之间分别布置所述第一芯片和第二芯片；
所述再布线层、所述第一限高块、所述第二限高块、所述第一芯片、所述第二芯片构成了第一空间，且所述第一空间内填充树脂；
其中，所述第二距离等于所述第一距离。
2.如权利要求1所述的结构，其特征在于，所述再布线层具体为一层结构或者多层结构。
3.如权利要求1所述的结构，其特征在于，所述再布线层包括绝缘层和线路层。
4.如权利要求1所述的结构，其特征在于，所述芯片还包括：
金属散热件，所述金属散热件设置于所述芯片表面。
5.一种芯片背面裸露的重构晶圆结构的制造方法，其特征在于，所述方法包括：
将第一芯片、第二芯片、第一限高块、第二限高块贴在承载板的临时键合胶表面；
将塑封板覆盖在第一芯片、第二芯片、第一限高块和第二限高块上；
将树脂填充到第一空间内，并固化形成整体结构；
去掉所述塑封板；
去掉承载板和临时键合胶；
制作再布线层。
6.如权利要求5所述的方法，其特征在于，所述方法还包括：
植入凸点。
7.如权利要求5所述的方法，其特征在于，所述方法还包括：
采用流动性好的液体树脂在低温填充的方式填充树脂，然后固化。
8.如权利要求5所述的方法，其特征在于，在所述将塑封板覆盖在芯片和限高块上之后，还包括：
采用高温下流动性好的树脂进行树脂的填充灌封，然后固化。
9.如权利要求5所述的方法，其特征在于，所述将第一芯片、第二芯片、第一限高块、第二限高块贴在承载板的临时键合胶表面，还包括：
将所述第一芯片、所述第二芯片布置于所述第一限高块、所述第二限高块之间。
CN201410293014.7A 2014-06-25 2014-06-25 一种芯片背面裸露的重构晶圆结构及制造方法 Active CN104064557B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410293014.7A CN104064557B (zh) 2014-06-25 2014-06-25 一种芯片背面裸露的重构晶圆结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410293014.7A CN104064557B (zh) 2014-06-25 2014-06-25 一种芯片背面裸露的重构晶圆结构及制造方法

Publications (2)

Publication Number Publication Date
CN104064557A true CN104064557A (zh) 2014-09-24
CN104064557B CN104064557B (zh) 2017-03-29

Family

ID=51552197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410293014.7A Active CN104064557B (zh) 2014-06-25 2014-06-25 一种芯片背面裸露的重构晶圆结构及制造方法

Country Status (1)

Country Link
CN (1) CN104064557B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106169429A (zh) * 2015-05-22 2016-11-30 南茂科技股份有限公司 封装结构的制作方法以及使用其所制得的封装结构
CN110854111A (zh) * 2019-11-25 2020-02-28 维沃移动通信有限公司 封装组件、电子设备及封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546193B2 (en) * 2010-11-02 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming penetrable film encapsulant around semiconductor die and interconnect structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106169429A (zh) * 2015-05-22 2016-11-30 南茂科技股份有限公司 封装结构的制作方法以及使用其所制得的封装结构
CN106169429B (zh) * 2015-05-22 2019-02-19 南茂科技股份有限公司 封装结构的制作方法以及使用其所制得的封装结构
CN110854111A (zh) * 2019-11-25 2020-02-28 维沃移动通信有限公司 封装组件、电子设备及封装方法

Also Published As

Publication number Publication date
CN104064557B (zh) 2017-03-29

Similar Documents

Publication Publication Date Title
CN104241217A (zh) 一种芯片背面裸露的扇出型封装结构及制造方法
CN103219293B (zh) 在封装工艺中切割底部填充物
CN104377171B (zh) 具有中介层的封装件及其形成方法
EP3007225B1 (en) Semiconductor package assembly
CN103904057B (zh) PoP封装结构及制造工艺
CN104025288A (zh) 半导体封装及其制造方法
US11621243B2 (en) Thin bonded interposer package
CN104241218A (zh) 一种带有散热结构的倒装芯片塑封结构及制造方法
CN103915414A (zh) 倒装芯片晶片级封装及其方法
US9123629B2 (en) Chip package and method for forming the same
CN105470209A (zh) 半导体封装件及其制法
CN104064532A (zh) 一种带有散热结构的器件封装结构及制造方法
CN104241216A (zh) 一种封装高度可控的扇出型封装结构及制造方法
CN104064557A (zh) 一种芯片背面裸露的重构晶圆结构及制造方法
CN204011396U (zh) 一种新型PoP堆叠封装结构
CN105140138A (zh) 一种电磁屏蔽封装方法及其封装结构
CN105225975B (zh) 封装结构及其制法
CN104241144A (zh) 一种芯片塑封结构的制造方法
CN209626201U (zh) 一种扇出型倒置封装结构
CN104103633A (zh) 一种封装高度可控的重构晶圆结构及制造方法
US9076802B1 (en) Dual-sided film-assist molding process
CN204348708U (zh) 一种扇出型圆片级芯片倒装封装结构
CN204348703U (zh) 一种扇出型圆片级芯片正装封装结构
CN104201166A (zh) 低成本tsv转接板及其制造工艺
CN204216033U (zh) 引线框架、半导体封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190430

Address after: 214135 China Sensor Network International Innovation Park D1, 200 Linghu Avenue, Wuxi New District, Jiangsu Province

Patentee after: National Center for Advanced Packaging Co.,Ltd.

Address before: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing

Co-patentee before: National Center for Advanced Packaging Co.,Ltd.

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences