CN204348703U - 一种扇出型圆片级芯片正装封装结构 - Google Patents

一种扇出型圆片级芯片正装封装结构 Download PDF

Info

Publication number
CN204348703U
CN204348703U CN201420838565.2U CN201420838565U CN204348703U CN 204348703 U CN204348703 U CN 204348703U CN 201420838565 U CN201420838565 U CN 201420838565U CN 204348703 U CN204348703 U CN 204348703U
Authority
CN
China
Prior art keywords
layer
metal
chip
coat
wafer level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201420838565.2U
Other languages
English (en)
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201420838565.2U priority Critical patent/CN204348703U/zh
Application granted granted Critical
Publication of CN204348703U publication Critical patent/CN204348703U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供了一种扇出型圆片级芯片正装封装结构，包括金属镀层(2)、键合层(3)、芯片(8)、导线9、导电层(6)、电介层(5)和塑封层(4)；芯片(8)通过导线9连接键合层(3)、芯片(8)和键合层(3)分别设置安装在金属镀层(2)上；塑封层是用填料包封芯片(8)、金属镀层(20、导线9、键合层(3)以及导电层(6)和电介层(5)的上面形成，导电层(6)和电介层(5)位于底部。结构多变，应用广泛；使用铜的含量降低有利于低成本化；I/O端密度一般不会偏低；另外本实用新型通过去除载板(1)并在底层进行再布线，实现了低成本且可用于各种封装形式以及较高的精准度，同时植球间距利用线路层中铜的部分可以明显降低，加强整体的支撑强度。

Description

一种扇出型圆片级芯片正装封装结构
技术领域
本实用新型涉及集成电路封装技术领域，尤其涉及一种扇出型圆片级芯片正装封装结构。
背景技术
在当前的半导体行业中，电子封装已经成为行业发展的一个重要方面。几十年的封装技术的发展，使高密度、小尺寸的封装要求成为封装的主流方向。扇出WLP是在晶圆一级加工的埋置型封装，也是一个I/O数量大，集成灵活性高的主要先进封装工艺。而且，它能在一个封装内实现垂直和水平方向多芯片集成且不用衬底。这样，扇出WLP技术目前正在发展成为下一代封装技术，如多芯片、低剖面封装和3DSip。随着电子产品向更薄、更轻、更高引脚密度、更低成本方面发展，采用单颗芯片封装技术已经逐渐无法满足产业需求，一种新的封装技术即圆片级封装技术的出现为封装行业向低成本封装发展提供了契机。
目前，圆片级扇出(Fan-out)结构，其通过重构圆片和圆片级再布线的方式，实现芯片扇出结构的塑封，最终切割成单颗封装体，但其仍存在如下不足：
1)、其强度偏低，使扇出(Fan-out)结构的支撑强度不够，在薄型封装中难以应用；
2)、扇出(Fan-out)结构较为单一，应用不够广泛；
3)、现有工艺不利于产品的低成本化；
4)、I/O端密度相对较低。
如CN103552977A公开了一种微机电系统晶圆级封装结构，包括晶圆，该晶圆具有两个相对的侧面，其中一个侧面上规律的排布若干个芯片，所述封装结构还包括光学玻璃和环氧树脂圆片，所述环氧树脂圆片上对应所述晶圆的每个芯片位置处分别形成一通孔，该环氧树脂圆片的两个相对侧面分别与所述光学玻璃的一个侧面和晶圆的设有芯片的一个侧面对应压合形成一体，且压合时所述晶圆上的芯片分别对应所述环氧树脂圆片上的通孔。其采用环氧树脂作为封装材料强度偏低，使扇出(Fan-out)结构的支撑强度不够，在薄型封装中难以应用，其扇出(Fan-out)结构较为单一，应用不够广泛，其I/O端密度相对较低，待封装芯片在塑封工艺中容易出现偏移。
发明内容
为克服现有技术中存在的强度低、成本高、应用范围小以及制造时容易出现偏移等问题，本实用新型提供了一种扇出型圆片级芯片正装封装结构，包括金属镀层2、键合层3、芯片8、导电层6；其特征在于：芯片8通过导线9连接键合层3，芯片8和键合层3分别设置安装在金属镀层2上。所述芯片8正装固定于金属镀层2上，导电层6位于金属镀层(2)下与金属镀层(2)连接。
进一步，扇出型圆片级芯片正装封装结构还包括导线9、电介层5和塑封层4；塑封层4包封芯片8、导电层6和电介层(5)，导电层6和电介层(5)位于塑封层4和金属镀层2之下；电介层(5)把金属层(6)分隔成不同区域。所述电介层5不完全覆盖金属镀层2。导电层6连接金属镀层2并且导电层有一层或多层。当导电层有多层时，多层导电层6相连形成导电线路：导电层6位置处设置有金属球7，通过焊接植入。金属球7为锡球。
与现有技术相比，本实用新型的有益效果是：芯片8外面包覆塑封料，塑封料为酚醛树脂或者增强不饱和树脂材料，其强度高，使扇出(Fan‐out)结构的支撑强度增强，适合在薄型封装应用；而且扇出(Fan‐out)结构多变，应用广泛；使用铜的含量降低有利于低成本化；I/O端密度一般不会偏低；另外本实用新型通过去除载板1并在底层进行再布线，实现了低成本且可用于各种封装形式以及较高的精准度，同时植球间距利用线路层中铜的部分可以明显降低，加强整体的支撑强度。
附图说明
图1是本实用新型第一具体实施方式和第二具体实施方式中载板1的结构示意图；
图2是本实用新型第一具体实施方式和第二具体实施方式中载板1上金属镀层2和覆膜的结构示意图；
图3是本实用新型第一具体实施方式和第二具体实施方式中载板1上去除覆膜后金属镀层2的结构示意图；
图4是本实用新型第一具体实施方式和第二具体实施方式中载板1上金属镀层2和键合层3的结构示意图；
图5是本实用新型第一具体实施方式和第二具体实施方式中包封后的结构示意图；
图6是本实用新型第一具体实施方式中和第二具体实施方式去除载板的结构示意图；
图7是本实用新型第一具体实施方式中和第二具体实施方式底部填充电介层5的结构示意图；
图8是本实用新型第一具体实施方式和第二具体实施方式中填充电介层5和导电层6的结构示意图；
图9是本实用新型第一具体实施方式、第二具体实施方式和第三具体实施方式中植球后的结构示意图；
具体实施方式
以下结合附图和实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
第一具体实施方式：如图1‐图9所示，一种扇出型圆片级芯片正装封装结构，通过如下步骤实现：
步骤一：准备载板1和芯片8，载板1由玻璃片或硅片或者陶瓷片制成；
步骤二：通过电镀、化学镀或溅射的方式在载板1上制作金属镀层2；
步骤三：在载板1金属镀层2一面进行贴膜，使膜料成阵列分布，并通过曝光显影处理去除部分金属镀层2；
步骤四：通过光刻或者化学蚀刻的方法去除膜料；
步骤五：在金属镀层2上设置键合层3，键合层3的材料为银或钯或其合金；
步骤六：将芯片8正装安装固定在金属镀层2上并设置导线9连接芯片8和步骤五中设置的键合层3；
步骤七：包封，用填料料将芯片8、导线9、金属镀层2以及载板1的电镀面完全包封形成塑封层4，填料采用非环氧树脂类材料，如酚醛树脂、不饱和树脂类聚合物其中的任一种。
步骤八：采用光刻、化学蚀刻、减薄等方法去除载板1；
步骤九：在底部填充电介层5，电介层5不完全覆盖金属镀层2，电阶层采用有机高分子绝缘材料制成；
步骤十：填充导电层6，导电层6和金属镀层2相连，导电层6采用铜或者其合金制成；
步骤十一：重复步骤九和步骤十将多层导电层6相连制作成底层线路；
步骤十二：对上述步骤十一中形成的封装芯片8进行减薄、切割，形成单颗的扇出型圆片级芯片封装结构，在底部填充的导电层6位置设置锡球7。
第二具体实施方式：如图1‐图9所示，一种扇出型圆片级芯片正装封装结构通过如下步骤制得：
步骤一：准备载板1和芯片8，载板1由玻璃片或硅片或者陶瓷片制成；
步骤二：在载板1金属镀层2一面进行贴膜，使膜料成阵列分布；
步骤三：通过电镀、化学镀或溅射的方式在载板1上制作金属镀层2；
步骤四：通过光刻或者化学蚀刻的方法去除膜料；
步骤五：在金属镀层2上设置键合层3，键合层3的材料为银或钯或其合金；
步骤六：将芯片8正装安装固定在金属镀层2上并设置导线9连接芯片8和步骤五中设置的键合层3；
步骤七：包封，用填料料将芯片8、导线9、金属镀层2以及载板1的电镀面完全包封形成塑封层4，填料采用非环氧树脂类材料，如酚醛树脂、不饱和树脂类聚合物其中的任一种。
步骤八：采用光刻、化学蚀刻、减薄等方法去除载板1；
步骤九：在底部填充电介层5，电介层5不完全覆盖金属镀层2，电阶层采用有机高分子绝缘材料制成；
步骤十：填充导电层6，导电层6和金属镀层2相连，导电层6采用铜或者其合金制成；
步骤十一：重复步骤九和步骤十将多层导电层6相连制作成底层线路；
步骤十二：对上述步骤十一中形成的封装芯片8进行减薄、切割，形成单颗的扇出型圆片级芯片8封装结构；
步骤十三：在导电层6部位焊接锡球7。
第三具体实方式：如图9所示，一种扇出型圆片级芯片正装封装结构，包括金属镀层2、键合层3、芯片8、导线9、导电层6、电介层5、锡球7和塑封层；芯片8通过导线9连接键合层3、芯片8和键合层3分别设置安装在金属镀层2上，芯片8正装固定于金属镀层2上；塑封层是用填料包封芯片8、金属镀层2、导线9、键合层3以及导电层6和电介层5的上面形成，塑封层的填料采用非环氧树脂类高分子材料如酚醛树脂或者增强不饱和树脂类材料；导电层6连接金属镀层2并且有一层或多层，当有多层时，多层导电层6相连形成导电线路，底部导电层6位置处设置有锡球7；导电层6采用铜或者铜的合金为材料。优选地，用填料料将芯片8、导线9、金属镀层2以及载板1的电镀面完全包封形成塑封层4。
键合层采用的材料为银或钯或其合金。
本实用新型的有益效果是：芯片8外面包覆塑封料，塑封料为酚醛树脂或者增强不饱和树脂材料，其强度高，使扇出(Fan‐out)结构的支撑强度增强，适合在薄型封装应用；而且扇出(Fan‐out)结构多变，应用广泛；使用铜的含量降低有利于低成本化；I/O端密度一般不会偏低；另外本实用新型通过去除载板1并在底层进行再布线，实现了低成本且可用于各种封装形式以及较高的精准度，同时植球间距利用线路层中铜的部分可以明显降低，加强整体的支撑强度。
上述说明示出并描述了本实用新型的优选实施例，如前所述，应当理解本实用新型并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本实用新型的精神和范围，则都应在本实用新型所附权利要求的保护范围内。

Claims (10)

1.一种扇出型圆片级芯片正装封装结构，包括金属镀层(2)、键合层(3)、芯片(8)和导电层(6)；其特征在于：芯片(8)通过导线(9)连接键合层(3)，芯片(8)和键合层(3)分别设置安装在金属镀层(2)上；导电层(6)位于金属镀层(2)下与金属镀层(2)连接。
2.根据权利要求1所述的一种扇出型圆片级芯片正装封装结构，其特征在于：所述芯片(8)正装固定于金属镀层(2)上。
3.根据权利要求1所述的一种扇出型圆片级芯片正装封装结构，其特征在于：还包括电介层(5)和塑封层(4)；塑封层(4)包封芯片(8)、导电层(6)、导线(9)和电介层(5)，电介层(5)位于塑封层(4)和金属镀层(2)之下；电介层(5)把金属层(6)分隔成不同区域。
4.根据权利要求3所述的一种扇出型圆片级芯片正装封装结构，其特征在于：塑封层4的材料采用酚醛树脂或者增强不饱和树脂类材料或者二者的混合材料。
5.根据权利要求1所述的一种扇出型圆片级芯片正装封装结构，其特征在于：导电层(6)采用铜或者铜的合金为材料。
6.根据权利要求5所述的一种扇出型圆片级芯片正装封装结构，其特征在于：导电层(6)连接金属镀层(2)并且导电层有一层或多层。
7.根据权利要求5所述的一种扇出型圆片级芯片正装封装结构，其特征在于：当导电层有多层时，多层导电层(6)相连形成导电线路。
8.根据权利要求7所述的一种扇出型圆片级芯片正装封装结构，其特征在于：导电层(6)位置处设置有金属球(7)，通过焊接植入。
9.根据权利要求8所述的一种扇出型圆片级芯片正装封装结构，其特征在于：金属球(7)为锡球。
10.根据权利要求1所述的一种扇出型圆片级芯片正装封装结构，其特征在于：键合层(3)采用的材料为银或钯或其合金。
CN201420838565.2U 2014-12-24 2014-12-24 一种扇出型圆片级芯片正装封装结构 Active CN204348703U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420838565.2U CN204348703U (zh) 2014-12-24 2014-12-24 一种扇出型圆片级芯片正装封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420838565.2U CN204348703U (zh) 2014-12-24 2014-12-24 一种扇出型圆片级芯片正装封装结构

Publications (1)

Publication Number Publication Date
CN204348703U true CN204348703U (zh) 2015-05-20

Family

ID=53231954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420838565.2U Active CN204348703U (zh) 2014-12-24 2014-12-24 一种扇出型圆片级芯片正装封装结构

Country Status (1)

Country Link
CN (1) CN204348703U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634830A (zh) * 2019-09-20 2019-12-31 上海先方半导体有限公司 一种多芯片集成的封装方法和结构
CN113192854A (zh) * 2021-06-07 2021-07-30 季华实验室 一种低封装厚度的板级扇出型mosfet器件及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634830A (zh) * 2019-09-20 2019-12-31 上海先方半导体有限公司 一种多芯片集成的封装方法和结构
CN110634830B (zh) * 2019-09-20 2021-11-09 上海先方半导体有限公司 一种多芯片集成的封装方法和结构
CN113192854A (zh) * 2021-06-07 2021-07-30 季华实验室 一种低封装厚度的板级扇出型mosfet器件及其制作方法

Similar Documents

Publication Publication Date Title
CN104538318B (zh) 一种扇出型圆片级芯片封装方法
EP3096350B1 (en) Semiconductor package assembly and method for forming the same
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
CN105070671B (zh) 一种芯片封装方法
KR20180121893A (ko) 내장형 실리콘 기판의 팬 아웃 3d 패키지 구조
CN103904057B (zh) PoP封装结构及制造工艺
CN106560918A (zh) 半导体封装结构及其形成方法
WO2017049928A1 (zh) 一种芯片封装结构及封装方法
WO2017124670A1 (zh) 一种扇出型芯片的封装方法及封装结构
CN103915414A (zh) 倒装芯片晶片级封装及其方法
CN106558573A (zh) 半导体封装结构及形成该半导体封装结构的方法
CN106169452A (zh) 半导体封装组件及其制造方法
CN104952828A (zh) 覆晶堆叠封装结构及其制作方法
KR20140050507A (ko) 팬 아웃 웨이퍼 레벨 패키지 구조
CN103295926B (zh) 一种基于tsv芯片的互连封装方法
CN205039151U (zh) 一种堆叠型芯片封装结构
KR102223245B1 (ko) 패키징된 반도체 디바이스
CN104241217A (zh) 一种芯片背面裸露的扇出型封装结构及制造方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN107403768A (zh) 包括贯穿模球连接体的半导体封装及其制造方法
CN205488088U (zh) 埋入硅基板扇出型3d封装结构
CN204348703U (zh) 一种扇出型圆片级芯片正装封装结构
CN204348708U (zh) 一种扇出型圆片级芯片倒装封装结构
CN105225975B (zh) 封装结构及其制法
CN209276148U (zh) 一种基于扇出型封装结构的混合封装系统

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Jiangsu province Nantong City Chongchuan road 226004 No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: Jiangsu province Nantong City Chongchuan road 226004 No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong