CN103904107A - 半导体装置和制造半导体装置的方法 - Google Patents

半导体装置和制造半导体装置的方法 Download PDF

Info

Publication number
CN103904107A
CN103904107A CN201310729398.8A CN201310729398A CN103904107A CN 103904107 A CN103904107 A CN 103904107A CN 201310729398 A CN201310729398 A CN 201310729398A CN 103904107 A CN103904107 A CN 103904107A
Authority
CN
China
Prior art keywords
semiconductor regions
sic
semiconductor device
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310729398.8A
Other languages
English (en)
Inventor
清水达雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103904107A publication Critical patent/CN103904107A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了半导体装置和制造半导体装置的方法。根据一实施例，半导体装置包括第一半导体部件和导电电极。第一半导体部件用SiC制成。SiC包含作为n型或p型杂质的第一元素。第一半导体部件具有第一界面部分。第一界面部分被配置为具有第一元素的最大面密度。导电电极电气连接到第一界面部分。

Description

半导体装置和制造半导体装置的方法
相关申请的交叉引用
本申请基于并要求2012年12月27日提交的日本专利申请No.2012-286137的优先权，其全部内容并入此处作为参考。
技术领域
这里介绍的实施例一般涉及半导体装置以及制造半导体装置的方法。
背景技术
在半导体装置中，需要将n型区域和p型区域各自引入与金属的低电阻接触。在基于硅（Si）的元件的情况下，在一方面的n型区域和p型区域与另一方面的相同金属之间的势垒之和等于带隙的量值（magnitude），其大约为1电子伏特（eV）。在这种情况下，通过增大两个区域中掺杂物的浓度，获得足够低的接触电阻。也就是说，在基于Si的元件中，势垒足够低，且掺杂物可被充分引入并活性化。
在基于碳化硅（SiC）的元件的情况下，在一方面的n型区域和p型区域与另一方面的金属之间的势垒之和达到带隙的量值，其大约为3eV。在基于SiC的半导体装置中，极难获得半导体区域与电极之间的低接触电阻。
附图说明
图1为一示意性截面图，其示出了根据第一实施例的半导体装置的构造；
图2示出了状态密度；
图3为一流程图，其示出了根据第一实施例制造半导体装置的方法；
图4A到图9为示意性截面图，其示出了根据第一实施例制造半导体装置的方法；
图10A和图10B示出了元素的表面密度；
图11为一流程图，其示出了根据第二实施例制造半导体装置的方法；
图12A到图14为示意性截面图，其示出了根据第二实施例制造半导体装置的方法；
图15为一示意性截面图，其示出了根据第三实施例的半导体装置；
图16为一流程图，其示出了根据第三实施例制造半导体装置的方法；
图17A到图17C为示意性截面图，其示出了根据第三实施例制造半导体装置的方法；
图18为一示意性截面图，其示出了根据第四实施例的半导体装置；
图19为一流程图，其示出了根据第四实施例制造半导体装置的方法；
图20为一示意性截面图，其示出了根据第五实施例的半导体装置；
图21为一流程图，其示出了根据第五实施例制造半导体装置的方法；以及
图22A到图22C为示意性截面图，其示出了二极管；
具体实施方式
一般而言，根据一实施例，半导体装置包括第一半导体部件和导电电极。第一半导体部件用SiC制造。SiC包含作为n型或p型杂质的第一元素。第一半导体部件具有第一界面部分。第一界面部分被配置为具有第一元素的最大表面密度。C导电电极电气连接到第一界面部分。
下面将参照附图介绍多种实施例。在下面的介绍中，类似的构件用类似的参考标号表示，并适当地省略对介绍过一次的构件的介绍。
在下面的介绍中，标记n+、n、n-以及p+、p、p-代表各种导电类型中的杂质浓度的相对量值。也就是说，n+代表与n相比相对较高的n型杂质浓度，且n-代表与n相比相对较低的n型杂质浓度。类似地，p+代表与p相比相对较高的p型杂质浓度，且p-代表与p相比相对较低的p型杂质浓度。
（第一实施例）
图1为一示意性截面图，其示出了根据第一实施例的半导体装置的构造。
图1所示根据第一实施例的半导体装置110包括基板200、第一半导体区域202、第二半导体区域210、第三半导体区域230、第四半导体区域220、第一电极240、第二电极262、控制电极260以及绝缘膜250。
在半导体装置110中，基板220、第一半导体区域202、第二半导体区域210、第三半导体区域230以及第四半导体区域220包括SiC（碳化硅）。半导体装置110例如为DiMOSFET（双注入金属氧化物半导体场效应管）。
基板200例如为n型（n+）SiC基板。第一半导体区域202为在基板200上形成的n型（n-）SiC半导体层。第一半导体区域202例如为DiMOSFET的击穿电压保持层。
第二半导体区域210被设置在第一半导体区域202的一部分上。第二半导体区域210为p型（p-）SiC半导体层。第二半导体区域210例如为DiMOSFET的基极区域。
第三半导体区域230被设置在第二半导体区域210的一部分上。第三半导体区域230为n型（n+）SiC半导体层。第三半导体区域230例如为DiMOSFET的源极区域。
第四半导体区域220被设置在第二半导体区域210的一部分上。第四半导体区域220与第三半导体区域230并置。第四半导体区域220为p型（p+）SiC半导体层。第四半导体区域220为与第二半导体区域210（基极区域）的接触区域。
在此实施例中，连接基板200和第一半导体区域202的方向被称为Z方向（第一方向）。与Z方向正交的方向之一被称为X方向（第二方向）。与Z方向和X方向正交的方向被称为Y方向（第三方向）。
在半导体装置110中，第一半导体区域202、第二半导体区域210、第三半导体区域230和第四半导体区域220构成构造体100。
构造体100具有第一表面100a。第一表面100a是构造体100的在与基板200相反侧上的表面。构造体100包括这样的部分：其中，第一半导体区域202、第二半导体区域210和第三半导体区域230在X方向上以这样的顺序布置。构造体100包括这样的部分：其中，第一半导体区域2-2、第二半导体区域210和第三半导体区域230在Z方向上以这样的顺序布置。
第一半导体区域202、第二半导体区域210和第三半导体区域230以这样的顺序在Z方向上堆叠。第一半导体区域202的一部分向第一表面100a露出。第二半导体区域210的一部分向着第一表面100a露出。第三半导体区域230的一部分向着第一表面100a露出。在构造体100的第一表面100a侧上，第一半导体区域202的一部分、第二半导体区域210的一部分以及第三半导体区域230的一部分在X方向上布置。第二半导体区域210的一部分被设置在第一半导体区域202的一部分和第三半导体区域230的一部分之间。
在制造构造体100时，第二半导体区域210在第一半导体区域202的表面侧部分中形成。第三半导体区域230在第二半导体区域210的表面侧部分中形成。
在第一表面100a侧设置在第一半导体区域202的一部分和第三半导体区域230的一部分之间的第二半导体区域210的一部分构成用作DiMOSFET的沟道的部分。
第一电极240与第三半导体区域230以及第四半导体区域220接触。第一电极240包括导电材料。第一电极240例如为DiMOSFET的源极。
第二电极262与基板200的下表面接触。第二电极262包括导电材料。第二电极262例如为DiMOSFET的漏极。第二电极262欧姆连接到基板200。
在半导体装置110的构造中，第四半导体区域220例如为第一半导体部件。第三半导体区域230例如为第二半导体部件。第四半导体区域220可以为第二半导体部件。第三半导体区域230可以为第一半导体部件。在此实施例的介绍中，假设第四半导体区域220是第一半导体部件且第三半导体区域230是第二半导体部件。
绝缘膜250被设置在构造体100的第一表面100a上。绝缘膜250用作DiMOSFET的栅极绝缘膜。绝缘膜250沿着第一表面100a设置。绝缘膜250被设置在第一半导体区域202、第二半导体区域210和第三半导体区域230上。
控制电极260被设置在绝缘膜250上。控制电极260用作DiMOSFET的栅极电极。
在半导体装置110中，第四半导体区域220包括作为p型杂质的元素。p型杂质元素是硼（B）、铝（Al）和锗（Ge）中的至少一种。在第四半导体区域220中，p型杂质元素的表面密度最大化的部分在从第四半导体区域220与第一电极240之间的界面225到进入第四半导体区域220中1纳米（nm）深度（在Z方向上的距离）的范围内存在。通常，杂质不在界面上聚集。如后面所示出的，通过特殊的制造方法，杂质在与通常情况相反的位置引入，并建立锁止（pin）状态。因此，杂质由于与金属的相互作用在界面上聚集。这里，相反的位置意味着，通常位于Si位置的杂质（B，Al，Ga）位于C位置。例如，在界面的XPS（X射线光电子能谱）测量中，通常，Al-C键是占优势的，且观测不到Al-Si键。形成对比的是，在此实施例的构造中，观测到Al-Si键。
在这种半导体装置110中，在第四半导体区域220与第一电极240之间获得低的接触电阻。
在半导体装置110中，第三半导体区域230包含作为n型杂质的元素。N型杂质元素是氮（N）、磷（P）和砷（As）中的至少一种。在第三半导体区域230中，n型杂质元素的表面密度最大化的部分在从第三半导体区域230与第一电极240之间的界面225到进入第三半导体区域230中1nm深度（Z方向上的距离）的范围内存在。通常，杂质不在界面上聚集。如后面所示出的，通过特殊的制造方法，杂质在与通常情况相反的位置引入，并建立锁止状态。因此，杂质由于与金属的相互作用在界面上聚集。这里，相反的位置意味着，通常位于Si位置的杂质（P，As）位于C位置。或者，相反的位置意味者，通常位于C位置的杂质（N）位于Si位置。例如，在界面的XPS测量中，通常，P-C键是占优势的，且观测不到P-Si键。形成对比的是，在此实施例的构造中，观测到P-Si键。或者，通常，N-Si键是占优势的，且观测不到N-C键。形成对比的是，在此实施例的构造中，观测到N-C键。
在这种半导体装置110中，在第三半导体区域230与第一电极240之间获得低的接触电阻。因此，在半导体装置110中，对于第四半导体区域220和第三半导体区域230二者，形成具有低接触电阻的第一电极240。
与第二电极262接触的基板200包含作为n型杂质的元素。n型杂质元素是N、P和As中的至少一种。在基板200中，n型杂质元素的表面密度最大化的部分在从基板200与第二电极262之间的界面205到进入基板200中1纳米（nm）深度（在Z方向上的距离）的范围内存在。通常，杂质不在界面上聚集。如后面所示出的，通过特殊的制造方法，杂质在与通常情况相反的位置引入，并建立锁止状态。因此，杂质由于与金属的相互作用在界面上聚集。这一点类似于杂质在第三半导体区域230与第一电极240之间的界面225上聚集。
在这种半导体装置110中，在第二电极262和基板200之间获得低的接触电阻。
这里，介绍了半导体装置110中在包含SiC的半导体部件与电极之间获得低接触电阻的原理。
在上面介绍的半导体装置110中，借助各部分的图案（pattern）的微细化，希望形成这样的电极：其用单一金属材料制造，并欧姆连接到半导体装置110中的第三半导体区域230和第四半导体区域220二者。
典型地，用相同金属材料制成的第一电极240可在n型第三半导体区域230和p型第四半导体区域220上形成。在这种情况下，用n型SiC制成的第三半导体区域230具有高的导通电阻。另一方面，在用p型SiC制成的第四半导体区域220中，有效地形成电阻器和电容器。这导致开关速度的问题。
另外，考虑到对准准确度的限制以及过程的简化，需要用相同制造过程形成具有低接触电阻的电极的技术。也就是说，需要这样的技术：在n型第三半导体区域230和p型第四半导体区域220上，用相同材料形成具有低电阻的接触电极。
在此背景下，对于与大的n型SiC区域的接触，通过在高温处理中使用界面反应层获得好的接触电阻。然而，对于与p型SiC区域的接触，即使在大的区域中仍难以获得足够低的接触电阻。这是由于SiC材料的材料特性造成的。这是因为这种材料具有大的带隙。
具体而言，对于与n型SiC区域处于低电阻接触的电极，关于p型SiC区域的势垒具有与带隙接近的量值。因此，特别地，在具有与Si相比较宽带隙的半导体（宽带隙半导体）中，难以获得p型SiC区域和电极之间的低接触电阻。
对于p型SiC区域的高接触电阻在装置运行时导致大的RC时间常数。这降低了运行速度。另外，在大量电流在p型SiC区域内流动的元件（例如IGBT（绝缘栅型双极型晶体管））的情况下，发生高损耗。
特别地，在包括彼此相邻的n型SiC区域和p型SiC区域的结构中，SiC区域可能需要保持等电位。于是，在结构上，嵌入了npn双极型晶体管。通过禁止从n型SiC区域向p型SiC区域的载流子注入，此双极型晶体管的运行受到控制。
在以高浓度进行离子注入（p+的制造和n+的制造）、形成牺牲氧化物膜以及以高温形成电极的各个过程中，在SiC基板中产生大量C缺陷。
发明人已经进行作为计算电子状态的方法的第一原理计算。根据这种计算，参照释放的Si形成硅体的情况，Si缺陷的产生需要7-8eV的能量。即使在SiC基板表面附近，Si缺陷的产生仍需要大约5eV的能量。
形成对比的是，参照释放的C形成C体的情况，C缺陷以大约4eV的能量出现。另外，在SiC基板表面上，C缺陷以低至0.75-2eV的能量出现。前面提到的过程中产生大量C缺陷的原因在于，在第一位置上，C缺陷在SiC基板表面、SiC区域和绝缘膜（例如SiO2）之间的界面以及SiC区域与金属之间的界面上容易地产生。
这里，第一原理计算基于使用局部密度近似的密度泛函方法。对于Si，使用保范伪势。对于除了Si的物质，例如C，使用由Vanderbil等建立的超软伪势。
图2示出了状态密度。
在图2中，纵轴代表状态密度（DOS）。如图2所示，C缺陷的产生导致隙态（in-gap state）的发生以及导电带边缘的带结构的变化。这产生了局部电阻改变区域。也就是说，C缺陷产生了电流的面内不均匀性。
为了改进装置特性，重要的是制造具有均匀的面内电阻（体电阻和接触电阻）的单元。如果所产生的C缺陷仍然存在，发生局部击穿，且装置不能获得足够长的寿命。因此，有必要以某种方法减少界面附近的C缺陷。
在此背景下，为了考虑SiC基板中的C缺陷的电子状态，通过第一原理计算来确定4H结构的SiC（下面称为“4H-SiC”）中的C缺陷的电子状态。图2示出了4H-SiC中的C缺陷的状态密度。
如果在SiC结构中产生C缺陷，C缺陷周围的四个Si各自获取一个悬空键。Si的悬空键具有与SiC的带隙中点接近的状态。因此，通过C缺陷周围的四个Si的悬空键的相互作用，在间隙中形成分裂到结合状态和反结合状态的状态。
然而，在SiC中，导电带和价电子带的能量位置随着结构变化。因此，由于Si的悬空键的相互作用产生的结合状态和反结合状态之间在间隙中的位置关系取决于SiC的结构。
如图2所示，在4H结构中，反结合状态在紧挨着导电带的下方发生。在这种状态下，电子被俘获。因此，这种状态导致迁移率的降低。
这里，介绍掺杂物的引入位置和活性化。
通过这种第一原理计算，计算在这样的情况下的电子状态：作为p型掺杂物的B、Al和Ga且作为n型掺杂物的N、P和As被引入多种位置。
简短而言，对于作为p型掺杂物的B、Al和Ga以及作为n型掺杂物的P和As，位于Si位置的元素形成宽广状态（broad state）并用作掺杂物。另外，仅仅对于作为n型掺杂物的N，位于C位置的元素形成宽广状态并用作掺杂物。也就是说，在通常的最稳定的结构中，各个元素用作掺杂物。
然而，发明人新近发现，如果在与其用作掺杂物的通常位置相反的位置引入置换元素，p型掺杂物紧挨着价电子带的上方形成定域态，且n型掺杂物紧挨着导电带的下方形成定域态。
具体而言，位于C位置的作为p型掺杂物的B、Al以及Ga和作为n型掺杂物的P以及As形成定域态，且不用作掺杂物。另外，位于Si位置的作为n型掺杂物的N形成定域态，且不用作掺杂物。也就是说，通过在与用作掺杂物的通常位置相反的位置进行置换引入的元素形成定域态，且不用作掺杂物。
这里，如果掺杂物和Si被共掺杂，掺杂物可在C位置引入。另一方面，如果掺杂物和C被共掺杂，掺杂物可在Si位置引入。这用于从定域态和宽广状态中选择掺杂物的状态。
定域态的使用允许在电极金属和SiC区域之间交换电子。结果，电极金属的能量位置可被固定（下面称为“锁止”）到SiC半导体带隙的带边缘。
在n型SiC中，电子从定域态中释放。因此，使得电极金属的有效功函数较浅。相应地，电极金属的能量被锁止到导通带的边缘位置。这实现了n型SiC和电极金属之间的低接触电阻。
在p型SiC中，与n型SiC形成对比的是，电子从电极金属侧移动到定域态。因此，电极金属的有效功函数较深。相应地，电极金属的能量被锁止到价电子带的边缘位置。这实现了p型SiC和电极金属之间的低接触电阻。
这里，如果在SiC区域中存在电极金属的情况下进行退火，定域态在SiC区域和电极之间的界面附近聚集。如果电极金属在SiC区域中存在，那么，由于电子迁移的能量增益，定域态在界面上聚集，使得电子能与电极金属进行交换。然而，即使在电极金属不在SiC区域上存在的情况下进行退火，由于不存在电子迁移的能量增益，定域态不在SiC表面上聚集。也就是说，重要的是在电极形成后进行退火。这里，通常，由于不存在定域态，即使在电极形成之后进行退火，杂质仍不在界面上聚集。
下面介绍C缺陷产生的机制。
为了阐明SiC基板表面附近缺陷产生的机制，通过第一原理计算确定SiC基板表面的缺陷的产生能量。SiC基板的C表面的最外表面处产生C缺陷需要的能量是0.75eV。SiC基板的Si表面的最外表面处产生Si缺陷需要的能量是4.6eV。缺少氢终结化的SiC基板的最外表面上的元素具有悬空键。因此，最外表面处的元素被置于高能状态。相应地，发现最外表面处的元素容易脱离，并产生缺陷。
下面，通过第一原理计算确定SiC基板中的缺陷的产生能量。C缺陷产生需要的能量是4.0eV。Si缺陷产生需要的能量是7.5eV。因此，发现在SiC基板中，最可能产生C缺陷。
在金属与SiC基板之间的界面附近，以及在绝缘膜（SiO2）与SiC基板之间的界面附近，缺陷扩散到SiC基板中，同时，内部元素（C和Si）与在表面上产生的缺陷彼此交换。因此，发现许多缺陷在金属与SiC基板之间的界面附近以及绝缘膜（SiO2）与SiC基板之间的界面附近在SiC基板中产生。
如从前面提到的C缺陷与Si缺陷的产生能量看到的，如果通过离子注入引入掺杂物和类似物，产生大量C缺陷。在任何情况下，通过通常的MOSFET制造过程，C缺陷以至少1017/cm3以上产生，在许多情况下，可看作C缺陷以1018/cm3以上产生。
因此，在金属与SiC基板之间的界面附近以及绝缘膜（SiO2）与SiC基板之间的界面附近产生许多界面C缺陷。这在基于4H-SiC基板的MOSFET中导致经过电极的电流中的变动。
在通过外延生长形成的SiC基板中，C缺陷仅仅以大约1013/cm3产生。另一方面，如果例如掺杂物的离子被注入这种SiC基板，C缺陷急剧增多。即使在低剂量下，C缺陷达到1017/cm3。在高剂量下，C缺陷容易达到1018/cm3。
在基于4H-SiC基板的MOSFET中，已经报告1×1018/cm3以上的界面状态。SiC基板中的C缺陷可交换最大四个电子。因此，在C缺陷量方面，界面状态对应于2.5×1017/cm3以上。例如，界面状态分布在大约8.9×1016/cm3（在表面密度方面，2×1011/cm2）以上且8.9×1019/cm3（在表面密度方面，2×1013/cm2）以下。在C缺陷量方面，这对应于2.2×1016/cm3以上且2.3×1019/cm3以下。然而，最大值应当考虑为前面提到的8.9×1019/cm3以下的值。这还依赖于绝缘膜（SiO2）的膜形成。C缺陷类似地由于绝缘膜（SiO2）的膜形成、绝缘膜（SiO2）的去除以及电极金属（Ni、Ti、Al等）的膜形成而产生。
结果，C缺陷的量为2.2×1016/cm3以上且8.9×1019/cm3以下。在更为有利的过程中，C缺陷的量被抑制到2.2×1016/cm3以上且2.3×1019/cm3以下。
在此实施例中，通过掺杂物（对于p型，B、Al或Ga，或者对于n型，P或As）和Si的共掺杂，SiC基板的C位置用掺杂物填充。这里，可对许多C缺陷进行填充。因此，C缺陷的量被抑制到可以与通过外延生长形成的SiC膜相比较的程度。这些掺杂物位于C位置而不是通常的Si位置，并形成定域态。因此，这些掺杂物在界面上聚集，以构成锁止位置。
另外，在N的情况下，进行与C的共掺杂。共掺杂的C填充C缺陷。因此，再一次地，C缺陷的量被抑制到可以与通过外延生长形成的SiC膜相比较的程度。在任何情况下，在此实施例中，C缺陷的量得到充分抑制。
下面是以上研究的结果。在p型SiC半导体部件连接到基于导电材料的电极的半导体装置中，p型掺杂物（B、Al和Ga中的至少一种）的表面密度在电极与连接于其上的p型SiC半导体部件之间的界面部分中最大化。因此，在p型SiC半导体部件和金属电极之间获得低的接触电阻。这里，半导体部件和电极之间的界面部分指的是从半导体部件与电极之间的界面到进入半导体部件中大约1nm的深度的范围。界面部分可被配置为半导体部件的部分，或设置在半导体部件和电极之间。
另外，在n型SiC半导体部件连接到基于导电材料的电极的半导体装置中，n型掺杂物（N、P和As中的至少一种）的面密度在电极与连接于其上的n型SiC半导体部件之间的界面部分中最大化。因此，在n型SiC半导体电阻部件和金属电极之间获得低的接触电阻。这里，上面介绍的p型掺杂物和n型掺杂物可以是任何材料的组合。
另外，可在n型SiC半导体部件、p型SiC半导体部件以及一个电极（用相同材料制成）的金属之间获得低电阻接触。另外，在与p型SiC的接触以及与n型SiC的接触中，使用界面上的锁止。因此，对接触的金属材料的依赖性非常低。因此，可使用常用电极材料（TiN、W、多晶硅、Ni等）。
另外，使得经过金属和SiC之间界面的电流的面内分布均匀。这抑制了装置单元之间的电流分布，并改进了装置的可靠性。也就是说，由于局部大电流流动导致的击穿模式得到抑制。
换句话说，根据此实施例的半导体装置110包括：基于导电材料的电极（例如第一电极240）；以及，半导体部件（例如第四半导体区域220），其连接到此电极，并包含含有作为p型杂质的B、Al和Ga中的至少一种的SiC。在此半导体部件中，杂质面密度最大化的部分在电极与半导体部件之间的界面部分（从界面225到进入半导体部件中大约1nm的深度的范围（第二界面部分））中存在。
另外，根据此实施例的半导体装置110包括：基于导电材料的电极（例如第一电极240，第二电极262）；以及，半导体部件（例如第三半导体区域230，基板200），其连接到此电极，并包含含有作为n型杂质的N、P和As中的至少一种的SiC。在此半导体部件中，杂质面密度最大化的部分在电极与半导体部件之间的界面部分（从界面225到进入半导体部件中大约1nm的深度）中存在。
接下来考虑界面上的原子的面密度。
首先，详细示出了下限。
4H-SiC的最外表面上的元素的面密度大约为2原子（Si和C的对层）/单位单元的面积=2/（晶格常数a×晶格常数a×√3/2）=2.4×1015/cm2。
如果在最外表面上累积元素的5%以上的掺杂物，则可靠地发生锁止。这里，“锁止材料”的量的下限通过界面上要求的电压漂移量来确定。对于n型，电压漂移量大约为0.1V（故4.3eV以上的金属的功函数变为小于4.2eV的有效功函数）。对于p型，电压漂移量大约为1.7V（故仅5.7eV以下的金属的功函数变为大于7.4eV的有效功函数）。金属与SiC基板之间界面所构成的固定极化量导致的漂移X（伏特）如下计算。
X=（电荷）×（面密度）×（极化长度）/介电常数
其在下面更为详细地介绍。
X（伏特）=（电荷）×（面密度）×（极化长度）/介电常数
=（电荷2×1.602×10-19库仑）×（面密度cm-2）×（极化长度×10-8cm）/（相对介电常数ε）/[8.854×10-12]（法拉/米）
=1.81×10-14（以cm-2为单位的个数面密度）×（以
Figure BDA0000446711480000141
为单位的极化长度）/（相对介电常数）
这里，SiC基板中的掺杂物的电荷是1，个数面密度（number areadensity）大约是1013cm-2，且相对介电常数是10。由于考虑下限，极化长度被设置为其最大值，即大约
Figure BDA0000446711480000142
相应地，漂移X如下给定。
X=1.81×10-14×1×1013×10/10=0.18（V）
对于n型，为了获得大约0.1V，需要0.56×1013cm-2以上。对于p型，为了获得大约1.7V，需要9.4×1013cm-2以上。低于这些值，不能获得所需要的漂移量，并使电阻值较高。
接下来详细示出上限。
如果累积最外表面上的元素的50%以上的掺杂物，单层被掺杂物替代。基本上，在这一阶段，许多C位置（仅在N的情况下，Si位置）被掺杂物替代。因此，50%（1.22×1015/cm2）是足够的。
由上面的公式，确定上限。在确定上限方面，极化长度被设置为其最小值，即大约
Figure BDA0000446711480000143
对于n型，界面上的漂移量为1.5V以下（使得5.7eV的功函数变为小于4.2eV的有效功函数）是足够的。因此，上限仅仅需要是4.2×1014cm-2以下。对于p型，界面上的漂移量为3.1V以下（使得4.3eV的功函数变为大于7.4eV的有效功函数）是足够的。因此，上限仅仅需要是8.7×1014cm-2以下。这里所示的上限在极化长度大约为
Figure BDA0000446711480000144
的假设下确定。然而，极化长度可增大到大约
Figure BDA0000446711480000145
因此，上限大约为前述的1/5也是足够的。优选为，上限尽可能小。因此，对于n型，上限仅需要为8.4×1013cm-2以下。对于p型，上限为1.7×1014cm-2以下是足够的。
在半导体装置110中，第三半导体区域230的界面部分中的杂质元素（Ｎ、Ｐ和As的至少一种）的面密度为0.56×1013cm-2以上且1.22×1015cm-2以下。优选为，面密度为0.56×1013cm-2以上且4.2×1014cm-2以下。更为优选的是，面密度为0.56×1013cm-2以上且8.4×1013cm-2以下。于是，发生到带边缘的锁止。因此，获得n型SiC半导体和电极的低接触电阻结构。
在半导体装置110中，第四半导体区域220的界面部分中的杂质元素（B、Al和Ga的至少一种）的面密度为9.4×1013cm-2以上且1.22×1015cm-2以下。优选为，面密度为9.4×1013cm-2以上且8.7×1014cm-2以下。更为优选的是，面密度为9.4×1013cm-2以上且1.7×1014cm-2以下。于是，发生到带边缘的锁止。因此，获得p型SiC半导体和电极的低接触电阻结构。
下面介绍半导体装置110的具体示例。
如图1所示，在半导体装置110中，多个第二半导体区域210被设置在第一半导体区域202的表面的一部分上，并彼此间隔开。第二半导体区域210有选择地从表面到第一半导体区域202的中途深度形成。
在一半导体装置110中，两个第二半导体区域210被放置为将第一半导体区域202的部分区域夹在中间。在各个第二半导体区域210的表面的一部分上，设置第三半导体区域230。第三半导体区域230有选择地从表面到第二半导体区域210的中途深度形成。
在每个第二半导体区域210的一部分上，第四半导体区域220被设置为邻近第三半导体区域230。因此，多个第二半导体区域210有选择地在第一半导体区域的一部分上形成。该多个第二半导体区域210连接到第三半导体区域230和第四半导体区域220。
在图1所示的示例中，在第二半导体区域210的表面的一部分上，放置彼此邻近的第三半导体区域230和第四半导体区域220。在一个半导体装置110中，两个第四半导体区域220被放置为将两个第三半导体区域230夹在中间。
换句话说，在一个半导体装置110中，第四半导体区域220被放置在第三半导体区域230外侧。在各个第二半导体区域210中，与第一半导体区域202电气连通的沟道区域在第三半导体区域230的内侧形成。
绝缘膜250形成为跨从两个第三半导体区域230之一的部分表面到另一个的部分表面的部分。绝缘膜250由例如SiO2制成。绝缘膜250被形成为与第三半导体区域230的部分表面在两侧上接触，与未形成第三半导体区域230以及第四半导体区域220的各个第二半导体区域210的表面接触，并与两个第二半导体区域210之间的第一半导体区域202（沟道间区域）的表面接触。
在绝缘膜250上形成控制电极260。绝缘膜250是栅极绝缘膜的示例。因此，控制电极260经由绝缘膜250形成，其跨两侧上的第三半导体区域230、未形成第三半导体区域230和第四半导体区域220的各个第二半导体区域210的局部区域以及两个第二半导体区域210之间的第一半导体区域202（沟道间区域）。控制电极260是栅极电极。
另外，第一电极240在第三半导体区域230的表面和第四半导体区域220的表面的另一部分上形成。第一电极240是源极电极。
这里，第四半导体区域220包含B、Al和Ga中的至少一种元素（下面称为“元素A”）。元素A的面密度最大化的部分被设置在与第一电极240的界面部分。第一电极240欧姆连接到第四半导体区域220。在DiMOSFET中，第四半导体区域220是与基板200的接触区域。
在第四半导体区域220中，如果元素A被引入界面附近的C位置，则在价电子带上方附近引入定域态。为了实现这一点，元素A和Si在界面附近被引入（共同注入）。另外，在金属被连接之后，位于C位置的元素A被扩散（在金属连接之后退火）。共同注入可对于元素A以及Si同时进行。或者其中的一者可首先注入。在此实施例使用的基本模式中，元素A被注入，且仅在其表面位置上，后来注入Si。
这是因为在金属连接到第四半导体区域220后，电子可从金属侧迁移到界面定域态，且整个系统可通过迁移稳定化。这种稳定化能量是用于将元素A累积到界面的驱动力。
这里，如果金属没有连接到第四半导体区域220，电子不能迁移。因此，元素A不能聚集到表面。也就是说，单纯存在元素A是不够的。元素A需要形成定域态，并在连接到金属后受到扩散退火。
由于电子迁移引起的前面提到的稳定化能量，用于扩散元素A的退火在大约700℃以下的低温处理中进行。前述内容实现了p型SiC和电极之间的界面的接触电阻降低。
第三半导体区域230包含N、P和As中的至少一种元素（下面称为“元素D”）。元素D的面密度最大化的部分设置在与第一电极240的界面部分中。电极240欧姆连接到第三半导体1区域230。第三半导体区域230为DiMOSFET的源极区域。
在第三半导体区域230中，在元素D为P或As的情况下，如果元素D在界面附近引入C位置，则在价电子带上方附近产生定域态。在第三半导体区域230中，在元素D为N的情况下，如果元素D被引入界面附近的Si位置，在价电子带上方附近产生定域态。
为了实现这一点，在元素D为P或As的情况下，元素D和As在界面附近被引入（共同注入）。在元素D为N的情况下，元素D和C在界面附近被引入（共同注入）。另外，在金属被连接之后，位于C位置或Si位置的元素D被扩散（金属连接后的退火）。共同注入可对于元素D以及Si（C）同时进行。或者，它们中的一个可首先注入。在此实施例使用的基本模式中，元素D被注入，且仅在其表面部分中，后来注入Si（C）。
这是因为在金属被连接到第三半导体区域230后，电子可从界面定域态迁移到金属侧，且整个系统可通过迁移稳定化。这种稳定化能量是用于将元素D（N、P、As等）累积到界面的驱动力。
这里，如果金属未被连接到第三半导体区域230，电子不能迁移。因此，元素D不能连接到表面。也就是说，单纯存在元素D是不够的。元素D需要形成定域态，并在连接到金属后受到扩散退火。
由于电子迁移引起的前面提到的稳定化能量，用于扩散元素D的退火在大约700℃以下的低温处理中进行。前述内容实现了n型SiC和电极之间的界面的接触电阻降低。
在此实施例中，通过离子注入将元素A引入第四半导体区域220。另外，在此实施例中，通过离子注入将元素D引入第三半导体区域230。在元素A和Si的共同注入中，或在元素D与Si的共同注入中，掺杂物填充C位置，以形成定域态。结果，大量C缺陷被填充。
在元素D和C的共同注入中，所引入的C填充碳缺陷。因此，大量碳缺陷可被填充。碳缺陷在隙中形成定域态。这导致接触电阻的大的面内分布。此实施例抑制碳缺陷，并解决了面内分布的问题。
如上面所介绍的，对于n型SiC区域和p型SiC区域各自的“界面添加元素”被包含在内，使得面密度在与电极的界面部分最大化。这能对于n型SiC以及p型SiC的每一种实现与电极的电阻降低。另外，例如，用相同金属材料制成的电极（例如第一电极240）可通过n型SiC区域（例如第三半导体区域230）以及p型SiC区域（例如第四半导体区域220）上相同的制造过程形成。
第一实施例可实现第一电阻降低（作为n型SiC区域的第三半导体区域230和构成源极电极的第一电极240之间的接合处的电阻降低）、第二电阻降低（作为p型SiC区域的第四半导体区域220和构成源极电极的第一电极240之间的接合处的电阻降低）以及第三电阻降低（作为n型SiC区域的基板200和构成漏极电极的第二电极262之间的接合处的电阻降低）。
第一实施例不限于此。也就是说，第一实施例可被配置为实现第一电阻降低、第二电阻降低和第三电阻降低中的仅仅一种或两种。
在将来，借助图案的微细化，接触需要用同样的金属材料既在n型SiC区域又在p型SiC区域上形成。在这种情况下，考虑到图案对准准确度限制和过程简化，希望同时形成低电阻电极。
换句话说，希望简单地通过形成一个电极而获得n型SiC区域和p型SiC区域二者之上的低电阻接触的技术。如果不能实现这样的电阻降低，使得导通电阻在n型SiC区域中较高。另一方面，在p型SiC区域中，有效地形成电阻器和电容器。这降低了开关速度。对p型SiC区域的高接触电阻导致装置运行时的大的RC时间常数。这降低了运行速度。
根据第一实施例，接触可既在n型SiC区域又在p型SiC区域上由同样的金属材料形成。另外，可同时形成低电阻电极。因此，在n型SiC区域中，导通电阻可降低。另一方面，在p型SiC区域中，切换速度可增大。
此实施例的技术基于用于形成接触的退火温度大约为700℃以下的低温处理。结果，该处理可在不干扰SiC与绝缘膜之间的界面的情况下进行。这种低温处理还明显有助于半导体装置特性改进。
下面介绍用于制造半导体装置110的方法。
图3为一流程图，使用了根据第一实施例用于制造半导体装置的方法。
图4A到图9为示意性截面图，示出了根据第一实施例用于制造半导体装置的方法。
如图3所示，用于制造半导体装置的方法包括：形成第一半导体区域（步骤S100），形成第二半导体区域（步骤S102），形成第三半导体区域（步骤S104），离子注入（步骤S106），形成第四半导体区域（步骤S108），离子注入（步骤S110），退火（S112），形成绝缘膜（步骤S114），形成第一电极（步骤S116），低温退火（步骤S118），形成控制电极（步骤S120），形成第二电极（步骤S122），以及低温退火（步骤S124）。
在步骤S100的形成第一半导体区域中，如图4A所示，在n+-SiC的基板200的表面上，形成作为n--SiC半导体层的第一半导体区域202。
作为基板200，例如，使用固体单晶体SiC基板。基板200中的杂质浓度（掺杂浓度）优选为1×1016原子/cm3以上且小于1×1020原子/cm3。在此实施例中，基板200的杂质浓度例如为6×1017原子/cm3。另外，在下面的示例中，除非另有说明，无论p型与n型，使用具有6×1017原子/cm3杂质浓度的基板200。基板200优选为具有（0001）表面的六边形SiC基板（4H-SiC基板）。通过外延气相生长技术，第一半导体区域202在基板200的表面上形成。
在形成外延层时，作为原料气体，例如，使用SiH4气体和C3H8气体。作为杂质（掺杂物），使用N、P、和As中的至少一个。第一半导体区域202构成半导体装置110的击穿电压保持层。
第一半导体区域202的膜厚度优选为例如0.5微米（μm）以上且20μm以下。在此实施例中，第一半导体区域202的膜厚度例如为10μm。
第一半导体区域202的杂质浓度（掺杂浓度）例如为8×1014原子/cm3以上且小于3×1017原子/cm3。在此实施例中，第一半导体区域202的杂质浓度为例如5×1015原子/cm3。另外，在下面的示例中，除非另有说明，使用具有5×1015原子/cm3杂质浓度的第一半导体层202。
在步骤S102的形成第二半导体区域时，如图4B所示，通过光刻和蚀刻形成的氧化物膜（未示出）被用作掩模，以便有选择地将p型导电的杂质注入第一半导体区域202。因此，形成作为p--SiC半导体区域的第二半导体区域210。
第二半导体210区域中的杂质浓度例如为1×1016原子/cm3。另外，在下面的示例中，除非另有说明，使用具有1×1016原子/cm3杂质浓度的第二半导体层210。
作为p型杂质的Al离子的注入在例如这样的条件下进行：1×1015/cm2的剂量，以及80keV的能量。在此实施例中，离子注入通过将基板加热到例如300℃来进行。第二半导体区域210中的杂质浓度优选为1×1013/cm3以上且5×1017/cm3以下。更为优选的是，第二半导体区域210中的杂质浓度为1×1015/cm3以上且5×1016/cm3以下。
在步骤S104的形成第三半导体区域时，如图5A所示，通过光刻和蚀刻形成的氧化物膜（未示出）被用作掩模，以便有选择地将n型杂质注入第二半导体区域210的表面的一部分。因此，形成作为n+-SiC半导体区域的第三半导体区域230。N、P和As中的至少一种被用作杂质。
第三半导体区域230中的杂质浓度例如为2×1020原子/cm3。作为n型杂质的N离子的注入在例如这样的条件下进行：1×1015原子/cm2的剂量，以及40keV的能量。在实施例中，通过将基板200加热到300℃进行离子注入。
第三半导体区域230中的杂质浓度优选为1×1014原子/cm3以上且5×1020原子/cm3以下。更为优选的是，第三半导体区域230中的杂质浓度为5×1015原子/cm3以上且3×1020原子/cm3以下。
在步骤S106的离子注入中，如图5B所示，Si或C离子在第三半导体区域230的表面附近注入。在这种离子注入中，使用与形成第三半导体区域230时所用掩模相同的掩模。
在第三半导体区域230的杂质是N的情况下，C离子在此离子注入中被注入。因此，第三半导体区域230的N被引入SiC的Si位置，以形成定域态。
在第三半导体区域230的杂质是P和As中的至少一种的情况下，Si离子在此离子注入中被注入。因此，第三半导体区域230的P或As被引入SiC的C位置，以形成定域态。
在步骤S108的形成第四半导体区域时，如图6A所示，通过光刻和蚀刻形成的氧化物膜（未示出）被用作掩模，以便有选择地将p型杂质注入第二半导体区域210的表面的一部分。P型杂质被注入到与第三半导体区域230相邻的位置。因此，形成作为p+-SiC半导体区域的第四半导体区域220。B、Al和Ga中的至少一种被用作杂质。
第四半导体区域220中的杂质浓度例如为2×1020原子/cm3。作为p型杂质的Al离子的注入在例如这样的条件下进行：1×1015原子/cm2的剂量，以及40keV的能量。在实施例中，通过将基板200加热到300℃进行离子注入。
第四半导体区域220中的杂质浓度优选为1×1014原子/cm3以上且5×1020原子/cm3以下。更为优选的是，第四半导体区域220中的杂质浓度为5×1015原子/cm3以上且3×1020原子/cm3以下。
在步骤S110的离子注入中，如图6B所示，Si离子在第四半导体区域220的表面附近注入。在这种离子注入中，使用与形成第四半导体区域220时所用掩模相同的掩模。通过这种离子注入，第四半导体区域220的杂质（B、Al和Ga中的至少一种）被引入SiC的C位置，以形成定域态。
在步骤S112的退火中，在前面提到的离子注入步骤之后，进行用于活性化的退火处理。在这种活性化退火处理中，例如，氩（Ar）气被用作1600℃的加热温度和30分钟的加热时间的条件下的氛围气体。这能实现在SiC内引入的掺杂物的活性化，但几乎不使掺杂物扩散。
在步骤S114的形成绝缘膜时，如图7所示，形成绝缘膜250，以便整体覆盖第一半导体区域202、第二半导体区域210、第三半导体区域230以及第四半导体区域220。
作为形成绝缘膜250的方法，例如，可进行干法氧化（加热氧化）。例如，在1200℃和30分钟加热时间的条件下通过干法氧化形成致密的绝缘膜250。或者，通过CVD等，SiO2膜可形成为绝缘膜250。
接着，如图8A所示，通过在绝缘膜250上使用光刻技术，形成带图案的抗蚀膜（未示出）。于是，通过将这种抗蚀膜用作掩模，通过蚀刻去除位于第四半导体区域220的表面以及第三半导体区域230的部分表面上的绝缘膜250的部分。因此，形成在两侧跨第三半导体区域的绝缘膜250。
在步骤S116的形成第一电极时，如图8A所示，在从通过去除绝缘膜250的部分形成的开口露出的第四半导体区域220的部分表面和第三半导体区域230的部分表面上，形成例如用金属制成的导电膜。这种导电膜构成第一电极240。于是，去除抗蚀膜。因此，位于这种抗蚀膜之上的导电膜被去除（剥离）。如果绝缘膜250的宽度通过回蚀刻等变窄，形成间隙，使得绝缘膜250和第一电极不彼此接触。
这里，构成第一电极240的导体优选为例如镍（Ni）或一氮化钛（TiN）。通过随后的低温退火处理，将第一电极240的有效功函数锁止在n+-区域中的大约4.2eV，以及p+-区域中的大约7.2eV。因此，第一电极240的材料不受特别限制，只要其是稳定的导体。相应地，例如，可使用其他的金属或除金属之外具有好的加工性的材料，例如钨（W）、n型多晶硅以及n型多晶SiC。
在步骤S118的低温退火中，在第一电极240形成后，进行例如400℃的热处理。例如，热处理在Ar气体中以5分钟的加热时间进行。通过这样的热处理，N（或P、As）在第一电极240与作为n+-SiC半导体区域的第三半导体区域230之间的界面上聚集（累积），且Al（或B、Ga）在第一电极240与作为p+-SiC半导体区域的第四半导体区域220之间的界面上聚集（累积）。这是因为，通过与电极的电子交换，N和Al的状态借由在界面上累积而稳定化。在400℃以下的低温退火中，发生扩散的可能性较低。因此，希望400℃以上的低温退火。另一方面，高于700℃的低温退火可能影响与绝缘膜的界面。也就是说，低温退火的温度优选为400℃以上且700℃以下。温度越低，可管理性越大。因此，在此实施例中，将400℃用作标准。
下面，在形成构成栅极绝缘膜的绝缘膜250之后，高温（例如1600℃或950℃）退火可能导致绝缘膜250与沟道区域之间的界面的劣化。在此实施例中，由于加热温度可显著降低到400℃，这样的劣化得到抑制。如果步骤S118的低温退火的温度被设置为700℃以下，界面劣化得到抑制。
在步骤S120的形成控制电极中，如图8B所示，在作为栅极绝缘膜的绝缘膜250上，形成控制电极260。控制电极260用例如n型多晶硅制成。这里，第一电极也可用n型多晶硅制成，使得第一电极240与控制电极260二者均用n型多晶硅制成。或者，可形成Ni膜并对之进行热处理，使得控制电极260用NiSi金属硅化物膜制成。
在步骤S122的形成第二电极时，如图9所示，在基板200的后表面上形成第二电极262。在形成第二电极262时，Si（或C）离子可被预先注入到基板200的后表面中。在这种情况下，在形成第二电极262之后，进行低温退火。在此实施例中，在掺杂物为P或As的情况下，Si在表面附近共同注入。在掺杂物为N的情况下，C在表面附近共同注入。
在形成第二电极262的步骤中，在形成第二电极262之前，去除在形成绝缘膜250时在基板200的后表面上形成的氧化物膜。如果第二基板262的材料是例如Ni，需要高于800℃的高温处理。
如较早时介绍的，C（或Si）离子被注入到基板200的后表面，并在电极形成后进行低温退火。因此，作为锁止到界面的材料来累积N（或P或As）。如果应用这种方法，可避免高温处理。
在步骤S124的低温退火中，进行例如400℃的热处理。低温退火在例如Ar气体中以5分钟的加热时间进行。通过这样的热处理，氮在电极262和基板200之间界面上聚集（累积）。此时，NiSi在界面附近薄薄地形成。然而，N在与SiC的界面上累积，且有效功函数变为4.2eV。因此，第二电极262欧姆连接到基板200.
图10A和图10B示出了元素的面密度。
在图10A和图10B中，纵轴代表元素的面密度，且横轴代表深度方向的位置。图10A示出了在低温退火之前通过离子注入所注入的Al和Si的面密度分布。如图10A所示，Si在P+-SiC（第四半导体区域220）和金属（第一电极240）之间的界面225附近引入。由于Si被注入到SiC，Si自身的分布具有大的值。然而，仅仅所注入的Si的分布如图10A所示。如所示出的，所注入的Si（或C）的特征在于仅仅位于表面部分。
图10B示出了形成金属电极之后，在低温退火后Al的面密度分布。通过低温退火，Al在p+-SiC与金属的界面部分220b中聚集（累积）。Al的面密度最大化的部分在从p+-SiC与金属间界面225到进入p+-SiC中1nm的深度的范围（界面部分220b）内形成。在p+-SiC的深度方向上，Al的面密度分布可具有除其最大值以外的峰值（最大部分）。这是因为形成低温退火之前的分布峰值和低温退火之后的分布最大值（界面部分220b的最大值）。通过电极形成之后的低温退火，随后注入的Si（或C）将掺杂物引向定域态。希望仅仅在与电极的界面部分中形成定域态，而不在Si（或C）内形成定域态。因此，仅仅在表面部分引入Si（或C）。
在根据此实施例的半导体装置110中，根据SiC区域和电极之间界面上的Al（在注入界面的元素为Al的情况下）和P（在注入界面的元素为P的情况下）的精确测量，发现所注入的元素以大约1nm范围内的峰值分布。界面Al的面密度大约为1.5×1014/cm2，且界面P的面密度大约为0.8×1014/cm2。这也类似地适用于Al以外的元素，例如B和Ga。这还类似地适用于P以外的元素，例如As和N。然而，在N的情况下，C代替上面介绍的Si共同注入。结果是，通过使用任何掺杂物，类似地获得没有面内分布（即界面附近几乎没有碳缺陷）的低电阻接触结构。
这里，关于形成第一半导体区域202的基板200的表面的方向，可使用具有例如（000-1）表面的其他主表面的4H-SiC基板。这是因为，如在该实施例中那样，由于元素在一方面的第一电极240与另一方面的n+-区域以及p+-区域之间界面上的累积引起的欧姆连接有效，而不论基板方向如何。基板200的形成第一半导体区域202的表面的方向也可以为例如（11-20）表面。
如上面详细介绍的，第一实施例获得由于元素在一方面的第一电极240与另一方面的n+-区域（第三半导体区域230）和p+-区域（第四半导体区域220）之间界面上的累积引起的欧姆连接。结果，实现下面的效果（1）-（4）。
（1）第一电极240与n+-区域（第三半导体区域230）之间界面上的导通电阻可减小。实现1×10-7Ω/cm2的接触电阻。
（2）第一电极240与p+-区域（第四半导体区域220）之间界面上的导通电阻可减小。实现1×10-6Ω/cm2的接触电阻。
（3）在此实施例中，出于累积添加物质的目的，进行低温退火。结果，沟道迁移率具有与传统（高温热处理后，20cm2/Vs的峰值）相比大大致一个数量级的值（此实施例的处理后，200cm2/Vs的峰值）。迁移率的这种改进直接影响导通电阻，且因此对于装置特性的改进非常有效。
（4）即使在第一电极240的材料为TiN、多晶硅和W时，没有观测到显著不同。也就是说，在此实施例中，对于电极材料的依赖性较低。
如上面所介绍的，根据第一实施例，以低温实现p型SiC区域与金属之间的低电阻接触以及n型SiC区域与金属之间的低电阻接触。另外，一个电极可同时连接到p型SiC区域和n型SiC区域。也就是说，第一电极240可欧姆连接到彼此相邻的p型SiC区域和n型SiC区域。另外，第二电极262可欧姆连接到基板200的后表面上的n型SiC区域。
根据第一实施例，使得Si（或C，仅在掺杂物为N的情况下）离子与SiC区域中的掺杂物共存。因此，SiC和电极之间界面附近发生的许多C缺陷被掺杂物（或C，仅在掺杂物为N的情况下）填充。如较早时示出的，如果不应用此实施例的过程，所发生的C缺陷的量为2.2×1016/cm3以上。
然而，如果引入此实施例的过程，C缺陷的量大约为1.0×1013/cm3，表现出大约三个数量级的降低。结果，使得接触电阻的面内分布可忽略。在纵型MOSFET的单元并列布置的装置中，如果电阻在单元之间变化，电流可在装置的部分中流动并引起击穿。根据此实施例，这一点也被显著改善。
（第二实施例）
图11为一流程图，其示出了根据第二实施例用于制造半导体装置的方法。
如图11所示，用于制造半导体装置的方法包括：形成第一半导体区域（步骤S200），形成第二半导体区域（步骤S202），形成第三半导体区域（步骤S204），形成第四半导体区域（步骤S206），退火（步骤S208），形成绝缘膜（步骤S210），离子注入（步骤S212），形成第一电极（步骤S214），低温退火（步骤S216），形成控制电极（步骤S218），离子注入（步骤S220），形成第二电极（步骤S222），以及低温退火（步骤S224）。
在根据第二实施例用于制造半导体装置的方法中，离子注入的次数小于图3所示的制造方法。在根据图11所示第二实施例制造半导体装置的方法中，Si的离子注入不在步骤S204所示形成第三半导体区域之后以及步骤S206所示形成第四半导体区域之后进行。在步骤S208的退火以及步骤S210的形成绝缘膜之后，Si的离子注入在步骤S212中进行。
图12A到图14为示意性截面图，示出了根据第二实施例制造半导体装置的方法。
在步骤S200的形成第一半导体区域时，如图12A所示，在n+-SiC的基板200的表面上，形成作为n--SiC半导体层的第一半导体区域202.
在步骤S202的形成第二半导体区域时，如图12B所示，通过光刻和蚀刻形成的氧化物膜（未示出）用作掩模，以便有选择地将p型导电的杂质注入第一半导体区域202。因此，形成作为p--SiC半导体区域的第二半导体区域210。
在步骤S204的形成第三半导体区域时，如图13A所示，通过光刻和蚀刻形成的氧化物膜（未示出）用作掩模，以便有选择地将n型杂质注入第二半导体区域210的表面的部分。因此，形成作为n+-SiC半导体区域的第三半导体区域。在此实施例中，作为杂质，使用P和As中的至少一种。在此实施例中，使得Si共存，且因此，N不适合。
在步骤S206的形成第四半导体区域时，如图13B所示，通过光刻和蚀刻形成的氧化物膜（未示出）用作掩模，以便有选择地将p型杂质注入第二半导体区域210的表面的部分。P型杂质被注入与第三半导体区域230相邻的位置。因此，形成作为p+-SiC半导体区域的第四半导体区域220。作为杂质，使用B、Al和Ga中的至少一种。
于是，在步骤S208的退火中，在前面提到的注入步骤之后，进行用于活性化的退火处理。
在步骤S210的形成绝缘膜时，如图14所示，形成绝缘膜250，以便整体覆盖第一半导体区域202、第二半导体区域210、第三半导体区域230以及第四半导体区域220。作为形成绝缘膜250的方法，例如，可进行干法氧化（加热氧化）。例如，在1200℃和30分钟加热时间的条件下通过干法氧化形成致密的绝缘膜250。或者，通过CVD等，SiO2膜可形成为绝缘膜250。
在步骤S212的离子注入中，如图14所示，从绝缘膜250上方，Si离子被注入第三半导体区域230和第四半导体区域220。通过这种离子注入，第三半导体区域230的杂质和第四半导体区域220的杂质被引入SiC的C位置，以形成定域态。
形成绝缘膜250之后的过程类似于图3所示的制造方法中的过程。在根据第二实施例用于制造半导体装置的方法中，Si到第三半导体区域230以及第四半导体区域220的离子注入可通过一个步骤完成。这能缩短制造过程。
在步骤S212所示的离子注入中，也可进行Si到基板200的后表面的离子注入。这能进一步缩短制造过程。
（第三实施例）
图15为一示意性截面图，其示出了根据第三实施例的半导体装置。
如图15所示，根据第三实施例的半导体装置130与根据第一实施例的半导体装置110的不同在于，第五半导体区域214设置在第一半导体区域202上，且第二半导体区域212通过外延生长形成。
第五半导体区域214在彼此间隔开的多个第二半导体区域212之间形成。第五半导体区域214为n型（n+）SiC半导体区域。
图16为一流程图，其示出了根据第三实施例用于制造半导体装置的方法。
如图16所示，根据第三实施例用于制造半导体装置的方法包括：形成第一半导体区域（步骤S300），形成第二半导体区域（步骤S302），形成第五半导体区域（步骤S304），形成第三半导体区域（步骤S306），离子注入（S308），形成第四半导体区域（步骤S310），离子注入（S312），退火（步骤S314），以及形成绝缘膜（步骤S316）。形成绝缘膜之后的过程类似于根据图3所示第一实施例用于制造半导体装置110的方法中的过程。
图17A到图17C为原理性截面图，其示出了根据第三实施例用于制造半导体装置的方法。
在步骤S300的形成第一半导体区域时，如图17A所示，在n+-SiC的基板200的表面上，形成作为n--SiC半导体层的第一半导体区域202。
在步骤S302的形成第二半导体区域时，如图17A所示，在第一半导体区域202上外延伸展作为p--SiC半导体层的第二半导体区域212。第二半导体区域212被形成为例如0.6μm的膜厚度。
在第二半导体区域212中，基板200侧上具有0.4μm的膜厚度的区域的杂质浓度被设置为例如4×1017/cm3。在第二半导体区域212中，在与基板200相反侧上具有0.2μm的膜厚度区域的杂质浓度被设置为例如1×1016/cm3。也就是说，优选为，使得基板侧上的浓度较高，并使构成沟道的部分的浓度较低。作为p型杂质，例如，使用Al。
在步骤S304的形成第五半导体区域时，如图17B所示，有选择地将n型杂质（例如N）离子注入第二半导体区域212，以形成作为n+-SiC半导体区域的第五半导体区域214。
具体而言，首先，在第二半导体区域212上形成掩模。例如，在第二半导体区域212上生长多晶硅膜。在规定的抗蚀剂掩模过程之后，多晶硅膜形成图案。多晶硅的这种图案化在强各向异性的蚀刻条件（例如反应离子蚀刻）下进行。由于各向异性蚀刻，掩模以矩形形状进行图案化。
接着，这种掩模用于进行例如N的离子注入。因此，第二半导体区域212的部分被转变为n型。转变为n型的区域在其下方到达第一半导体区域202。转变为n型的区域是第五半导体区域214。
后面的过程与根据第一实施例用于制造半导体装置110的方法中的过程类似。因此，如图17C所示，完成根据第三实施例的半导体装置130。在半导体装置130中，不需要MOS沟道区域的离子注入。这抑制了由于离子注入引起的MOS界面劣化。
（第四实施例）
图18为一示意性截面图，其示出了根据第四实施例的半导体装置。
如图18所示，根据第四实施例的半导体装置140为基于SiC的IGBT（绝缘栅型双极型晶体管）。在半导体装置140中，使用p型（p+）SiC的基板201，代替半导体装置110中的n型（n+）SiC的基板200。在半导体装置140中，使用n型半导体层206，代替半导体装置110的第一半导体区域202。n型半导体层206具有用n+-SiC制成的n+型半导体层203以及用n--SiC制成的n-型半导体层204的堆叠结构。
在半导体装置140中，在高浓度p型（p+）SiC的基板201上，高浓度n型（n+）SiC的n+半导体层203。于是，在n+型半导体层203上，形成低浓度n型（n-）SiC的n半导体层204。N型半导体层206为半导体装置140的击穿电压保持层。
在半导体装置140中，包含导电材料的第二电极262连接到基板201的后表面。例如，第二电极262为IGBT的集电极。在基板201的后表面中，注入Si离子。在基板201中，掺杂物（例如Al）的密度最大化的部分设置在基板201与第二电极262之间的界面部分中。第二电极262欧姆连接到基板201的后表面。
在半导体装置140中，第一电极240例如为IGBT的发射极。如上面所介绍的，第一电极240欧姆连接到用n型（n+）SiC制成的第三半导体区域230以及用p型（p+）SiC制成的第四半导体区域220。
在半导体装置140中，通过作为发射极的第一电极240和作为集电极的第二电极262各自的锁止，可对于第一电极240以及第二电极262的每一个实现电阻降低。另外，可用同一金属材料在第三半导体区域230和第四半导体区域220二者之上形成接触。
第四实施例可实现第四电阻降低（在作为n型SiC区域的第三半导体区域230与构成发射极的第一电极240之间的接合处的电阻降低）、第五电阻降低（在作为p型SiC区域的第四半导体区域220与构成发射极的第一电极240之间的接合处的电阻降低）以及第六电阻降低（在作为p型SiC区域的基板201与构成集电极的第二电极262之间的接合处的电阻降低）
第四实施例不限于此。也就是说，第四实施例可被配置为实现第四电阻降低、第五电阻降低以及第六电阻降低中的仅仅一种或两种。
图19为一流程图，其示出了根据第四实施例用于制造半导体装置的方法。
如图19所示，根据第四实施例用于制造半导体装置的方法包括：形成n+半导体层（步骤S400）、形成n-半导体层（步骤S402）、形成第二半导体区域（步骤S404）、形成第三半导体区域（步骤S406）、离子注入（步骤S408）、形成第四半导体区域（步骤S410）以及离子注入（步骤S412）。步骤S412的离子注入之后的过程与根据图3所示第一实施例用于制造半导体装置110的方法中的过程相似。
在步骤S400的形成n+半导体层时，在基板201上，形成用n+-SiC制成的n+半导体层203。通过外延生长形成n+半导体层203。添加到n+半导体层203的杂质（掺杂物）例如为N。
在步骤S402的形成n-半导体层时，在n+半导体层203上，形成用n--SiC制成的n-半导体层204。n-半导体层204通过外延生长形成。n-半导体层204的膜厚度例如为0.5μm以上且20μm以下。在此实施例中，n-半导体层204的膜厚度例如为10μm。
形成第二半导体区域（步骤S404）、形成第三半导体区域（步骤S406）、离子注入（步骤S408）、形成第四半导体区域（步骤S410）、离子注入（步骤S412）以及步骤S412的离子注入之后的过程类似于跟根据图3所示第一实施例用于制造半导体装置110的方法中的过程。
在形成第二电极262的步骤中，在作为p+-SiC半导体基板的基板201的后表面形成构成集电极的电极262。这里，将Si离子注入基板201的后表面、形成第二电极262以及退火与第一实施例中的类似。
然而，在基板201与第二电极262之间的界面上，形成掺杂物（例如Al）的累积。也就是说，半导体装置140具有这样的结构：掺杂物（例如Al）在基板201与第二电极262之间的界面上累积。
在形成第二电极262之后进行的低温退火中，进行400℃的热处理。低温退火例如在Ar气中以5分钟的加热时间进行。通过这样的热处理，掺杂物在电极262与基板201之间的界面上聚集（累积）。此时，NiSi在界面附近薄薄地形成。然而，定域态掺杂物在与SiC的界面上累积，以形成欧姆连接。掺杂物处于定域态，这不同于掺杂物通常的非定域态。
在第四实施例中，能获得高性能IGBT。半导体装置140为受到双极性运行的IGBT。因此，发生电导率调制，并减小导通电阻。结果，能使电流承载能力显著高于前面提到的DiMOSFET中的。
这里，不仅电子电流流动，空穴电流也流动。因此，减小发射极和p+区域之间的接触电阻非常重要。根据第四实施例，能获得充分低的接触电阻。因此，第四实施例的技术在将来伴有微细加工的IGBT装置制造中非常有效。
（第五实施例）
图20为一示意性截面图，其示出了根据第五实施例的半导体装置。
如图20所示，根据第五实施例的半导体装置150与根据第四实施例的半导体装置140的不同在于，设置第五半导体区域214，且第二半导体区域212通过外延生长来形成。
图21为一流程图，其示出了根据第五实施例用于制造半导体装置的方法。
如图21所示，根据第五实施例用于制造半导体装置的方法包括：形成n+半导体层（步骤S500）、形成n-半导体层（步骤S502）、形成第二半导体区域（步骤S504）、形成第五半导体区域（步骤S506）、形成第三半导体区域（步骤S508）、离子注入（步骤S510）、形成第四半导体区域（步骤S512）、离子注入（步骤S514）、退火（步骤S516）以及形成绝缘膜（步骤S518）。
形成n+半导体层（步骤S500）和形成n-半导体层（步骤S502）与图19的步骤S400-S402类似。形成第三半导体区域（步骤S508）之后的过程与根据图3所示第一实施例用于制造半导体装置110的方法中的过程类似。形成第二电极262的步骤与第四实施例中的类似。
在步骤S504的形成第二半导体区域时，如图20所示，在n-半导体层204上外延生长作为p—SiC半导体层的第二半导体区域212。
在步骤S506的形成第五半导体区域时，如图20所示，n型杂质（例如N）被有选择地离子注入到第二半导体区域212中，以形成作为n+-SiC半导体区域的第五半导体区域214.
在根据第五实施例的半导体装置150中，如同根据第四实施例的半导体装置140中一样，能获得高性能IGBT。另外，在根据第五实施例的半导体装置150中，不需要MOS沟道区域的离子注入。这抑制了由于离子注入引起的MOS沟道劣化。
（第六实施例）
图22A到图22C为示出二极管的示意性截面图。
图22A示出了典型的二极管169。图22B和图22C示出了根据第六实施例的二极管161和162。
图22A所示的典型二极管169包含n-型半导体区域310、设置在n-型半导体区域310的一部分上的p+型半导体区域320、与n-型半导体区域310的下表面310a接触的阴极330以及与p+型半导体区域320以及n-型半导体区域310的上表面310b接触的阳极340。在二极管169中，阳极340形成与p+型半导体区域320以及n-型半导体区域310的上表面310b的肖特基结。
如图22B所示，类似于二极管169，二极管161包含n-型半导体区域310、p+型半导体区域320、阴极330以及与p+型半导体区域320以及阳极340。在二极管161中，在形成p+型半导体区域320时，不仅Al作为掺杂物被离子注入，Si也在表面附近共同注入。于是，在形成阳极340之后进行退火。因此，p+型半导体区域320和阳极340被引入欧姆接触。在二极管161中，仅仅有必要适当地选择与n-型半导体区域310的上表面310b接触的肖特基势垒栅。也就是说，在二极管161中，与p+型半导体区域320的欧姆接触与电极无关地形成。
如图22C所示，二极管162包含n-型半导体区域310、设置在n-型半导体区域310的一部分上的p+型半导体区域320、在n-型半导体区域310的一部分上与p+型半导体区域320并置的n+型半导体区域311、设置在n+型半导体区域311与n-型半导体区域310之间的p-型半导体区域312、与n-型半导体区域310的下表面310a接触的阴极330以及与p+型半导体区域320及n+型半导体区域311的上表面310b接触的阳极340。
在二极管162中，在形成p+型半导体区域320时，不仅通过离子注入等引入Al，还在表面附近共同注入Si。另外在形成n+型半导体区域311时，不仅通过离子注入等引入P，还在表面附近共同注入Si。于是，在形成阳极340之后进行退火。因此，p+型半导体区域320和n+型半导体区域311均被引入欧姆接触。这里，实现欧姆接触，无论电极的功函数如何。因此，可使用任何电极材料。例如，也可选择具有好的处理特性的材料，例如TiN和W。
如上面所介绍的，在根据实施例的半导体装置以及用于制造半导体装置的方法中，可在半导体区域和电极之间获得低接触电阻。
尽管已经介绍了特定实施例，这些实施例仅仅以举例的方式给出，且并非旨在对本发明的范围进行限制。事实上，这些介绍的具有新颖性的实施例可以以多种其他方式实现，另外，在不脱离本发明的精神的情况下，可对这里介绍的实施例的形式作出多种省略、替换和改变。所附权利要求及其等价内容旨在涵盖这些形式或变型，如落入本发明的精神和范围一样。

Claims (23)

1.一种半导体装置，包括：
用包含作为n型或p型杂质的第一元素的SiC制成的第一半导体部件，第一半导体部件具有被配置为具有第一元素的最大面密度的第一界面部分；以及
导电电极，其电气连接到第一界面部分。
2.根据权利要求1的装置，其中，第一元素是B、Al和Ga中的至少一种。
3.根据权利要求2的装置，其中，面密度是9.4×1013cm-2以上且1.22×1015cm-2以下。
4.根据权利要求2的装置，其中，第一元素被设置在SiC的C位置中。
5.根据权利要求1的装置，其中，第一元素是N、P和As中的至少一种。
6.根据权利要求5的装置，其中，面密度是0.56×1013cm-2以上且1.22×1015cm-2以下。
7.根据权利要求5的装置，其中，
如果第一元素是P或As，则第一元素被设置在SiC的C位置中，且
如果第一元素是N，则第一元素被设置在SiC的Si位置中。
8.根据权利要求1的装置，其中，第一元素的面密度在第一半导体部件的深度方向上的分布包括具有第一元素的另一最大面密度的部分。
9.根据权利要求1的装置，其还包括：
第二半导体部件，其与第一半导体部件并置，并用包含作为杂质的第二元素的SiC制成，第二半导体部件具有与第一半导体部件不同的导电类型，第二半导体部件具有被配置为具有第二元素的最大面密度的第二界面部分，
导电电极被电气连接到第二界面部分。
10.根据权利要求9的装置，其中，
第一元素是B、Al和Ga中的至少一种，且
第二元素是N、P和As中的至少一种。
11.根据权利要求9的装置，其中，
第一半导体部件中第一元素的面密度是9.4×1013cm-2以上且1.22×1015cm-2以下，
第二半导体部件中第二元素的面密度是0.56×1013cm-2以上且1.22×1015cm-2以下。
12.根据权利要求10的装置，其中，
第一元素被设置在SiC的C位置中，且
如果第二元素是P或As，则第二元素被设置在SiC的C位置中，且如果第二元素是N，则第二元素被设置在SiC的Si位置中。
13.一种半导体装置，包括：
用SiC制成的基板；
设置在基板上的具有第一导电类型的第一半导体区域，第一半导体区域用SiC制成；
设置在第一半导体区域的部分上的具有第二导电类型的第二半导体区域，第二半导体区域用SiC制成；
设置在第二半导体区域的部分上的第三半导体区域，第三半导体区域用包含作为第一导电类型的杂质的第一元素的SiC制成，第三半导体部分具有被配置为具有第一元素的最大面密度的第一界面部分；
设置在第二半导体区域的部分上的第四半导体区域，第四半导体区域与第三半导体区域并置，且第四半导体区域用包含作为第二导电类型的杂质的第二元素的SiC制成，第四半导体部件具有被配置为具有第二元素的最大面密度的第二界面部分；
绝缘膜，其被设置在第二半导体区域上；
控制电极，其被设置在绝缘膜上；
第一导电电极，其电气连接到所配置的第一界面部分和第二界面部分；以及
第二导电电极，其与基板接触。
14.根据权利要求13的装置，其中，
第一元素是N、P和As中的至少一种，
第二元素是B、Al和Ga中的至少一种，
第三半导体区域中第一元素的面密度是0.56×1013cm-2以上且1.22×1015cm-2以下，且
第四半导体区域中第二元素的面密度是9.4×1013cm-2以上且1.22×1015cm-2以下。
15.根据权利要求13的装置，其中，
第一元素是N、P和As中的至少一种，
第二元素是B、Al和Ga中的至少一种，
第二元素被设置在SiC的C位置，且
如果第一元素是P或As，则第一元素被设置在SiC的C位置，且如果第一元素是N，则第一元素被设置在SiC的Si位置。
16.根据权利要求14的装置，其中，基板的导电类型是第二导电类型。
17.一种用于制造半导体装置的方法，包括：
仅仅在用SiC制成的第一半导体部件的表面附近注入Si或C离子，第一半导体部件已引入作为提供导电类型的杂质的第一元素；
在第一半导体部件上形成与第一半导体部件接触的导电电极；以及
在形成导电电极之后，在400℃以上且700℃以下退火。
18.根据权利要求17的方法，其中，第一元素通过离子注入而被引入第一半导体部件。
19.根据权利要求17的方法，其中，
第一元素是B、Al和Ga中的至少一种，且
在向第一半导体部件注入Si或C离子中，Si离子被注入。
20.根据权利要求19的方法，其中，第一元素置换SiC的C位置。
21.根据权利要求17的方法，其中，
如果第一元素是P和As中的至少一种，则向第一半导体部件的Si或C离子注入包括注入Si离子，且
如果第一元素是N，则向第一半导体部件的Si或C离子注入包括注入C离子。
22.根据权利要求21的方法，其中，
如果第一元素是P或As，则第一元素置换SiC的C位置，且
如果第一元素是N，则第一元素置换SiC的Si位置。
23.根据权利要求17的方法，其还包括：
通过注入作为提供导电类型的杂质的第二元素的离子，与第一半导体部件并置地形成用SiC制成的第二半导体部件；以及
仅仅在第二半导体部件的表面附近注入Si或C离子；
形成电极包括形成与第一半导体部件以及第二半导体部件接触的电极。
CN201310729398.8A 2012-12-27 2013-12-26 半导体装置和制造半导体装置的方法 Pending CN103904107A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012286137A JP6018501B2 (ja) 2012-12-27 2012-12-27 半導体装置及びその製造方法
JP2012-286137 2012-12-27

Publications (1)

Publication Number Publication Date
CN103904107A true CN103904107A (zh) 2014-07-02

Family

ID=49943115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310729398.8A Pending CN103904107A (zh) 2012-12-27 2013-12-26 半导体装置和制造半导体装置的方法

Country Status (6)

Country Link
US (1) US9431246B2 (zh)
EP (1) EP2750199A2 (zh)
JP (1) JP6018501B2 (zh)
KR (1) KR20140085334A (zh)
CN (1) CN103904107A (zh)
TW (1) TW201442252A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146748A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
CN103390591B (zh) * 2013-07-22 2015-11-25 中国科学院半导体研究所 硅基高迁移率Ⅲ-V/Ge沟道的CMOS制备方法
JP6158153B2 (ja) 2014-09-19 2017-07-05 株式会社東芝 半導体装置及びその製造方法
JP6208106B2 (ja) 2014-09-19 2017-10-04 株式会社東芝 半導体装置及びその製造方法
JP6662059B2 (ja) * 2016-01-26 2020-03-11 豊田合成株式会社 半導体装置及び電力変換装置
JP6728096B2 (ja) * 2017-04-24 2020-07-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6441412B2 (ja) * 2017-05-30 2018-12-19 株式会社東芝 半導体装置
JP6790010B2 (ja) 2018-03-21 2020-11-25 株式会社東芝 半導体装置及びその製造方法
CN213071148U (zh) * 2018-04-11 2021-04-27 新电元工业株式会社 半导体装置
GB201909588D0 (en) * 2019-07-03 2019-08-14 Univ Coventry A semiconductor device and methods for production thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119076A1 (en) * 2002-12-20 2004-06-24 Sei-Hyung Ryu Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors and methods of fabricating vertical JFET limited silicon carbide metal- oxide semiconductor field effect transistors
US20100314629A1 (en) * 2008-02-12 2010-12-16 Mitsubishi Electric Corporation Silicon carbide semiconductor device
CN102171827A (zh) * 2008-10-02 2011-08-31 住友电气工业株式会社 碳化硅半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3303530B2 (ja) * 1994-06-23 2002-07-22 富士電機株式会社 炭化けい素半導体素子の製造方法
JP2004158702A (ja) * 2002-11-07 2004-06-03 C Tekku:Kk 半導体装置製造方法
JP2009182271A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 炭化珪素半導体装置
JP5408248B2 (ja) * 2009-05-20 2014-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5732790B2 (ja) * 2010-09-14 2015-06-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119076A1 (en) * 2002-12-20 2004-06-24 Sei-Hyung Ryu Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors and methods of fabricating vertical JFET limited silicon carbide metal- oxide semiconductor field effect transistors
US20100314629A1 (en) * 2008-02-12 2010-12-16 Mitsubishi Electric Corporation Silicon carbide semiconductor device
CN102171827A (zh) * 2008-10-02 2011-08-31 住友电气工业株式会社 碳化硅半导体器件

Also Published As

Publication number Publication date
US20140183561A1 (en) 2014-07-03
EP2750199A2 (en) 2014-07-02
JP2014127709A (ja) 2014-07-07
KR20140085334A (ko) 2014-07-07
US9431246B2 (en) 2016-08-30
TW201442252A (zh) 2014-11-01
JP6018501B2 (ja) 2016-11-02

Similar Documents

Publication Publication Date Title
CN103904107A (zh) 半导体装置和制造半导体装置的方法
US8901571B2 (en) Semiconductor device
US8564060B2 (en) Semiconductor device with large blocking voltage and manufacturing method thereof
JP5284389B2 (ja) 半導体装置
US8564017B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US8921903B2 (en) Lateral junction field-effect transistor
JP5526291B1 (ja) 半導体装置及びその製造方法
KR20110061641A (ko) 탄화규소 반도체 장치
US11881512B2 (en) Method of manufacturing semiconductor device with silicon carbide body
JP5802492B2 (ja) 半導体素子及びその製造方法
US10147797B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
WO2014027518A1 (ja) 炭化珪素半導体装置およびその製造方法
JP5949305B2 (ja) 炭化珪素半導体装置の製造方法
JP2005033030A (ja) 半導体装置及びその製造方法
JP2019165245A (ja) 半導体装置
US8866156B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US20230124215A1 (en) Multiple silicide process for separately forming n-type and p-type ohmic contacts and related devices
WO2022214338A1 (en) Method for forming an ohmic contact on a wide-bandgap semiconductor device and wide-bandgap semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140702