CN103890849A - 用于具有受控的可平均和可隔离电压参考的mram的系统和方法 - Google Patents

用于具有受控的可平均和可隔离电压参考的mram的系统和方法 Download PDF

Info

Publication number
CN103890849A
CN103890849A CN201280051796.2A CN201280051796A CN103890849A CN 103890849 A CN103890849 A CN 103890849A CN 201280051796 A CN201280051796 A CN 201280051796A CN 103890849 A CN103890849 A CN 103890849A
Authority
CN
China
Prior art keywords
coupled
line
unit
reference line
reference unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280051796.2A
Other languages
English (en)
Other versions
CN103890849B (zh
Inventor
J·P·金
T·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103890849A publication Critical patent/CN103890849A/zh
Application granted granted Critical
Publication of CN103890849B publication Critical patent/CN103890849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

存储器具有多个非易失性电阻式(NVR)存储器阵列，每个NVR存储器阵列具有通过参考电路耦合链路耦合至参考线的相关联参考电压生成电路，该参考被耦合至该NVR存储器阵列的感测放大器。参考线耦合链路将不同NVR存储器阵列的参考线耦合在一起。任选地，移除或断开这些参考耦合链路中的不同参考耦合链路，从而在不同参考线上获得相应不同的平均和隔离参考电压。任选地，移除或断开这些参考电路耦合链路中的不同参考电路耦合链路，从而在参考线上获得相应不同的平均电压、并且解耦和隔离不同参考电路。

Description

用于具有受控的可平均和可隔离电压参考的MRAM的系统和方法
技术领域
本申请涉及非易失性电阻式存储器，尤其涉及用于存取非易失性电阻式存储器的参考电压的生成和分发。
背景
诸如便携式无线电话和个人数字助理(PDA)等个人计算设备需要不断增长的数据存储容量来执行名单越来越长的应用。例如，无线电话可包括数码摄像机、视频和音频文件播放器、便携式游戏机、以及因特网访问／web浏览器。但是与此同时，便携式通信设备正变得越来越小，并且由于处理这些任务会消耗相当可观的电量而电池寿命是非常宝贵的，所以使数据存储的功耗保持最低是优选的。
将数据作为可切换电阻来存储的电阻式存储器在满足个人计算设备当前所预计的数据存储需求方面表现出前景，因为它们可提供高容量、展现不断提高的访问速度、并且具有低功耗。
一种电阻式存储器件是磁性随机存取存储器(MRAM)。MRAM典型地由磁隧穿结(MTJ)晶体管的行-列阵列构成。数据通过选择性电流流动以感生磁场从而使MTJ的磁化在两个状态之间切换的方式被存储在MTJ中。MTJ的电阻对应于其磁状态并且是可读的。通过注入穿过该存储MTJ的数据读取电流以引起读取电压、以及同时注入具有大致相同值的穿过具有预设参考电阻状态的参考MTJ的参考读取电流，就可执行读取。这些预设参考电阻状态被选择成使得参考电压介于该存储MTJ在其高电阻状态和低电阻状态时的读取电压之间的半途处。因此，将读取电压比对参考电压便(优选地以可接受的准确性)指示了该存储MTJ的电阻状态。
概述
示例性实施例针对用于在电阻式存储器件中生成和耦合参考电压的系统和方法。
在一个或更多个示例性实施例中，提供了一种非易失性电阻式(NVR)存储器，该存储器可具有与至少一个位单元阵列(I／O)相关联的多个参考单元，并且另外，这多个参考单元中的至少两个可被耦合至共用节点。对于此方面进一步地，多个感测放大器可与这些I／O相关联，其中至少一个感测放大器被耦合至该共用节点。
在另一方面，至少一个开关器件可被配置成隔离这多个参考单元中的至少一个参考单元。
在另一方面，至少一个开关器件可被配置成将这多个参考单元中的至少一个参考单元与该共用节点相隔离。
在其他示例性实施例中，提供了一种NVR存储器，该NVR存储器可具有：第一位单元阵列(I／O)，其具有第一参考单元、自该第一参考单元至第一I／O参考线的第一参考单元可选链路、以及耦合至该第一I／O参考线的第一感测放大器；并且还可具有第二I／O，其具有第二参考单元、自该第二参考单元至第二I／O参考线的第二参考单元可选链路、以及耦合至该第二I／O参考线的第二感测放大器。此外，可在该第一I／O参考线和该第二I／O参考线之间提供参考线耦合链路。
在一方面，第一参考单元可选链路和第二参考单元可选链路中的至少一者可以是可熔链路，该可熔链路能够被烧断从而进行将第一参考单元与第一I／O参考线隔离、以及将第二参考单元与第二I／O参考线隔离中的至少一者。
根据一个或更多个示例性实施例，提供了一种用于非易失性电阻式存储器的方法，并且示例方法可包括：提供至少一个I／O，每个I／O具有至少一个含参考电压输出节点和对应的I／O参考线的参考单元；并且还可包括选择这些I／O参考线中的至少两条以用于共用参考线，以及将至少两条所选I／O参考线相耦合以形成共用参考线。
在一方面，在根据这些示例性实施例的方法中，该至少两条I／O参考线的选择可包括：将这些I／O中的至少两个I／O的相应参考电压输出节点处的电压与给定的可接受范围相比较；并且进一步，选择这些I／O参考线中的至少一条可以至少部分地基于该比较的结果。
在另一方面，根据这些示例性实施例的方法还可包括：相对于给定的可接受性范围来标识这些I／O中的至少一个I／O的参考单元的参考电压输出处的电压的可接受性；以及基于标识可接受性的结果来隔离这些参考单元中的至少一个参考单元。
根据一个或更多个示例性实施例，可提供一种NVR存储器，该NVR存储器可包括：用于生成第一参考电压的装置；以及用于生成第二参考电压的装置。根据这些实施例的NVR存储器可具有：用于提供第一感测参考和第二感测参考的装置，并且该装置可包括用于选择性地将第一参考电压和第二参考电压组合成共用电压并用于选择性地提供该共用电压作为第一感测参考的装置、以及用于选择性地提供第一参考电压作为第一感测参考的装置。根据这些实施例的NVR存储器还可具有：用于相对于第一感测参考来感测第一位单元阵列的电压的装置；以及用于相对于第二感测参考来感测第二位单元阵列的电压的装置。
附图简要说明
给出附图以帮助对本发明实施例进行描述，且提供附图仅用于解说实施例而非对其进行限定。
图1是一个示例电阻式存储器存储单元、以及相关联的参考和读取电路系统的简化示意图。
图2是一个示例电阻式存储器单元阵列、以及相关联的参考和读取电路系统的简化功能图。
图3是一个示例多排电阻式存储器的简化功能图。
图4是根据一个或更多个示例性实施例的具有一个示例选择性耦合的参考的一个示例多排电阻式存储器的简化示意图。
图5A和5B分别是根据一个或更多个示例性实施例的一个示例多排电阻式存储器的第一和第二状态的简化示意图，其展现了可控的、选择性耦合的参考节点的开关耦合方面。
图6A和6B分别是根据一个或更多个示例性实施例的一个示例多排电阻式存储器的第一和第二状态的简化示意图，其展现了可控的、选择性耦合／可隔离的参考电路的开关耦合方面。
图7A和7B分别是根据一个或更多个示例性实施例的一个示例多排电阻式存储器的第一和第二状态的简化示意图，其展现了可控的、选择性耦合／可隔离的参考节点和参考电路的开关耦合方面。
图8是根据一个或更多个示例性实施例用于配置具有可控的、选择性开关耦合／开关可隔离的参考的多排电阻式存储器的一个过程的功能流程图。
图9是根据一个或更多个示例性实施例的一个示例个人计算设备的功能框图。
图10是根据一个或更多个示例性实施例用于制造具有可控的、选择性开关耦合／开关可隔离的参考的多排电阻式存储器的一个过程的功能流程图。
详细描述
本发明的各方面在以下针对本发明具体实施例的描述和有关附图中被公开。可以设计替换实施例而不会脱离本发明的范围。另外，本发明中众所周知的元素将不被详细描述或将被省去以免湮没本发明的相关细节。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语“本发明的实施例”并不要求本发明的所有实施例都包括所讨论的特征、优点、或工作模式。
本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定本发明的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和／或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和／或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和／或其群组的存在或添加。
此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将可认识到，本文中所描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文中所描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，该计算机可读存储介质内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。因此，本发明的各种方面可以用数种不同形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文中所描述的每个实施例，任何此类实施例的对应形式可在本文被描述为例如“配置成执行所描述的动作的逻辑”。
图1是一个非易失性电阻式存储器(“NVR”)电路100的简化示意图，该NVR电路100包括一个NVR位单元102、相关联的NVR参考电路或单元104、以及感测放大器(SA)电路106。将理解，出于本描述的目的，术语“参考单元104”和“参考电路104”具有相互等同的意义，并且将可互换地使用。NVR位单元102可代表例如M列乘N行的阵列(未在图1中示出)中的一个NVR位单元。NVR参考单元104可以与例如所绘NVR位单元102所处的行中的M-1个其他NVR位单元相关联。此外，NVR位单元(诸如102)的M×N阵列的N行中的每一行可具有相关联的NVR参考单元(诸如104)。感测放大器电路106通过将来自NVR位单元102的读取电压与来自NVR参考单元的参考电压进行比较来提供读取结果，如在稍后部分中更详细地描述的。
仍然参考图1，NVR位单元102包括电阻式存储器元件112，该电阻式存储器元件112可被切换至两个或更多个不同的磁化状态，其中每个磁化状态具有不同的电阻。该电阻式存储器元件可以是例如磁隧穿结(MTJ)元件。NVR位单元102可具有由列读取选择(RDEN)线116控制的列读取启用晶体管114，并且可具有由字线(WL)120控制的字线启用晶体管118。可假设NVR位单元102的M×N阵列具有M条分开的列读取选择线，每一列一条，并且具有N条分开的字线120，每一行一条。电阻式存储器元件112的一端耦合至位线122。因此，当列读取启用晶体管114被切换为导通时，电阻式存储器元件112提供从位线122至源极线(SL)125至接地的电流路径。可假设NVR位单元102的M×N阵列可具有延伸经过每一列的位线(诸如122)，该列中的N个NVR位单元中的每一个NVR位单元中的电阻式存储器元件(诸如112)的一端耦合至该位线122。由于一列中的各NVR位单元一次只有一个可被启用，所以被启用的NVR位单元的电阻式存储器元件是从位线122至接地的路径。
继续参考图1，与Vclamp(V箝位)晶体管126串联的、由列读取选择线116上的RDEN信号控制的列选择晶体管124控制位线122至位线参考节点128的耦合。对于Vclamp晶体管126的控制，可以假设其在正常读取操作中总是导通的。如本领域普通技术人员将理解的，Vclamp电位是由通过122到接地的最大允许电流决定的。位线参考节点128进而被耦合至感测放大器电路106中的电压感测放大器130的输入130A。NVR参考单元104的节点或分路156上的电压Vref(V参考)被耦合至电压感测放大器130的输入130B、以及耦合至读取电流晶体管132的栅极(未单独标号)。当NVR位单元102被启用时，由Vref控制的读取电流晶体管132向从感测放大器130的输入130A经过电阻式存储器元件112至接地的读取电流路径提供读取电流，如将在稍后部分更详细地描述的。
仍然参照图1，NVR参考单元104可被结构化成与NVR位单元102相似，但是具有至少两个参考电阻式存储器元件136和138，而非NVR位单元102的这一个电阻式存储器元件112。字启用晶体管140和142各自——分别关于参考电阻式存储器元件136和138——执行与字启用晶体管118关于NVR位单元102的电阻式存储器元件112所执行的功能基本相同的功能。类似地，列选择晶体管144和146各自关于参考电阻式存储器元件136和138执行与列选择晶体管124关于电阻式存储器元件112所执行的功能基本相同的功能。可假设Vclamp晶体管148和150在正常读取操作中各自皆处于导通状态。第一参考电流晶体管152和第二参考电流晶体管154各自的栅极被耦合至同一Vref分路或节点156，并且Vref节点156还耦合至电压感测放大器130的输入130B。读取电流晶体管132、第一参考电流晶体管152以及第二参考电流晶体管154具有基本相同的宽度、以及相应地具有基本相同的电流特性一般是优选的。
继续参照图1，寄生电容(Cpara)160是诸如图1中所绘的实际NVR存储器中可能显现的寄生电容的一般示例的简化模型。NVR存储器领域的普通技术人员在阅读本公开内容后可容易地建模和分析与根据本发明实施例的诸实践有关的寄生电容及其各种效应(若有)，因此更详细的描述被省略。
为了避免附图中不必要的复杂性以及不必要的随附描述，图1省略了用于设置电阻式存储器元件112和参考电阻式存储器元件136和138的磁化状态的写电路系统的显式描绘。如NVR存储器领域的普通技术人员所已知的，通过根据部分地由电阻式存储器元件的特定结构及技术确立的各种参数来注入电流，数据就被写至NVR位单元(诸如102)。这些人员在阅读本公开内容后可容易地实现用于写(即，设置电阻式存储器元件(诸如112)、以及参考电阻式存储器元件(诸如136和138)的磁化状态)的装置，以根据本发明实施例进行实践，因此，更详细的描述被省略。
参照图1，将描述一个示例读取过程。在该示例中，将假设电阻式存储器元件112可切换至表示逻辑“0”和逻辑“1”的磁状态，其中一个具有低电阻状态Rlow，而另一个具有高电阻状态Rhigh。还将假设，第一参考电阻式存储器元件136已被设置在展现Rlow的磁化状态，以及第二参考电阻式存储器元件138已被设置在展现Rhigh的磁化状态。
该示例读取过程可始于在图1所绘的字线120上以及在所绘的列读取选择线116上施加启用电压。用于控制电阻式存储器阵列中的字线和位选择线的方法和结构是公知的，因此，更详细的描述被省略。列读取选择线116电压将列读取启用晶体管114切换至导通状态，并且将列选择晶体管124、144和146切换至导通状态。字线120电压切换字线启用晶体管118、140和142。因此，建立了自Vdd经过读取电流晶体管132、经过Vclamp晶体管126、经过列选择晶体管124、至位线122、经过电阻式存储器元件112、经过源极线125、经过字线启用晶体管118、以及然后经过列读取启用晶体管114至接地的读取电流路径。
仍然参照图1，在字线120和列读取选择线116上设置启用电压还建立自Vdd至接地的、包括第一和第二参考电阻式存储器元件136和138的参考电流路径。更具体地，列读取选择线116上的启用电压切换列读取启用晶体管114、以及列选择晶体管124、144和146。同样地，字线120上的启用电压切换字线启用晶体管118、140和142。结果是得到自Vdd至接地、通过Vref分路或节点156被分流在一起的两条并行参考电流路径。将理解，出于本描述的目的，术语“Vref分路156”和“Vref节点156”具有相互等同的意义，并且将可互换地使用。这些参考电流路径中的一条是经过参考电流晶体管152、至Vref节点156、经过Vclamp晶体管148、经过列选择晶体管144、经过第一参考电阻式存储器元件136、然后经过第一字线启用晶体管140至接地。这两条参考电流路径中的第二条是经过第二参考电流晶体管154、至同一Vref节点156、经过Vclamp晶体管150、经过列选择晶体管146、经过第二参考电阻式存储器元件138、然后经过第二字线启用晶体管142至接地。
如先前描述的，电阻式存储器元件112、第一参考电阻式存储器元件136、以及第二参考电阻式存储器元件138具有基本等同的磁化-电阻特性(特别是相同的Rhigh和Rlow值)一般是优选的。同样地，NVR位单元的读取电流晶体管132、第一参考电流晶体管152以及第二参考电流晶体管154具有基本相同的宽度、以及由此具有基本相同的电流特性一般是优选的。此外，如所描述的，第一参考电阻式存储器元件136假设被设置于表示逻辑“0”的Rlow状态，并且第二参考存储器元件138被设置在表示逻辑“1”的Rhigh状态。当读取电流路径被建立时，自Vdd至位线参考节点128的读取电流晶体管132的电阻与自位线参考节点128至接地的电阻串联，作为一种近似可被视为相对于Vdd的分压器。由于后一电阻取决于电阻式存储器元件112是处在Rhigh还是Rlow状态而具有两个值中的一个值，因此位线参考节点128处由通过读取电流路径的读取电流所导致的电压，即Vhigh(V高)和Vlow(V低)中的一者，指示该电阻状态。因此，节点156处的Vref理想地是位于Vhigh和Vlow之间的中点。电压感测放大器130的输出因此指示NVR位单元102中所存储的值。
如本领域普通技术人员将容易理解的，Vref节点156上出现的电压实际值的变化将使电压感测放大器的判决阈值移动到离Vhigh或Vlow中的一者比离另一者更近之处。因此，假设逻辑“0”和逻辑“1”为电阻式存储器元件112所存储的值的似然性相等，则无论相对于该理想中点向上还是向下移动Vref节点156处的电压都将增大总体位差错率。
图2是一个示例NVR存储阵列200的简化示意图，该NVR存储阵列200具有M=八(8)列204-1...204-8(统称204-i)乘以N行NVR位单元(未单独示出)的NVR位单元阵列202。一个示例为N=512。M=8和N=512的值仅是示例，因为每一者都可以是任何数字。每个NVR位单元阵列202可以如图1的示例102那样来结构化。写电路系统被省略以避免与实施例的思想不相关的不必要复杂性。通过选择性地将M条列读取选择线(统一地示为208)中的一条上电、同时将N条字线中的一条(诸如所绘的一般性示例210-n)上电，来访问NVR阵列202的个体NVR位单元，以达到读取其所存储数据的目的。被上电的列读取选择线和字线的交点处的NVR位单元被启用。假设该NVR位单元是依照图1示例102的，则其电阻式存储器元件(例如，112)变成自电压感测放大器214的“+”输入至接地的路径。读取电流随后经过读取电流晶体管216和Vclamp晶体管218、经过该电阻式存储器元件至接地。Vref线212上收到的电压Vref耦合至电压感测放大器的“-”端子。Vref线212可例如耦合至NVR参考单元的Vref节点(图2中未示出)，诸如图1示例NVR参考单元104的参考节点156。图1和图2共有的参考标记“A”解说了此种示例。类似地，图2位线220中的任何位线可以是根据图1示例102的NVR位单元(图2中未示出)的位线122(如图1和图2共有的参考标记“B”所示)、以及图1示例NVR存储器电路100的位线参考节点128。
如先前描述的，Vref电压的不准确性可对读取准确性具有相当大的影响，即可能导致BER有实质性的不可接受的增长。如本领域普通技术人员将领会的，Vhigh和Vlow之间的差异越小，此Vref电压不准确性的负面影响就越大。
所附的相关技术图3示出了一个示例NVR系统300，该示例NVR系统300具有四个(4)NVR存储器排，记为312-1、312-2、312-3、和312-4(统称“312-k”)。每个NVR存储器排312-k可包括位单元阵列，例如，NVR阵列314-k和316-k，以及为该NVR阵列314-k和316-k所共享的Vref电路318-k。每个NVR阵列314-k和316-k可统称为“I／O”。每个Vref电路318-k耦合至相应NVR存储器排312-k的Vref线320-k。因此，如容易看到的，Vref生成和分布是对每个NVR存储器排312-k而言是个体的。
然而，由于制造偏差，如相关技术图3中所绘的单独Vref电路318-k可能分别生成不同的参考电压电平。换言之，并非在每个NVR存储器排312-k的相应一对感测放大器(图3中未显式示出)处收到相同的参考电压值，而是每对感测放大器可能收到四个不同电压中的相应一个电压。例如，Vref电路318-1、318-2、318-3和318-4可能分别生成电压VRef-1、VRef-2、VRef-3和VRef-4(统称VRef-k，未在图3中分开标记)，各个电压位于分开的Vref线320-1、320-2、320-3和320-4中的相应一者上。另外对于VRef-k不等于Vref-1而言进一步地，存在着电压VRef-1、VRef-2、VRef-3和VRef-4中的至少一者处在可接受偏差之外的统计学似然性。这种统计学似然性可能导致降低的制造产量。
图4示出了根据一个或更多个示例性实施例的一个NVR存储器系统400，该NVR存储器系统400提供的益处尤其有：相比于对每个NVR存储器排使用分开的Vref生成可获得的Vref统计学分布而言明显更为紧密的Vref统计学分布。
参照图4，NVR存储器系统400被示为具有四个(4)NVR存储器排，记为412-1、412-2、412-3、和412-4(统称为“412”，并且在一般意义上单个地称为“412-k”)。将理解，四个仅是一个示例，并且无意作为对任何实施例的范围的任何限制。每个NVR存储器排412-k可包括一个或更多个I／O，例如，所绘的I／O414-k和I／O416-k，其中每个I／O可包括M列乘N行阵列的NVR位单元(未在图4中个别地示出)。作为一个示例，I／O414-k和I／O416-k可根据图2示例NVR存储阵列200进行配置。I／O414-k和I／O416-k的NVR位单元可以依照图1中所示的NVR位单元102。
在一方面，每个NVR存储器排412-k还可包括Vref电路418-k(统称为“418”)。Vref电路418可由根据图1示例NVR参考单元104的参考电路或单元的阵列(例如1xM阵列)形成。然而将理解，各种示例性实施例并不限于只是NVR位单元(诸如示例NVR位单元102)的阵列，也不限于NVR参考单元(诸如示例NVR参考单元104)。每个Vref电路418-k耦合至所绘的参考电路耦合链路420-1、420-2、420-3和420-4(统称为“参考电路耦合链路420”)当中的一参考电路耦合链路420-k。每个参考电路耦合链路420-k进而耦合至NVR存储器排412-k的参考分发线422-k，其中422-k是所绘的NVR排参考分发线422-1、422-2、422-3和422-4(统称为“NVR排参考分发线422”)当中的一者。每个NVR排参考分发线422-k将其电压至少耦合至对应的I／O414-k和416-k。该耦合可以通往NVR存储器排412-k内的一个或更多个电压感测放大器(未在图4中示出)中的每个电压感测放大器的一个输入。例如，NVR排参考分发线422-1可对I／O414-1内的电压感测放大器和I／O416-1内的一个电压感测放大器的一个输入进行馈电。
继续参照图4，根据一方面，参考线耦合链路(诸如所绘的示例424-1、424-2和424-3)可将所绘的四个NVR存储器排412中的任何两者或更多者的NVR排参考分发线422彼此耦合。这将获得共用参考电压线，该共用参考电压线具有由耦合至所耦合的NVR排参考分发线422的诸参考电路418生成的参考电压的均值。在所绘示例中，第一参考线耦合链路424-1将第一NVR存储器排412-1的NVR排参考分发线422-1耦合至第二NVR存储器排412-2的NVR排参考分发线422-2。类似地，第二参考线耦合链路424-2将第二NVR存储器排412-2的NVR排参考分发线422-2耦合至第三NVR存储器排412-3的NVR排参考分发线422-3。此外，第三参考线耦合链路424-3将第三NVR存储器排412-3的NVR排参考分发线422-3耦合至第四NVR存储器排412-4的NVR排参考分发线422-4。
如可以领会的，根据一个示例性实施例的图4NVR存储器系统400为多个(例如，四个)NVR存储器排412提供单个共用的参考电压(CM_VRef)。电压CM_Vref，作为一般近似可被建模为独立模式下由Vref电路418-1、418-2、418-3和418-4所递送的电压的均值，即1/4×(VRef-1+VRef-2+VRef-3+VRef-4)。更一般地，对于R个NVR存储器排412，电压CM_VRef=1／R×∑VRef-k，其中k=1至R。
具有图4所解说的示例性实施例的NVR存储器系统所提供的其中一个益处是：不同的NVR存储器排412间VRef-k更紧密的统计学分布。作为一个解说，参照图3，假设R个NVR存储器排312中的任何一者具有单独而言生成超容限Vref的Vref电路314的概率为EB。图3系统300符合要求工作的概率由此为(1-EB)×R。相反，使用同一示例的R个NVR存储器排，根据图4所示实施例的系统可符合要求地工作，而不论其R个存储器排中是否有一个或更多个存储器排具有单独而言将生成超容限的VRef的Vref电路418。更一般而言，对于根据图4的实施例，即使VRef-k(k=1至R)中的一者或更多者可能超出容限，但是电压CM_VRef的水平，即1／R×∑VRef-k(k=1至R)，可以在容限内。
将理解，在图4所绘的系统中，在该系统仍能符合要求地工作的情况下，其R个Vref电路418中可超容限的Vref电路的实际数目是因应用而异的，例如，取决于系统性能要求、Vref的可接受范围、以及Vref电路418的具体电路系统。
将理解，参考线耦合链路424的图4所绘配置仅是用于示例的目的，而不是对本发明实施例所构想的用于将不同NVR阵列的NVR排参考分发线422彼此耦合的结构类型的限制。例如，参照图4，可安排附加的参考线耦合链路(未示出)以将NVR存储器排412-1的NVR排参考分发线422-1直接耦合至NVR存储器排412-3的NVR排参考分发线422-3。作为另一示例，可以移除参考线耦合链路424-1，并且可安排另一参考线耦合链路(未示出)以将NVR排参考分发线422-1耦合至NVR排参考分发线422-3或422-4中的任何一者。
在一方面，参考线耦合链路424可以是熔融链路，从而能够被烧断以将不同NVR存储器排412的排参考分发线422彼此选择性地耦合或隔离。此外，在一方面，在根据图4实施例的NVR存储器系统中，NVR存储器排412可通过参考线耦合链路424的恰适配置(例如，烧断可熔链路)被配置成多个(两个或更多个)群组，其中每个群组中的所有NVR存储器排412具有相耦合的NVR排参考分发线422。将领会，NVR排参考分发线422的这种可选择编组可从使用图4所绘的R个(例如，4)NVR存储器排的NVR存储器系统获得(否则原本可能无法获得的)令人满意的性能。这进而可在制造多排NVR存储器系统时提供更高的产量。
在另一方面，参考电路耦合链路420-k中的一者或更多者可以是可熔链路。对于此方面而言进一步地，与形成参考线耦合链路424-k的可熔链路的各种组合一起，任何参考电路耦合链路420-k的各种组合可被选择性地烧断。如将容易领会的，这些方面可提供对各种Vref电路418-k的选择性编组、平均、以及隔离。
将理解，形成NVR存储器排412的NVR位单元可以是具有一个或更多个M×N NVR位单元阵列的磁性随机存取存储器(MRAM)排，每个NVR位单元具有例如磁隧道结(MTJ)晶体管或自旋转移矩(STT)晶体管，并且可以是相变存储器(PRAM)。
图5A和5B分别示出了根据另一实施例的NVR存储器系统的一个示例的状态500A和500B。术语“NVR存储器系统500”此后意谓“由图5A和5B共同示出的能够在如所描述的诸状态(包括示例状态500A和500B)之间移动的NVR存储器系统结构”。
合起来参照图5A和5B，NVR存储器系统500可具有四个(4)NVR存储器排，记为512-1、512-2、512-3、和512-4(统称为“512”，并且在一般意义上单个地被称为“512-k”)。将理解，四个仅是一个示例，并且无意作为对任何实施例的范围的任何限制。每个NVR存储器排512-k可包括I／O，例如，I／O514-k和I／O516-k，并且每个I／O可具有M列乘N行的NVR位单元(未在图5中个别地示出)。每个NVR存储器排512-k可具有相关联的Vref电路518-k(统称为“518”，并且在一般意义上单个地称为“518-k”)。将理解，每个Vref电路518-k，若与所有其他生成电路518解耦，则可生成独立的参考电压，并且，为了描述示例操作，这些电压将被称为VRef-1、VRef-2、VRef-3和VRef-4(未在图5A和5B中示出)。
继续参照图5A和5B，NVR存储器系统500可具有四个NVR排参考分发线，分别记为520-1、520-2、520-3、和520-4(统称为“520”，并且在一般意义上单个地被称为“520-k”)。在一方面，提供了四个参考电路耦合链路，分别记为522-1、522-2、522-3、和522-4(统称为“524”，并且在一般意义上单个地被称为“522-k”)，其中每一个参考电路耦合链路将Vref电路518-k耦合至对应的NVR排参考分发线520-k。
在一方面，NVR存储器系统500可具有多个(例如，3个)参考线耦合开关，诸如分别记为524-1、524-2和524-3的示例(统称为“524”，并且在一般意义上单个地被称为“524-m”)。参考线耦合开关524的示例特征在下文进行更详细地描述。将理解，参考线耦合开关526的数量3仅是对应于示例数量为四个的NVR存储器排512的示例。
根据一方面，第一参考线耦合开关524-1可选择性地将第一NVR存储器排512-1的NVR排参考分发线520-1耦合至第二NVR存储器排512-2的NVR排参考分发线520-2。第二参考线耦合开关524-2可选择性地将第二NVR存储器排512-2的NVR排参考分发线520-2耦合至第三NVR存储器排512-3的NVR排参考分发线520-3。第三参考线耦合开关524-3可选择性地将第三NVR存储器排512-3的NVR排参考分发线520-3耦合至第四NVR存储器排512-4的NVR排参考分发线520-4。
参照图5A，在示例状态500A中，所有参考线耦合开关524都是闭合的，意谓着全部处在导电状态。图5A状态500A因此获得如参照图4描述的没有可熔链路被烧断的相同参考线耦合，即所有NVR存储器排512具有等于1/4×(VRef-1+VRef-2+VRef-3+VRef-4)的参考电压CM_VRef。
相反，在图5B示例状态500B中，参考线耦合开关524-2是断开的。然而，参考线耦合开关524-1继续将第一NVR存储器排512-1的排参考分发线520-1耦合至第二NVR存储器排512-2的排参考分发线520-2，并且参考线耦合开关524-3继续将NVR存储器排512-3和512-4各自的排参考分发线520-3和520-4相耦合。排参考分发线520-1和520-2上得到的参考电压因此是独立VRef-1和VRef-2的均值。以类似方式，排参考分发线520-3和520-4上得到的参考电压是独立VRef-3和VRef-4的均值。
在图5A和5B解说的实施例所提供的其中一些特征和益处在于：可控地将排参考分发线520-k耦合成具有一个或更多个NVR存储器排512的可选群组，每个群组具有其自己的共用参考电压，该共用参考电压等于该群组的所有Vref电路518的独立参考电压的均值。这进而可提供诸如参照图4描述的益处，且具有在制造多排NVR存储器系统中提供更加高产量的额外可控性。
仍然参照图5A和图5B，在另一方面，每个参考电路耦合链路522-k可以是可熔链路。对于此方面而言进一步地，与参考线耦合开关524的开关状态的各种组合一起，任何参考电路耦合链路522-k的各种组合可被选择性地烧断。如将容易领会的，这些方面可提供对各种Vref电路518的选择性编组、平均、以及隔离。
图6A和6B分别示出了根据另一实施例的NVR存储器系统的一个示例的状态600A和600B。术语“NVR存储器系统600”此后意谓“由图6A和6B共同示出的能够在如所描述的诸状态(包括示例状态600A和600B)之间移动的NVR存储器系统结构”。
合起来参照图6A和6B，NVR存储器系统600可具有例如四个(4)NVR存储器排，记为612-1、612-2、612-3、和612-4(统称为“612”，并且在一般意义上单个地被称为“612-k”)。将理解，四个仅是一个示例，并且无意作为对任何实施例的范围的任何限制。每个NVR存储器排612-k可包括I／O614-k和I／O616-k，其中每个I／O可具有M列乘N行的NVR位单元(未在图6A和6B中个别地示出)。形成NVR存储器排612的NVR位单元可以依照图1中所示的NVR位单元102。每个NVR存储器排612-k可具有相关联的Vref电路618-k(统称为“618”，并且在一般意义上单个地称为“618-k”)。Vref电路618可由根据图1示例NVR参考单元104的Vref生成单元的阵列(例如1xM阵列)形成。将理解，每个Vref电路618-k，若与所有其他生成电路618解耦，则可生成独立的参考电压，并且，为了描述示例操作，这些电压将被称为VRef-1、VRef-2、VRef-3和VRef-4(未在图6A和6B中示出)。
继续参照图6A和6B，NVR存储器系统600，根据一方面，可具有四个参考电路耦合开关，分别记为620-1、620-2、620-3、和620-4(统称为“620”，并且在一般意义上单个地被称为“620-k”)。每个参考电路耦合开关620-k选择性地将NVR存储器排612-k的对应Vref电路618-k耦合至可在所有四个NVR存储器排612上方延伸的共用参考线622。在一方面，共用参考线622耦合至每个NVR存储器排612-k的I／O616-k和618-k。共用参考线622可耦合至相应电压感测放大器(未在图6A和6B中示出)的一个输入。如将领会的，参考电路耦合开关620通过形成选择性平均来提供对CM_VRef的选择性增量控制，并且进一步提供此CM-VRef至I／O614-k和616-k的、独立于它们的本地Vref电路618-k的馈电。
参照图6A，在示例状态600A中，所有参考电路耦合开关620是闭合的。四个NVR存储器排612中的每一个因此接收等于1/4×(VRef-1+VRef-2+VRef-3+VRef-4)的参考电压CM_Vref。
现在参照图6B，在所绘示例状态600B中，参考电路耦合开关620-3被切换为断开，而其余参考电路耦合开关620-1、620-2、和620-4闭合。结果是被所有NVR存储器排612所接收、并且仅由所选的Vref电路618-1、618-2和618-4贡献得到的受控平均参考电压。
如将领会的，在图6A和6B所绘的示例性实施例提供的其中一个特征是对每个NVR存储器排612所利用的参考电压的增量控制，以在全体(在所绘示例中为4个)Vref电路618内尽可能获得最接近最优的值。在图6A和6B所绘的示例性实施例还提供切出有缺陷的Vref电路618-k的操作，而不会丧失其正常相关联的I／O614-k和616-k。这些以及其他所公开的特征进而可在制造多排NVR存储器系统中提供更加高的产量。
将理解，参照图4、图5A和5B以及图6A和6B描述的示例性实施例可以组合以形成其他实施例。例如，图7A和7B示出了一个此类示例性实施例的相应状态700A和700B，该示例性实施例具有在图5A和5B描绘的一个或更多个实施例以及在图6A和6B描绘的一个或更多个实施例。
术语“NVR存储器系统700”此后意谓“由图7A和7B共同示出的能够在如所描述的诸状态(包括示例状态700A和700B)之间移动的NVR存储器系统结构”。
合起来参照图7A和7B，NVR存储器系统700可具有例如四个(4)NVR存储器排，记为712-1、712-2、712-3、和712-4(统称为“712”，并且在一般意义上单个地被称为“712-k”)。每个NVR存储器排712-k可包括I／O714-k和I／O716-k，其中每个I／O可具有M列乘N行的NVR位单元(未在图7A和7B中个别地示出)。形成NVR存储器排712的NVR位单元可以依照图1中所示的NVR位单元102。每个NVR存储器排712-k可具有相关联的Vref电路718-k(统称为“618”，并且在一般意义上单个地称为“718-k”)。Vref电路718可由根据图1示例NVR参考单元104的Vref生成单元的阵列(例如1xM阵列)形成。将理解，每个Vref电路718-k，若与所有其他生成电路718解耦，则可生成独立的参考电压，并且，为了描述示例操作，这些电压将被称为VRef-1、VRef-2、VRef-3和VRef-4(未在图7A和7B中示出)。将理解，所绘的四个NVR存储器排712仅是一个示例，并且无意作为对任何实施例的范围的任何限制。
继续参照图7A和7B，NVR存储器系统700，根据一方面，可具有四个参考电路耦合开关，分别记为720-1、720-2、720-3、和720-4(统称为“720”，并且在一般意义上单个地被称为“720-k”)。每个参考电路耦合开关720-k选择性地将NVR存储器排712-k的对应Vref电路718-k耦合至排参考分发线722-k。在一方面，每条排参考分发线722-k耦合至其对应NVR存储器排712-k的I／O712-k和714-k。
仍然参照图7A和图7B，在一方面，NVR存储器系统700可具有三个参考线耦合开关，分别记为724-1、724-2和724-3(统称为“724”，并且在一般意义上单个地被称为“724-m”)。将理解，参考线耦合开关724的数量3仅是对应于示例数量为四个的NVR存储器排712的示例。
根据一方面，第一参考线耦合开关724-1可选择性地将第一NVR存储器排712-1的排参考分发线722-1耦合至第二NVR存储器排712-2的排参考分发线722-2。第二参考线耦合开关724-2可选择性地将第二NVR存储器排712-2的排参考分发线722-2耦合至第三NVR存储器排712-3的排参考分发线722-3。同样地，第三参考线耦合开关724-3可选择性地将第三NVR存储器排712-3的排参考分发线722-3耦合至第四NVR存储器排712-4的排参考分发线722-4。
参照图7A，在示例状态700A中，所有参考电路耦合开关718和所有参考线耦合开关722都是闭合的。这产生为1/4×(VRef-1+VRef-2+VRef-3+VRef-4)的CM_VRef。
现在参照图7B，在所绘示例状态700B中，参考电路耦合开关720-4被切换为断开，而其余参考电路耦合开关720-1、720-2、和720-3闭合。此外，第一参考线耦合开关724-1被切换为断开，而其余参考线耦合开关724-2和724-3为闭合。如容易看到的，此图7B示例状态700B中的参考电压的生成和分发包括NVR存储器排712-1以独立方式使用来自其Vref电路718-1的VRef-1。另一方面，NVR存储器排712-2、712-3和712-4使用仅选择Vref电路718-2和718-3贡献得到的平均参考值。NVR存储器排712-4的Vref电路718-4被选择性地隔离。
如将领会的，对参考电路耦合开关722-k和参考线耦合开关720-k的选择性控制提供了对个体Vref电路718-k的选择性的增量平均和隔离的组合。这些以及其他特征可允许即使一个或更多个Vref电路718-k是超容限的或者另行有缺陷仍能从NVR存储器系统得到令人满意的性能。在图7A和7B描绘的示例性实施例因此可提供的其中一个益处是进一步明显提高的NVR存储器件的制造产量。
图8是根据各种示例性实施例用于配置具有可控的、选择性耦合／可隔离参考的多排电阻式存储器的一个示例过程800的功能流程图。参照图8，过程800可始于802，即对每个NVR存储器排中的参考电路执行参考写操作。例如，对图1所绘的参考电路执行的参考写操作802可向第一参考电阻式存储器元件136和第二参考电阻式存储器元件138中的一者写入逻辑“0”，以及向136和138中的另一者写入逻辑“1”。接着，示例过程800可在804测量从每排中的参考电路生成的参考电平(VREF)。例如，关于制造或编程如图7A所绘的多个存储器排(每个存储器排具有如图1所绘的参考电路)所执行的参考测量操作804可测量图1节点156处的电压。
继续参照图8，在804测量参考电压之后，过程800，如过程框806所绘的，可分析在804获得的测量，并且对于每一个测得的参考电平确定该参考电平是否在可接受范围内。如本领域普通技术人员从本公开内容将领会的，构成“可接受范围”的具体电压容易根据各种因素(诸如可接受的读取差错率、可用电压电平、噪声环境、以及电压感测放大器(例如，图1的电压感测放大器130)的准确性等)来确定。接着，使用在804获得的测量和来自806的分析结果，过程800可去往808并且例如将参考输出中的所选参考输出与共用参考线耦合或解耦(即，形成诸如在图6B所示的连接状态)。将理解，在框808表示的此耦合和解耦示例并不限于图6A和6B所示的可切换连接，而是也可对使用其他连接装置(诸如可熔链路)的实施例执行。在一方面，808处的选择性耦合可将诸如在图5B所绘的所选参考线连接耦合或解耦，以使参考线彼此隔离、和／或形成所选共用参考线。在另一方面，808处的选择性耦合可执行对诸如图7B所绘的参考电路隔离开关(或其他可编程连接装置)的组合的所选耦合和解耦。
图9是根据一个或更多个示例性实施例的电子设备900(诸如无线电话)的功能框图。设备900可包括基于选择性耦合／可隔离电阻的存储器电路902，后者耦合至处理器(诸如数字信号处理器(DSP)904之类)，该处理器可耦合至另一存储器906，例如DRAM。在一个解说性示例中，该基于选择性耦合／可隔离电阻的存储器电路902可包括诸如参照图4所述的选择性耦合／可隔离NVR存储器系统400之类的装置，或者作为一个替换方案，该基于选择性耦合／可隔离参考电阻的存储器电路902可包括诸如参照图5A和5B所述的选择性耦合／可隔离参考NVR存储器系统500之类的装置、或者诸如参照图6A和6B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统600之类的装置、或者诸如参照图7A和7B所述的开关耦合式选择性耦合／可隔离参考耦合／可隔离NVR存储器系统700之类的装置，或者替换地，以上的任何组合。
仍然参照图9，电子设备900可具有耦合至DSP904且耦合至显示器910的显示控制器908。另外，编码器／解码器(CODEC)912可耦合至DSP904，并且可耦合至扬声器936和话筒938。无线控制器918可耦合至数字信号处理器904并且耦合至无线天线920。在特定实施例中，将DSP904、显示控制器908、基于选择性耦合／可隔离电阻的存储器电路902、以及CODEC912、和无线控制器918包括在系统级封装或片上系统(SOC)922中。在特定实施例中，输入设备930(例如，触摸垫、按键板、其他人工命令接口)以及电源944被耦合至SOC922。此外，如图9所解说的，在一方面，显示器910、输入设备930、扬声器936、话筒938、无线天线920、和电源944可以外置于SOC922。然而，每一者都可例如通过接口或控制器来耦合至SOC922的一个或更多个组件。
上文所公开的设备和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如，RTL、GDSII和GERBER等)中。一些或全部此类文件可被提供给基于此类文件制造设备的制造处理人员。结果产生的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。这些芯片随后用在上文描述的设备中。
图10描绘电子设备制造过程1000的特定解说性实施例。可在制造过程1000中诸如在研究计算机1006处接收物理器件信息1002。物理器件信息1002可包括表示基于选择性耦合／可隔离电阻的存储器的至少一种物理属性的设计信息，该存储器诸如是参照图4所述的NVR存储器系统400之类的装置，或者作为一个替换方案，是诸如参照图5A和5B所述的选择性开关耦合／可隔离参考NVR存储器系统500之类的装置、或者诸如参照图6A和6B所述的开关耦合式选择性耦合／可隔离NVR存储器系统600之类的装置、或者诸如参照图7A和7B所述的开关耦合式选择性耦合／可隔离NVR存储器系统700之类的装置，或者在一个替换方案中为以上的任何组合。例如，物理器件信息1002可包括可经由耦合至研究计算机1006的用户接口1004输入的物理参数、材料特性、以及结构信息。研究计算机1006可包括耦合至计算机可读介质(诸如存储器1010)的处理器1008，诸如一个或更多个处理核心。存储器1010可存储计算机可读指令，后者可被执行以使处理器1008将物理器件信息1002转换成遵循文件格式并生成库文件1012。
在特定实施例中，库文件1012可包括至少一个含该经转换的设计信息的数据文件。例如，库文件1012可包括半导体器件库，半导体器件包括参照图4所述的选择性耦合／可隔离NVR存储器系统400的任何器件，或者作为一个替换方案，包括参照图5A和5B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统500、或者参照图6A和6B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统600、或者参照图7A和7B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统700、或者在一个替换方案中为以上各项的任何组合中的任何器件，该器件被提供以与电子设计自动化(EDA)工具1020联用。
库文件1012可在设计计算机1014处与EDA工具1020协同使用，设计计算机1014包括耦合至存储器1018的处理器1016，诸如一个或更多个处理核心。EDA工具1020可作为处理器可执行指令被存储在存储器1018处，以使设计计算机1014的用户能从库文件1012设计电路，该电路包括参照图4所述的选择性耦合／可隔离参考NVR存储器系统400、或者作为一个替换方案，参照图5A和5B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统500、或者参照图6A和6B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统600、或者参照图7A和7B所述的开关耦合式的选择性耦合／可隔离参考NVR存储器系统700、或者在一个替换方案中为以上的任何组合。例如，设计计算机1014的用户可经由耦合至设计计算机1014的用户接口1024输入电路设计信息1022。电路设计信息1022可包括设计信息，该设计信息表示参照图4所述的选择性耦合／可隔离参考NVR存储器系统400、或者作为一个替换方案，参照图5A和5B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统500、或者参照图6A和6B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统600、或者参照图7A和7B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统700、或者在一个替换方案中为以上的任何组合的至少一种物理属性。作为解说，电路设计属性可包括特定电路的标识和与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示半导体器件的物理属性的其他信息。
设计计算机1014可被配置成将包括电路设计信息1022的设计信息转换成遵循文件格式。作为解说，该文件格式化可包括以分层格式表示关于电路布局的平面几何形状、文本标记、及其他信息的数据库二进制文件格式，诸如图形数据系统(GDSII)文件格式。设计计算机1014可被配置成生成包括该经转换的设计信息的数据文件，诸如GDSII文件1026，其包括描述参照图5A和5B所述的选择性耦合／可隔离参考NVR存储器系统500、或者诸如参照图6A和6B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统600之类的装置、或者诸如参照图7A和7B所述的开关耦合式选择性耦合／可隔离参考耦合／可隔离NVR存储器系统700之类的装置、或者替换地为以上的任何组合的信息。
GDSII文件1026可在制造过程1028被接收以根据GDSII文件1026中的经转换信息来制造参照图4所述的选择性耦合／可隔离参考NVR存储器系统400、或者作为一个替换方案，参照图5A和5B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统500、或者参照图6A和6B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统600、或者参照图7A和7B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统700、或者在一个替换方案中为以上的任何组合。例如，器件制造过程可包括将GDSII文件1026提供给掩模制造商1030以创建被解说为代表性掩模1032的一个或更多个掩模，诸如将被用于光刻处理的掩模。掩模1032可在制造过程期间被用于生成一个或更多个晶片1034，后者可经过测试并被分成管芯，诸如代表性管芯1036。管芯1036可包括具有参照图4所述的选择性耦合／可隔离参考NVR存储器系统400、或者参照图5A和5B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统500、或者参照图6A和6B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统600、或者参照图7A和7B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统700、或者在一个替换方案中为以上的任何组合中的一个或更多个器件的电路。
管芯1036可被提供给封装过程1038，其中管芯1036被纳入代表性封装1040中。例如，封装1040可包括单个管芯1036或多个管芯，诸如系统级封装(SiP)安排。封装1040可被配置成遵循一个或更多个标准或规范，诸如电子器件工程联合委员会(JEDEC)标准。
关于封装1040的信息可诸如经由存储于计算机1046处的组件库被分发给各产品设计者。计算机1046可包括耦合至存储器1050的处理器1048，诸如一个或更多个处理核心。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器1050处以处理经由用户接口1044接收自计算机1046的用户的PCB设计信息1042。PCB设计信息1042可包括经封装的半导体器件在电路板上的物理定位信息，该经封装的半导体器件对应于封装1040、参照图4所述的选择性耦合／可隔离参考NVR存储器系统400、或者参照图5A和5B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统500、或者参照图6A和6B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统600、或者参照图7A和7B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统700、或者在一个替换方案中为以上的任何组合。
计算机1046可被配置成转换PCB设计信息1042以生成诸如GERBER文件1052之类的数据文件，该GERBER文件1052具有包括经封装的半导体器件在电路板上的物理定位信息以及诸如迹线和通孔等电气连接布局的数据，其中该经封装的半导体器件对应于封装1040，后者包括将在参照图4所述的选择性耦合／可隔离参考NVR存储器系统400、或者参照图5A和5B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统500、或者参照图6A和6B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统600、或者参照图7A和7B所述的开关耦合式选择性耦合／可隔离参考NVR存储器系统700、或者在一个替换方案中为以上的任何组合中使用的器件组件。在其他实施例中，由经转换的PCB设计信息生成的数据文件可具有GERBER格式以外的其他格式。
GERBER文件1052可在板组装过程1054处被接收并且被用于创建PCB，诸如根据GERBER文件1052内存储的设计信息制造的代表性PCB1056。例如，GERBER文件1052可被上传至用于执行PCB生产过程的各个步骤的一台或更多台机器。PCB1056可填充有包括封装1040的电子组件以形成所表示的印刷电路组装件(PCA)1058。
PCA1058可在产品制造过程1060处被接收，并被集成到一个或更多个电子设备中，诸如第一代表性电子设备1062和第二代表性电子设备1064。作为解说的非限制性示例，第一代表性电子设备1062、第二代表性电子设备1064、或者这两者可选自包括以下各项的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置的数据单元、以及计算机。作为另一解说的非限制性示例，电子设备1062和1064中的一者或更多者可以是远程单元(诸如移动电话、手持式个人通信系统(PCS)单元)、便携式数据单元(诸如个人数据助理、启用全球定位系统(GPS)的设备、导航设备)、固定位置的数据单元(诸如仪表读数装备)、或存储或检索数据或计算机指令的任何其他设备、或其任何组合。尽管图1-9中的一者或更多者可解说根据本公开的教义的远程单元，但本公开并不限于这些所解说的示例性单元。本公开的各实施例可适于用在包括有源集成电路系统(包括存储器)和用于测试和表征的片上电路系统的任何设备中。
关于图1-9所公开的实施例的一个或更多个方面可被包括于各个处理阶段，诸如包括在库文件1012内、GDSII文件1026内、以及GERBER文件1052内，以及可被存储于研究计算机1006的存储器1010处、设计计算机1014的存储器1018处、计算机1046的存储器1050处、在各个阶段(诸如在板组装过程1054)使用的一个或更多个其他计算机或处理器(未示出)的存储器处，并且还可被纳入到一个或更多个其他物理实施例中，诸如掩模1032、管芯1036、封装1040、PCA1058、诸如原型电路或设备(未示出)之类的其他产品、或者以上的任何组合中。尽管描绘了从物理器件设计到最终产品的各个代表性生产阶段，然而在其他实施例中可使用较少的阶段或可包括附加阶段。类似地，过程1000可由单个实体执行、或者由执行过程1000的各个阶段的一个或更多个实体来执行。
本领域技术人员应领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
此外，本领域技术人员将领会，结合本文中公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
结合本文中公开的实施例描述的方法、序列和／或算法可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从／向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
尽管上述公开示出了本发明的解说性实施例，但是应当注意到，在其中可作出各种更换和改动而不会脱离如所附权利要求定义的本发明的范围。根据本文中所描述的本发明实施例的方法权利要求的功能、步骤和／或动作不必按任何特定次序来执行。此外，尽管本发明的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。

Claims (41)

1.一种非易失性电阻式存储器，包括：
与至少一个位单元阵列(I／O)相关联的多个参考单元，其中所述多个参考单元中的至少两个被耦合至共用节点；以及
与所述I／O相关联的多个感测放大器，其中至少一个感测放大器被耦合至所述共用节点。
2.如权利要求1所述的存储器，其特征在于，还包括：
至少一个开关器件，配置成隔离所述多个参考单元中的至少一个参考单元。
3.如权利要求1所述的存储器，其特征在于，还包括：
至少一个开关器件，配置成将所述多个参考单元中的至少一个参考单元与所述共用节点相隔离。
4.如权利要求3所述的存储器，其特征在于，还包括：
至少一个开关器件，配置成隔离所述多个参考单元中的至少一个参考单元。
5.如权利要求3所述的存储器，其特征在于，被隔离的参考单元被耦合至其相关联的I／O。
6.如权利要求1所述的存储器，其特征在于，所述存储器是MRAM、STT-MRAM、PRAM或电阻式RAM之一。
7.一种非易失性电阻式存储器，包括：
第一位单元阵列(I／O)，其具有第一参考单元、从所述第一参考单元至第一I／O参考线的第一参考单元可选链路、以及耦合至所述第一I／O参考线的第一感测放大器；
第二I／O，其具有第二参考单元、从所述第二参考单元至第二I／O参考线的第二参考单元可选链路、以及耦合至所述第二I／O参考线的第二感测放大器；以及
介于所述第一I／O参考线和所述第二I／O参考线之间的参考线耦合链路。
8.如权利要求7所述的存储器，其特征在于，所述第一参考单元可选链路和所述第二参考单元可选链路中的至少一者是可熔链路，所述可熔链路能够被烧断从而进行将所述第一参考单元与所述第一I／O参考线隔离以及将所述第二参考单元与所述第二I／O参考线隔离中的至少一者。
9.如权利要求7所述的存储器，其特征在于，所述第一参考单元可选链路和所述第二参考单元可选链路中的至少一者是处于所选烧断状态的可熔链路，从而进行将所述第一参考单元与所述第一I／O参考线隔离以及将所述第二参考单元与所述第二I／O参考线隔离中的至少一者。
10.如权利要求7所述的存储器，其特征在于，所述第一参考单元可选链路和所述第二参考单元可选链路中的至少一者是可开关器件，所述可开关器件能够被切换为进行将所述第一参考单元耦合至所述第一I／O参考线以及将所述第二参考单元耦合至所述第二I／O参考线中的至少一者的导通状态、以及能够被切换为进行将所述第一参考单元与所述第一I／O参考线隔离以及将所述第二参考单元与所述第二I／O参考线隔离中的至少一者的断开状态。
11.如权利要求7所述的存储器，其特征在于，所述参考线耦合链路是将所述第一I／O参考线和所述第二I／O参考线耦合至共用参考节点的可熔链路，所述共用参考节点被耦合至所述第一感测放大器且被耦合至所述第二感测放大器，所述可熔链路能够被烧断以破坏所述共用参考节点。
12.如权利要求11所述的存储器，其特征在于，所述第一参考单元可选链路和所述第二参考单元可选链路中的至少一者是可熔链路，所述可熔链路能够被烧断从而进行将所述第一参考单元与所述第一I／O参考线隔离以及将所述第二参考单元与所述第二I／O参考线隔离中的至少一者。
13.如权利要求12所述的存储器，其特征在于，所述第一参考单元可选链路和所述第二参考单元可选链路中的至少一者是可开关器件，所述可开关器件能够被切换为进行将所述第一参考单元耦合至所述第一I／O参考线以及将所述第二参考单元耦合至所述第二I／O参考线中的至少一者的导通状态、以及能够被切换为进行将所述第一参考单元与所述第一I／O参考线隔离以及将所述第二参考单元与所述第二I／O参考线隔离中的至少一者的断开状态。
14.如权利要求7所述的存储器，其特征在于，所述参考线耦合链路是可开关器件，所述可开关器件能够被切换为导通以将所述第一I／O参考线和所述第二I／O参考线耦合至共用参考节点、以及能够被切换为断开以移除所述共用参考节点，所述共用参考节点被耦合至所述第一感测放大器且被耦合至所述第二感测放大器。
15.如权利要求14所述的存储器，其特征在于，所述第一参考单元可选链路和所述第二参考单元可选链路中的至少一者是可熔链路，所述可熔链路能够被烧断从而进行将所述第一参考单元与所述第一I／O参考线隔离以及将所述第二参考单元与所述第二I／O参考线隔离中的至少一者。
16.如权利要求14所述的存储器，其特征在于，所述第一参考单元可选链路和所述第二参考单元可选链路中的至少一者是可开关器件，所述可开关器件能够被切换为进行将所述第一参考单元耦合至所述第一I／O参考线以及将所述第二参考单元耦合至所述第二I／O参考线中的至少一者的导通状态、以及能够被切换为进行将所述第一参考单元与所述第一I／O参考线隔离以及将所述第二参考单元与所述第二I／O参考线隔离中的至少一者的断开状态。
17.如权利要求7所述的存储器，其特征在于，还包括：
第三I／O，其具有通过第三参考单元可选链路耦合至第三I／O参考线的第三参考单元、以及耦合至所述第三I／O参考线的第三感测放大器；以及
介于所述第三I／O参考线与所述第一I／O参考线和所述第二I／O参考线中的至少一者之间的另一参考线耦合链路。
18.如权利要求17所述的存储器，其特征在于，所述参考线耦合链路是第一可开关器件且所述另一参考线耦合链路是第二可开关器件，所述第一可开关器件能够在所述第二可开关器件处于导通导电状态的同时处于导通导电状态以使所述第一I／O参考线、所述第二I／O参考线以及所述第三I／O参考线形成耦合至所述第一感测放大器、所述第二感测放大器和所述第三感测放大器的第一共用节点。
19.如权利要求18所述的存储器，其特征在于，所述第一可开关器件能够在所述第二可开关器件处于导通导电状态的同时处于断开非导电状态以破坏所述第一共用参考节点并使所述第二I／O参考线和所述第三参考I／O线形成耦合至所述第二感测放大器和所述第三放大器并且与所述第一I／O参考线和所述第一感测放大器相隔离的第二共用参考节点。
20.如权利要求17所述的存储器，其特征在于，所述参考线耦合链路是第一可熔链路且所述另一参考线耦合链路是第二可熔链路以使所述第一I／O参考线、所述第二I／O参考线和所述第三I／O参考线形成第一共用节点。
21.如权利要求20所述的存储器，其特征在于，所述第一可熔链路能够在所述第二可熔链路处于导电状态的同时处于烧断状态，以破坏所述第一共用节点并使所述第二I／O参考线和所述第三参考I／O线形成耦合至所述第二感测放大器和所述第三感测放大器且与所述第一I／O参考线和所述第一感测放大器相隔离的第二共用参考节点。
22.如权利要求21所述的存储器，其特征在于，所述第一参考单元可选链路是第一参考单元可熔链路，所述第二参考单元可选链路是第二参考单元可熔链路，且所述第三参考单元可选链路是第三参考单元可熔链路。
23.如权利要求22所述的存储器，其特征在于，所述第一参考单元可选链路能够在所述第二参考可选链路和所述第三参考单元可选链路中的每一者皆处于非烧断状态的同时处于烧断状态，以在将所述第一参考单元与所述第一共用参考节点相隔离的同时使所述第二参考单元和所述第三参考单元耦合至所述第一共用参考节点。
24.一种用于非易失性电阻式存储器的方法，包括：
提供至少一个位单元阵列(I／O)，每个I／O具有至少一个含参考电压输出节点和对应的I／O参考线的参考单元；
选择所述I／O参考线中的至少两条以用于共用参考线；以及
将至少两条所选I／O参考线相耦合以形成共用参考线。
25.如权利要求24所述的方法，其特征在于，所述选择包括：
将所述I／O中的至少两个I／O的相应参考电压输出节点处的电压与给定的可接受范围相比较；以及
至少部分地基于所述比较的结果来选择所述I／O参考线中的至少一条。
26.如权利要求24所述的方法，其特征在于，还包括：
相对于给定的可接受性范围来标识所述I／O中的至少一个I／O的所述参考单元的参考电压输出处的电压的可接受性；以及
基于所述标识可接受性的结果来隔离所述参考单元中的至少一个参考单元。
27.如权利要求26所述的方法，其特征在于，所提供的I／O中的至少一个I／O具有介于该I／O的参考电压输出节点和I／O参考线之间的导电链路，并且其中至少一种隔离包括烧断所述导电链路。
28.如权利要求26所述的方法，其特征在于，所提供的I／O中的至少一个I／O具有介于该I／O的参考电压输出节点和I／O参考线之间的可编程开关，并且其中至少一种隔离包括将所述可编程开关编程为断开状态。
29.一种非易失性电阻式位单元阵列存储器，包括：
用于生成第一参考电压的装置；
用于生成第二参考电压的装置；
用于提供第一感测参考和第二感测参考的装置，包括用于选择性地将所述第一参考电压和所述第二参考电压组合成共用电压并用于选择性地提供所述共用电压作为所述第一感测参考的装置、以及用于选择性地提供所述第一参考电压作为所述第一感测参考的装置；
用于相对于所述第一感测参考来感测第一位单元阵列的电压的装置；以及
用于相对于所述第二感测参考来感测第二位单元阵列的电压的装置。
30.如权利要求29所述的存储器，其特征在于，所述用于提供第一感测参考和第二感测参考的装置进一步包括用于选择性地提供所述第二参考电压作为所述第二感测参考的装置。
31.如权利要求29所述的存储器，其特征在于，所述用于提供第一感测参考和第二感测参考的装置进一步包括用于选择性地提供所述第一参考电压作为所述第二感测参考的装置。
32.一种通信设备，包括：
天线；
耦合至所述天线的无线控制器；
耦合至所述无线控制器的集成电路，具有
处理单元，
耦合至所述处理单元的非易失性电阻式存储器，所述存储器包括
与至少一个位单元阵列(I／O)相关联的多个参考单元，其中所述多个参考单元中的至少两个被耦合至共用节点，以及
与所述I／O相关联的多个感测放大器，其中至少一个感测放大器被耦合至所述共用节点；以及
耦合至所述集成电路的输入设备。
33.如权利要求32所述的设备，其特征在于，所述集成电路存储器进一步包括：
至少一个开关器件，配置成隔离所述多个参考单元中的至少一个参考单元。
34.如权利要求32所述的设备，其特征在于，所述集成电路存储器进一步包括：
至少一个开关器件，配置成将所述多个参考单元中的至少一个参考单元与所述共用节点相隔离。
35.如权利要求34所述的设备，其特征在于，所述集成电路存储器进一步包括：
至少一个开关器件，配置成隔离所述多个参考单元中的至少一个参考单元。
36.如权利要求34所述的设备，其特征在于，被隔离的参考单元被耦合至其相关联的I／O。
37.一种用于非易失性电阻式存储器的方法，包括以下步骤：
提供至少一个位单元阵列(I／O)，每个I／O具有至少一个含参考电压输出节点和对应的I／O参考线的参考单元；
选择所述I／O参考线中的至少两条以用于共用参考线；以及
将至少两条所选I／O参考线相耦合以形成共用参考线。
38.如权利要求37所述的方法，其特征在于，所述选择的步骤包括以下步骤：
将所述I／O中的至少两个I／O的相应参考电压输出节点处的电压与给定的可接受范围相比较；以及
至少部分地基于所述比较的结果来选择所述I／O参考线中的至少一条。
39.如权利要求37所述的方法，其特征在于，还包括以下步骤：
相对于给定的可接受性范围来标识所述I／O中的至少一个I／O的所述参考单元的参考电压输出处的电压的可接受性；以及
基于所述标识可接受性的结果来隔离所述参考单元中的至少一个参考单元。
40.如权利要求39所述的方法，其特征在于，所提供的I／O中的至少一个I／O具有介于该I／O的参考电压输出节点和I／O参考线之间的导电链路，并且其中至少一种隔离包括烧断所述导电链路。
41.如权利要求39所述的方法，其特征在于，所提供的I／O中的至少一个I／O具有介于该I／O的参考电压输出节点和I／O参考线之间的可编程开关，并且其中至少一种隔离包括将所述可编程开关编程为断开状态。
CN201280051796.2A 2011-10-21 2012-10-22 用于具有受控的可平均和可隔离电压参考的mram的系统和方法 Active CN103890849B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/278,217 US8675390B2 (en) 2011-10-21 2011-10-21 System and method for MRAM having controlled averagable and isolatable voltage reference
US13/278,217 2011-10-21
PCT/US2012/061359 WO2013059808A1 (en) 2011-10-21 2012-10-22 System and method for mram having controlled averagable and isolatable voltage reference

Publications (2)

Publication Number Publication Date
CN103890849A true CN103890849A (zh) 2014-06-25
CN103890849B CN103890849B (zh) 2017-03-01

Family

ID=47146707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280051796.2A Active CN103890849B (zh) 2011-10-21 2012-10-22 用于具有受控的可平均和可隔离电压参考的mram的系统和方法

Country Status (7)

Country Link
US (3) US8675390B2 (zh)
EP (1) EP2769381B1 (zh)
JP (1) JP6054976B2 (zh)
KR (1) KR101639343B1 (zh)
CN (1) CN103890849B (zh)
IN (1) IN2014CN02249A (zh)
WO (1) WO2013059808A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106301375A (zh) * 2015-06-29 2017-01-04 硅谷实验室公司 获得高dc增益和宽输出电压范围的放大器拓扑结构

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8675390B2 (en) 2011-10-21 2014-03-18 Qualcomm Incorporated System and method for MRAM having controlled averagable and isolatable voltage reference
RU2584460C2 (ru) 2012-03-29 2016-05-20 Интел Корпорейшн Элемент и схема хранения магнитного состояния
JP2016151183A (ja) * 2015-02-16 2016-08-22 いすゞ自動車株式会社 内燃機関の排気ガス浄化システム、内燃機関及び内燃機関の排気ガス浄化方法
US10032509B2 (en) * 2015-03-30 2018-07-24 Toshiba Memory Corporation Semiconductor memory device including variable resistance element
US9947380B2 (en) * 2016-03-11 2018-04-17 Toshiba Memory Corporation Adjustable read reference voltage to reduce errors in memory devices
CN111163245B (zh) * 2018-11-08 2021-11-23 杭州海康威视数字技术股份有限公司 网络硬盘录像机中添加网络摄像机的方法及装置
CN110060713B (zh) * 2019-04-28 2021-10-22 中国科学院微电子研究所 一种工艺浮动容忍的读取时序生成装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004856A1 (en) * 2002-07-04 2004-01-08 Nec Corporation Magnetic random access memory
CN1813232A (zh) * 2003-06-30 2006-08-02 英特尔公司 参考电压发生器
US20080316798A1 (en) * 2005-03-16 2008-12-25 Renesas Technology Corp. Nonvolatile semiconductor memory device
US20100103726A1 (en) * 2006-04-06 2010-04-29 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3661470B2 (ja) 1999-02-15 2005-06-15 フジノン株式会社 組織採取装置
JP2001177065A (ja) * 1999-12-17 2001-06-29 Hitachi Ltd 半導体集積回路装置および内部電圧の切り換え方法
US6317376B1 (en) 2000-06-20 2001-11-13 Hewlett-Packard Company Reference signal generation for magnetic random access memory devices
US6434044B1 (en) * 2001-02-16 2002-08-13 Sandisk Corporation Method and system for generation and distribution of supply voltages in memory systems
JP4195266B2 (ja) * 2002-09-13 2008-12-10 スパンション エルエルシー 半導体記憶装置
US6801448B2 (en) 2002-11-26 2004-10-05 Sharp Laboratories Of America, Inc. Common bit/common source line high density 1T1R R-RAM array
KR100492781B1 (ko) * 2003-05-23 2005-06-07 주식회사 하이닉스반도체 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
JP2005050421A (ja) * 2003-07-28 2005-02-24 Sharp Corp 半導体記憶装置
JP4192060B2 (ja) * 2003-09-12 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置
JP4200872B2 (ja) * 2003-10-15 2008-12-24 沖電気工業株式会社 半導体集積回路
US7075817B2 (en) * 2004-07-20 2006-07-11 Unity Semiconductor Corporation Two terminal memory array having reference cells
KR100604913B1 (ko) 2004-10-28 2006-07-28 삼성전자주식회사 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램
WO2006085459A1 (ja) 2005-02-08 2006-08-17 Nec Corporation 半導体記憶装置及び半導体記憶装置の読み出し方法
KR100735750B1 (ko) 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
US7382644B2 (en) * 2006-06-29 2008-06-03 Unity Semiconductor Corporation Two terminal memory array having reference cells
US8139432B2 (en) * 2006-12-27 2012-03-20 Samsung Electronics Co., Ltd. Variable resistance memory device and system thereof
JP2009117003A (ja) 2007-11-09 2009-05-28 Toshiba Corp 不揮発性メモリ装置のデータ読み出し方法
US8027192B2 (en) 2008-08-20 2011-09-27 Samsung Electronics Co., Ltd. Resistive memory devices using assymetrical bitline charging and discharging
JP2010079974A (ja) 2008-09-25 2010-04-08 Toshiba Corp 半導体記憶装置
JP2010182353A (ja) * 2009-02-04 2010-08-19 Elpida Memory Inc 半導体記憶装置とその読み出し方法
US8395925B2 (en) * 2009-06-08 2013-03-12 Panasonic Corporation Forming method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
JP5214566B2 (ja) * 2009-09-02 2013-06-19 株式会社東芝 抵抗変化メモリ装置
US8724414B2 (en) 2010-02-09 2014-05-13 Qualcomm Incorporated System and method to select a reference cell
US8587994B2 (en) * 2010-09-08 2013-11-19 Qualcomm Incorporated System and method for shared sensing MRAM
JP2012069181A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 半導体記憶装置
JP5803480B2 (ja) * 2011-09-20 2015-11-04 株式会社ソシオネクスト 半導体記憶装置及びデータ読み出し方法
US8675390B2 (en) 2011-10-21 2014-03-18 Qualcomm Incorporated System and method for MRAM having controlled averagable and isolatable voltage reference

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004856A1 (en) * 2002-07-04 2004-01-08 Nec Corporation Magnetic random access memory
CN1813232A (zh) * 2003-06-30 2006-08-02 英特尔公司 参考电压发生器
US20080316798A1 (en) * 2005-03-16 2008-12-25 Renesas Technology Corp. Nonvolatile semiconductor memory device
US20100103726A1 (en) * 2006-04-06 2010-04-29 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106301375A (zh) * 2015-06-29 2017-01-04 硅谷实验室公司 获得高dc增益和宽输出电压范围的放大器拓扑结构

Also Published As

Publication number Publication date
IN2014CN02249A (zh) 2015-06-12
KR20140093687A (ko) 2014-07-28
EP2769381A1 (en) 2014-08-27
JP2014531104A (ja) 2014-11-20
EP2769381B1 (en) 2019-09-25
US20160358649A1 (en) 2016-12-08
JP6054976B2 (ja) 2016-12-27
US9455031B2 (en) 2016-09-27
CN103890849B (zh) 2017-03-01
US9666274B2 (en) 2017-05-30
US20130100725A1 (en) 2013-04-25
WO2013059808A1 (en) 2013-04-25
US8675390B2 (en) 2014-03-18
KR101639343B1 (ko) 2016-07-22
US20140133216A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
CN103890849A (zh) 用于具有受控的可平均和可隔离电压参考的mram的系统和方法
JP5592018B2 (ja) ２ダイオードアクセスデバイスを有する抵抗ベースメモリ
JP5931881B2 (ja) 共有センシングｍｒａｍのシステムおよび方法
CN105264607B (zh) 使用参考单元和共同感测路径来读取存储器单元
US20130028010A1 (en) Fast MTJ Switching Write Circuit For MRAM Array
KR101293610B1 (ko) 스핀 토크 전달 자기저항 랜덤 액세스 메모리(ｓｔｔ­ｍｒａｍ)에서의 소스 로딩 효과 감소
CN105518788B (zh) 用于提供参考单元的系统和方法
CN108780657B (zh) 电源切换的双单元存储器比特单元
CN105580083B (zh) 基于电阻的具有多条源线的存储器单元
JP5710771B2 (ja) 均一なパターンを有する磁気ランダムアクセスメモリ（ｍｒａｍ）の配置
CN105393308A (zh) 使用在锁存器中存储的测试码的感测放大器偏移电压减小
JP2013517589A (ja) 減電圧の入出力デバイス（ｒｅｄｕｃｅｄｖｏｌｔａｇｅｉｎｐｕｔ／ｏｕｔｐｕｔｄｅｖｉｃｅ）を有する抵抗ベースメモリ
CN105659327A (zh) 用以提供包括四个磁性隧道结元件的参考单元的系统和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant