CN103872126B - 沟槽型功率mosfet器件 - Google Patents

沟槽型功率mosfet器件 Download PDF

Info

Publication number
CN103872126B
CN103872126B CN201210553019.XA CN201210553019A CN103872126B CN 103872126 B CN103872126 B CN 103872126B CN 201210553019 A CN201210553019 A CN 201210553019A CN 103872126 B CN103872126 B CN 103872126B
Authority
CN
China
Prior art keywords
deep trench
source
adjacent
type power
power mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210553019.XA
Other languages
English (en)
Other versions
CN103872126A (zh
Inventor
遇寒
徐向明
马彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210553019.XA priority Critical patent/CN103872126B/zh
Publication of CN103872126A publication Critical patent/CN103872126A/zh
Application granted granted Critical
Publication of CN103872126B publication Critical patent/CN103872126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种沟槽型功率MOSFET器件，包括用于形成栅极的由深沟槽一组成的阵列结构一阵列结构一包括多个行和多个列，深沟槽一的长度方向和行方向相同，每一行的深沟槽一等间距排列；在列的方向上，各行深沟槽一等间距排列，相邻两行的各深沟槽一存在交叉，相间隔的两行的各深沟槽一对齐。本发明能有效释放深沟槽产生的应力、降低位错的产生。

Description

沟槽型功率MOSFET器件
技术领域
本发明涉及一种半导体集成电路器件，特别是涉及一种沟槽型功率MOSFET器件。
背景技术
晶体位错是指在晶圆即硅片当中，由晶格的本地不连续性造成的缺陷点。在实际晶体中，位错线不能一段段孤立地存在，不能终止在晶体内部，而只能终止在晶体自由表面或晶界这样的内表面上。在晶体内部，位错线一定是封闭的：或形成一位错环，或结成三维的位错网络。位错在晶格的各处存在，并且与污染物、工艺条件和应力相关，产品的电学通路一旦遇到位错，就将对产品的电学特性及可靠性造成影响，从集成电路、晶体管到大功率可控硅，几乎整个半导体领域都表明，位错的产生将会对产品的质量与成品率造成严重危害甚至完全失效。
目前在很多功率器件中都会利用沟槽设计方法将源端与半导体衬底如硅片连接，可以节省产品面积以此代替表面的金属连接，在这种含有深沟槽的工艺流程中，填充材料的不同，膜质结构的不同以及沟槽深度等都会在热过程中产生应力的不匹配，即热膨胀系数失配。上述产生的应力作用于硅片，会导致硅片产生翘曲形变，硅片翘曲形变程度由硅片的翘曲度来衡量。硅片翘曲度越大，硅片的翘曲形变越严重。硅片翘曲度可以通过测量硅片的曲率半径或者弯度来测量。硅片的曲率半径越小，则弯度越大，硅片翘曲度越大。另一方面，硅片面内各方向的翘曲度不一致也会导致在硅片面内某一方向造成严重的翘曲，形成位错，这种严重的翘曲度会加剧产生大量的点缺陷，线曲线当这些缺陷产生在PN结区或者沟道区，会导致大量的漏电，影响器件的性能和寿命。
如图1A所示，是现有沟槽型功率MOSFET器件的栅极的深沟槽阵列结构图；在现有沟槽型功率MOSFET器件的栅极的深沟槽阵列结构中，深沟槽101的排列成对称的阵列结构，行和列都对齐。
如图1B所示，是图1A深沟槽阵列结构产生的位错结构图；在两列深沟槽101之间，容易产生位错102。由于深沟槽101本身深度、以及填充于深沟槽101中的材料或膜质结构等不同都会在热过程中产生应力的不匹配从而形式所述位错102。
图1C是现有沟槽型功率MOSFET器件的深沟槽阵列结构产生的位错结构照片；可知，在两列深沟槽101a之间的区域即虚线框102a所示区域易于产生位错缺陷。
发明内容
本发明所要解决的技术问题是提供一种沟槽型功率MOSFET器件，能有效释放深沟槽产生的应力、降低位错的产生。
为解决上述技术问题，本发明提供的沟槽型功率MOSFET器件包括由深沟槽一组成的阵列结构一，由填充于所述深沟槽一中的多晶硅组成所述沟槽型功率MOSFET器件的栅极。所述阵列结构一的排布为：包括多个行和多个列，所述深沟槽一的长度方向和行方向相同，每一行的所述深沟槽一等间距排列；在列的方向上，各行所述深沟槽一等间距排列，相邻两行的各所述深沟槽一存在交叉，相间隔的两行的各所述深沟槽一对齐；相邻两行的各所述深沟槽一之间的交叉结构为：当前行的各所述沟槽一的中心位置和相邻的前一行或后一行的两个所述沟槽一之间的行间隔的中心位置在列方向上对齐，使得当前行的各所述沟槽一和相邻的前一行或后一行的两个所述沟槽一呈品字型。
进一步的改进是，所述沟槽型功率MOSFET器件还包括多个用于引出源区的源端，各所述源端实现所述源区和半导体衬底之间的连接；各所述源端包括多个由深沟槽二组成的阵列结构二；各所述源端为矩形块状结构，对于每一个所述源端所对应的所述阵列结构二为：各所述深沟槽二的长度和对应的所述源端的一个矩形边相同且平行并对齐、各所述深沟槽二沿对应的所述源端的另一垂直的矩形边等间距排列；当所述源端的数量为偶数时，相邻的两个所述源端之间的所述深沟槽二的长度方向垂直使各相邻的两个所述源端之间的所述深沟槽二呈交叉排列结构，避免在同一方向上产生过大的应力；当所述源端的数量为奇数时，其中一个所述源端的各所述深沟槽二的长度方向和相邻所述阵列结构一的所述深沟槽一的长度方向垂直；剩余的其它偶数个所述源端的排列方式为，相邻的两个所述源端之间的所述深沟槽二的长度方向垂直使各相邻的两个所述源端之间的所述深沟槽二呈交叉排列结构；上述排列避免在同一方向上产生过大的应力。
进一步的改进是，各所述深沟槽二替换为由多个长度小于所述深沟槽二的深沟槽三等间距排列而成的深沟槽三行结构，相间隔的两个所述深沟槽三行结构中的各所述深沟槽三在纵向上对齐，相邻的两个所述深沟槽三行结构中的各所述深沟槽三在纵向上交叉排布。
进一步的改进是，所述深沟槽一的宽度为0.5微米～2微米。
进一步的改进是，所述阵列结构一的同一行上的相邻两个所述深沟槽一的间距为1微米～2微米；所述阵列结构一的两相邻行的间距为1微米～2微米。
本发明通过将组成栅极的深沟槽一排列成呈品字型的交叉结构，相对于现有技术中的对称结构，本发明能有效释放深沟槽产生的应力、降低位错的产生。另外，本发明的用于引出源区相邻源端之间的深沟槽二设置为垂直结构，且将和深沟槽一组成的阵列结构一相邻的源端中的各深沟槽二的长度方向设置为和深沟槽一的长度方向垂直，能够避免在同一方向上产生过大的应力，从而能进一步的降低位错的产生。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是现有沟槽型功率MOSFET器件的栅极的深沟槽阵列结构图；
图1B是图1A深沟槽阵列结构产生的位错结构图；
图1C是现有沟槽型功率MOSFET器件的深沟槽阵列结构产生的位错结构照片；
图2是本发明实施例一沟槽型功率MOSFET器件的栅极的深沟槽阵列结构图；
图3是本发明实施例一沟槽型功率MOSFET器件的源端的深沟槽阵列结构图；
图4是本发明实施例二沟槽型功率MOSFET器件的源端的深沟槽阵列结构图。
具体实施方式
如图2所示，是本发明实施例一沟槽型功率MOSFET器件的栅极的深沟槽阵列结构图；本发明实施例一沟槽型功率MOSFET器件包括由深沟槽一1组成的阵列结构一1a，由填充于所述深沟槽一1中的多晶硅组成所述沟槽型功率MOSFET器件的栅极。较佳为，所述深沟槽一1的宽度为0.5微米～2微米。
所述阵列结构一1a的排布为：包括多个行和多个列。
所述深沟槽一1的长度方向和行方向相同，每一行的所述深沟槽一1等间距排列；较佳为，所述阵列结构一1a的同一行上的相邻两个所述深沟槽一1的间距为1微米～2微米。
在列的方向上，各行所述深沟槽一1等间距排列，较佳为，所述阵列结构一1a的两相邻行的间距为1微米～2微米。相邻两行的各所述深沟槽一1存在交叉，相间隔的两行的各所述深沟槽一1对齐。
相邻两行的各所述深沟槽一1之间的交叉结构为：当前行的各所述沟槽一的中心位置和相邻的前一行或后一行的两个所述沟槽一之间的行间隔的中心位置在列方向上对齐，使得当前行的各所述沟槽一和相邻的前一行或后一行的两个所述沟槽一呈品字型，该呈品字型的交叉结构，能有效释放深沟槽产生的应力、降低位错的产生。
如图3所示，是本发明实施例一沟槽型功率MOSFET器件的源端的深沟槽阵列结构图。所述沟槽型功率MOSFET器件的区域2中包括多个用于引出所述源区的源端3以及多个所述阵列结构一1a，各所述源端3实现所述源区和半导体衬底如硅片之间的连接。
各所述源端3包括多个由深沟槽二4组成的阵列结构二；各所述源端3为矩形块状结构，对于每一个所述源端3所对应的所述阵列结构二为：各所述深沟槽二4的长度和对应的所述源端3的一个矩形边相同且平行并对齐、各所述深沟槽二4沿对应的所述源端3的另一垂直的矩形边等间距排列，即所述深沟槽二4呈密集排布结构。
当所述源端3的数量为偶数时，相邻的两个所述源端3之间的所述深沟槽二4的长度方向垂直使各相邻的两个所述源端3之间的所述深沟槽二4呈交叉排列结构，避免在同一方向上产生过大的应力。本发明实施例一所述源端3的数量为两个，在其它实施例中也能为其它偶数个。
在其它实施例中，所述源端3的数量也能为奇数，当所述源端3的数量为奇数时，其中一个所述源端3的各所述深沟槽二4的长度方向和相邻所述阵列结构一1a的所述深沟槽一1的长度方向垂直；剩余的其它偶数个所述源端3的排列方式为，相邻的两个所述源端3之间的所述深沟槽二4的长度方向垂直使各相邻的两个所述源端3之间的所述深沟槽二4呈交叉排列结构；上述排列避免在同一方向上产生过大的应力。
如图4所示，是本发明实施例二沟槽型功率MOSFET器件的源端的深沟槽阵列结构图。本发明实例二和本发明实施例一区别之处为：本发明实施例二中将图3所示的各所述深沟槽二4替换为由多个长度小于所述深沟槽二4的深沟槽三5等间距排列而成的深沟槽三行结构，相间隔的两个所述深沟槽三行结构中的各所述深沟槽三5在纵向上对齐，相邻的两个所述深沟槽三行结构中的各所述深沟槽三5在纵向上交叉排布。本发明实施例二的源端3的接触电阻小于本发明实施例一的源端3的接触电阻，本发明实施例二的源端3结构适用于产品对源端与半导体衬底接触电阻要求不是特别高的情形，本发明实施例二将源端3中的深沟槽二4由长条结构改为短的深槽交叉排布，能进一步的降低硅片翘曲度，平衡各方向的应力，也同样能起到降低位错的效果。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种沟槽型功率MOSFET器件，其特征在于：沟槽型功率MOSFET器件还包括多个用于引出源区的源端，各所述源端实现所述源区和半导体衬底之间的连接；各所述源端包括多个由深沟槽二组成的阵列结构二；
各所述源端为矩形块状结构，对于每一个所述源端所对应的所述阵列结构二为：各所述深沟槽二的长度和对应的所述源端的一个矩形边相同且平行并对齐、各所述深沟槽二沿对应的所述源端的另一垂直的矩形边等间距排列；
当所述源端的数量为偶数时，相邻的两个所述源端之间的所述深沟槽二的长度方向垂直使各相邻的两个所述源端之间的所述深沟槽二呈交叉排列结构，避免在同一方向上产生过大的应力；
当所述源端的数量为奇数时，其中一个所述源端的各所述深沟槽二的长度方向和相邻所述阵列结构一的所述深沟槽一的长度方向垂直；剩余的其它偶数个所述源端的排列方式为，相邻的两个所述源端之间的所述深沟槽二的长度方向垂直使各相邻的两个所述源端之间的所述深沟槽二呈交叉排列结构；上述排列避免在同一方向上产生过大的应力。
2.如权利要求1所述沟槽型功率MOSFET器件，其特征在于：各所述深沟槽二替换为由多个长度小于所述深沟槽二的深沟槽三等间距排列而成的深沟槽三行结构，相间隔的两个所述深沟槽三行结构中的各所述深沟槽三在纵向上对齐，相邻的两个所述深沟槽三行结构中的各所述深沟槽三在纵向上交叉排布。
3.如权利要求1所述沟槽型功率MOSFET器件，其特征在于：所述深沟槽一的宽度为0.5微米～2微米。
4.如权利要求1所述沟槽型功率MOSFET器件，其特征在于：所述阵列结构一的同一行上的相邻两个所述深沟槽一的间距为1微米～2微米；所述阵列结构一的两相邻行的间距为1微米～2微米。
CN201210553019.XA 2012-12-18 2012-12-18 沟槽型功率mosfet器件 Active CN103872126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210553019.XA CN103872126B (zh) 2012-12-18 2012-12-18 沟槽型功率mosfet器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210553019.XA CN103872126B (zh) 2012-12-18 2012-12-18 沟槽型功率mosfet器件

Publications (2)

Publication Number Publication Date
CN103872126A CN103872126A (zh) 2014-06-18
CN103872126B true CN103872126B (zh) 2016-12-28

Family

ID=50910477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210553019.XA Active CN103872126B (zh) 2012-12-18 2012-12-18 沟槽型功率mosfet器件

Country Status (1)

Country Link
CN (1) CN103872126B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465406A (zh) * 2014-12-29 2015-03-25 上海华虹宏力半导体制造有限公司 Rfldmos器件阵列版图中超深沟槽的排列方法
CN107731848B (zh) * 2017-08-23 2020-04-14 长江存储科技有限责任公司 能够控制晶圆边缘形貌的三维存储器的制造方法
CN107942615B (zh) * 2017-12-22 2024-03-22 江苏宏微科技股份有限公司 一种电动汽车用igbt或mosfet版图结构
CN113380711B (zh) * 2021-05-07 2023-07-28 三明学院 一种应力可控的应力硅及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080100683A (ko) * 2007-05-14 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2009088198A (ja) * 2007-09-28 2009-04-23 Rohm Co Ltd 半導体装置
JP4957840B2 (ja) * 2010-02-05 2012-06-20 株式会社デンソー 絶縁ゲート型半導体装置
US20110233605A1 (en) * 2010-03-26 2011-09-29 Force Mos Technology Co. Ltd. Semiconductor power device layout for stress reduction

Also Published As

Publication number Publication date
CN103872126A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
CN103872126B (zh) 沟槽型功率mosfet器件
CN102097326B (zh) 制备电荷平衡的多-纳米壳漂移区的方法
CN103779390B (zh) 一种柔性显示基板及其制备方法
CN109314080B (zh) 半导体集成电路装置
CN104658889B (zh) 两次沟槽型超级结器件的对准标记制造方法
CN102214678A (zh) 一种功率半导体器件的3d-resurf结终端结构
CN113161344A (zh) 包含具有经组合有源区域的标准单元的半导体装置
JP6157100B2 (ja) 半導体装置
CN105140257B (zh) 超大面阵内线转移ccd
CN104617133A (zh) 沟槽型超级结器件的版图结构及其制造方法
CN107703691A (zh) 阵列基板
CN102290427B (zh) 线阵ccd的一种抗晕结构
CN106684128A (zh) 平面栅沟槽型超级结器件及其制造方法
CN105448224B (zh) 显示面板及显示装置
CN107275328B (zh) 一种阵列基板和一种显示设备
CN103400824B (zh) 检测件和晶圆
CN106816463B (zh) 一种终端结构、半导体器件及其制备方法
CN206225359U (zh) 一种集成电路密封环
CN210325796U (zh) 新型共漏双mosfet结构
CN210723036U (zh) 一种超结结构的功率器件
CN108063159A (zh) 半导体功率器件的终端结构、半导体功率器件及其制作方法
CN110767744B (zh) 超级结及其制造方法
CN103633149B (zh) 恒流二极管及其制造方法
CN104181016B (zh) 深沟槽产品的深沟槽底端定位的物理分析方法
CN103839975A (zh) 低深度连接沟槽及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant